專利名稱：改進的開關(guān)電容器dac的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)模轉(zhuǎn)換器，并且特別但不排它地涉及用于數(shù)字音頻信號的開關(guān)電容器數(shù)模轉(zhuǎn)換器(DAC)。
背景技術(shù)：
音頻信號越來越多地被作為數(shù)字音頻信號存儲在CD、計算機硬盤驅(qū)動及便攜音樂播放器如MP3裝置上。所存儲的數(shù)字信號典型地存儲為原始模擬聲音的一系列數(shù)字字(digital word)采樣。這樣的數(shù)字音頻信號需要被轉(zhuǎn)換成對應(yīng)的模擬信號，以便應(yīng)用到音頻變換器如揚聲器或耳機，且經(jīng)常是放大、混合、切換或者濾波級。
實現(xiàn)該轉(zhuǎn)換同時維持低失真及其他所需特性的各種方法是公知的。圖1(a)示出了其中來自數(shù)字源1諸如CD播放器的數(shù)字N比特經(jīng)采樣信號被直接輸入到包括電阻器網(wǎng)絡(luò)的N-比特DAC 2的一種方法。這給出了量化到2N個電壓電平并且以音頻采樣速率來采樣和保持的中間模擬信號，該信號隨后通過低通濾波器3a以給出經(jīng)平滑的模擬波形。由于音頻采樣速率典型地僅為44.1kHz或48kHz，需要一個快速滾降濾波器3a，以使在20kHz的信號通過而衰減在比方說44.1kHz-20kHz＝24.1kHz的信號，以便避免混疊效應(yīng)。另外，DAC 2需要具有全分辨率的數(shù)字字，因此，為了得到比方說-100dB的失真，需要DAC 2線性、比16比特更好，這是困難、昂貴且功耗大的。但是，對于較低性能的應(yīng)用，比方說電話，該技術(shù)可為合適的。如所提到的，DAC可包括所示的電阻器串和選擇開關(guān)，或者可替換地包括可選擇的平行電流源陣列，或者如公知的開關(guān)電容器(switched capacitor)電路。
Fig 1(b)示出了一替代方案。來自數(shù)字源1的N-比特數(shù)字字以高得多的采樣率例如6MHz被輸入到輸出單-比特的數(shù)字流的數(shù)字Δ-∑調(diào)制器4。所引入的量化噪聲在頻譜上被成形以將其移出音頻帶寬。DAC 4現(xiàn)在僅需是簡單的1-比特DAC，基本上是兩個電壓電平之間的切換。隨后需要對其二-電平輸出進行濾波，但是在給出較高采樣率的情況下抗混疊需求得到相當(dāng)?shù)木徍?，并且這樣可實施較簡單較便宜的濾波器3b。在實施中，DAC開關(guān)可將電壓驅(qū)動至跟隨的濾波器的電阻器中，或者控制開關(guān)電容器濾波器中的電容器的切換，或者可控制饋送到跟隨的濾波器中的電流源。
Fig 1(c.)示出了另一替代方案，其中使用多-比特(n-比特)Δ-∑轉(zhuǎn)換器6。多-比特輸出的帶內(nèi)量化噪聲比單-比特實施少，對于給定的時鐘頻率允許較好性能，并且與1-比特方案相比，對時鐘抖動較不敏感。如圖所示，可使用電阻器網(wǎng)絡(luò)DAC 7來產(chǎn)生n-比特經(jīng)采樣的模擬中間信號，盡管在實際實施中可使用開關(guān)電容器或者開關(guān)電流電路。平滑濾波器3c之前的中間波形具有較少的帶外噪聲，所以進一步減輕了對該濾波器的要求。由于較高的采樣率，公知技術(shù)諸如動態(tài)元素匹配可用來移動由于音頻帶外的n-比特DAC 7的分量元素的不匹配所導(dǎo)致的失真分量。
術(shù)語“Δ-∑”在此用于例如“Δ-∑調(diào)制器”或者“Δ-∑轉(zhuǎn)換器”或者“Δ-∑比特流”中，在此被采用以涵蓋任何類似的方案，如“噪聲成形器”，其采取高-采樣-率、小-比特-寬度的輸入數(shù)據(jù)流并輸出較低-采樣-率、較寬-比特-寬度的數(shù)據(jù)流，通常但不必須將結(jié)果的額外量化噪聲的譜成形以使其落在感興趣的信號帶外部。
在上面的每個系統(tǒng)中，需要有單-比特或者多-比特的DAC(2、4、6)，并且也需要濾波器(3a、3b、3c)用于平滑輸出波形。當(dāng)今的DAC和濾波器典型地使用CMOS集成電路技術(shù)來實施。在芯片上或在芯片外，DAC和濾波器可使用開關(guān)電容器技術(shù)來實施，盡管一些或者全部濾波可僅使用CMOS運算放大器以及無源電阻器和電容器來實施。
Fig 2(a)示出了一公知電路，包括充當(dāng)1-比特DAC的簡單開關(guān)電容器放大器10，包括開關(guān)11和12，它們由2-階段(2-phase)非重疊時鐘來鐘控并被施加基準電壓Vrefp和Vrefm。在奇階段(odd phase)O中，開關(guān)11a、11b、以及11c閉合而開關(guān)12a和12b斷開；在偶階段E中，這些開關(guān)的位置是反向的。在圖中，每個開關(guān)的閉合階段由索引O和E分別指示。在奇階段O中，充電電容器C1的輸入端子根據(jù)數(shù)字輸入Din的狀態(tài)經(jīng)由開關(guān)11a連接到Vrefp或者Vrefm，而開關(guān)11b將充電電容器C1的另一側(cè)連接到信號地基準電壓Vg以使電容器C1隨后將被充電到Vrefp-Vg或者Vrefm-Vg。反饋或者輸出電容器C2經(jīng)由開關(guān)11c被短路以在運算放大器13的輸出Vout處給出電壓Vg。在偶階段E中，C1的輸入側(cè)經(jīng)由開關(guān)12a連接到地，而C1的另一板經(jīng)由開關(guān)12b連接到運算放大器輸入。先前駐留在C1上的電荷通過運算放大器13被推到C2上以維持其虛地，同時滿足耦合到運算放大器輸入的C1和C2的板上的電荷守恒。然后輸出電壓對于Din高或低分別變成Vg+(C1/C2).Vrefp或Vg+(C1/C2).Vrefm。然后該輸出電壓可施加到跟隨的開關(guān)電容器或者其他濾波器，或者該級自身可以是開關(guān)電容器濾波器的輸入級的部分。
圖2(b)示出可替換的單-比特開關(guān)電容器DAC 15。與圖2(a)中相同的電路元件被標以相同的參考號。在該情況下，充電電容器C1在階段O中如前所述被充電到Vrefp-Vg或者Vrefm-Vg，但是在階段E中其經(jīng)由開關(guān)16a被切換成與反饋或者輸出電容器C2并聯(lián)。充電電容器C1因此與C2共享其電荷，而不是將其全部傳遞到C2。假定C2在先前階段E通過所示開關(guān)RS被放電，運算放大器13將保持虛地，同時通過將其輸出驅(qū)動到Vrefp.C1/(C1+C2)或者Vrefm.C1/(C1+C2)來使電荷守恒。[10]如果開關(guān)RS在后面的階段中不閉合，則充電電容器C1在每個時鐘循環(huán)添加電荷增量C1.(Vrefp-Vg)或者C1.(Vrefm-Vg)到虛地節(jié)點，并與反饋電容器C2共享此電荷。如果C1長時間在每個循環(huán)通過到Vrefp的連接被充電，則輸出電壓漸近地接近Vrefp。如果C1長時間在每個循環(huán)被充電到Vrefm，則輸出電壓漸近地接近Vrefm。更具體而言，可示出，電路提供了采樣數(shù)據(jù)低通濾波器函數(shù)F(z)＝αz-/(1+α-z-1)，其中α＝C1/C2. 經(jīng)過長時間周期，此低通傳遞函數(shù)將使得輸出對應(yīng)于Vrefp/Vrefm脈沖列的平均(例如圖1b)，因此輸出將根據(jù)輸入數(shù)字流的占空度從Vrefm線性地變化到Vrefp。這對于慢變化信號亦寬泛地成立，即，對于剛好在低通濾波器的通帶內(nèi)的信號，輸出信號將對應(yīng)于在新近的采樣之上平均的占空度。
圖2(b)的電路包括電路已知為直接傳遞積分器(DTI)或者直接-電荷-傳遞積分器，如例如在下文中描述的J.A.C.Bingham“Applicationsof a Direct-Transfer SC Integrator”IEEE Transactions on Circuits andSystems vol CAS-31No 4、419-421頁、1984年4月。在該情況下，到該DTI電路的輸入是Vin，即具有電平Vrefp和Vrefm的脈沖列，其通過將Vin切換到所示的Vrefp或Vrefm而產(chǎn)生。
此電路具有優(yōu)于圖2(a)的電路各個優(yōu)點(i)它不僅提供DAC功能，而且提供部分平滑功能。
(ii)第一位地，運算放大器不需要提供任何電荷給C1或C2，所以其主要功能僅是保持虛地電壓防止任何寄生效應(yīng)如時鐘-耦合，并驅(qū)動后面的電路級。
(iii)運算放大器不需要在每個循環(huán)復(fù)位到零，所以它不需要在每個循環(huán)回轉(zhuǎn)到零以及從零回轉(zhuǎn)。
(iv)從運算放大器的輸入到Vout的噪聲增益在兩個時鐘階段是一(unity)，然而圖2(a)的電路的噪聲增益在偶階段中是1+C1/C2，對于C1＝C2其等于2，從而使此階段中的運算放大器的噪聲貢獻加倍。
另外開關(guān)RS可省去，因為不管初始條件如何，電路將建立(settleto)到輸入Vrefp或者Vrefm脈沖列的平均值，盡管在實際中其可因為其他原因而被保留，例如，以便在臨時缺少時鐘或者數(shù)據(jù)時限定輸出電壓。Figure 2(c)示出開關(guān)RS已去除的電路，并且其中兩個Vref開關(guān)以及輸入O開關(guān)的串聯(lián)連接如技術(shù)中的常規(guī)通過以控制信號所門控的開關(guān)來替換它們而被簡化，所述控制信號是將相應(yīng)數(shù)據(jù)輸入與階段O進行AND運算而導(dǎo)出的。例如，這是通過開關(guān)24標注為Din.O來指示的以表示該開關(guān)是由O階段與Din輸入的AND所控制的。
圖2a、2b、和2c的電路是單-比特DAC，適合用于例如圖1(b)的系統(tǒng)中。這個想法也已廣泛地用于多比特DAC，適合用于圖1(a)或1(c)的系統(tǒng)中，例如如下文中所描述的Senderowicz D等人，“PCMTelephonyReduced Architecture for a D/A converter and filtercombination”，IEEE J Solid-State Circuits，vol 25，No 4，1990年8月，987-996頁。
圖3(a)示出了一個這種結(jié)構(gòu)的2-比特的示例，其可擴展到較高比特數(shù)目。充電電容器C10和C11(以及任何另外的充電電容器)可針對標準n-比特DAC被二進制加權(quán)，或者可包括相同值的多個實例以允許用較高性能應(yīng)用的特定形式的動態(tài)元素匹配(DEM)。圖3(b)示出類似的電路，其中開關(guān)的數(shù)目如該技術(shù)中的常規(guī)通過以單個開關(guān)替換連接到運算放大器輸入的開關(guān)的并聯(lián)連接而被簡化。
US 4451820(Kapral)中描述的另外的變型是基于圖2(c)的電路的，但是具有圖2(b)中所示的復(fù)位開關(guān)，且其中C1＝C2。移位寄存器用于提供對應(yīng)于數(shù)字字輸入的一系列數(shù)字比特。這些又被提供到開關(guān)電容器DAC電路，首先是LSB。在此電路中，充電電容器C1依賴于串行數(shù)字輸入在每個時鐘循環(huán)上被充電到一個或者另一基準電壓。此采樣的電荷隨后被切換跨過與分享此電荷的相等的、第二個、反饋、電容器C2并聯(lián)的運算放大器，將其累積的電荷除以2，然后添加來自C1的電荷的一半，以便為每個比特建立適當(dāng)?shù)亩M制縮放的電荷。在字的最后比特上，累積的電荷隨后被傳遞到采樣和保持電路，充電電容器C1和C2被放電，而為下一個數(shù)字字輸入重復(fù)該循環(huán)。亦描述了具有多個電容器的另外的變型。
在集成電路中使用DTI DAC實施圖2(c)的系統(tǒng)，現(xiàn)在可常規(guī)地得到性能超過100dB SNR。但是市場要求對于相同成本即對于相同硅面積的增加的性能以及對于相同的“足夠”性能的較低成本。

發(fā)明內(nèi)容
概括地說，本發(fā)明提供了用于開關(guān)電容器DAC的附加的切換以便于增加充電周期期間施加在充電電容器之上的電荷。這可用于增加模擬輸出信號擺動(signal swing)和/或減小電容器的大小。與傳統(tǒng)開關(guān)電容器DAC相比，充電電容器的兩側(cè)而不是僅一側(cè)在(不同的)基準電壓之間切換，并且這增加了信號并因此SNR允許增加的性能，或者可替換地對于給定SNR，允許較小的(較便宜的)電路。
在一實施例中此雙切換被應(yīng)用到DTI類型的開關(guān)電容器DAC電路，對于相同的基準電壓，較大的信號擺動允許兩倍的輸出幅度。較大的信號擺動也給出多6db的SNR，或者可替換地在電容器大小的情況下允許有相同的SNR。
特別地，在一方面，本發(fā)明提供了如權(quán)利要求1的開關(guān)電容器數(shù)模轉(zhuǎn)換器。
除上述優(yōu)點之外，由于充電循環(huán)的二進制性質(zhì)，可出現(xiàn)在該充電電容器的第二側(cè)的任何寄生電容僅導(dǎo)致偏移誤差電壓而不是失真，如下面更詳細解釋的。
該切換裝置可設(shè)置成在所述建立(settling)周期期間切換與反饋電容器并聯(lián)的充電電容器，或者每個循環(huán)將其電荷傳遞到反饋電容器。DTI(即前者)實施對于上述優(yōu)點是優(yōu)選的。
在一個優(yōu)選的實施例中，數(shù)字信號是Δ-∑比特流以使輸出電壓電平跟隨該比特流的占空度。但是數(shù)字信號可以是表示n-比特數(shù)字字的一系列比特，切換裝置進一步設(shè)置成跟隨每個字的第n比特使反饋電容器放電，使得每個字的結(jié)尾處的輸出電壓對應(yīng)于跟隨相應(yīng)字的值的n-比特開關(guān)模擬電壓。
也提供了多-比特(即并聯(lián))實施例，包括附加的充電電容器，并且其中，在充電周期期間，切換裝置被進一步設(shè)置成依賴于第二(即其他比特流之一)數(shù)字信號將相應(yīng)的附加充電電容器的第一側(cè)耦合到第一基準電壓或者第二基準電壓，在所述充電周期期間，該切換裝置被進一步設(shè)置成將附加充電電容器的第二側(cè)耦合到與耦合到附加充電電容器的第一側(cè)的基準電壓反相的第二基準電壓或者第一基準電壓。第二數(shù)字信號對應(yīng)于到第一數(shù)字信號的數(shù)字字中不同的有效比特，所述數(shù)字字是若干并行比特流中的相應(yīng)比特的組合。充電電容器的電容值可被二進制加權(quán)以與數(shù)字字中它們的相應(yīng)比特的值對應(yīng)。
也提供了一個差動實施例，其進一步增加了信號擺動。這里運算放大器是差動輸入、差動輸出放大器，并且該實施例附加地包括耦合在運算放大器的第二輸入和第二輸出之間的互補反饋電容器；互補充電電容器以及互補切換裝置，所述切換裝置在充電周期期間設(shè)置成依賴于所述數(shù)字信號的逆(inverse)，將所述互補充電電容器的第一側(cè)耦合到所述第二基準電壓或者所述第一基準電壓，該切換裝置在所述充電周期期間被進一步設(shè)置成將所述互補充電電容器的第二側(cè)耦合到與耦合到所述互補充電電容器的第一側(cè)的基準電壓反相的所述第一基準電壓或者所述第二基準電壓；以及在建立周期期間該切換裝置進一步設(shè)置成將所述互補充電電容器耦合到所述互補反饋電容器。
也提供了一種數(shù)字音頻裝置，如便攜數(shù)字音頻播放器(例如MP3)，包括其中限定的開關(guān)電容器DAC，并且其中施加到DAC的數(shù)字信號是數(shù)字音頻信號。
也提供了一種開關(guān)電容器數(shù)模轉(zhuǎn)換器，包括充電電容器及切換裝置，所述切換裝置被設(shè)置成在切換循環(huán)的充電周期期間，施加第一或第二基準電壓到充電電容器的一側(cè)，所施加的基準電壓依賴于輸入數(shù)字信號電平，該切換裝置進一步設(shè)置成在所述充電周期期間施加另一基準電壓到該充電電容器的另一側(cè)，使該充電電容器被充電到兩個基準電壓之間的差；運算放大器以及耦合在該運算放大器的輸出和輸入之間的反饋路徑中的積分電容器；切換裝置被設(shè)置成在切換循環(huán)的放電周期隨后將充電電容器耦合到該運算放大器的輸入，以使運算放大器的輸出提供對應(yīng)于一系列輸入數(shù)字信號的模擬輸出電壓。
特別地在本發(fā)明的另一方面中，提供了一種用于將數(shù)字信號轉(zhuǎn)換成模擬信號的數(shù)模轉(zhuǎn)換器，并包括運算放大器和切換裝置；切換裝置被設(shè)置成在充電時間周期期間，依賴于數(shù)字信號的相應(yīng)比特，遞送第一或第二基準電壓到充電電容器的一側(cè)；該切換裝置被進一步設(shè)置成在所述充電時間周期期間，施加另一基準電壓到該充電電容器的另一側(cè)；該切換裝置被進一步設(shè)置成在放電時間周期期間，切換與該運算放大器的反相輸入和輸出之間的積分電容器并聯(lián)的充電電容器。
在另一方面提供了如權(quán)利要求10的開關(guān)電容器DAC。
在另一方面提供了如權(quán)利要求17的將數(shù)字信號轉(zhuǎn)換到模擬信號的方法。
在一優(yōu)選實施例中一個基準電壓處于地電勢，并且所述充電和積分電容器的電容值是相等的。


現(xiàn)在僅以實例性的方式而不是要限制的方式，參考附圖描述實施例，其中圖1a是一個數(shù)模轉(zhuǎn)換器裝置，其中數(shù)字N-比特經(jīng)采樣信號(字)被直接輸入到N-比特DAC；圖1b是一個可替換的裝置，其中數(shù)字Δ-∑單-比特數(shù)字比特-流施加到1-比特DAC。
圖1c是另一的可替換的裝置，其中多-比特(n-比特)Δ-∑比特流施加到n-比特DAC。
圖2a示出設(shè)置為1-比特DAC的開關(guān)電容器放大器；圖2b示出已知為直接傳遞積分器的一個可替換開關(guān)電容器1-比特DAC；圖2c示出圖2b的開關(guān)電容器1-比特DAC的修改的裝置；圖3a示出圖2c的開關(guān)電容器DAC的2-比特修改的裝置；圖3b示出圖3a的DAC的簡化電路設(shè)置；圖4示出根據(jù)一實施例的1-比特開關(guān)電容器DAC。
圖5示出圖4的電路中的寄生電容；圖6示出用于供給DAC的單個供給的電壓緩沖電路。
圖7是圖4的DAC電路的2-比特擴展；圖8a是圖7的DAC電路的差動擴展；圖8b是使用兩個運算放大器來實施該圖8a的差動運算放大器的圖8a的電路可替換的設(shè)置；以及圖9是根據(jù)另一實施例的使用復(fù)位開關(guān)以實現(xiàn)DAC的圖7的可替換的設(shè)置，但是其類似于圖2b的設(shè)置。
具體實施例方式
如上面提到的，圖2b的電路示出一個直接傳遞積分器(DTI)類型的開關(guān)電容器DAC。圖2c示出一個修改的DTI，并且兩種電路類型都可用在圖1b的單-比特設(shè)置中，或者以適當(dāng)修改用在圖1a和1c的多-比特設(shè)置中。
通過對DSM塊的適當(dāng)設(shè)計，音頻帶中的量化噪聲可容易地降低，這樣SNR通常被熱噪聲限制。本發(fā)明人已經(jīng)認識到在某些應(yīng)用中這可通過增加信號擺動而得以改進。
對于圖2(c)的電路，熱噪聲經(jīng)由兩個主要源被引入在充電階段的結(jié)尾處跨過C1的電壓中的kt/C不確定性，以及兩個階段中的運算放大器噪聲。對于給定的運算放大器結(jié)構(gòu)，即使僅通過增加供給電流以及輸入級跨導(dǎo)和面積，可減少熱噪聲的第二源。第一個是更基本的，并且對于給定的信號擺動僅可通過增加C1的值來改進，因此增加了所需要的硅面積的大小，以及因此增加了其成本。另外，對于給定的濾波器函數(shù)，為了使高頻量化噪聲最小，這也涉及增加C2；這進一步增加了硅面積以及因此的成本。
如上面討論的，DTI DAC電路提供從Vrefm到Vrefp的峰到峰輸出擺動。音頻DAC典型地實施為根據(jù)單個正供給Vdd工作的集成電路，并且模擬“地”基準Vg實際上是位于接近中間-軌(mid-rail)的去耦電壓Vmid。為了提供好的電源抑制(supply rejection)，Vmid也經(jīng)常用作正基準Vrefp，并且外部地被用作Vrefm。但是，對于DTI電路，這意味著輸出僅在0和Vmid之間擺動。也是對于使用前述Δ-∑調(diào)制器的應(yīng)用，為了得到好的失真性能，可使用的調(diào)制指數(shù)小于一，比方說70％，這進一步限制了信號擺動。即使信號擺動通過進一步在信號鏈下面的放大得以恢復(fù)，對于給定部件值以及運算放大器設(shè)計，信噪比仍受到第一級中對信號擺動的該約束的限制。隨著供給電壓從5V降到3.3V及之下，此約束變得更關(guān)鍵。因此，通過一實施例，提供了一個具有DTI DAC的上述優(yōu)點又有增加的信號擺動的結(jié)構(gòu)。
在該實施例中，如圖4中所示，修改了圖2c的結(jié)構(gòu)，以允許較大的信號擺動以及由此減小的由于熱噪聲引起的SNR。再次詳細參考圖2c的電路的工作。電路20包括運算放大器23，充電電容器C1及積分和反饋電容器C2，單-比特數(shù)字輸入Din及模擬輸出Vout，以及包括若干開關(guān)21、22a、22b、24和25的切換裝置。奇或充電階段開關(guān)21以及偶或建立階段開關(guān)22a和22b分別由非重疊時鐘奇O和偶E所驅(qū)動。這由與相應(yīng)開關(guān)相鄰的參考O和E指示。僅在奇時鐘階段O中，并且僅在那時如果數(shù)據(jù)輸入Din為高，開關(guān)24閉合，C1耦合到Vrefp，所以開關(guān)24以Din.O標注。類似地，僅在奇時鐘階段O中，并且僅在那時如果數(shù)據(jù)輸入Din為低，開關(guān)25閉合，C1耦合到Vrefm。
在奇O(充電)階段期間，充電電容器C1連接在Vx和Vy之間，其中根據(jù)數(shù)據(jù)輸入Din的狀態(tài)，Vx是Vrefp或者Vrefm。節(jié)點Vy通過開關(guān)21連接到(虛擬)大地或地基準Vg。所以C1上的電荷是C1*(Vx-Vy)。如果Din＝0，這等于C1*(Vrefm-Vg)，如果Din＝1，這等于C1*(Vrefp-Vg)。
在偶E(建立或者放電)階段，Vy連接到運算放大器23的負輸入由于圍繞運算放大器的反饋，Vy上的電壓將等于Vg。Vx連接到運算放大器23輸出，與電容器C2并聯(lián)。由此在放電階段E期間，充電電容器C1以及積分或反饋電容器C2被并聯(lián)耦合在運算放大器23的反相輸入和輸出之間。通過電荷守恒，由于沒有到Vy的d.c.路徑，C1和C2將分享它們的電荷，給出輸出電壓變化(Vrefp-Vout).(α/(1+α))或(Vrefm-Vout).(α/(1+α))，其中α＝C1/C2。
在循環(huán)之間積分電容器C2不放電，使得它具有存儲器或者積分功能。在Din＝1的長序列后，C2將通過C1充電以給出輸出電壓Vrefp(因為在兩個時鐘階段中C1上的電荷將會聚到C1.(Vrefp-Vg))。類似地，在0的長序列之后，C1將趨向于使C2充電以給出輸出電壓Vrefm。類似地，對于占空度γ，輸出電壓將趨向γ.Vrefp+(1-γ).Vrefm，而對于50％的占空度，輸出電壓將趨向(Vrefp+Vrefm)/2。
如前面所提到的，在實際的數(shù)字音頻實施中，Vrefp和Vg將經(jīng)常是供給軌的一半Vdd/2，而Vrefm將為0V。在此情形中，輸出將在Vdd/2和0V之間擺動，中心在Vdd/4。
該電路可當(dāng)作開關(guān)電容器濾波器，其中輸入Vin等于Vrefp或Vrefm(例如Vdd/2或0V)，而圍繞運算放大器23的反饋設(shè)置中的積分電容器C2提供根據(jù)傳遞函數(shù)αz-/(1+α-z-1)的低通濾波器功能。這是具有在約α.fc/π處的3dB點的低通濾波器，其中fc是采樣時鐘速率，典型的是6MHz。如果Vin是從Δ-∑脈沖列或者比特流Din導(dǎo)出的，那么低頻率音頻分量將通過該濾波器，但是較高頻率的量化噪聲分量將有些衰減。理論上輸出可從Vrefm擺動到Vrefp(例如零到Vdd/2)，盡管用于產(chǎn)生該Δ-∑流的Δ-∑調(diào)制器的調(diào)制指數(shù)通常將這限制到此擺動的70％，中心在(Vrefp+Vrefm)/2(例如Vdd/4)。
Figure 4示出根據(jù)一實施例的開關(guān)電容器DAC的一個單-比特實施。這類似于圖2(c)的電路，除了充電(奇)階段期間的到節(jié)點Vy的連接之外。取代在此階段期間連接Vy到地基準Vg，Vy連接到Vrefp或者Vrefm，與Vx反相。即，如果Vx經(jīng)由數(shù)據(jù)輸入Din(Din＝0)控制的開關(guān)連接到Vrefm，那么Vy連接到Vrefp，以及相反地，如果Vx連接到Vrefp(Din＝1)，那么Vy連接到Vrefm。
此切換裝置通過連接到節(jié)點Vy的“新”開關(guān)36和37實施。在奇階段O中，當(dāng)D＝0時，開關(guān)36閉合而開關(guān)37斷開，以及當(dāng)D＝1時開關(guān)36斷開而開關(guān)37閉合。因此開關(guān)34和37及35和36以反-相被切換，以便在充電階段O期間，充電電容器C1具有跨過其的電壓(Vrefp-Vrefm)或者(Vrefm-Vrefp)。這與圖2c的電路僅具有跨過其充電電容器C1施加的Vrefp-Vg或者Vrefm-Vg形成比較。例如在充電時間周期O期間，開關(guān)34和37閉合以將充電電容器C1充電到Vrefp-Vrefm。隨后在放電或者建立時間周期E中，開關(guān)34和37斷開而開關(guān)38和39閉合，與圖2c的電路相同。
在工作中，對于Din＝0及Din＝1，這分別給出由-C1.(Vrefp-Vrefm)及+C1.(Vrefp-Vrefm)的C1.(Vx-Vy)所限定的電荷，而不是圖2c的電路中的C1.(Vrefm-Vg)及C1.(Vrefp-Vg)。
在D＝0的長序列之后，現(xiàn)在C2將充電以給出輸出電壓Vg-(Vrefp-Vrefm)；在D＝1的長序列之后，C2將充電以給出輸出電壓Vg+(Vrefp-Vrefm)。對于中間的占空度，Vout將在這些值之間線性地掃過。對于Vrefm＝0和Vrefp＝Vdd/2的情況，Vout將從0掃到Vdd，并方便地以Vdd/2為中心。
因此，使用相同的電容器值，與圖2c的電路比較，得到了雙倍的輸出峰到峰幅度。熱噪聲源未改變，并且因此SNR將加倍。另外，現(xiàn)在輸出方便地圍繞Vg為中心，通常是Vdd/2。第一位地，除了增益上的加倍外，頻率響應(yīng)未改變。
另外，隨著輸出信號幅度增加，這降低了后續(xù)級輸入熱噪聲的有效貢獻。另外由于該輸出在Vdd/2為中心，這有助于保持信號從地的偏離(excursion)，進一步有助于后續(xù)級的設(shè)計。
可替換地，該電路可被重新縮放，從而為了芯片面積而減少電容器大小以犧牲一些或全部SNR增益。例如將電容器大小減少4倍將使熱噪聲增加6dB這將抵消SNR的改進但是給出較小面積的電路。電容器陣列典型地是相似大小的，或者甚至大于運算放大器和開關(guān)，這樣電路占據(jù)的總硅面積可幾乎減半。可替換地，電容器可保持相同大小，但是運算放大器輸入噪聲spec可放寬以利用增加的信號擺動，以便于允許較低功率耗散的設(shè)計，或者在晶體管先前已經(jīng)太大時允許較低的硅面積以降低閃爍噪聲。這在小尺寸和低功耗是重要的便攜電子應(yīng)用如MP3播放器中是明顯有利的。
使用用于充電電容器的該雙切換裝置中的折衷在于在某些環(huán)境中該電路對Vy上的寄生電容可以是敏感的。
返回圖2(c)，增益和傳遞函數(shù)對于C1的虛地側(cè)(Vy)上的任何寄生電容是不敏感的，因為此節(jié)點總是在Vg(除短暫的建立瞬變之外)-即連接到運算放大器的地或者虛地。該電路對C1的輸入側(cè)(Vx)上的任何寄生電容也是不敏感的，因為此節(jié)點由低阻抗源所驅(qū)動，并且在采樣周期內(nèi)總是建立良好。同樣，通過確保虛地側(cè)開關(guān)在輸入開關(guān)之前被關(guān)斷，使得該電路對來自輸入開關(guān)的開關(guān)電荷注入較不敏感，因為這些邊緣現(xiàn)在發(fā)生得太晚而不影響C1上限定的電荷。其他開關(guān)上的電荷注入是獨立于信號的，因為相關(guān)節(jié)點總是近似處于恒定電壓Vg。
這樣的寄生-不敏感性在DTI電路的一般應(yīng)用中是重要的，其中輸入電壓跨越連續(xù)范圍，其中寄生的信號-電壓-相關(guān)性可引入失真，并且其中就比方說高階SC濾波器的通帶峰來說，傳遞函數(shù)的精確度可是關(guān)鍵的。但是在圖4的具有兩-電平輸入的應(yīng)用中，已認識到寄生將只引入增益誤差或者小的偏移電壓，而不引入失真。
圖5是與圖4相同的電路，但是具有從Vy到地、所示值為β.C2的寄生電容Cp。由于此電容從奇階段中的Vrefp或者Vrefm切換到偶階段中的虛地電壓Vg，因此其將添加到將與C2分享的電荷。對于Din＝0，比方說，在奇階段期間，C1.(Vy-Vx)＝α.C2.(Vrefp-Vrefm)的電荷經(jīng)由C1將被置于虛地上，而且β.C2.Vy＝β.C2.(Vrefp)的電荷將出現(xiàn)在Cp的Vy板上。在奇階段期間，Cp將被放電到Vg(其中Vg是虛地電壓，因為運算放大器的偏移電壓，或者如果施加到運算放大器非反相輸入的系統(tǒng)地基準比方說是Vdd/2，其可不同于零)，而C1與C2分享其電荷。在漸近穩(wěn)態(tài)中，其中C2上的電荷不變化，這意味著在偶階段期間C1上的電荷變?yōu)镼(C1)＝α.C2(Vg-Vout)＝α.C2.(Vrefp-Vrefm)+β.C2.(Vrefp-Vg)所以Vout＝Vg-(Vrefp-Vrefm)-(β/α)(Vrefp-Vg)類似地，對于Din＝1，Vout＝Vg-(Vrefm-Vrefp)-(β/α)(Vrefm-Vg).
如果Vrefm＝-VR并且Vrefp＝+VR并且Vg＝0，分別地Vout＝Vout，min＝0-(VR-(-VR))-(β/α)(VR-0)＝-VR(2+β/α).
Vout＝Vout，max＝0-(-VR-VR)-(β/α)(-VR-0)＝VR(2+β/α)所以寄生電容添加到C1上的電荷，給出有效Vref以系數(shù)(2+β/α)/2＝(1+β/2α)的增加。
類似地，如果Vrefm＝0并且Vrefp＝Vdd/2并且Vg＝Vdd/2，分別地Vout＝Vout，min＝Vdd/2-Vdd/2-(β/α)(Vdd/2)-Vdd/2)＝0.
Vout＝Vout，max＝Vdd/2+Vdd/2-(β/α)(0-Vdd/2)＝(Vdd/2).(2+β/α)在該情況下，峰值負電壓Vout，min未被寄生所影響，因為當(dāng)D＝0時，Vy從Vrefp＝Vdd/2切換到Vg＝Vdd/2，而峰值正電壓Vout，max以系數(shù)(2+β/α)/2＝(1+β/α)增加。
對于中間的占空度，輸出從Vout，min線性地掃到Vout，max。對于50％的占空度，輸出為(Vout，max+Vout，min)/2，其對用于雙供給的基準+/-VR等于零，但是對于單供給的情況是(β/α)Vdd/4的偏移。因此輸出具有依賴于β的增益誤差和偏移。
但是，輸出通常將是耦合到后面的級的a.c.，以去除來自最終輸出音頻信號的其他d.c.偏移源。第一位地，增益誤差可通過改變該信號路徑上游或者下游而校正，并且若干百分比的容差在大多數(shù)應(yīng)用中不是問題。
注意即使β是電壓依賴的，一般結(jié)論也是類似的。在奇時鐘階段，對于Din＝0 Cp將充電到一個值而對于Din＝1充電到另一個值，在其他階段中Cp將總是返回到固定的虛地電壓并且所以C1必須吸收的由Cp導(dǎo)致的電荷變化仍將僅為兩個值中的一個。類似地，如果Vy上開關(guān)的時鐘饋通依賴于Din，則仍將僅有在每個循環(huán)添加到Vy的兩個離散的電荷值，一個對應(yīng)于Din＝0，另一個對應(yīng)于Din＝1，并且信號仍將依賴于具有適當(dāng)占空度的這兩個電荷的平均。所以將有增益誤差并且可能有偏移誤差(即使在上面的分開供給的情形中，因為用于Vout，max的β可能將不同于Vout，min)，但是沒有輸出信號的其他失真。
Vy上的到地的寄生電容可包括若干供給-電壓-依賴的分量，例如該節(jié)點上的開關(guān)的漏極-基板結(jié)(drain-substrate junction)電容。這意味著增益可示出對供給電壓的依賴。但是由于輸入信號仍固有地為兩-電平信號，因此應(yīng)沒有導(dǎo)致諧波失真。換句話說，在奇階段O期間C1和Cp所存儲的總電荷Qin僅具有兩個可能的值一個比方說Q1，對應(yīng)于Din＝1，而另一個Q0，對應(yīng)于Din＝0。因此信號電荷輸入Qin是Q1和Q0的序列。這可視為恒定電荷基礎(chǔ)(pedestal)或偏移項Qoff＝(Q1+Q0)/2及對稱信號+/-Qdiff＝+/-(Q1-Q0)/2。在偶循環(huán)E中，在將其輸入電荷分量轉(zhuǎn)儲到虛地上之后，Cp維持在虛地電壓，所以其變化沒有影響。Qin的Qoff分量將給出恒定偏置Qoff/C1。該Qdiff分量將通過z-變換響應(yīng)αz-/(1+α-z-1)線性地轉(zhuǎn)換成經(jīng)采樣的數(shù)據(jù)信號，如上所給定的因為這是線性轉(zhuǎn)換，沒有導(dǎo)致失真。
仍然有其他可能的失真源，其大多數(shù)對圖2(c)的電路是常見的。例如開關(guān)需要被設(shè)計為具有足夠低的接通電阻以在可用時間中將電容器充分地充電因為開關(guān)電阻是信號依賴的，否則可發(fā)生失真。當(dāng)驅(qū)動由下一級呈現(xiàn)的負載時，運算放大器還必須足夠地線性建立。
一個可能的失真源是Cp的供給-電壓依賴性。如上所示，倘若有所限定的電荷包的兩個固定值，一個用于Din＝0，一個用于Din＝1，Cp的信號依賴性不是問題。但是如果供給電壓變化，這可調(diào)制Cp，并且由此也將調(diào)制Q1和Q0。如果供給電壓在信號頻率或者其諧波被調(diào)制，使得Cp在信號-相關(guān)的頻率變?yōu)檎{(diào)制的，將導(dǎo)致Qin的諧波失真及由此的Vout的諧波失真。如果在不相關(guān)頻率有供給上的波動，那么將導(dǎo)致互調(diào)制或者混合，導(dǎo)致音頻帶中的其他音調(diào)。音頻帶音調(diào)也可是由較高頻率供給波動與高頻量化噪聲的譜的混合所導(dǎo)致的。
但是在實際中，寄生電容與C1相比是小的。另外音頻系統(tǒng)將通常具有合理的良好-去耦的供給，以防止由于放大器或者系統(tǒng)的其他部件的有限電源抑制，供給噪聲出現(xiàn)在輸出上。
當(dāng)將開關(guān)關(guān)斷到Vrefp時，電荷注入將不同于將開關(guān)關(guān)斷到Vrefm時的電荷注入，即使兩個開關(guān)是相同大小的。這將給出另外的誤差，在效果上類似于到地的附加的寄生電容。但是如利用實際的寄生電容的，此效果仍將導(dǎo)致僅等價的輸入電荷的兩個值Q0和Q1，并且因此將僅給出偏移或增益誤差而不是失真。
開關(guān)電荷注入的任何供給依賴性也將導(dǎo)致電源抑制的失敗以及可能的諧波或互調(diào)制音調(diào)，但是這不比圖2(c)的方案差。
因此在實際中，盡管在輸出中可能有小增益及偏移誤差，在輸入電容器每個循環(huán)被充電到兩個狀態(tài)之一的方案中沒有額外的失真或其他效果是由寄生電容引起的，如所述的實施例，其中基準電壓如所描述的在充電電容器C1的“敏感”端(Vy)上被切換，以便于給出此電容器上的雙倍電荷。這隨后可轉(zhuǎn)變成雙倍的信號擺動或者電容器大小的一半，或者組合，如上面提到的。
在典型應(yīng)用中，Vrefm是地或0V，而Vrefp是去耦的Vdd/2，于是電路可輸送從0V到Vdd的峰值輸出。但是Δ∑流將可能只具有比方說70％的調(diào)制指數(shù)，在該情形中輸出音頻信號僅可從大約0.15*Vdd擺動到0.85*Vdd。尤其是以低的電源電壓Vdd，比方說3.3V或者可能對于便攜的電池-供電設(shè)備甚至更低，得到寬的信號擺動是重要的，尤其是在需要傳統(tǒng)信號電平(例如1V rms)時。在此情形中，Vrefp可高于Vmid。這可由緩沖器從Vmid導(dǎo)出，例如，如圖6的電路中所示，其中運算放大器正輸入Vg可從未緩沖的Vmid或者經(jīng)緩沖的Vmid’而偏置。輸出隨后將在Vg-0.70*(Vrefp-Vrefm)和Vg+0.70*(Vrefp-Vrefm)之間擺動，仍然以Vg為中心，但是由于Vrefp現(xiàn)在大于Vdd/2因而具有較大的信號擺動。例如Vrefp＝0.7Vdd、Vrefm＝0、Vg＝0.5Vdd將給出范圍從0.01*Vdd到0.99*Vdd或0.98*Vdd峰-到-峰的輸出。這與可從圖2(c.)的電路得到的輸出范圍形成比較，圖2(c.)的電路僅給出該峰-到-峰擺動的一半的輸出范圍，以(Vrefp+Vrefm)/2＝0.35Vdd為中心。
圖7示出了對圖4的實施例的兩-比特擴展，其中有多個充電輸入電容器C10和C11，由相應(yīng)的邏輯比特D0和D1驅(qū)動。所述多個輸入電容器C10和C11可被二進制加權(quán)以使a1＝2a0(其中C10＝α0*C2而C11＝α1*C2)，在該情形中，D1和D0表示兩-比特輸入字的MSB和LSB?？商鎿Q地，它們可以是等-加權(quán)的，從“溫度計-碼(thermometer-code)”輸入字D1、D0導(dǎo)出。該電路可明顯地擴展到多于2比特，其中電容器值對應(yīng)于加權(quán)，例如二進制或等-加權(quán)的，與輸入數(shù)據(jù)字的相應(yīng)比特關(guān)聯(lián)。如利用公知方案的，數(shù)字輸入可被加擾以提供動態(tài)元素匹配，以減少陣列中電容器不匹配的效果。
如上面討論的，輸入電容器C1的運算放大器輸入側(cè)上的寄生可給出偏移和增益誤差。在相等電容器的陣列中，尤其是在具有物理布局的通?？紤]的集成電路實施中，這些寄生電容將趨向良好-匹配。但是，如果電容器是二進制加權(quán)的，則可需要特殊考慮以使寄生以對電容器的精確比率被縮放，例如將開關(guān)布局為二的倍數(shù)(binary multiples)的單元開關(guān)并復(fù)制與每個開關(guān)關(guān)聯(lián)的任何金屬互連寄生，如在精確模擬集成電路或者甚至印刷電路板布局中的公知技術(shù)。這在比方說大陣列中是較不重要的，其中大多數(shù)的陣列的電容器元件是相同大小的，每個代表比方說輸入多-比特字的4-LSB，其中幾個較小電容器代表2-LSB和1-LSB的。LSB中小的相對誤差將僅具有小的效果。
在采用公知的動態(tài)元素匹配(DEM)技術(shù)的情況下，也降低了電容器元件和相同標稱值的寄生之間的相對不匹配的效果以及比率化的值的電容器元件及其相應(yīng)的寄生之間比率的不匹配效果。前一效果是通過DEM技術(shù)降低的，其選擇相等大小的電容器的不同組合來得到每個循環(huán)理想的總值，利用公知算法將關(guān)聯(lián)誤差移出音頻帶。后者是通過DEM技術(shù)降低的，其以比方說1-LSB和2-LSB電容器的組合替換4-LSB電容器，也利用算法將關(guān)聯(lián)的誤差噪聲譜成形到音頻帶外。US6583742公開了這樣的技術(shù)。這樣的技術(shù)可用于避免電容器的隨機不匹配效果，而且也用來避免由寄生所導(dǎo)致的一致不匹配的效果。
所述多-比特結(jié)構(gòu)也有助于使輸出音頻信號最大化。盡管通過DTI的阻尼積分器動作被低通濾波到一定程度，單-比特DTI的輸出將仍具有將用盡一些可用的輸出凈空(headroom)的疊加在音頻音調(diào)上的分量。這在Vrefp＞Vdd/2被用于使輸出擺動最大化的情況下尤其可能。
通過采取完全-差動架構(gòu)可得到有效信號擺動的進一步增加。圖8a示出圖7的實施例的完全-差動實施的進一步的實施例。完全-差動放大器，即差動-輸入、差動-輸出放大器與兩重的電容器陣列一起使用，對應(yīng)的電容器如所示被饋送以交替的基準。公共-模式輸出電壓由運算放大器內(nèi)部電路控制到某方便的限定電平，這里以Vg表示，對于單-供給的實施典型地為Vmid。差動輸出電壓由運算放大器外部施加的反饋結(jié)合該放大器的差動-輸入到差動-輸出增益來控制。
因此，例如，連接在負差動運算放大器輸入和其正輸出之間的反饋電容器C2n是“匹配的”，或者由連接在正差動運算放大器輸入及其負輸出之間的對應(yīng)的反饋電容器C2d所補充。類似地，LSB充電電容器C10n由互補充電電容器C10d補充。但是到這兩個互補電容器C10n和C10d的輸入是反向的。在充電階段O期間，如果D0＝1，那么開關(guān)850n和870n圍繞充電電容器C10n閉合，將其充電到Vrefp-Vrefm。但是對于互補的或?qū)?yīng)的差動充電電容器C10d，當(dāng)其對應(yīng)的開關(guān)850d和870d閉合時，C10d被充電到-(Vrefp-Vrefm)。
此設(shè)置給出雙倍的信號擺動，即差動輸出是兩個輸出Vout+和Vout-之間的差，其每個可在比方說0和Vdd之間。但是，盡管信號擺動又被加倍，但kT/C噪聲分量是不相關(guān)的，所以僅增加3dB，而且運算放大器噪聲(假定有類似的輸入級)未改變，仍然具有到(差動)輸出的單位增益(unity gain)。該差動結(jié)構(gòu)也可允許跨過集成電路和整個系統(tǒng)之間的界面的差動輸出，從而降低外部地和集成電路地之間的噪聲的效果。
差動-輸入、差動-輸出放大器可設(shè)計為單個放大器電路，或者可包括耦合到相應(yīng)的輸入和輸出信號的兩個或者多個放大器電路，如公知的。例如，圖8b示出類似于圖8a的使用兩個并聯(lián)運算放大器的實施。
所示電路可擴展成包括較大數(shù)目的比特，或者可簡化到單-比特方案，如對于熟悉該技術(shù)的人很明顯的。
作為圖7的多-比特結(jié)構(gòu)的替代方案，圖9示出了類似于圖2c的進一步實施例，但是包括圖2(b)中的復(fù)位開關(guān)，并且具有充電電容器C1的兩側(cè)上的切換。輸入比特對應(yīng)于數(shù)字字，反饋電容器C2上的電荷隨著施加到電路的字的比特而建立。在該字的所有(n)比特被施加后，對應(yīng)于C2上累積電荷的輸出電壓被采樣，從而給出對應(yīng)n-比特采樣模擬波形的適當(dāng)采樣電平的采樣輸出電壓，與例如圖1a和1c中所示的類似。
這可使用如圖所示的復(fù)位開關(guān)實施，其中C1＝C2。移位寄存器可用于提供對應(yīng)于數(shù)字字輸入的一系列數(shù)字比特。這些又被提供到圖9的開關(guān)電容器DAC電路，首先是LSB。在此電路中，充電電容器C1依賴于串行數(shù)字輸入在每個時鐘循環(huán)上被充電到Vrefp或Vrefm。該經(jīng)采樣的電荷隨后被切換跨過運算放大器上，該運算放大器與分享此電荷的相等、第二或反饋電容器C2并聯(lián)，將其累積電荷(由于迄今接收的較低有效比特而累積的)一分為二，然后加上來自C1的電荷的一半，以為每個比特建立適當(dāng)?shù)亩M制縮放的電荷。在該字的最后(n)比特上，累積的電荷隨后被傳遞到采樣和保持電路，充電電容器C1和C2被放電，而且該循環(huán)為下一數(shù)字字輸入而重復(fù)。這也可以不同形式來實施。
盡管該實施例的描述已經(jīng)描述了用于“數(shù)字音頻”信號的實施例，但是本發(fā)明不限制于音頻應(yīng)用。需要數(shù)模轉(zhuǎn)換的很多信號可使用類似的電路。例如聲納或地震學(xué)信號、無線電接收器中頻信號、或者甚至當(dāng)使用適當(dāng)高速放大器時的視頻信號。即使該術(shù)語“數(shù)字音頻”也應(yīng)該被視為包括寬泛的應(yīng)用領(lǐng)域，包括處理來自電視信號或DVD電影或者電話的信號，而不是單純的CD播放。
本領(lǐng)域普通技術(shù)人員將認識到上述設(shè)備和方法可實施為處理器控制代碼，例如在載體介質(zhì)如盤、CD-或DVD-ROM上、可編程存儲器如只讀存儲器(固件)上、或在數(shù)據(jù)載體如光或電信號載體上。對于很多應(yīng)用，本發(fā)明的實施例可實施在DSP(數(shù)字信號處理器)、ASIC(應(yīng)用專用集成電路)或FPGA(現(xiàn)場可編程門陣列)上。因此所述代碼可包括傳統(tǒng)程序代碼或微代碼或者，例如用于建立或控制ASIC或FPGA的代碼。所述代碼也可包括用于動態(tài)配置可重新配置的設(shè)備如可再編程的邏輯門陣列的代碼。類似地，所述代碼可包括用于硬件描述語言如VerilogTM或VHDL(甚高速集成電路硬件描述語言)的代碼或者它們的混合的信號擴展Verilog-ATM或VHDL-A的代碼。如本領(lǐng)域普通技術(shù)人員將理解的，所述代碼可分布在彼此通信的多個耦合部件之間。在適當(dāng)?shù)牡胤剑搶嵤├部墒褂眠\行在現(xiàn)場-可重新編程模擬陣列或類似裝置上的代碼來實施，以便于配置模擬硬件，所述裝置包括在如該應(yīng)用中所限定的“處理器”術(shù)語中。
一般來說，根據(jù)上面的示教，本領(lǐng)域普通技術(shù)人員也將理解，關(guān)于它們的各種實施例和具體特征可與其他實施例和所述的其具體特征自由組合。本領(lǐng)域普通技術(shù)人員也將認識到可在不脫離所附權(quán)利要求范圍的情況下對所述的實例進行各種變化和修改。
權(quán)利要求
1.一種用于轉(zhuǎn)換數(shù)字信號的開關(guān)電容器DAC，包括反饋電容器，耦合在運算放大器的輸入和輸出之間；充電電容器及切換裝置，所述切換裝置在充電周期期間被設(shè)置成依賴于所述數(shù)字信號將所述充電電容器的第一側(cè)耦合到第一基準電壓或者第二基準電壓，所述切換裝置在所述充電周期期間被進一步設(shè)置成將所述充電電容器的第二側(cè)耦合到與耦合到所述充電電容器的所述第一側(cè)的基準電壓反相的所述第二基準電壓或者所述第一基準電壓；所述切換裝置在建立周期期間被進一步設(shè)置成切換與所述反饋電容器并聯(lián)的所述充電電容器。
2.如權(quán)利要求1的DAC，其中所述數(shù)字信號是△-∑比特流，使得輸出電壓電平跟隨所述比特流的占空度。
3.如權(quán)利要求1的DAC，其中所述數(shù)字信號是表示n-比特數(shù)字字的一系列比特，所述切換裝置被進一步設(shè)置成跟隨每個字的第n比特對所述反饋電容器放電，以使每個字的結(jié)尾處的輸出電壓對應(yīng)于跟隨相應(yīng)字的值的n-比特開關(guān)模擬電壓。
4.如前述任何一項權(quán)利要求的DAC，還包括第二充電電容器，所述切換裝置在所述充電周期期間被進一步設(shè)置成依賴于第二數(shù)字信號將所述第二充電電容器的第一側(cè)耦合到所述第一基準電壓或者所述第二基準電壓，所述切換裝置在所述充電周期期間被進一步設(shè)置成將所述第二充電電容器的第二側(cè)耦合到與耦合到所述第二充電電容器的所述第一側(cè)的基準電壓反相的所述第二基準電壓或者所述第一基準電壓；所述第一和第二數(shù)字信號對應(yīng)于數(shù)字輸入字中的不同比特。
5.如權(quán)利要求4的DAC，其中所述第一和第二充電電容器的電容值對應(yīng)于與所述數(shù)字字中的其相應(yīng)比特關(guān)聯(lián)的值。
6.如權(quán)利要求1的DAC，其中所述運算放大器是差動輸入、差動輸出放大器并且所述DAC進一步包括互補反饋電容器，耦合在所述運算放大器的第二輸入和第二輸出之間；互補充電電容器及互補切換裝置，所述切換裝置在充電周期期間被設(shè)置成依賴于所述數(shù)字信號的逆，將所述互補充電電容器的第一側(cè)耦合到所述第二基準電壓或者所述第一基準電壓，所述切換裝置在所述充電周期期間被進一步設(shè)置成將所述互補充電電容器的第二側(cè)耦合到與耦合到所述互補充電電容器的所述第一側(cè)的基準電壓反相的所述第一基準電壓或者所述第二基準電壓；所述切換裝置在建立周期期間被進一步設(shè)置成將所述互補充電電容器耦合到所述互補反饋電容器。
7.如權(quán)利要求6的DAC，還包括第二充電電容器及第二互補充電電容器，所述切換裝置在所述充電周期期間被進一步設(shè)置成依賴于第二數(shù)字信號，將所述第二充電電容器的第一側(cè)耦合到所述第一基準電壓或所述第二基準電壓以及將所述第二互補充電電容器的第一側(cè)耦合到所述第二基準電壓或所述第一基準電壓；所述切換裝置在所述充電周期期間被進一步設(shè)置成將所述第二充電電容器的第二側(cè)耦合到所述第二基準電壓或者所述第一基準電壓并將所述第二互補充電電容器的第二側(cè)耦合到所述第一基準電壓或者所述第二基準電壓，分別與耦合到所述第二充電電容器的所述第一側(cè)以及所述第二互補充電電容器的第一側(cè)的基準電壓反相；所述第一和第二數(shù)字信號對應(yīng)于數(shù)字輸入字中的不同比特。
8.如權(quán)利要求7的DAC，其中所述第一充電電容器及所述第一互補充電電容器以及所述第二充電電容器及所述第二互補充電電容器的電容值對應(yīng)于與所述數(shù)字字中的其相應(yīng)比特相關(guān)聯(lián)的值。
9.如權(quán)利要求1、2、3、6、7和8中任何一項的DAC，其中所述第一基準電壓是供給電壓的預(yù)定部分，而所述第二基準電壓是所述供給電壓的適當(dāng)部分，使得所述DAC的輸出繞虛地電壓以所述供給電壓的一半擺動。
10.如權(quán)利要求1、2、3、6、7和8中任何一項的DAC，還包括在模擬集成電路上實施的電容器陣列中的電容器元件之間的動態(tài)元素匹配(DEM)以提供充電電容器。
11.一種用于轉(zhuǎn)換數(shù)字信號的開關(guān)電容器DAC，并具有輸入電容器；輸出電容器，耦合在運算放大器的輸入和輸出之間；用于在充電周期期間在第一輸入電壓和第二輸入電壓之間切換所述輸入電容器的裝置，所述第一輸入電壓依賴于所述數(shù)字信號；用于針對建立周期切換與所述輸出電容器并聯(lián)的所述輸入電容器的裝置；并且其中所述所述第二輸入電壓也依賴于所述數(shù)字信號。
12.如權(quán)利要求11的DAC，其中所述數(shù)字輸入信號是二進制的且所述第一輸入電壓為依賴于所述數(shù)字信號的兩個基準電壓之一。
13.如權(quán)利要求12的DAC，其中所述第二輸入電壓是另一所述基準電壓以使所述輸入電容器在所述第一和第二基準電壓之間切換，階段依賴于所述數(shù)字輸入信號。
14.如權(quán)利要求11到13的任何一項的DAC，還包括對應(yīng)于數(shù)字信號中的數(shù)字字中不同比特的一個或多個附加的輸入電容器。
15.如權(quán)利要求14的DAC，其中依賴于所述附加的輸入電容器具有與它們相應(yīng)的比特相關(guān)聯(lián)的值對應(yīng)的二進制加權(quán)的電容值。
16.如權(quán)利要求11到13的任何一項的DAC，還包括與所述或每個輸入電容器對應(yīng)的互補輸入電容器，與所述輸出電容器對應(yīng)的互補輸出電容器，在所述充電周期期間用于在與對應(yīng)的輸入電容器反相的第二輸入電壓以及第一輸入電壓之間切換所述互補輸入電容器的裝置，以及用于針對所述建立周期切換跨接所述互補輸出電容器的所述互補輸入電容器的裝置。
17.如權(quán)利要求16的DAC，還包括對應(yīng)于數(shù)字信號中的數(shù)字字中不同比特的一個或多個附加的輸入電容器。
18.一種包括如權(quán)利要求1、2、3、6、7、8、11、12和13中任何一項的DAC的數(shù)字音頻設(shè)備，并且其中所述數(shù)字信號是數(shù)字音頻信號。
19.一種用于將數(shù)字輸入信號轉(zhuǎn)換成模擬信號的方法，并包括施加所述輸入信號到開關(guān)電容器DAC，所述DAC具有反饋電容器，耦合在運算放大器的輸入和輸出之間；充電電容器及切換裝置，所述切換裝置在充電周期期間被設(shè)置成依賴于所述數(shù)字信號將所述充電電容器的第一側(cè)耦合到第一基準電壓或者第二基準電壓，所述切換裝置在所述充電周期期間被進一步設(shè)置成將所述充電電容器的第二側(cè)耦合到與耦合到所述充電電容器的所述第一側(cè)的基準電壓反相的所述第二基準電壓或者所述第一基準電壓；所述切換裝置在建立周期期間被進一步設(shè)置成切換與所述反饋電容器并聯(lián)的所述充電電容器。
20.如權(quán)利要求19的方法，其中所述數(shù)字信號是△-∑比特流。
21.如權(quán)利要求19的方法，還包括首先將所述數(shù)字信號從多-比特信號轉(zhuǎn)換成二進制信號。
22.當(dāng)在處理器上實施時導(dǎo)致處理器執(zhí)行如權(quán)利要求19-21的任何一項的方法的處理器代碼。
全文摘要
本發(fā)明涉及數(shù)模轉(zhuǎn)換器，并且特別但不排它地涉及用于數(shù)字音頻信號的開關(guān)電容器數(shù)模轉(zhuǎn)換器(DAC)。本發(fā)明提供了開關(guān)電容器DAC，用于轉(zhuǎn)換數(shù)字信號，并包括耦合在運算放大器的輸入和輸出之間的反饋電容器；充電電容器以及切換裝置，所述切換裝置在充電周期期間設(shè)置成依賴于所述數(shù)字信號將所述充電電容器的第一側(cè)耦合到第一基準電壓或第二基準電壓，所述切換裝置在所述充電周期期間還被設(shè)置成將所述充電電容器的第二側(cè)耦合到與耦合到所述充電電容器的第一側(cè)的基準電壓反相的第二基準電壓或第一基準電壓；所述切換裝置在建立周期期間還被設(shè)置成將所述充電電容器耦合到所述反饋電容器。
文檔編號H03M1/80GK1855729SQ20061006745
公開日2006年11月1日 申請日期2006年3月27日 優(yōu)先權(quán)日2005年4月19日
發(fā)明者彼得·弗里思 申請人:沃福森微電子股份有限公司