專利名稱：D類放大器的制作方法
技術(shù)領(lǐng)域：
發(fā)明涉及將PCM(脈沖編碼調(diào)制)聲音(音樂音調(diào))數(shù)據(jù)轉(zhuǎn)換成被放大并輸出的PWM(脈寬調(diào)制)信號的D類放大器，尤其涉及被設(shè)計以減少輸出噪聲的D類放大器。
背景技術(shù)：
眾所周知，在D類放大器的類型中，用于PWM轉(zhuǎn)換的時鐘內(nèi)的抖動按其原樣顯示為輸出噪聲。諸如在PWM轉(zhuǎn)換的數(shù)字處理中丟棄較低比特那樣的算術(shù)誤差促使輸出噪聲。在現(xiàn)有技術(shù)的D類放大器中，如日本專利申請Sho 59-183510所述那樣，通過低通濾波器對D類放大器的輸出進行濾波以至于可以將其轉(zhuǎn)換為將被提供到負載(揚聲器)的模擬信號。同時，將模擬信號轉(zhuǎn)換成被反饋到輸入側(cè)的數(shù)字信號。然而，該類型的處理具有以下缺陷，即需要高精度A/D(模擬數(shù)字)轉(zhuǎn)換器，這樣增加了部件的數(shù)量并且使得電路復雜和昂貴。
放大器的實際應用是將PCM聲音數(shù)據(jù)(此處的“聲音”意指包括諸如音樂音調(diào)那樣的一般的聲音，而不限于人類的聲音)轉(zhuǎn)換成模擬信號，該模擬信號又被轉(zhuǎn)換為PWM信號。這種執(zhí)行模擬處理的放大器能夠很容易地反饋輸出。但是存在以下問題當通過模擬處理執(zhí)行PWM時，容易受到外部信號和諸如輸入數(shù)字數(shù)據(jù)那樣的信號的影響。
日本專利公開2000-196374(專利號3445177)公開了一種使用Δ∑調(diào)制的D類放大器。然而，由于該D類放大器使用了Δ∑調(diào)制，所以存在以下缺點，即需要較高的頻率，具有低的功率效率。而且，存在另一缺陷不能夠執(zhí)行適當?shù)姆答?，因為在恒定電壓開關(guān)的輸出上獲取的反饋信號與輸入時鐘異步。
將解釋現(xiàn)有技術(shù)中僅使用數(shù)字處理的D類放大器。
圖17說明了現(xiàn)有技術(shù)中D類放大器的結(jié)構(gòu)圖。在該圖中，參考數(shù)字1表示用于接收并相加PCM聲音數(shù)據(jù)PD的加法器；參考數(shù)字2表示將加法器1的聲音數(shù)據(jù)轉(zhuǎn)換成PWM信號的PWM電路；以及參考數(shù)字3是用于消除量化噪聲的反饋電路H(z)。
在此，量化噪聲是由于PWM電路2的分辨率中的限制而產(chǎn)生的噪聲。例如，在PCM聲音數(shù)據(jù)包括16比特并且PWM電路2的分辨率是10比特的情況中，來自于加法器1的16比特的較低6比特被輸入到反饋電路H(z)3以作為量化噪聲。由積分電路(FIR濾波器)構(gòu)成的反饋電路H(z)3是一種PWM輸出的轉(zhuǎn)移函數(shù)是1/(1-H(z))的電路。反饋電路3的輸出數(shù)據(jù)在加法器1與PCM聲音數(shù)據(jù)相加，這樣能夠抑制較低頻率中的量化噪聲以增加分辨率。
參考數(shù)字4是接收與PCM聲音數(shù)據(jù)同步的采樣信號SL的乘法器。乘法器4由PLL(鎖相環(huán))構(gòu)成以輸出具有乘以采樣信號SL的頻率的頻率的脈沖信號。參考數(shù)字5是一種振蕩器，其基于乘法器4的脈沖信號而產(chǎn)生鋸齒(三角波)載波信號(數(shù)字信號)Pct，其中所述載波信號隨后從0增加到恒定值，載波信號在該恒定值復位。將載波信號施加到PWM電路2，其產(chǎn)生PWM信號，其中該PWM信號在載波信號Pct復位時間上升，并且在載波信號Pct與加法器的輸出數(shù)據(jù)一致時下降。PWM信號被提供到一個輸出開關(guān)電路6，該輸出開關(guān)電路又對經(jīng)由低通濾波器以應用到負載(揚聲器)的PWM電路2的輸出進行放大。
在上述D類放大器中，由于使用了由PLL構(gòu)成的乘法器4，往往會產(chǎn)生抖動以變?yōu)檩敵鲈肼暋４嬖谝韵略S多情況，即包括噪聲的輸出側(cè)所提供的采樣信號也產(chǎn)生抖動。
日本實用新型公開Hei 3-36099作為涉及D類放大器的現(xiàn)有技術(shù)文獻是已知。
因此，存在減少D類放大器中的噪聲的需要。

發(fā)明內(nèi)容
本發(fā)明針對滿足所述需求的D類放大器。
發(fā)明提供一種僅通過使用數(shù)字信號處理而不使用模擬信號處理以能夠減少噪聲的D類放大器。發(fā)明也提供一種能夠以低成本構(gòu)建并且能夠獲得高質(zhì)量輸出的D類放大器。
發(fā)明的一方面涉及一種D類放大器，用于接收采樣信號和與采樣信號同步的數(shù)字數(shù)據(jù)并且用于輸出與數(shù)字數(shù)據(jù)相對應的脈寬調(diào)制信號。該D類放大器包括主時鐘發(fā)生器，用于產(chǎn)生具有恒定周期的主時鐘；載波振蕩器，基于主時鐘產(chǎn)生載波信號；相位比較器，用于檢測采樣信號和載波信號之間的相位差以產(chǎn)生相位比較器的輸出；環(huán)路濾波器，用于接收相位比較器的輸出以產(chǎn)生環(huán)路濾波器的輸出，載波振蕩器基于主時鐘產(chǎn)生具有與環(huán)路濾波器相對應的頻率的載波信號；脈寬調(diào)制電路，基于載波信號以將數(shù)字數(shù)據(jù)轉(zhuǎn)換成脈寬調(diào)制信號；以及反饋電路，用于將相位比較器輸出反饋到脈寬調(diào)制電路的輸入。
有利地，相位比較器包括用于檢測采樣信號的邊沿的邊沿檢測電路以及響應來自于邊沿檢測電路的信號以鎖存載波信號的鎖存器。
發(fā)明的另一方面涉及一種D類放大器，用于接收采樣信號和與采樣信號同步的數(shù)字數(shù)據(jù)并且用于輸出與數(shù)字數(shù)據(jù)相對應的脈寬調(diào)制信號。該D類放大器包括主時鐘發(fā)生器，用于產(chǎn)生具有恒定周期的主時鐘；載波振蕩器，基于主時鐘產(chǎn)生載波信號；第一相位比較器，用于檢測采樣信號和載波信號之間的相位差以產(chǎn)生第一相位比較器的輸出；內(nèi)插電路，基于數(shù)字數(shù)據(jù)而獲得內(nèi)插函數(shù)以便將第一相位比較器的輸出代入到所獲得的內(nèi)插函數(shù)并產(chǎn)生內(nèi)插數(shù)據(jù)；以及脈寬調(diào)制電路，基于載波信號以將數(shù)字數(shù)據(jù)轉(zhuǎn)換成脈寬調(diào)制信號。
有利地，D類放大器，進一步包括第二相位比較器，用于檢測主時鐘和采樣信號之間的相位差以產(chǎn)生第二相位比較器的輸出；反饋電路，用于將第二相位比較器輸出反饋到脈寬調(diào)制電路的輸入。
優(yōu)選地，反饋電路包括加法器，用于將第二相位比較器的輸出和來自于脈寬調(diào)制電路的量化噪聲進行相加以產(chǎn)生加法器的輸出；以及數(shù)字濾波器，用于將加法器的輸出反饋到脈寬調(diào)制電路的輸入。
優(yōu)選地，反饋電路包括加法器，用于將第二相位比較器的輸出和來自于脈寬調(diào)制電路的量化噪聲進行相加以產(chǎn)生加法器的輸出；以及數(shù)字濾波器，用于將加法器的輸出反饋到脈寬調(diào)制電路的輸入。


圖1是說明根據(jù)本發(fā)明D類放大器的第一實施例結(jié)構(gòu)的結(jié)構(gòu)圖。
圖2是詳細說明圖1所示第一實施例的主要部分的結(jié)構(gòu)圖。
圖3是詳細說明第一實施例的反饋電路14的結(jié)構(gòu)圖。
圖4示出了第一實施例中圖1的每一部分的波形。
圖5示出了第一實施例中圖1的每一部分的波形。
圖6是說明根據(jù)本發(fā)明D類放大器的第二實施例結(jié)構(gòu)的結(jié)構(gòu)圖。
圖7示出了第二實施例中圖6的每一部分的波形。
圖8是說明第二實施例中問題的時序圖。
圖9是說明第二實施例中問題的圖表。
圖10是說明解決第二實施例中問題的D類放大器結(jié)構(gòu)的結(jié)構(gòu)圖。
圖11示出了用于說明圖10所示電路的操作的波形。
圖12是說明根據(jù)本發(fā)明D類放大器的第三實施例結(jié)構(gòu)的結(jié)構(gòu)圖。
圖14示出了圖13的(B)、(C)和(D)每一放大的波形。
圖15是說明使用圖1所示電路的DAC的結(jié)構(gòu)的結(jié)構(gòu)圖。
圖16是說明使用圖10所示電路的DAC的結(jié)構(gòu)的結(jié)構(gòu)圖。
圖17是說明現(xiàn)有技術(shù)的D類放大器的結(jié)構(gòu)的結(jié)構(gòu)圖。
具體實施例方式
以下參考附圖，將描述發(fā)明的實施例。
圖1是說明根據(jù)發(fā)明的D類放大器的第一實施例結(jié)構(gòu)的結(jié)構(gòu)圖。在該圖形中，參考數(shù)字11指示用于接收PCM聲音數(shù)據(jù)PD的輸入終端(此處的“聲音”意指包括音樂聲調(diào)的一般聲音，而不限于人的聲音)。參考數(shù)字12指示加法器。參考數(shù)字13定義了一種PWM電路，其基于載波信號Pct而將來自于加法器12的聲音數(shù)據(jù)轉(zhuǎn)換為PWM信號。參考數(shù)字14定義了一種用于抑止PWM電路13的量化噪聲的反饋電路H(z)。反饋電路H(z)13的輸出被應用到加法器12。參考數(shù)字15表示一種輸出開關(guān)電路，其輸出經(jīng)由低通濾波器而被施加到負載(揚聲器)。上述結(jié)構(gòu)與結(jié)構(gòu)部件1、2、3和6相同。
參考數(shù)字18表示用于接收與PCM聲音數(shù)據(jù)PD同步的采樣信號SL的終端。施加于終端18的采樣信號SL被提供到相位比較器19。參考數(shù)字20是一種主時鐘發(fā)生器，其基于晶體振蕩器而產(chǎn)生主時鐘Φp。主時鐘Φp被輸出到載波振蕩器21。載波振蕩器21基于主時鐘Φp而產(chǎn)生具有與環(huán)路濾波器(低通濾波器)22的輸出相應的頻率的鋸齒載波信號Pct(數(shù)字信號)。作為PWM調(diào)制所使用的載波的載波信號Pct被提供到PWM電路13和和相位比較器19。相位比較器19檢測采樣信號SL和載波信號Pct之間的相位差，該相位差經(jīng)由環(huán)路濾波器而被提供到載波振蕩器21并被提供到反饋電路14。
在上述的結(jié)構(gòu)中，相位比較器19、環(huán)路濾波器22以及載波振蕩器21構(gòu)成數(shù)字PLL(鎖相環(huán))，通過該PLL來控制載波信號Pct以便與采樣頻率SL同步。
圖2是用于詳細說明圖1所示第一實施例主要部分的結(jié)構(gòu)圖。如圖所示，圖1中PWM電路13由圖2中的比較器13a和置位復位觸發(fā)器13b構(gòu)成；圖1中的比較器19由圖2中的邊沿檢測電路19a和鎖存器19b構(gòu)成；以及圖1中的載波振蕩器21由圖2中的計數(shù)器21a構(gòu)成。
在所述結(jié)構(gòu)中，邊沿檢測電路19a檢測采樣信號SL的下降沿并且將被檢測的信號發(fā)送到鎖存器19b，該鎖存器19b接收被檢測的信號并且鎖存來自于計數(shù)器21a的載波信號Pct。然后，鎖存器19b將其輸出提供到環(huán)路濾波器22和反饋電路14(圖1)。由鎖存器19b所讀入的數(shù)據(jù)示出了采樣信號SL和載波信號Pct之間的相位差(參見圖4中的(B)和(D))。
計數(shù)器21a被復位以響應環(huán)路濾波器22的輸出，并且將作為一種復位信號的載波脈沖施加到觸發(fā)器13b的置位終端。計數(shù)器21a從000...00加到111...11，并且在111..11輸出載波脈沖。一般使用二進制補碼的聲音數(shù)據(jù)將計數(shù)器的輸出處理為二進制補碼(參見圖2)。
比較器13a比較來自于加法器12(圖1)的聲音數(shù)據(jù)與來自計數(shù)器21a的載波信號Pct。當兩者一致時，比較器13a將脈沖信號提供給觸發(fā)器13b。如上所述，觸發(fā)器13b通過來自于計數(shù)器21a的載波脈沖來置位以便提供“H(高)”電平信號，并且通過來自于比較器13a的脈沖來復位以提供“L(低)”電平信號。也就是，觸發(fā)器13b的輸出表示一種其寬度與來自于加法器12(圖1)的聲音信號相一致的信號。如圖1所示，觸發(fā)器13b的輸出被提供到輸出開關(guān)電路15并經(jīng)由低通濾波器而被提供到負載。
來自于鎖存器19b的數(shù)據(jù)被施加到反饋電路14以便被添加到反饋電路14中PWM電路13的量化噪聲。然后，數(shù)據(jù)經(jīng)由構(gòu)成反饋電路14的FIR濾波器而被提供給加法器12。由于這些，由采樣信號SL和主時鐘Φp之間的相位差而產(chǎn)生的抖動被轉(zhuǎn)為幅度并被抑止。
圖3是詳細說明圖1所示第一實施例的反饋電路14的結(jié)構(gòu)圖。在該圖形中，參考數(shù)字14a指示一種加法器，其用于對來自于PWM電路13的量化噪聲和來自于相位比較器19的相位差進行相加；參考數(shù)字14b-14d分別指示一種延遲電路，以用于引起一個時鐘脈沖周期的延遲并且提供它們的輸出；參考數(shù)字14e-14g分別指示一種乘法器，參考數(shù)字14k是一種用于調(diào)整相位差的電平的乘法器；以及參考數(shù)字14h-14j分別是加法器。這些部件構(gòu)成FIR濾波器。
圖4示出了第一實施例中圖1的每一部分的波形。在該圖形中，(A)表示PCM聲音數(shù)據(jù)PD；(B)表示采樣信號SL；(C)表示與載波信號Pct同步的載波脈沖；(D)表示載波信號Pct；(E)表示相位比較器19的輸出(鎖存器19b的輸出)以及(F)表示PWM輸出。
如圖所示那樣，在間隔(a)期間，由于SL下降并且Pct為負，所以相位比較器19的輸出是負的，該輸出負反饋到加法器12。這樣能夠減少噪聲。當SL和Pct同步時，相位比較器19的輸出為大約-1到0，這樣使得反饋值很小。因此反饋相位差。
圖5也示出了第一實施例中圖1的每一部分的波形。在該圖形中，(A)表示采樣信號SL；(B)表示載波信號；(C)表示相位比較器19的輸出；(D)表示PWM信號；(E)表示來自于PWM電路13的量化噪聲以及(F)表示PWM電路13的輸出。如(C)-(E)所示，圖1的電路以相等為基礎(chǔ)而能夠處理PWM的量化噪聲和數(shù)字PLL的相位差，并且將它們反饋到PWM信號。
如上所述，圖1的D類放大器基于主時鐘Φp產(chǎn)生載波信號Pct，而沒有抖動，并且使用數(shù)字PLL將載波信號Pct與采樣信號SL同步。這樣能夠產(chǎn)生不受采樣信號SL所包括的抖動(噪聲)影響的載波信號Pct。因為當采樣信號下降時，載波信號Pct是負的，所以相位比較器19的輸出是負的。相位比較器19的輸出負反饋到加法器12以減少了噪聲。這樣能夠消除由采樣信號SL和主時鐘Φp之間的輕微差值(該差值是以主時鐘Φp的分辨率為基礎(chǔ)的)所導致的抖動。
可以以模擬形式形成PLL。當模擬PLL連接到反饋電路14時，A/D(模擬-數(shù)字)轉(zhuǎn)換器是必需的。從而，數(shù)字PLL是優(yōu)選的。如圖1所示，數(shù)字PLL能夠很容易地得到數(shù)字數(shù)據(jù)形式的采樣信號SL和載波信號Pct之間的相位差。關(guān)于相位差的反饋，當反饋電路14不存在或不被共用時，可以提供另一反饋電路H(z)。
接下來，參考圖6和7將描述根據(jù)發(fā)明的第二實施例。
圖6是說明根據(jù)發(fā)明的D類放大器的第二實施例的結(jié)構(gòu)的結(jié)構(gòu)圖。與第一實施例中的構(gòu)成元件系統(tǒng)的第二實施例中的構(gòu)成元件通過相似的參考數(shù)字進行表示并且不再重復解釋。
圖6的電路與圖1的電路之間的不同之處在于以下幾點。第一，圖6的電路不使用PLL電路。載波振蕩器21僅基于主時鐘發(fā)生器20提供的主時鐘Φp來產(chǎn)生載波信號Pct。第二，在輸入終端11和加法器12之間提供一種由FIR濾波器構(gòu)成的內(nèi)插電路25。第三，通過相位比較器19檢測采樣信號SL和載波信號Pct之間的相位差，表示檢測結(jié)果的相位差數(shù)據(jù)SPC1被提供到內(nèi)插電路25。
圖7示出了第二實施例中圖6的每一部分的波形。參考該圖形，將詳細地解釋內(nèi)插電路25。在圖6所示的實施例中，采樣信號SL與載波信號Pct不同步。結(jié)果，如圖7所示，與采樣信號(圖7的(A))和載波信號Pct同步的載波脈沖(圖7中的(B))的相位逐漸地變得異相，如圖7(C)所示。從而，內(nèi)插電路25從PCM聲音數(shù)據(jù)(圖7中的(D))獲得內(nèi)插函數(shù)并且通過將相位差數(shù)據(jù)SPC1代入獲得的內(nèi)插函數(shù)來獲得內(nèi)插數(shù)據(jù)，該獲得的內(nèi)插數(shù)據(jù)是被輸出(圖7中(E))。
具體地說，在以下情況下獲取一種實例，即在圖7的時間ta將獲得內(nèi)插數(shù)據(jù)，指定內(nèi)插函數(shù)是ax+b。從時間t1和t2處的PCM聲音數(shù)據(jù)獲得時間t1和t2之間的內(nèi)插函數(shù)的系數(shù)a和b。然后，通過將相位差數(shù)據(jù)SPC1代入該方式中獲得的內(nèi)插函數(shù)據(jù)的x來獲得內(nèi)插數(shù)據(jù)。
隨著階數(shù)變得越高，上述內(nèi)插函數(shù)具有越少的噪聲。然而系數(shù)的計算變得非常的巨大。在該情況下，如圖6所示，事先提供吸收存儲器26。當通過相位差數(shù)據(jù)SPC1來選擇FIR濾波器的系數(shù)時，階很容上升。
將描述本發(fā)明的第三實施例。
由于上述第二實施例并不具有超過主時鐘Φp的頻率的分辨率，所以將采樣和保持執(zhí)行為涉及主時鐘Φp的頻率以上的頻率分量的再采樣，這樣產(chǎn)生折疊噪聲。
圖8是說明第二實施例中所述問題的時序圖。在該圖形中，黑色圓圈表示PCM聲音數(shù)據(jù)，并且Φp表示主時鐘。
如圖所示，為通過黑色圓圈所示的輸入數(shù)據(jù)執(zhí)行采樣和保持，并在下一主時鐘Φp上升(虛線)以被轉(zhuǎn)換為PWM信號的時候進行再采樣。主時鐘Φp的上升和輸入數(shù)據(jù)的時間之間的差值產(chǎn)生抖動。
圖9是說明第二實施例中一問題的圖形。關(guān)于頻率，如圖9所示，采樣保持產(chǎn)生以實線形式所示的響應波形。折疊失真出現(xiàn)在比主時鐘Φp低的頻率上，該頻率與PCM聲音數(shù)據(jù)的采樣頻率不同。結(jié)果，在PCM聲音數(shù)據(jù)的原始頻率區(qū)域中檢測到噪聲。
在圖9中，最左邊的點虛線表示PCM聲音數(shù)據(jù)的采樣頻率。中心點虛線示出了兩倍于采樣頻率的頻率。右邊的點虛線表示主時鐘Φp的頻率。
所以，存在一種想法，即將上述誤差轉(zhuǎn)換為幅度，并且通過使用噪聲整形電路而能夠減少由抖動所產(chǎn)生噪聲。表示基于該想法的電路的圖10是用于說明解決第二實施例中問題的D類放大器的結(jié)構(gòu)的結(jié)構(gòu)圖。在該圖形中，參考數(shù)字31表示用于將PWM聲音信號PD乘以常數(shù)的乘法器；參考數(shù)字32表示接收乘法器31的數(shù)據(jù)的加法器；參考數(shù)字33表示將加法器32的數(shù)據(jù)轉(zhuǎn)換成PWM信號的PWM電路。PWM電路33具有內(nèi)置的載波振蕩器，其基于主時鐘Φp產(chǎn)生載波信號。使用載波信號，PWM電路33將加法器的輸出轉(zhuǎn)換為PWM信號并且將與載波信號同步的載波脈沖CP施加到相位比較器34。相位比較器34檢測采樣信號SL(圖11中的(A))和載波脈沖CP(圖11中(B))之間的相位差以將相位差數(shù)據(jù)SPC1提供到乘法器35。
乘法器35將乘法器31的輸出數(shù)據(jù)乘以相位差數(shù)據(jù)SPC1，該乘法器35的乘法結(jié)果被提供到加法器36。加法器將乘法器35的輸出與PWM電路33的量化噪聲進行相加，其相加結(jié)果被提供到噪聲整形器37。噪聲整形器37是一種FIR濾波器，該濾波器包括延遲電路38，用于將加法器36的輸出延遲時鐘脈沖的一個時鐘；延遲電路39，用于將延遲電路38的輸出延遲時鐘脈沖的一個時鐘；延遲電路40，用于將延遲電路39的輸出延遲時鐘脈沖的一個時鐘；乘法器41-43，用于將延遲電路38、39、40的每一輸出乘以常數(shù)；加法器45，用于對來自于乘法器42和43的輸出進行相加；以及加法器44，用于對加法器45的輸出和乘法器41的輸出進行相加。加法器44的輸出被添加到加法器32，加法器32將上述噪聲整形器37的輸出與乘法器31的輸出進行相加，相加的結(jié)果被發(fā)送到PWM電路33。
根據(jù)上述結(jié)構(gòu)，基于采樣信號SL和主時鐘Φp之間相位差的噪聲與量化噪聲一起被反饋到輸入端以被抑止。結(jié)果，不存在為從采樣信號SL轉(zhuǎn)換到主時鐘Φp而使用的再采樣所導致的折疊，這樣產(chǎn)生以下優(yōu)點在較高頻率和較高幅度上幾乎不能發(fā)現(xiàn)諧波分量。
然而，當相位差數(shù)據(jù)SPC1的值較大時，噪聲較大并且不能被噪聲整形器37所抑止。因此，以下將描述解決該缺陷的發(fā)明的第三實施例。
圖12是說明根據(jù)發(fā)明的D類放大器的第三實施例的結(jié)構(gòu)的結(jié)構(gòu)圖。在該圖形中，與圖6中第二實施例的構(gòu)成元件相同的構(gòu)成元件通過相似的參考數(shù)字來表示，并且將不再重復解釋。圖12中的構(gòu)成元件與圖6中的構(gòu)成元件之間的差別在于通過相位比較器50來代替圖6中的相位比較器19。而且，圖12中的載波振蕩器除產(chǎn)生載波信號Pct之外還產(chǎn)生載波脈沖CP。
相位比較器50檢測采樣信號SL和載波振蕩器21的載波脈沖CP，并且將相位差數(shù)據(jù)SPC1提供到內(nèi)插電路25。同時，相位比較器50檢測采樣信號和主時鐘Φp之間的相位差以將相位差數(shù)據(jù)SPC2提供到反饋電路14。
如參考圖6所解釋的那樣，內(nèi)插電路25基于PCM聲音數(shù)據(jù)以獲得內(nèi)插函數(shù)以便將相位差數(shù)據(jù)SPC1代入到所獲得的內(nèi)插函數(shù)，這樣產(chǎn)生將被提供到加法器12的內(nèi)插聲音數(shù)據(jù)。通過這樣做，基于相位差數(shù)據(jù)SPC1的噪聲被修改。如有關(guān)圖1所解釋的那樣，反饋電路14將相位差數(shù)據(jù)SPC2和PWM電路13的量化噪聲相加，其相加結(jié)果經(jīng)由FIR濾波器而被提供到加法器12。這樣抑制了基于相位差數(shù)據(jù)SPC2的噪聲。
圖13示出了第三實施例中圖12的每一部分的波形。圖13的(A)表示內(nèi)插函數(shù)，其中黑圓圈示出了PCM聲音數(shù)據(jù)并且符號x指定內(nèi)插聲音數(shù)據(jù)。圖13的(B)表示采樣信號SL。圖13的(C)-(F)分別示出了主時鐘Φp、載波脈沖CP、載波信號Pct、以及PWM電路13的輸出。
圖14示出了圖13的(B)、(C)和(D)每一放大的波形。圖14的(A)表示采樣信號SL，圖14的(B)表示主時鐘Φp。表示主時鐘Φp與采樣信號SL之間相位差的數(shù)據(jù)是圖中所示的相位差數(shù)據(jù)SPC2。圖14的(C)表示載波脈沖CP。表示載波脈沖CP和采樣信號SL之間相位差的數(shù)據(jù)是圖中所示的相位差數(shù)據(jù)SPC1。
以上詳細描述根據(jù)發(fā)明的實施例。使用PWM的這些實施例具有以下優(yōu)點它們包含低頻率和高功率效率。通過PWM時鐘來執(zhí)行采樣信號SL和輸出波形之間的比較，它們能夠同步。
即使當上述實施例的想法被應用到DAC(數(shù)模轉(zhuǎn)換器)和Δ∑DAC，其也有效地減少了由抖動所引起的噪聲。
圖15是說明使用圖1所示電路并且具有以下構(gòu)成的DAC結(jié)構(gòu)的結(jié)構(gòu)圖。在圖15中，通過DAC 61來代替PWM電路13和隨后的元件。經(jīng)由加法器12以將輸入終端11上所施加的PCM聲音數(shù)據(jù)PD添加到DAC61，在DAC61中，所述數(shù)據(jù)被轉(zhuǎn)換成將被輸出的模擬信號。經(jīng)由反饋電路14以將DAC61中的量化噪聲反饋到加法器12以被抑制。
時鐘振蕩器62基于主時鐘Φp20產(chǎn)生時鐘，該時鐘被發(fā)送到DAC61。通過由相位比較器19、環(huán)路濾波22和時鐘振蕩器62構(gòu)成的數(shù)字PLL以將所述時鐘與采樣信號SL同步。即使當采樣信號SL包括噪聲時，其也能夠?qū)⒉话秳拥臅r鐘提供到DAC61，其輸出幾乎不具有噪聲的模擬信號。
圖16是說明使用圖10所示電路的DAC結(jié)構(gòu)的結(jié)構(gòu)圖。這是另一個實例。
很明顯不能能夠?qū)⒈景l(fā)明應用于聲音數(shù)據(jù)，而且能夠?qū)⑵鋺玫街T如音樂數(shù)據(jù)那樣的其他類數(shù)據(jù)。
能夠?qū)l(fā)明應用到AV放大器。
根據(jù)發(fā)明，在沒有模擬信號處理的情況下，僅使用數(shù)字信號的處理而能夠減少噪聲，通過該發(fā)明，能夠以低成本、高質(zhì)量輸出來構(gòu)造D類放大器。
雖然以上描述和說明了發(fā)明的優(yōu)選實施例，但是應該理解這些是典型的發(fā)明并且不認為是限制。在不脫離發(fā)明的精神和范圍的情況下，能夠進行附加、省略、代替、以及其他的修改。因此，發(fā)明不認為受到先前描述的限制，并且僅通過所附權(quán)利要求的范圍進行限制。
權(quán)利要求
1.一種D類放大器，用于接收采樣信號和與采樣信號同步的數(shù)字數(shù)據(jù)并且用于輸出與該數(shù)字數(shù)據(jù)相對應的脈寬調(diào)制信號，該D類放大器包括主時鐘發(fā)生器，用于產(chǎn)生具有恒定周期的主時鐘；載波振蕩器，基于所述主時鐘產(chǎn)生載波信號；相位比較器，用于檢測所述采樣信號和所述載波信號之間的相位差以產(chǎn)生相位比較器的輸出；環(huán)路濾波器，用于接收所述相位比較器的輸出以產(chǎn)生環(huán)路濾波器的輸出，所述載波振蕩器基于所述主時鐘產(chǎn)生具有與所述環(huán)路濾波器輸出相對應的頻率的載波信號；脈寬調(diào)制電路，基于所述載波信號以將所述數(shù)字數(shù)據(jù)轉(zhuǎn)換成脈寬調(diào)制信號；以及反饋電路，用于將所述相位比較器輸出反饋到所述脈寬調(diào)制電路的輸入。
2.如權(quán)利要求1所述的D類放大器，其中所述相位比較器包括用于檢測所述采樣信號的邊沿的邊沿檢測電路；以及響應來自于所述邊沿檢測電路的信號以鎖存所述載波信號的鎖存器。
3.一種D類放大器，用于接收采樣信號和與該采樣信號同步的數(shù)字數(shù)據(jù)并且用于輸出與所述數(shù)字數(shù)據(jù)相對應的脈寬調(diào)制信號，該D類放大器包括主時鐘發(fā)生器，用于產(chǎn)生具有恒定周期的主時鐘；載波振蕩器，基于所述主時鐘產(chǎn)生載波信號；第一相位比較器，用于檢測所述采樣信號和所述載波信號之間的相位差以產(chǎn)生第一相位比較器的輸出；內(nèi)插電路，基于所述數(shù)字數(shù)據(jù)而獲得內(nèi)插函數(shù)以便將第一相位比較器的輸出代入到所獲得的內(nèi)插函數(shù)并產(chǎn)生內(nèi)插數(shù)據(jù)；以及脈寬調(diào)制電路，基于所述載波信號以將所述內(nèi)插數(shù)據(jù)轉(zhuǎn)換成脈寬調(diào)制信號。
4.如權(quán)利要求3所述的D類放大器，進一步包括第二相位比較器，用于檢測所述主時鐘和所述采樣信號之間的相位差以產(chǎn)生第二相位比較器的輸出；反饋電路，用于將第二相位比較器輸出反饋到所述脈寬調(diào)制電路的輸入。
5.如權(quán)利要求1所述的D類放大器，其中所述反饋電路包括加法器，用于將第二相位比較器的輸出和來自于所述脈寬調(diào)制電路的量化噪聲進行相加以產(chǎn)生加法器的輸出；以及數(shù)字濾波器，用于將所述加法器的輸出反饋到所述脈寬調(diào)制電路的輸入。
6.如權(quán)利要求4所述的D類放大器，其中所述反饋電路包括加法器，用于將第二相位比較器的輸出和來自于所述脈寬調(diào)制電路的量化噪聲進行相加以產(chǎn)生加法器的輸出；以及數(shù)字濾波器，用于將所述加法器的輸出反饋到所述脈寬調(diào)制電路的輸入。
全文摘要
本發(fā)明的D類放大器基于主時鐘Φp產(chǎn)生載波信號Pct而沒有抖動，該載波信號被提供到PWM電路13。使用包括相位比較器19、環(huán)路濾波器22和載波振蕩器21的數(shù)字PLL，所產(chǎn)生的載波信號Pct與采樣信號同步。這樣在不受到采樣信號SL所包含的抖動的影響情況下而能夠產(chǎn)生載波信號Pct。因為經(jīng)由反饋電路14而能夠反饋采樣信號SL和載波信號Pct之間的相位差，所以能夠消除通過采樣信號SL和主時鐘Φp之間的輕微差別所能夠產(chǎn)生的抖動。
文檔編號H03F3/217GK1835394SQ20061007172
公開日2006年9月20日 申請日期2006年3月16日 優(yōu)先權(quán)日2005年3月18日
發(fā)明者森島守人 申請人:雅馬哈株式會社