專利名稱：化合物半導(dǎo)體開關(guān)電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及化合物半導(dǎo)體開關(guān)電路裝置，特別是涉及保護(hù)具有邏輯電路的開關(guān)電路裝置的邏輯電路不被靜電破壞的化合物半導(dǎo)體開關(guān)電路裝置。
背景技術(shù)：
在手機(jī)等移動(dòng)用通信設(shè)備中多使用GHz帶的微波，在天線的切換電路或發(fā)送接收信號的切換電路等中多使用用于切換這些高頻信號的開關(guān)元件。作為該元件，由于處理高頻，故多使用使用了鎵·砷(GaAs)的場效應(yīng)晶體管(下面稱為FET)，伴隨與此，正在進(jìn)行將上述開關(guān)電路自身集成化的單片式微波集成電路(MMIC)的開發(fā)。
而且，在現(xiàn)有的化合物半導(dǎo)體中，為了保護(hù)GaAsFET不被靜電破壞，而在抗靜電破壞弱的端子之間連接有pn結(jié)二極管(例如參照非專利文獻(xiàn)1)。
非專利文獻(xiàn)1宮脇康雄他、3名、「イオン注入型低雑音デュアルゲ一トGaAsMESFET」、SANYO TECHNICAL REVIEW，三洋電機(jī)(株)，1986年8月，VOL.18.NO.2.P76-84通過在開關(guān)MMIC上連接邏輯電路(倒相器)，可減少控制端子數(shù)。
但是，構(gòu)成邏輯電路的增強(qiáng)型FET(下面稱作E-FET)的尺寸小，耐靜電極弱。另外，為了吸收噪音及防止振蕩，在邏輯電路的輸入信號側(cè)連接電容Ci，在反轉(zhuǎn)信號側(cè)連接電容Cr。但是，這些電容Ci、Cr的耐靜電也弱。
因此，目前通常在化合物半導(dǎo)體中連接有pn結(jié)二極管等保護(hù)二極管，以使GaAsFET不會被來自外部的靜電破壞。
但是，在化合物半導(dǎo)體的形成工序中，需要另外設(shè)置用于pn結(jié)二極管的p型雜質(zhì)區(qū)域。由于這會使制造工序復(fù)雜，故而存在成本高的問題。另外，需要另外設(shè)置用于配置pn二極管的空間，使芯片尺寸增大，進(jìn)一步提高成本。
另外，在微波器件中，由于連接保護(hù)二極管，使得寄生電容增加，特性惡化。即，在開關(guān)MMIC的邏輯電路的情況下，存在開關(guān)速度減緩的問題。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述諸多情況而構(gòu)成的，其提供一種化合物半導(dǎo)體開關(guān)電路裝置，包括多個(gè)開關(guān)元件，其設(shè)于化合物半導(dǎo)體襯底上；邏輯電路，其設(shè)于所述襯底上，對所述開關(guān)元件施加控制信號；反轉(zhuǎn)信號線，其與所述邏輯電路和所述開關(guān)元件連接，對該開關(guān)元件施加反轉(zhuǎn)信號，其中，所述邏輯電路由倒相元件、多個(gè)電容、輸入電阻、電源端子、控制端子、接地端子構(gòu)成，所述倒相元件的源極電極與所述接地端子連接，所述倒相元件的漏極電極與所述電源端子連接，所述多個(gè)電容的柵極電極經(jīng)由所述輸入電阻與所述控制端子連接，所述多個(gè)電容的一端分別與所述接地端子連接，另一端分別與所述控制端子及所述反轉(zhuǎn)信號線連接，在所述控制端子及所述接地端子之間并聯(lián)連接有在兩個(gè)傳導(dǎo)區(qū)域間配置有絕緣區(qū)域的保護(hù)元件。
根據(jù)本發(fā)明，通過在開關(guān)MMIC的邏輯電路中連接保護(hù)元件，可保護(hù)邏輯電路不被靜電破壞。
另外，在本實(shí)施例中，通過作為邏輯電路所必要的結(jié)構(gòu)要素，可在控制端子Ctl-接地端子GND之間、反轉(zhuǎn)信號線-接地端子GND之間、電源端子VDD-接地端子GND之間分別連接保護(hù)元件。因此，不必追加p型雜質(zhì)區(qū)域等用于保護(hù)元件的新結(jié)構(gòu)要素，可完全保護(hù)邏輯電路不被靜電破壞。
另外，由于可使用焊盤周邊的傳導(dǎo)區(qū)域，故可在焊盤-焊盤間的空出空間形成保護(hù)元件，不需要用于配置保護(hù)元件的特別的空間，可使芯片尺寸減小。
保護(hù)元件是在傳導(dǎo)區(qū)域間配置有絕緣區(qū)域的元件，由于幾乎不會產(chǎn)生寄生電容，故不會使開關(guān)MMIC的開關(guān)速度惡化。


圖1是用于說明本發(fā)明第一實(shí)施例的電路圖；圖2是用于說明本發(fā)明第一實(shí)施例的平面圖；圖3是用于說明本發(fā)明第一實(shí)施例的剖面圖；圖4是用于說明本發(fā)明第一實(shí)施例的概要圖；圖5是用于說明本發(fā)明第一實(shí)施例的剖面圖；圖6是用于說明本發(fā)明第一實(shí)施例的剖面圖；
圖7是用于說明本發(fā)明第一實(shí)施例的剖面圖；圖8是用于說明本發(fā)明第一實(shí)施例的剖面圖；圖9是用于說明本發(fā)明第二實(shí)施例的電路圖；圖10是用于說明本發(fā)明第二實(shí)施例的平面圖；圖11是用于說明本發(fā)明第三實(shí)施例的電路圖；圖12是用于說明本發(fā)明第三實(shí)施例的剖面圖；圖13(A)、(B)是說明本發(fā)明第三實(shí)施例的剖面圖；圖14是用于說明本發(fā)明第三實(shí)施例的剖面圖；圖15是用于說明本發(fā)明第四實(shí)施例的剖面圖；圖16是用于說明本發(fā)明第四實(shí)施例的剖面圖；圖17是用于說明本發(fā)明第四實(shí)施例的剖面圖；圖18是用于說明本發(fā)明第四實(shí)施例的剖面圖；圖19是用于說明本發(fā)明第四實(shí)施例的剖面圖。
附圖標(biāo)記10歐姆金屬層；15第二源極電極；16第二漏極電極；17柵極電極；20柵極金屬層；30、40布線金屬層；50絕緣化區(qū)域；51周邊傳導(dǎo)區(qū)域；52傳導(dǎo)區(qū)域；53n+型雜質(zhì)區(qū)域；60氮化膜；70倒相元件；100動(dòng)作區(qū)域；113第一源極電極；115第二源極電極；114第一漏極電極；116第二漏極電極；117、118柵極電極；200保護(hù)元件；201第一n+型區(qū)域；202第二n+型區(qū)域；203絕緣區(qū)域；IN1第一公共輸入端子；IN2第二公共輸入端子；Ctl控制端子；OUT1第一輸出端子；OUT2第二輸出端子；I1第一公共輸入端子焊盤；I2第二公共輸入端子焊盤；C控制端子焊盤；O1第一輸出端子焊盤；O2第二輸出端子焊盤；CR控制電阻；SW1第一開關(guān)元件；SW2第二開關(guān)元件；SW3第三開關(guān)元件；SW4第四開關(guān)元件；CP點(diǎn)；V電源端子焊盤；G1第一接地端子焊盤；G2第二接地端子焊盤；GND接地端子；VDD電源端子；Cr、Ci電容；IL輸入信號線；RL反轉(zhuǎn)信號線；Ri輸入電阻；R1負(fù)載電阻；L邏輯電路具體實(shí)施方式
參照圖1～圖19詳細(xì)說明本發(fā)明的實(shí)施例。
首先，參照圖1～圖8說明本發(fā)明的第一實(shí)施例。圖1是表示由多段連接有FET的四個(gè)開關(guān)元件構(gòu)成的DPDT(Double Pole Double Throw雙極雙投)開關(guān)MMIC之一例的電路圖。
DPDT是用于CDMA移動(dòng)電話等中的開關(guān)MMIC，其具有第一～第四開關(guān)元件SW1、SW2、SW3、SW4、兩個(gè)第一RF端口(第一公共輸入端子IN1、第二公共輸入端子IN2)、兩個(gè)第二RF端口(第一輸出端子OUT1、第二輸出端子OUT2)。通過第二RF端口相互連接由第一及第二開關(guān)元件SW1、SW2構(gòu)成的SPDT開關(guān)、由第三及第四開關(guān)元件SW3、SW4構(gòu)成的其它SPDT開關(guān)。
各開關(guān)元件SW1、SW2、SW3、SW4是分別將FET三段串聯(lián)連接的FET組。例如，第一開關(guān)元件SW1串聯(lián)連接FET1-1、FET1-2、FET1-3。第二開關(guān)元件SW2串聯(lián)連接FET2-1、FET2-2、FET2-3。第三開關(guān)元件SW3串聯(lián)連接FET3-1、FET3-2、FET3-3。第四開關(guān)元件SW4串聯(lián)連接FET4-1、FET4-2、FET4-3。
第一開關(guān)元件SW1一端(FET1-3)的漏極電極(或源極電極)與第三開關(guān)元件SW3一端(FET3-3)的漏極電極(或源極電極)連接，第二開關(guān)元件SW2一端(FET2-3)的漏極電極(或源極電極)與第四開關(guān)元件SW4一端(FET4-3)的漏極電極(或源極電極)連接。
第一及第二開關(guān)元件SW1、SW2另一端(FET1-1、FET2-1)的源極電極(或漏極電極)與第一公共輸入端子IN1連接，第三及第四開關(guān)元件SW3、SW4另一端(FET3-1、FET4-1)的源極電極(或漏極電極)與第二公共輸入端子IN2連接。
另外，在第一、第三開關(guān)元件SW1、SW3中具有公共的第一輸出端子OUT1，以及/或在第二、第四開關(guān)元件SW2、SW4中具有公共的第二輸出端子OUT2。另外，在開關(guān)MMIC中，源極電極及漏極電極是等效的。因此，以下，即使源極電極和漏極電極相互調(diào)換，也是同樣的。
第一開關(guān)元件SW1～第四開關(guān)元件SW4和邏輯電路L利用輸入信號線IL及反轉(zhuǎn)信號線RL連接。即，在第一開關(guān)元件SW1和第四開關(guān)元件SW4的FET的柵極電極上分別連接控制電阻CR，經(jīng)由輸入信號線IL與邏輯電路L連接。向邏輯電路L的控制端子Ctl輸入的控制信號(輸入信號)直接成為輸入信號線IL的信號。
另外，第二開關(guān)元件SW2及第三開關(guān)元件SW3的柵極電極也分別與控制電阻CR連接，經(jīng)由反轉(zhuǎn)信號線RL與邏輯電路L連接。點(diǎn)CP是倒相元件70和反轉(zhuǎn)信號線RL的連接點(diǎn)。另外，在反轉(zhuǎn)信號線RL上施加已施加于控制端子Ctl上的控制信號(輸入信號)的反轉(zhuǎn)信號。
控制電阻CR以防止高頻信號經(jīng)由柵極電極相對成為交流接地的控制端子Ctl的直流電位及邏輯電路L的點(diǎn)CP的直流電位漏出的為目的進(jìn)行配置?？刂齐娮鐲R的電阻值分別為5KΩ～10KΩ左右。
第一實(shí)施例的開關(guān)MMIC具有邏輯電路L。邏輯電路L為倒相器，其結(jié)構(gòu)如下。
邏輯電路L由倒相元件70、電容Cr、Ci、輸入電阻Ri、電源端子VDD、控制端子Ctl以及接地端子GND構(gòu)成。倒相元件70的源極電極與接地端子GND連接，漏極電極與電源端子VDD連接，柵極電極經(jīng)由輸入電阻Ri與控制端子Ctl連接。
倒相元件70是將增強(qiáng)型(E型)FET(下面稱作E-FET)和負(fù)載電阻R1連接而構(gòu)成的。即，詳細(xì)地說，E-FET的源極電極與接地端子GND連接，E-FET的漏極電極與點(diǎn)CP連接，在點(diǎn)CP上連接負(fù)載電阻R1的一端，將負(fù)載電阻R1的另一端與電源端子VDD連接。另外，E-FET的柵極經(jīng)由輸入電阻Ri與控制端子Ctl連接。
在成為輸入信號側(cè)的控制端子Ctl與接地端子GND之間，為了吸收噪音及防止振蕩而連接有電容Ci。另外，在與反轉(zhuǎn)信號線RL連接并構(gòu)成反轉(zhuǎn)信號側(cè)的點(diǎn)CP與接地端子GND間，同樣為了吸收噪音及防止振蕩而連接有電容Cr。另外，輸入電阻Ri是為了防止靜電破壞、吸收噪音以及防止振蕩而配置的。
邏輯電路L(倒相電路)的動(dòng)作如下。施加于控制端子Ctl上的控制信號(輸入信號)通過倒相器而反轉(zhuǎn)，在點(diǎn)CP產(chǎn)生輸入信號的反轉(zhuǎn)信號。即，在控制端子Ctl為3V時(shí)，點(diǎn)CP為0V，在控制端子Ctl為0V時(shí)，點(diǎn)CP為3V。在邏輯電路L上連接保護(hù)元件200。后文對保護(hù)元件200進(jìn)行敘述。
圖1的DPDT開關(guān)MMIC的電路動(dòng)作如下。在控制端子Ctl上施加3V時(shí)，將控制端子Ctl的輸入信號向柵極電極輸入的第一開關(guān)元件SW1及第四開關(guān)元件SW4導(dǎo)通。由此，第一公共輸入端子IN1-第一輸出端子OUT1之間及第二公共輸入端子IN2-第二輸出端子OUT2之間構(gòu)成導(dǎo)通狀態(tài)，分別形成信號路徑。
另一方面，將點(diǎn)CP的信號、即反轉(zhuǎn)信號0V向柵極電極輸入的第二開關(guān)元件SW2及第三開關(guān)元件SW3截止。因此，第一公共輸入端子IN1-第二輸出端子OUT2之間及第二公共輸入端子IN2-第一輸出端子OUT1之間被切斷。在控制端子Ctl上施加0V時(shí)，其反向動(dòng)作。
在這樣的DPDT中，可將第一RF端口和第二RF端口調(diào)換使用。此時(shí)，從公共輸入端子向輸出端子的高頻信號的路徑構(gòu)成反向。
圖2是將上述DPDT集成在化合物半導(dǎo)體襯底的一個(gè)芯片上的平面圖。構(gòu)成電路的各元件的圖案配置與第一電路圖的配置大致相同。FET也可以為MESFET(Metal Semiconductor Field Effect Transistor金屬半導(dǎo)體場效應(yīng)晶體管)、GaAs JFET(Junction FET鎵砷結(jié)型場效應(yīng)管)、HEMT(High ElectronMobility Transistor高電子移動(dòng)度晶體管)中的任一個(gè)，在此，主要使用HEMT進(jìn)行說明。
HEMT的襯底結(jié)構(gòu)是在例如半絕緣性GaAs襯底上層積了緩沖層、電子供給層、溝道(電子渡越)層、蓋層等的結(jié)構(gòu)。另外，在HEMT中，通過由到達(dá)緩沖層的絕緣化區(qū)域50進(jìn)行分離，形成動(dòng)作區(qū)域100、控制電阻CR、負(fù)載電阻R1及輸入電阻Ri等傳導(dǎo)區(qū)域。本實(shí)施例的傳導(dǎo)區(qū)域例如為雜質(zhì)區(qū)域。
第一開關(guān)元件SW1～第四開關(guān)元件SW4是分別將三個(gè)FET串聯(lián)連接的FET組。在各開關(guān)元件SW1～SW4的柵極電極上分別連接有控制電阻CR。另外，與第一公共輸入端子IN1、第二公共輸入端子IN2、第一輸出端子OUT1、第二輸出端子OUT2連接的第一公共輸入端子焊盤I1、第二公共輸入端子I2、第一輸出端子焊盤O1、第二輸出端子焊盤O2設(shè)于襯底的周邊。
由于各開關(guān)元件為相同的結(jié)構(gòu)，故下面對第一開關(guān)元件SW1進(jìn)行說明。
FET1-1、FET1-2、FET1-3分別由三個(gè)金屬層形成。第一層金屬層是與襯底歐姆接觸的歐姆金屬層(AuGe/Ni/Au)，第二層金屬層是在襯底表面上形成肖脫基結(jié)的柵極金屬層(例如Pt/Mo)20。另外，第三層金屬層是布線金屬層(Ti/Pt/Au)。布線金屬層還具有第一層布線金屬層30和第二層布線金屬層40。
在動(dòng)作區(qū)域100上由歐姆金屬層形成第一源極電極及第一漏極電極。另外，在圖2中，由于歐姆金屬層與布線金屬層30重疊，因而未作圖示。梳狀的柵極電極17由柵極金屬層20形成，各梳齒配置于第一源極電極及第一漏極電極之間。
第二源極電極15及第二漏極電極16是與歐姆金屬層重疊的第一層布線金屬層(Ti/Pt/Au)30，其分別形成梳狀?；蛘?，各焊盤為將第一層布線金屬層30設(shè)于襯底表面，并在其上層形成有第二層布線金屬層40的雙層結(jié)構(gòu)。
FET1-1中，從左側(cè)延伸的三個(gè)布線金屬層30是與第一公共輸入端子焊盤I1連接的第二源極電極15，在其下具有由歐姆金屬層形成的第一源極電極。另外，從右側(cè)延伸的三個(gè)布線金屬層30是FET1-1的第二漏極電極16，在其下具有第一漏極電極。這兩個(gè)電極被配置成使梳齒嚙合的形狀，在其間配置有五個(gè)柵極電極17。
在FET1-2中，從左側(cè)延伸的三個(gè)第二源極15與FET1-1的第二漏極16連接。在此，該電極不超過高頻信號的通過點(diǎn)，通常由于不必導(dǎo)出外部，故未設(shè)有焊盤。另外，從右側(cè)延伸的四個(gè)第二漏極電極16與FET1-3的第二源極電極15連接。該電極也同樣不超過高頻信號的通過點(diǎn)，通常由于不必導(dǎo)出外部，故未設(shè)有焊盤。在這兩個(gè)電極之下具有歐姆金屬層。它們被配置成使梳齒嚙合的形狀，并在其間將柵極17配置成六個(gè)梳狀。
多段地串聯(lián)連接FET的開關(guān)電路裝置與FET一段的開關(guān)電路裝置相比，由于FET組在OFF時(shí)能夠耐受大的電壓振幅，因而構(gòu)成高輸出的開關(guān)電路裝置。此時(shí)，在將FET串聯(lián)連接時(shí)，成為連接部的FET的源極電極或漏極電極通常不必導(dǎo)出外部，因而不必設(shè)置焊盤。
FET1-3中，從左側(cè)延伸的三個(gè)布線金屬層30是第二源極電極15，在其下具有第一源極電極。另外，從右側(cè)延伸的梳狀的四個(gè)布線金屬層30是與第一輸出端子焊盤O1連接的第二漏極電極16，在其下具有第一漏極電極。這兩個(gè)電極被配置成使梳齒嚙合的形狀，在其間配置有六個(gè)柵極電極17。柵極電極17經(jīng)由控制電阻CR及由第一層布線金屬層30形成的輸入信號線IL與控制端子焊盤C連接。
第二源極電極15、第二漏極電極16在動(dòng)作區(qū)域100外對各電極的梳齒進(jìn)行布線，使其在氮化膜(在此未圖示)上延伸。
如上所述，控制電阻CR利用由絕緣化區(qū)域50分離的傳導(dǎo)區(qū)域構(gòu)成，在本實(shí)施例中構(gòu)成高電阻體。高電阻體是除去HEMT結(jié)構(gòu)的蓋層，僅以具有下層的高薄膜電阻值的半導(dǎo)體層為電阻層的結(jié)構(gòu)?？刂齐娮鐲R為了防止高頻信號的泄漏而必須為高電阻值，但通過由高電阻體構(gòu)成，能夠以短的距離提高電阻值。另一方面，負(fù)載電阻R1及輸入電阻Ri為了得到精度良好的電阻值，而由未除去HEMT結(jié)構(gòu)的蓋層的傳導(dǎo)區(qū)域(雜質(zhì)區(qū)域)構(gòu)成。
另外，在各焊盤I1、I2、O1、O2周邊的襯底表面，為了防止高頻信號的泄漏、提高絕緣性，而配置周邊傳導(dǎo)區(qū)域51。另外，在各焊盤-各FET之間、各焊盤-源(漏)極電極之間、控制電阻CR-控制電阻CR之間的襯底表面形成有浮置電位(フロ一テイング電位)的傳導(dǎo)區(qū)域52。即使利用浮置電位的傳導(dǎo)區(qū)域52也可以提高絕緣性。另外，對各梳齒進(jìn)行布線，在延伸到氮化膜上的第二源極電極15及第二漏極電極16下方的襯底表面也設(shè)置傳導(dǎo)區(qū)域52。這些周邊傳導(dǎo)區(qū)域51、傳導(dǎo)區(qū)域52也是由絕緣化區(qū)域50分離的雜質(zhì)區(qū)域。
另外，與第二開關(guān)元件SW2、第四開關(guān)元件SW4的柵極電極連接的反轉(zhuǎn)信號線RL由第二層的布線金屬層40形成，與邏輯電路L的點(diǎn)CP連接。
邏輯電路L沿芯片的一邊配置分別與電源端子VDD、接地端子GND、控制端子Ctl連接的電源端子焊盤V、第一接地端子焊盤G1、控制端子焊盤C。另外，與它們并排而配置與接地端子GND連接的第二接地端子焊盤G2。而且，在這些焊盤之間配置輸入電阻Ri及倒相元件70。
倒相元件70是由點(diǎn)CP將E-FET的漏極電極和負(fù)載電阻R1的一端連接的元件。E-FET和負(fù)載電阻R1由反轉(zhuǎn)信號線RL連接。
E-FET與構(gòu)成第一～第四開關(guān)元件SW1～SW4的FET相同。即，在由絕緣化區(qū)域50分離的動(dòng)作區(qū)域100上設(shè)置由布線金屬層30構(gòu)成的梳狀的第二源極電極115及梳狀的第二漏極電極116。上述電極使梳齒相互嚙合而進(jìn)行配置，在其間配置由柵極金屬層20構(gòu)成的柵極電極17。另外，在第二源極電極115及第二漏極電極116的下層配置有由歐姆金屬層構(gòu)成的第一源極電極及第一漏極電極，但在此省略圖示。E-FET的第二漏極116與由第二層布線金屬層40構(gòu)成的反轉(zhuǎn)信號線RL連接。反轉(zhuǎn)信號線RL在第一接地端子焊盤G1和電容Cr之間延伸，與負(fù)載電阻R1的一端連接。
另外，E-FET的第二源極電極115與第一接地端子焊盤G1連接。第一接地端子焊盤G1配置于負(fù)載電阻R1與E-FET之間。負(fù)載電阻R1的另一端與電源端子焊盤V連接。另外，E-FET的柵極117經(jīng)由輸入電阻Ri與控制端子焊盤C連接。負(fù)載電阻R1、輸入電阻Ri是由絕緣化區(qū)域50分離了的傳導(dǎo)區(qū)域(雜質(zhì)區(qū)域)。
圖2中，E-FET的下方為輸入信號(控制信號)側(cè)，E-FET的上方成為使輸入信號反轉(zhuǎn)的反轉(zhuǎn)信號側(cè)。沿輸入信號側(cè)的控制端子焊盤C及第二接地端子焊盤G2配置電容Ci。另外，沿反轉(zhuǎn)信號側(cè)的第一接地端子焊盤G1、電源端子焊盤V配置電容Cr。
電容Ci、Cr分別在襯底表面設(shè)置下部電極55i、55r(在此未作圖示)，經(jīng)由氮化膜60而配置有上部電極56i、56r。下部電極55i、55r由第一層布線金屬層30形成，上部電極56i、56r由第二層布線金屬層40形成。輸入信號線IL的布線金屬層40與電容Ci的上部電極56i接觸。另外，反轉(zhuǎn)信號線RL的布線金屬層40與電容Cr的上部電極56r接觸。另外，本實(shí)施例的電容Ci、Cr的下部電極55i、55r連續(xù)。
另外，輸入信號側(cè)的電容Ci的下部電極55i與第二控制端子焊盤G2連接。即，下部電極55i和第二控制端子焊盤G2的下層的布線金屬層30連續(xù)。另外，反轉(zhuǎn)信號側(cè)的電容Cr的下部電極55r與第二控制端子焊盤G2連接。即，下部電極55r和第二控制端子焊盤G2下層的布線金屬層30連續(xù)。
在電源端子焊盤V、第一及第二接地端子焊盤G1、G2、控制端子焊盤C周邊的襯底表面，為了提高絕緣性而配置周邊傳導(dǎo)區(qū)域51。另外，在電容Ci、Cr的下部電極55i、55r周邊的襯底表面也形成周邊傳導(dǎo)區(qū)域51。
另外，本實(shí)施例的周邊傳導(dǎo)區(qū)域51全部在各焊盤周邊使其至少一部分與焊盤接觸，或從焊盤離開0μm～5μm配置。在與焊盤接觸時(shí)，從焊盤溢出而設(shè)置，也可以設(shè)于焊盤的整個(gè)下面。通過進(jìn)行這樣的配置，周邊傳導(dǎo)區(qū)域51可與各焊盤直流連接。另外，下部電極55i、55r的周邊傳導(dǎo)區(qū)域51也同樣。
另外，在第一開關(guān)元件SW1及第二開關(guān)元件SW2(第二源極電極15)和邏輯電路L(電容Cr、Ci)之間的襯底表面也配置浮置電位的傳導(dǎo)區(qū)域52，使絕緣提高。
圖3是表示由一組源極電極、柵極電極、漏極電極構(gòu)成的E-FET的圖，是圖2的a-a線截面。
襯底是在半絕緣性(半絶縁性)GaAs襯底131上層積非摻雜的緩沖層132，在緩沖層132上層積有成為電子供給層的n+型AlGaAs層133、成為溝道(電子渡越)層的非摻雜InGaAs層135、成為電子供給層的n+型AlGaAs層133的結(jié)構(gòu)。電子供給層133具有第一電子供給層133a及第二電子供給層133b兩層，分別配置于溝道層135的上下。另外，在溝道層135和各電子供給層138之間配置襯墊層134。
緩沖層132是未添加雜質(zhì)的高電阻層，其膜厚為數(shù)千左右。在第二電子供給層133b上層積成為阻擋層136的非摻雜的AlGaAs層，確保規(guī)定的耐壓和夾斷電壓。另外，在最上層層積有成為蓋層的n+型GaAs層137。在蓋層137中添加有高濃度的雜質(zhì)，其雜質(zhì)濃度為1～5×1018cm-3左右。
電子供給層133、阻擋層136、襯墊層134使用帶隙比溝道層135大的材料。另外，在電子供給層133中添加有2～4×1018cm-3左右的n型雜質(zhì)(例如Si)。
HEMT的動(dòng)作區(qū)域100通過由到達(dá)緩沖層132的絕緣化區(qū)域50分離而形成。HEMT的外延結(jié)構(gòu)含有蓋層137。蓋層137的雜質(zhì)濃度為1～5×1018cm-3左右的高濃度，因此，配置有蓋層137的區(qū)域在功能上成為高濃度的雜質(zhì)區(qū)域。
下面，在本實(shí)施例中，HEMT的動(dòng)作區(qū)域100是指，由絕緣化區(qū)域50分離并配置有HEMT的第一源極電極113、第二源極電極115、第一漏極電極114、第二漏極電極116以及柵極電極117的區(qū)域的半導(dǎo)體層。即，以包含構(gòu)成電子供給層133、溝道(電子渡越)層135、襯墊層134、阻擋層136、蓋層137等HEMT的各半導(dǎo)體層的全部的區(qū)域?yàn)閯?dòng)作區(qū)域100。
絕緣化區(qū)域50是沒有完全電絕緣，而通過離子注入雜質(zhì)(B+)，在外延層上設(shè)置載流子陷阱并將其絕緣化了的區(qū)域。即，在絕緣化區(qū)域50中，作為外延層也存在有雜質(zhì)，但通過進(jìn)行用于絕緣化的B+注入而不活性化。另外，在FET為GaAs MESFET的情況下，絕緣化區(qū)域50相當(dāng)于未形成傳導(dǎo)區(qū)域(雜質(zhì)區(qū)域)的半導(dǎo)體襯底的一部分。
在動(dòng)作區(qū)域100上，如圖3所示，通過將添加有高濃度雜質(zhì)的蓋層137除去，設(shè)置源極區(qū)域137s及漏極區(qū)域137d。在源極區(qū)域137s及漏極區(qū)域137d上連接由歐姆金屬層10形成的第一源極電極113、第一漏極電極114，并在其上層利用第一層布線金屬層30形成第二源極電極115、第二漏極電極116。
另外，通過蝕刻將動(dòng)作區(qū)域100的一部分的蓋層137除去，使非摻雜AlGaAs層136露出，肖脫基連接?xùn)艠O金屬層20，形成柵極電極117。
另外，構(gòu)成第一開關(guān)元件SW1～第四開關(guān)元件SW4的FET也為相同的結(jié)構(gòu)。
在本實(shí)施例中，在邏輯電路L上連接保護(hù)元件200，下面，對保護(hù)元件200進(jìn)行說明。
圖4是表示保護(hù)元件200的概要圖。保護(hù)元件200如圖4所示，是在近接的第一傳導(dǎo)區(qū)域201和第二傳導(dǎo)區(qū)域202兩個(gè)端子之間配置有絕緣區(qū)域203的元件。第一傳導(dǎo)區(qū)域201及第二傳導(dǎo)區(qū)域202設(shè)于襯底上。
在本實(shí)施例中，第一傳導(dǎo)區(qū)域201及第二傳導(dǎo)區(qū)域202例如為高濃度的雜質(zhì)區(qū)域，下面，作為第一n+型區(qū)域201、第二n+型區(qū)域202進(jìn)行說明。第一n+型區(qū)域201及第二n+型區(qū)域202離開使靜電能量通過的距離d、例如4μm左右而設(shè)置。其雜質(zhì)濃度都大于或等于1×1017cm-3。另外，在第一n+型區(qū)域201及第二n+型區(qū)域202之間抵接并配置絕緣區(qū)域203。
在此，絕緣區(qū)域203是未完全電絕緣，而在襯底上離子注入雜質(zhì)并將其絕緣化了的絕緣化區(qū)域或半絕緣性襯底的一部分。絕緣區(qū)域203的雜質(zhì)濃度為小于或等于1×1014cm-3左右為好，電阻率大于或等于1×1013Ωcm為好。
將保護(hù)元件200的兩個(gè)端子與被保護(hù)元件連接。由此，可使從外部朝向保護(hù)元件200連接的被保護(hù)元件的兩個(gè)端子之間施加的靜電能量經(jīng)由絕緣區(qū)域203放電。
第一n+型區(qū)域201及第二n+型區(qū)域202的離開距離4μm是適于通過靜電能量的距離，在離開距離(絕緣區(qū)域203的厚度)大于或等于10μm的情況下，對靜電來說，電阻大，不能可靠地進(jìn)行保護(hù)元件200間的放電。另外，第一n+型區(qū)域201及第二n+型區(qū)域202的雜質(zhì)濃度及絕緣區(qū)域的電阻值的上述數(shù)值也適于靜電能量的放電。
在通常的FET動(dòng)作中，由于未施加靜電那樣高電壓，故信號不通過4μm的絕緣區(qū)域203。另外，即使在微波這樣的高頻波中也同樣，信號不通過4μm的絕緣區(qū)域203。因此，在通常的動(dòng)作中，保護(hù)元件200的特性不受任何影響。但是，靜電為瞬間施加高電壓的現(xiàn)象，此時(shí)，靜電能量通過4μm的絕緣區(qū)域203，在第一n+型區(qū)域201及第二n+型區(qū)域202之間放電。
如圖3所示在HEMT結(jié)構(gòu)的情況下，配置有蓋層137的區(qū)域是高濃度雜質(zhì)區(qū)域。即，通過由寬度4μm的絕緣化區(qū)域50進(jìn)行分離，使其兩側(cè)的雜質(zhì)區(qū)域成為保護(hù)元件200的第一n+型區(qū)域201及第二n+型區(qū)域202。
第一及第二n+型區(qū)域201、202也可以直接作為保護(hù)元件200的端子，另外，也可以設(shè)置與它們連接的金屬電極。
在本實(shí)施例中，將該保護(hù)元件200與邏輯電路L連接，構(gòu)成邏輯電路L的E-FET的尺寸小，耐靜電極弱。另外，電容Ci及Cr耐靜電也弱。因此，使保護(hù)元件200與它們連接，防止靜電破壞。
即，保護(hù)元件200在邏輯電路L的控制端子Ctl-接地端子GND之間、點(diǎn)CP-接地端子GND之間以及電源端子VDD-接地端子GND之間分別連接。
首先，對在控制端子Ctl-接地端子GND之間連接保護(hù)元件200的情況進(jìn)行說明。在本實(shí)施例中，在控制端子Ctl-接地端子GND之間連接兩個(gè)保護(hù)元件200。即，為控制端子焊盤C-第二接地端子G2之間、和控制端子焊盤C-電容Ci之間。
圖5是表示在控制端子焊盤C-第二接地端子焊盤G2之間連接有保護(hù)元件200的情況的圖，是圖2的b-b線剖面圖。
如上所述，在控制端子焊盤C及第二接地端子焊盤G2的周邊，為了提高絕緣而配置周邊傳導(dǎo)區(qū)域51。在圖5中，周邊傳導(dǎo)區(qū)域51設(shè)于兩焊盤的整個(gè)下方的襯底表面，使其端部從兩焊盤的端部溢出。兩焊盤之下的氮化膜60被開口，將布線金屬層30和周邊傳導(dǎo)區(qū)域51直流連接(肖脫基連接)。
另外，兩個(gè)周邊傳導(dǎo)區(qū)域51由離子(B+)注入得到的絕緣化區(qū)域50分離。即，分別以兩個(gè)周邊傳導(dǎo)區(qū)域51作為保護(hù)電子200的兩個(gè)端子，通過使它們的離開距離d為4μm，可成為保護(hù)元件200。
在此，例如控制端子焊盤C的周邊傳導(dǎo)區(qū)域51為第一n+型區(qū)域201，第二接地端子焊盤G2的周邊傳導(dǎo)區(qū)域51為第二n+型區(qū)域202。而且，在它們之間配置絕緣化區(qū)域50，使其成為保護(hù)元件200的絕緣區(qū)域203。通過使絕緣化區(qū)域50的寬度d為4μm，可在控制端子焊盤C-第二接地端子焊盤G2之間連接保護(hù)元件200。另外，即使將第一n+型區(qū)域201及第二n+型區(qū)域202調(diào)換也是相同的。
如圖2所示，控制端子焊盤C經(jīng)由輸入電阻Ri與E-FET的柵極電極117連接。另外，第二控制端子焊盤G2與電容Ci的下部電極55i連接。下部電極55i與電容Cr的下部電極55r連續(xù)，與第一接地端子焊盤G1連接。第一接地端子焊盤G1與E-FET的第二源極電極115連接。
即，在控制端子焊盤C-第二接地端子焊盤G2間連接保護(hù)元件200，使E-FET的柵極電極-源極電極之間以及電容Ci的上部電極56i-下部電極55i之間連接保護(hù)元件200。此時(shí)，控制端子焊盤C、第二接地端子焊盤G2成為保護(hù)元件200的金屬電極。
如上所述，在保護(hù)FET不被靜電破壞時(shí)，只要將作用在弱結(jié)、即柵極電極的肖脫基結(jié)上的靜電能量減輕即可。根據(jù)本實(shí)施例，將在兩個(gè)傳導(dǎo)區(qū)域(高濃度雜質(zhì)區(qū)域)之間配置有絕緣區(qū)域(下面為n-i-n型)保護(hù)元件200連接在邏輯電路L的控制端子Ctl-接地端子GND之間。由此，可保護(hù)邏輯電路的E-FET的柵極電極-源極電極間的肖脫基結(jié)不被靜電破壞。同時(shí)，也可保護(hù)耐靜電破壞弱的電容Ci不受靜電影響。
另外，保護(hù)元件200為了提高絕緣而由配置于控制端子焊盤C、第二接地端子焊盤G2周邊的周邊傳導(dǎo)區(qū)域51、和用于將它們分離的絕緣化區(qū)域50構(gòu)成。其全部是邏輯電路L的基本構(gòu)成要素。即，通過研究這些構(gòu)成要素的配置，可由成為基本的構(gòu)成要素保護(hù)不被靜電破壞。即，與將pn結(jié)二極管作為保護(hù)二極管的情況不同，不附加特別的結(jié)構(gòu)及工序即可實(shí)現(xiàn)。
圖6是在控制端子Ctl-接地端子GND之間連接保護(hù)元件200的情況下，在控制端子焊盤C-電容Ci之間連接有保護(hù)元件200的圖，是圖2的c-c線剖面圖。
電容Ci在下部電極55i和上部電極56i之間配置成為電介質(zhì)的氮化膜60。而且，在下部電極55i的周邊配置周邊傳導(dǎo)區(qū)域51。下部電極55i之下的氮化膜60被開口，將下部電極55i和周邊傳導(dǎo)區(qū)域51直流連接(肖脫基連接)。另一方面，在控制端子焊盤C的周邊與圖5同樣，也配置周邊傳導(dǎo)區(qū)域51，并將它們直流連接。
例如，以控制端子焊盤C的周邊傳導(dǎo)區(qū)域51為保護(hù)元件200的第一n+型區(qū)域201，以下部電極55i的周邊傳導(dǎo)區(qū)域51為第二n+型區(qū)域202，將它們由4μm的寬度d的絕緣化區(qū)域50分離。由此，在控制端子焊盤C-電容Ci的下部電極(接地端子GND)之間連接有n-i-n型保護(hù)元件200。
控制端子焊盤C經(jīng)由輸入電阻Ri與E-FET的柵極電極17連接。另外，下部電極55i與電容Cr的下部電極55r連續(xù)，與第一接地端子焊盤G1及第二接地端子焊盤G2連接。第一接地端子焊盤G1與E-FET的第二源極電極115連接。
即，在控制端子焊盤C-電容Ci的下部電極55i之間連接保護(hù)元件200，使E-FET的柵極電極-源極電極之間連接保護(hù)元件200。
另外，圖5及圖6的任何情況中，由于保護(hù)元件200連接于電容Ci的兩端(上部電極56i及下部電極55i)之間，故也可以防止電容Ci的靜電破壞。
即，如圖5及圖6所示，通過連接保護(hù)元件200，可防止構(gòu)成邏輯電路L的E-FET及電容Ci的靜電破壞。
其次，參照圖7說明在點(diǎn)CP-接地端子GND之間連接保護(hù)元件200的情況。圖7是圖2的d-d線剖面圖。
與點(diǎn)CP連接的反轉(zhuǎn)信號線RL(布線金屬層40)在第一接地端子焊盤G1及電容Cr之間延伸并與負(fù)載電阻R1連接。在本實(shí)施例中，如圖7所示，在負(fù)載電阻R1的接近點(diǎn)CP的部分和第一接地端子焊盤G1之間連接保護(hù)元件200。
負(fù)載電阻R1也是由絕緣化區(qū)域50分離的傳導(dǎo)區(qū)域。另外，在第一接地端子焊盤G1的周邊也配置周邊傳導(dǎo)區(qū)域51，將它們直流連接。即，以例如構(gòu)成負(fù)載電阻R1的傳導(dǎo)區(qū)域的一部分為第一n+型區(qū)域201，以第一接地端子焊盤G1的周邊傳導(dǎo)區(qū)域51為第二n+型傳導(dǎo)區(qū)域202。而且，通過將它們由寬度4μm的絕緣化區(qū)域50分離，在點(diǎn)CP-第一接地端子焊盤G1之間連接保護(hù)元件200。
點(diǎn)CP與E-FET的第二漏極116連接。而且，第一接地端子焊盤G1與E-FET的第二源極電極115連接。即，在E-FET的源極-漏極間連接保護(hù)元件200，可保護(hù)其間不受靜電影響。在FET中，耐靜電破壞最弱的是柵極肖脫基結(jié)。但特別是，構(gòu)成倒相元件70的E-FET的尺寸小，也同樣保護(hù)源極-漏極間不受靜電破壞為好。
此時(shí)，第一接地端子焊盤G1與電容Cr的下部電極55r連接。而且，負(fù)載電阻R1通過反轉(zhuǎn)信號線RL與電容Cr的上部電極56r連接。
即，將保護(hù)元件200也與電容Cr的兩端連接，也能夠保護(hù)電容Cr不受靜電影響。
另外，對在電源端子VDD-接地端子GND之間連接保護(hù)元件200的情況進(jìn)行說明。
圖8是表示在電源端子焊盤V-電容Cr之間連接有保護(hù)元件200的情況的圖，是圖2的e-e線剖面圖。
該結(jié)構(gòu)與圖6相同。即，在電源端子焊盤V周邊配置周邊傳導(dǎo)區(qū)域51，將它們直流連接。另一方面，在電容Cr的下部電極55r周邊也配置周邊傳導(dǎo)區(qū)域51，將它們直流連接(肖脫基連接)。而且，分別將這些周邊傳導(dǎo)區(qū)域51作為第一n+型區(qū)域201、第二n+型區(qū)域202，由寬度4μm的絕緣化區(qū)域50分開。由此，在電源端子焊盤V-電容Cr之間連接保護(hù)元件200。
電容Cr的下部電極55r與第一接地端子焊盤G1連接。即，在電路上，在電源端子VDD-接地端子GND之間連接有保護(hù)元件200，可使施加在電源端子VDD上的靜電從接地端子GND釋放。
另外，電源端子焊盤V經(jīng)由負(fù)載電阻R1與構(gòu)成倒相元件70的E-FET的第二漏極116連接。即，防止靜電施加在E-FET的漏極電極及電容Cr上。
這樣，在本實(shí)施例中，由圖2所示的圖案形成邏輯電路L，在控制端子Ctl-接地端子GND之間、點(diǎn)CP-接地端子GND之間以及電源端子VDD-接地端子GND之間分別連接保護(hù)元件200。由此，防止由來自外部的靜電破壞構(gòu)成倒相元件70的E-FET和電容Ci、Cr。
其次，參照圖9及圖10說明本發(fā)明第二實(shí)施例。圖9是電路圖，圖10是平面圖。
第二實(shí)施例是未設(shè)置第二接地端子焊盤G2的情況。電容Ci的下部電極55i及電容Cr的下部電極55r連續(xù)，與第一接地端子焊盤G連接。即，即使為沒有第一實(shí)施例(圖2)的第二接地端子焊盤G2的情況，也可以使邏輯電路L正常動(dòng)作。在第二實(shí)施例中，未連接圖2的b-b線(圖5)所示的保護(hù)元件200。但是，可通過圖2的c-c線(圖6)的保護(hù)元件200對控制端子Ctl-接地端子GND之間進(jìn)行保護(hù)。
其它結(jié)構(gòu)要素由于與第一實(shí)施例相同，故說明省略。
另外，參照圖11～圖14說明本發(fā)明的第三實(shí)施例。圖11是開關(guān)電路裝置的電路圖，圖12是開關(guān)電路裝置的平面圖，圖13是開關(guān)電路元件的剖面圖，圖14是保護(hù)元件的剖面圖。
第三實(shí)施例的倒相元件70是在E-FET上連接了耗盡型FET(下面稱作D-FET)的被稱為E/D型DCFL(Direct Coupled FET Logic直接耦合晶體管邏輯)。
如圖11所示，通過反轉(zhuǎn)信號線RL將成為負(fù)載的D-FET和進(jìn)行開關(guān)的E-FET串聯(lián)連接。將E-FET的柵極電極與控制端子Ctl連接，將D-FET的柵極電極及源極電極與E-FET的漏極電極連接。另外，將D-FET的漏極電極與電源端子VDD連接。
如圖12所示，使由布線金屬層40構(gòu)成的反轉(zhuǎn)信號線RL從點(diǎn)CP延伸，將E-FET和D-FET連接。由于E-FET的平面圖案與第一實(shí)施例的相同，故說明省略。
D-FET中，也在由絕緣化區(qū)域50分離的動(dòng)作區(qū)域100上設(shè)置由布線金屬層30構(gòu)成的梳狀的第二源極電極115及梳狀的第二漏極電極116。其使梳齒交替嚙合而配置，并且在其間配置由柵極金屬層20構(gòu)成的柵極電極118。另外，在第二源極電極115及第二漏極電極116的下層配置有由歐姆金屬層構(gòu)成的第一源極電極及第一漏極電極。
E-FET的第二漏極電極116與由第二層布線金屬層40構(gòu)成的反轉(zhuǎn)信號線RL連接。反轉(zhuǎn)信號線RL的第二層布線金屬層40與第一層的布線金屬層30連接，與D-FET的第二漏極電極116連接。
圖13是構(gòu)成倒相元件70的E-FET及D-FET的剖面圖。圖13(A)是相當(dāng)于圖12的a-a線的E-FET的剖面圖，圖13(B)是圖12的a′-a′線的D-FET的剖面圖。
HEMT的襯底通過在半絕緣性GaAs襯底131上層積多個(gè)半導(dǎo)體層而構(gòu)成。多個(gè)半導(dǎo)體層是非摻雜的緩沖層132、電子供給層133、溝道(電子渡越)層135、第一非摻雜層141、第二非摻雜層142、第三非摻雜層143、穩(wěn)定層144、蓋層137。
電子供給層133具有第一電子供給層133a及第二電子供給層133b兩層，其分別配置在溝道層135的上下。另外，在溝道層135和各電子供給層133之間配置襯墊層134。成為蓋層的n+型GaAs層137層積于最上層。
緩沖層132是未添加雜質(zhì)的高電阻層，其厚度為數(shù)千左右。
電子供給層133(第一電子供給層133a、第二電子供給層133b)使用帶隙比溝道層35大的材料。另外，電子供給層133的n+型AlGaAs層的n型雜質(zhì)(例如Si)的雜質(zhì)濃度與夾斷電壓Vp、導(dǎo)通電阻Ron、耐壓有關(guān)，在本實(shí)施例中為3.3×1018cm-3。
另外，在溝道層135的上下配置第一電子供給層133a及第二電子供給層133b。通過形成這樣的雙異質(zhì)結(jié)的結(jié)構(gòu)，可使載流子密度增大，使導(dǎo)通電阻Ron非常小。
第一非摻雜層141與第二電阻供給層133b抵接并設(shè)于其上，在其表面形成E-FET的柵極電極117。第一非摻雜層141的厚度以可確保E-FET的規(guī)定夾斷電壓Vp而進(jìn)行設(shè)計(jì)。另外，第一非摻雜層141與第二電子供給層133b晶格狀匹配。第一非摻雜層141為非摻雜的AlGaAs層，其厚度為85。當(dāng)在靠近溝道層135的部分產(chǎn)生少量結(jié)晶變形時(shí)，則不能再現(xiàn)性良好地得到HEMT的特性。但是，第一非摻雜層141由于是與接近溝道層135的第二電子供給層133b相同的AlGaAs層，故可完全消除在靠近溝道層135的部分產(chǎn)生的結(jié)晶變形的要素。
第二非摻雜層142與第一非摻雜層141抵接并設(shè)于其上，與第一非摻雜層141晶格狀匹配。第二非摻雜層142為非摻雜的InGaP層，其厚度為20?；蛘?，第二非摻雜層142作為與其上抵接的第三非摻雜層143的蝕刻截止層而起作用。
第三非摻雜層143與第二非摻雜層142抵接并設(shè)于其上，與第二非摻雜層142晶格狀匹配。第三非摻雜層143為非摻雜的AlGaAs層，其厚度為145。在第三非摻雜層143表面形成D-FET的柵極電極。另外，AlGaAs層與InGaP層相比，結(jié)晶成長穩(wěn)定。因此，通過在AlGaAs層上形成柵極電極，也有可使D-FET的特性穩(wěn)定的效果。
第一～第三非摻雜層的總厚度以可得到D-FET的規(guī)定夾斷電壓Vp而進(jìn)行設(shè)計(jì)。
穩(wěn)定層144與第三非摻雜層143抵接并設(shè)于其上，與第三非摻雜層143晶格狀匹配。另外，穩(wěn)定層144也與其上層的蓋層137晶格狀匹配。穩(wěn)定層144是由于難以氧化故對來自外部的化學(xué)應(yīng)力耐力強(qiáng)且可靠性穩(wěn)定的非摻雜InGaP層或摻雜InGaP層，其厚度為100。穩(wěn)定層144在制造工序中，在等離子蝕刻氮化膜時(shí)，覆蓋動(dòng)作區(qū)域100表面，可保護(hù)動(dòng)作區(qū)域100不被等離子損傷。若穩(wěn)定層144的厚度為100，則可充分保護(hù)動(dòng)作區(qū)域不受等離子損傷?；蛘撸€(wěn)定層144也可以作為GaAs層即蓋層137的蝕刻截止層起作用。
在本實(shí)施例中，通過形成將成為蝕刻截止層的InGaP層和AlGaAs層反復(fù)層積的結(jié)構(gòu)，從而可容易且再現(xiàn)性優(yōu)良地實(shí)現(xiàn)規(guī)定的Vp。
另外，通過使InGaP層與GaAs層及非摻雜AlGaAs層晶格狀匹配，可避免結(jié)晶的變形，且可防止裂紋等結(jié)晶缺陷。
蓋層137的厚度大于或等于600，雜質(zhì)濃度大于或等于2×1018cm-3，優(yōu)選厚度為1000左右，雜質(zhì)濃度大于或等于3×1018cm-3。
蓋層137被構(gòu)圖為所希望的形狀，成為分別接觸第一源極電極115及第一漏極電極116的源極區(qū)域137s、漏極區(qū)域137d。在由歐姆金屬層10形成的第一源極電極113及第一漏極電極114上分別接觸由第一層布線金屬層30形成的第二源極電極115、第二漏極電極116。
D-FET的柵極電極118及E-FET的柵極電極117被配置于源極區(qū)域137s、漏極區(qū)域137d之間。
穩(wěn)定層144以與其上層的蓋層137相同的圖案被蝕刻。另外，在E-FET中，第二非摻雜層142、第三非摻雜層143也以與蓋層137相同的圖案被蝕刻。
HEMT的動(dòng)作區(qū)域100由到達(dá)緩沖層132的絕緣化區(qū)域50與例如電阻等開關(guān)電路裝置的其他元件分離。本實(shí)施例的動(dòng)作區(qū)域100是指，由絕緣化區(qū)域50分離，配置HEMT的源極電極115、135、漏極電極116、136及柵極電極117、118的區(qū)域的半導(dǎo)體層。即，包含構(gòu)成電子供給層133、溝道(電子渡越)層135、襯墊層134、第一穩(wěn)定層141～144、蓋層137等HEMT的各半導(dǎo)體層的全部的區(qū)域成為動(dòng)作區(qū)域100。
E-FET的柵極電極117通過在源極區(qū)域137s及漏極區(qū)域137d間露出的動(dòng)作區(qū)域100的第一非摻雜層141表面蒸鍍柵極金屬層20a而形成，蒸鍍金屬的最下層金屬(Pt白金)的一部分通過熱處理而埋入動(dòng)作區(qū)域100表面。埋入的Pt(下面將該區(qū)域稱作埋入部117b)也作為柵極電極117起作用。在埋入部117b的底部例如位于第二電子供給層133b的情況下，柵極電極117及埋入部117b與第一非摻雜層141及第二電子供給層133b形成肖脫基結(jié)。
D-FET的柵極電極118通過在源極區(qū)域137s及漏極區(qū)域137d之間的動(dòng)作區(qū)域100的第三非摻雜層143表面蒸鍍柵極金屬層20b而形成。而且，蒸鍍金屬的最下層金屬(Pt)的一部分通過進(jìn)行熱處理而埋入動(dòng)作區(qū)域100表面。埋入的Pt(埋入部118b)也作為柵極電極118起作用。
在這樣的埋入柵極結(jié)構(gòu)的情況下，由于向動(dòng)作區(qū)域100擴(kuò)散的Pt的端部構(gòu)成具有規(guī)定的曲率半徑的向外側(cè)彎曲的形狀，因此，具有將電場集中緩和，提高耐壓的效果。
第三實(shí)施例中，在點(diǎn)CP-接地端子GND之間連接保護(hù)元件200的情況下，在D-FET的第二漏極116和第一接地端子焊盤G1之間連接保護(hù)元件200。另外，即使將D-FET的源極電極及漏極電極調(diào)換，也是等效的。
圖14表示圖12的f-f線的剖面圖。
在與D-FET的第二漏極電極116連接的第一層布線金屬層30(反轉(zhuǎn)信號線RL)的下方形成傳導(dǎo)區(qū)域53。傳導(dǎo)區(qū)域53在此為高濃度的雜質(zhì)區(qū)域(n+型雜質(zhì)區(qū)域)，例如與周邊傳導(dǎo)區(qū)域51等同時(shí)由絕緣化區(qū)域50分離。
另外，在與n+型雜質(zhì)區(qū)域53相對的第一接地端子焊盤G1的一邊側(cè)形成周邊傳導(dǎo)區(qū)域51。
經(jīng)由設(shè)于布線金屬層30下方的氮化膜60上的接觸孔CH，使布線金屬層30和n+型雜質(zhì)區(qū)域53接觸。二者進(jìn)行肖脫基連接，并直流連接。另外，也可以使二者歐姆連接。另外，也可以將第一接地端子焊盤G1和周邊傳導(dǎo)區(qū)域51直流連接。
例如，以n+型雜質(zhì)區(qū)域53為第一n+型區(qū)域201，以第一接地端子焊盤G1的周邊傳導(dǎo)區(qū)域51為第二n+型區(qū)域202。而且，通過將它們由寬度4μm的絕緣區(qū)域50分離，在點(diǎn)CP-第一接地端子焊盤G1之間連接保護(hù)元件200。
即，保護(hù)元件200也與電容Cr的兩端連接，也可保護(hù)電容Cr不受靜電影響。
由于其它結(jié)構(gòu)要素與第一實(shí)施例相同，故說明省略。
參照圖15～圖19說明第四實(shí)施例。本發(fā)明的實(shí)施例不限于上述的HEMT結(jié)構(gòu)，也可以適用于使用通過離子注入而在GaAs半絕緣襯底上形成傳導(dǎo)區(qū)域(雜質(zhì)區(qū)域)的GaAs MESFET來形成開關(guān)MMIC的情況。
平面圖與圖2及圖12相同，圖15～圖18分別與圖5～圖8的剖面圖對應(yīng)，是由離子注入形成的情況。另外，圖19與圖14的剖面圖對應(yīng)，是由離子注入形成的情況。
雖然省略圖示，但例如動(dòng)作區(qū)域100是在非摻雜的GaAs襯底上通過離子注入而形成的n型雜質(zhì)區(qū)域，源極區(qū)域137s及漏極區(qū)域137d是通過離子注入而形成的n+型雜質(zhì)區(qū)域。另外，用于提高絕緣的周邊傳導(dǎo)區(qū)域51、浮置電位的傳導(dǎo)區(qū)域52是與源極區(qū)域137s及漏極區(qū)域137d同時(shí)通過離子注入而形成的n+型雜質(zhì)區(qū)域，控制電阻(高電阻體)是與動(dòng)作區(qū)域100同時(shí)通過離子注入而形成的n型雜質(zhì)區(qū)域。
即，如圖15及圖16所示，使控制端子焊盤C的周邊傳導(dǎo)區(qū)域51和第二接地端子焊盤G2的周邊傳導(dǎo)區(qū)域51分別為保護(hù)元件200的第一n+型雜質(zhì)區(qū)域201、第二n+型雜質(zhì)區(qū)域202(圖15)。另外，使控制端子焊盤C的周邊傳導(dǎo)區(qū)域51和電容Ci的下層電極55i的周邊傳導(dǎo)區(qū)域51分別為保護(hù)元件200的第一n+型雜質(zhì)區(qū)域201、第二n+型雜質(zhì)區(qū)域202(圖16)。而且，此時(shí)，使非摻雜GaAs襯底203的一部分成為絕緣區(qū)域203。通過使第一n+型雜質(zhì)區(qū)域201及第二n+型雜質(zhì)區(qū)域202以4μm的離開距離d配置，可將保護(hù)元件200連接在控制端子Ctl1-接地端子GND之間。
另外，如圖17所示，使負(fù)載電阻R1也為通過離子注入而形成的n+型雜質(zhì)區(qū)域。因此，由負(fù)載電阻R1的一部分和第一接地端子焊盤G1的周邊傳導(dǎo)區(qū)域51、及GaAs襯底的一部分即絕緣區(qū)域203構(gòu)成保護(hù)元件200。由此，可將保護(hù)元件200連接在點(diǎn)CP-接地端子GND之間。
另外，如圖18所示，利用電源端子焊盤V及電容Cr的下部電極55r的各周邊傳導(dǎo)區(qū)域51和GaAs襯底203的一部分，也可以構(gòu)成保護(hù)元件200。由此，可將保護(hù)元件200連接在電源端子VDD-接地端子GND之間。
在第三實(shí)施例中，在采用GaAs MESET的情況下，如圖19所示通過進(jìn)行離子注入而形成與反轉(zhuǎn)信號線RL直流連接的n+型雜質(zhì)區(qū)域53。n+型雜質(zhì)區(qū)域53可與源極區(qū)域137s及漏極區(qū)域137d同時(shí)形成。而且，由n+型雜質(zhì)區(qū)域53和第一接地端子焊盤G1的周邊傳導(dǎo)區(qū)域51、及GaAs襯底的一部分即絕緣區(qū)域203構(gòu)成保護(hù)元件200。由此，可將保護(hù)元件200連接在點(diǎn)CP-接地端子GND之間。
另外，在非摻雜的GaAs襯底上層積具有規(guī)定雜質(zhì)濃度的外延層，通過由絕緣化區(qū)域?qū)⑵浞蛛x，也可以形成上述的傳導(dǎo)區(qū)域。
以上，以具有邏輯電路的DPDT開關(guān)MMIC為例進(jìn)行了說明，但開關(guān)電路裝置的結(jié)構(gòu)不限于上述例子，如SP3T、SP4T、DP4T、DP7T，只要是輸入端口及輸出端口不同的開關(guān)電路裝置即可。另外，在截止側(cè)輸出端子上也可以連接防止高頻信號泄漏的分路FET。
權(quán)利要求
1.一種化合物半導(dǎo)體開關(guān)電路裝置，包括多個(gè)開關(guān)元件，其設(shè)于化合物半導(dǎo)體襯底上；邏輯電路，其設(shè)于所述襯底上，對所述開關(guān)元件施加控制信號；反轉(zhuǎn)信號線，其與所述邏輯電路和所述開關(guān)元件連接，對該開關(guān)元件施加反轉(zhuǎn)信號，其特征在于，所述邏輯電路具有倒相元件，該倒相元件與電源端子、控制端子、接地端子及所述反轉(zhuǎn)信號線連接，在所述控制端子及所述接地端子之間并聯(lián)連接有在兩個(gè)傳導(dǎo)區(qū)域間配置有絕緣區(qū)域的保護(hù)元件。
2.如權(quán)利要求1所述的化合物半導(dǎo)體開關(guān)電路裝置，其特征在于，所述倒相元件在連接點(diǎn)與所述反轉(zhuǎn)信號線連接，在所述連接點(diǎn)和所述接地端子之間并聯(lián)連接所述保護(hù)元件。
3.如權(quán)利要求1所述的化合物半導(dǎo)體開關(guān)電路裝置，其特征在于，在所述電源端子及所述接地端子之間并聯(lián)連接所述保護(hù)元件。
4.如權(quán)利要求1所述的化合物半導(dǎo)體開關(guān)電路裝置，其特征在于，所述各端子與焊盤連接，該焊盤設(shè)于所述襯底表面并分別與所述各端子連接，所述傳導(dǎo)區(qū)域的至少一個(gè)設(shè)于所述焊盤周邊的所述襯底上，與所述焊盤直流連接。
5.如權(quán)利要求1所述的化合物半導(dǎo)體開關(guān)電路裝置，其特征在于，所述兩個(gè)傳導(dǎo)區(qū)域分別配置在與所述控制端子連接的控制端子焊盤和與所述接地端子連接的接地端子焊盤的周邊的所述襯底上。
6.如權(quán)利要求1所述的化合物半導(dǎo)體開關(guān)電路裝置，其特征在于，所述邏輯電路具有多個(gè)電容，在所述襯底表面設(shè)置所述電容的下部電極，所述傳導(dǎo)區(qū)域的一個(gè)設(shè)于所述下部電極周邊的所述襯底上，與所述下部電極直流連接。
7.如權(quán)利要求6所述的化合物半導(dǎo)體開關(guān)電路裝置，其特征在于，另一個(gè)所述傳導(dǎo)區(qū)域設(shè)于與所述電源端子連接的電源端子焊盤周邊的所述襯底表面上，與所述電源端子焊盤直流連接。
8.如權(quán)利要求6所述的化合物半導(dǎo)體開關(guān)電路裝置，其特征在于，所述下部電極與連接所述接地端子的接地端子焊盤連接。
9.如權(quán)利要求6所述的化合物半導(dǎo)體開關(guān)電路裝置，其特征在于，所述多個(gè)電容的所述下部電極在所述襯底表面連續(xù)。
10.如權(quán)利要求1所述的化合物半導(dǎo)體開關(guān)電路裝置，其特征在于，設(shè)有多個(gè)所述接地端子，在各所述連接端子上連接不同的所述保護(hù)元件。
11.如權(quán)利要求2所述的化合物半導(dǎo)體開關(guān)電路裝置，其特征在于，所述倒相元件通過由所述連接點(diǎn)連接增強(qiáng)型FET和負(fù)載電阻而構(gòu)成，所述傳導(dǎo)區(qū)域的一個(gè)是所述負(fù)載電阻的一部分。
12.如權(quán)利要求11所述的化合物半導(dǎo)體開關(guān)電路裝置，其特征在于，另一個(gè)所述傳導(dǎo)區(qū)域設(shè)于與所述接地端子連接的接地端子焊盤周邊的所述襯底表面，與所述接地端子焊盤直流連接。
13.如權(quán)利要求1所述的化合物半導(dǎo)體開關(guān)電路裝置，其特征在于，所述倒相元件通過由連接點(diǎn)連接增強(qiáng)型FET和耗盡型FET而構(gòu)成。
14.如權(quán)利要求1所述的化合物半導(dǎo)體開關(guān)電路裝置，其特征在于，所述邏輯電路具有輸入電阻。
全文摘要
本發(fā)明提供一種化合物半導(dǎo)體開關(guān)電路裝置，在內(nèi)裝有邏輯電路的化合物半導(dǎo)體開關(guān)MMIC中，存在有邏輯電路的E－FET、電容抗靜電擊穿弱的問題。在邏輯電路的邏輯電路L的控制端子Ctl－接地端子GND之間、點(diǎn)CP－接地端子GND之間以及電源端子VDD－接地端子GND之間分別連接保護(hù)元件(200)。由此，可防止構(gòu)成倒相元件(70)的E－FET和電容Ci、Cr被來自外部的靜電破壞。由于保護(hù)元件可由邏輯電路的必要結(jié)構(gòu)要素構(gòu)成，故不必附加特別的工序或結(jié)構(gòu)即可實(shí)現(xiàn)。
文檔編號H03K17/687GK1855718SQ20061007326
公開日2006年11月1日 申請日期2006年4月6日 優(yōu)先權(quán)日2005年4月28日
發(fā)明者淺野哲郎, 日下佑一, 榊原干人, 石原秀俊 申請人:三洋電機(jī)株式會社