專利名稱：具有較小偏移的運算放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種運算放大器，更具體地涉及一種適合于驅(qū)動電容性負載的運算放大器。
背景技術(shù)：
運算放大器常規(guī)地由雙極晶體管形成。然而，近年來，因為與MOS電路共存的必要性和需要低功率，運算放大器一般由MOS晶體管形成。通過利用MOS晶體管特有的模擬特性，能夠使用MOS晶體管運算放大器的電路結(jié)構(gòu)，且該結(jié)構(gòu)與雙極晶體管的運算放大器不同。作為MOS晶體管運算放大器的應用領(lǐng)域中之一，有TFT_LCD(薄膜晶體管液晶顯示器)驅(qū)動器LSI。該LCD驅(qū)動器LSI包含多個運算放大器，其每個都具有作為緩沖電路的電壓跟隨器。特別地，需要一種具有在該多個運算放大器之間偏移電壓差較小的器件。這是因為TFT LCD的特性甚至會導致連10mV的電壓差都會被人眼識別為不同的灰度。因此，該領(lǐng)域需要偏移電壓很小的MOS運算放大器。
圖1示出了日本特開專利公布(JP-A-Showa，61-35004)中公開的運算放大器結(jié)構(gòu)的電路圖。該常規(guī)的運算放大器是具有AB類輸出電路的典型放大器，且包括驅(qū)動電路1、P溝道MOS晶體管2和3、N溝道MOS晶體管4和5以及恒流源8和9。驅(qū)動電路1的輸出連接至P溝道MOS晶體管2的漏極、N溝道MOS晶體管4的源極、N溝道MOS晶體5的柵極和恒流源9，以基于供給輸入端子的信號來驅(qū)動該輸出電路。恒流源9的另一端連接至負電壓電源Vss2。N溝道MOS晶體管5的源極也連接至負電壓電源Vss2，且其漏極連接至輸出端子VOUT和P溝道MOS晶體管3的漏極。P溝道MOS晶體管3的源極連接至正電壓源VDD2，且其柵極連接至恒流源8、P溝道MOS晶體管2的源極和N溝道MOS晶體管4的漏極。恒流源8的另一端也連接至正電壓源VDD2。P溝道MOS晶體管2的柵極經(jīng)由恒壓源6連接至正電壓源VDD2，且由比正電壓電源VDD2低的恒定電壓所偏置。N溝道MOS晶體管4的柵極經(jīng)由恒壓源7連接至負電壓電源VSS2，且由比負電壓電源高的恒定電壓所偏置。
當使用該放大器作為運算放大器時，驅(qū)動電路1一般由差分放大器構(gòu)成。圖2示出了差分放大器的電路實例。該差分放大器包括差分對的P溝道MOS晶體管10和11、電流鏡電路的N溝道MOS晶體管12和13、和恒流源14。P溝道MOS晶體管10和11的柵極分別連接至負反相輸入端子Vin(-)和正輸入端子Vin(+)。恒流源14連接在P溝道MOS晶體管10和11的源極與正電壓源VDD2之間。N溝道MOS晶體管12的源極連接至負電壓電源VSS2，且柵極和漏極連接至P溝道MOS晶體管10的漏極。N溝道MOS晶體管13的源極連接至負電壓電源VSS2，柵極連接至N溝道MOS晶體管12的柵極，以及其漏極連接至P溝道MOS晶體管11的漏極。連接P溝道MOS晶體管11的漏極和N溝道MOS晶體管13的漏極的節(jié)點用作差分放大器的輸出端子Vout1。輸出端子Vout1用作驅(qū)動電路1的輸出，且連接至圖1所示放大器的N溝道MOS晶體管5的柵極。施加到負輸入端子Vin(-)和正輸入端子Vin(+)的差分輸入信號被P溝道MOS晶體管10和11接收。在P溝道MOS晶體管10和11的漏極中出現(xiàn)了來自差分對的輸出。將差分輸出信號提供給用作有源負載的電流鏡電路(N溝道MOS晶體管12和13)。N溝道MOS晶體管12和13將差分輸出信號轉(zhuǎn)換成從輸出端子Vout1輸出的單端信號。在該差分級，當假設輸入電壓為Vin時，輸入電壓范圍由以下式子表示。
0＜Vin＜VGS(10/11)+VDS(sat)(14)其中，VGS(10/11)是P溝道MOS晶體管10和11中每一個的柵極和源極之間的電壓，而VDS(sat)(14)是在恒流源14的P溝道MOS晶體管的飽和點處漏極和源極之間的電壓。在該范圍外，不能產(chǎn)生恒流源14的MOS晶體管的漏極和源極之間的電壓。因而，恒流源14的電流I為0。因此，在該范圍外該差分級不工作。
相反，確保在整個電壓范圍內(nèi)工作的電路實例是圖3中所示的所謂的軌對軌放大器(Rail-to-Rail amplifier)。該差分放大器包括P溝道差分對31的P溝道MOS晶體管19和20；N溝道差分對32的N溝道MOS晶體管21和22；電流鏡電路35的N溝道MOS晶體管23和24；電流鏡電路33的P溝道MOS晶體管15和16；電流鏡電路34的P溝道MOS晶體管17和18；和恒流源25和26。
負輸入端子Vin(-)和正輸入端子Vin(+)分別連接至P溝道MOS晶體管19和20的柵極及N溝道MOS晶體管21和22的柵極。P溝道MOS晶體管19和20的源極彼此共同地連接且經(jīng)由恒流源26連接至正電壓源VDD2。P溝道MOS晶體管19和20的漏極分別連接至N溝道MOS晶體管23和24的漏極，且進一步連接至P溝道MOS晶體管18和15的漏極。N溝道MOS晶體管23和24的柵極彼此共同地連接，且進一步連接至N溝道MOS晶體管23的漏極，并用作電流鏡電路35的輸入端子。同樣，N溝道MOS晶體管23和24的源極彼此共同地連接，且連接至負電壓電源VSS2作為電流鏡電路35的公共端子。N溝道MOS晶體管21和22的源極彼此共同地連接，且經(jīng)由恒流源25連接至負電壓電源VSS2。N溝道MOS晶體管21和22的漏極分別連接至電流鏡電路33和34的輸入端子。電流鏡電路33的輸入端子是P溝道MOS晶體管15和16的柵極共同連接的節(jié)點，且連接至P溝道MOS晶體管16的漏極。P溝道MOS晶體管15和16的源極共同連接，且連接至正電壓源VDD2作為電流鏡電路33公共端子。電流鏡電路34的輸入端子是P溝道MOS晶體管17和18的柵極共同連接的節(jié)點，且連接至P溝道MOS晶體管17的漏極。P溝道MOS晶體管17和18的源極彼此共同連接，且連接至正電壓源VDD2作為電流鏡電路34公共端子。P溝道MOS晶體管15和20以及N溝道MOS晶體管24的漏極共同連接的節(jié)點是該差分放大器(驅(qū)動電路1)的輸出端子Vout2，且連接至圖1中N溝道MOS晶體管5的柵極。
該電路用作組合了P溝道差分對31和N溝道差分對32的差分級。因而，需要增加P溝道差分對31的輸出和N溝道差分對32的輸出。為此，構(gòu)成N溝道差分對32的晶體管的各個漏極連接至各自電流鏡電路33和34的輸入端子。從電流鏡電路33和34的輸出端子輸出的電流流經(jīng)N溝道MOS晶體管24和23的各個漏極，且增加了該輸出。因此，在P溝道差分對31不工作的電壓范圍的情況下，N溝道差分對32工作。相反，在N溝道差分對32不工作的電壓范圍的情況下，P溝道差分對31工作。因而，獲得了在整個電壓范圍內(nèi)工作的差分級。
為了使用這種驅(qū)動電路1以便圖1中所示的運算放大器電路的輸出級進行所謂的AB類操作，需要無效電流流經(jīng)P溝道MOS晶體管3和N溝道MOS晶體管5。該電流值由P溝道MOS晶體管2、N溝道MOS晶體管4、恒流源8和9、及恒壓源6和7確定，它們構(gòu)成運算點設定電路。此時，設定恒壓源6和7的電壓，以使P溝道MOS晶體管2和N溝道MOS晶體管4的各自漏極電流彼此相等。就是說，每個漏極電流都是從恒流源8流出的電流的一半。此時，在輸出級的P溝道MOS晶體管3的無效電流由恒壓源6以及在P溝道MOS晶體管2的柵極和源極之間的電壓來設定，其中所述電壓由恒流源8電流一半的電流來偏置。
而且，從恒流源8流出的電流經(jīng)由P溝道MOS晶體管2和N溝道MOS晶體管4流入恒流源9。當恒流源8和9的恒流值不同時，相應于該差的電流從恒流源8和9之間的節(jié)點流入或從該節(jié)點流出。因而，可以理解的是，當使恒流源8和9的恒流值彼此相等時，該電流不會流入驅(qū)動電路1的輸出中。當按圖2或3所示的電路配置驅(qū)動電路1時，這個事實是很重要的。就是說，如圖2或3所示，假設該輸出電流流入驅(qū)動電路1中。于是，產(chǎn)生了相應于該電流的差分偏移電壓。具體地，當差分晶體管的跨導假設為gm以及流到輸出的電流假設為Iout時，從以下等式獲得差分偏移電壓Vos。因而，為了防止產(chǎn)生偏移電壓，需要恒流源8和9的恒流值彼此相等。
Vos＝Iout/gm如上所述，為了耦合圖2或3中所示的放大電路作為圖1中所示差分放大器的驅(qū)動電路，常規(guī)的電路需要恒流源8和恒流源9之間特性匹配的電流值。然而，當該差分放大器配置在LSI內(nèi)部時，由于各個元件之間的特性偏差而難以精確地匹配這些元件。就是說，各個元件之間的特性的不同會導致恒流源8和恒流源9之間的差分電流流入驅(qū)動電路1中的輸出端子(圖2中的Vout1和圖3中的Vout2)。因而，產(chǎn)生了偏移電壓。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于提供一種運算放大器，其具有簡單的電路結(jié)構(gòu)、較小的偏移電壓和高精度。
在本發(fā)明的一個方面中，差分放大器包括輸入級電路，其包括彼此互補的第一差分對和第二差分對；第一電流鏡電路，其與第一差分對連接且配置為用作有源負載；第二電流鏡電路，其與第二差分對連接且配置為用作有源負載；輸出級電路，其具有串聯(lián)地連接在較高電源和較低電源之間的一對輸出晶體管；運算點設定電路，其配置成設定輸出晶體管的運算點；以及浮置恒流源，其連接在第一電流鏡電路的輸入端子和第二電流鏡電路的輸入端子之間，且配置成提供恒定電流。第一電流鏡電路和所述的第二電流鏡電路將所述輸入級電路的輸出與所述浮置恒流源的恒定電流相對應的電流相疊加，以提供給所述的運算點設定電路。
在此，該運算點設定電路可包括一對互補晶體管；和偏置設定電路，其配置為將偏置設定到該互補晶體管對的每一個上。從第一電流鏡電路流出的電流可經(jīng)由該互補晶體管對流入第二電流鏡電路中，以及基于該互補晶體管中的柵極-源極電壓，通過流出的電流和偏置來設定輸出晶體管的運算點。
而且，第一差分對可包括第一N溝道MOS晶體管和第二N溝道MOS晶體管，它們的源極彼此共同連接。第一N溝道MOS晶體管的柵極和第二N溝道MOS晶體管的柵極可分別與差分輸入端子連接。第一N溝道MOS晶體管的漏極可以與第一電流鏡電路的輸入端子連接，以及第二N溝道MOS晶體管的漏極可以與第一電流鏡電路的輸出端子連接。第二差分對可包括第一P溝道MOS晶體管和第二P溝道MOS晶體管，它們的源極共同地連接。第一P溝道MOS晶體管的柵極和第二P溝道MOS晶體管的柵極可分別與差分輸入端子連接。第一P溝道MOS晶體管的漏極可與第二電流鏡電路的輸入端子連接，以及第二P溝道MOS晶體管的漏極可與第二電流鏡電路的輸出端子連接。
而且，該浮置恒流源可包括P溝道MOS晶體管；N溝道MOS晶體管；第一恒壓源，其配置為將偏置供給P溝道MOS晶體管的柵極；以及第二恒壓源，其配置為將偏置供給N溝道MOS晶體管的柵極?？蛇B接P溝道MOS晶體管的源極和N溝道MOS晶體管的漏極，以形成浮置恒流源的其中一個端子，以及可連接P溝道MOS晶體管的漏極和N溝道MOS晶體管的源極，以形成浮置恒流源的另一個端子。
在該情況下，第一恒壓源可包括兩個串聯(lián)連接的P溝道MOS晶體管，以及第二恒壓源可包括兩個串聯(lián)連接的N溝道MOS晶體管。
而且，第一恒壓源可包括第三P溝道MOS晶體管；第四P溝道MOS晶體管；和第一恒流源；它們串聯(lián)連接在較高和較低電源線之間。第二恒壓源可包括第三N溝道MOS晶體管；第四N溝道MOS晶體管；和第二恒流源；它們串聯(lián)連接在較高和較低電源連線之間。第四P溝道MOS晶體管的源極與連接第三P溝道MOS晶體管柵極和漏極的節(jié)點相連接，且第一恒流源的端子中的一個與連接第四P溝道MOS晶體管柵極和漏極的節(jié)點相連接。第四N溝道MOS晶體管的源極可與連接第三N溝道MOS晶體管柵極和漏極的節(jié)點連接，且第二恒流源其中一個的端子與連接第四N溝道MOS晶體管柵極和漏極的節(jié)點相連接。
而且，浮置恒流源可包括第五和第六P溝道MOS晶體管，其柵極彼此連接；第五和第六N溝道MOS晶體管，其柵極彼此連接；第三恒壓源；以及第三恒流源。第三恒壓源、第六P溝道MOS晶體管、第六N溝道MOS晶體管和第三恒流源可串聯(lián)連接在較高和較低電源線之間。第六P溝道MOS晶體管的漏極和柵極可彼此連接，以及第六N溝道MOS晶體管的漏極和柵極可彼此連接。
在本發(fā)明的另一方面中，一種運算放大器，包括N溝道差分晶體管對，其與各輸入端子連接；P溝道差分晶體管對，其與該各輸入端子連接；第一電流鏡電路，其配置在較高電源線和N溝道差分晶體管對之間，以具有與N溝道差分晶體管對的差分輸出連接的輸入和輸出端子；第二電流鏡電路，其配置在較低電源線和P溝道差分晶體管對之間，以具有與P溝道差分晶體管對的差分輸出連接的輸入和輸出端子；浮置恒流源，其具有與第一電流鏡電路的輸入端子連接的一個端子，和與第二電流鏡電路的輸入端子連接的另一個端子；P溝道MOS晶體管，其具有與第一電流鏡電路的輸出端子連接的源極、與第一恒壓源連接的柵極和與第二電流鏡電路的輸出端子連接的漏極；N溝道MOS晶體管，其具有與第二電流鏡電路的輸出端子連接的源極、與第二恒壓源連接的柵極和與第一電流鏡電路的輸出端子連接的漏極；輸出級P溝道MOS晶體管，其連接在外部輸出端子和較高電源線之間，并且具有與第一電流鏡電路的輸出端子連接的柵極；以及輸出級N溝道MOS晶體管，其連接在外部輸出端子和較低電源線之間，并且具有與第二電流鏡電路的輸出端子連接的柵極。
在此，該浮置恒流源可包括第一恒壓源，其與較高電源線連接；第二恒壓源，其與較低電源線連接；P溝道MOS晶體管，其具有與第一電流鏡電路的輸入端子連接的源極、與第一恒壓源連接的柵極、與第二電流鏡電路的輸入端子連接的漏極；以及N溝道MOS晶體管，其具有與第二恒壓源連接的柵極、與第二電流鏡電路的輸入端子連接的源極和與第一電流鏡電路的輸入端子連接的漏極。
而且，該浮置恒流源可包括第一N溝道MOS晶體管，其具有共同連接的柵極和漏極；第一P溝道MOS晶體管，其具有與第一N溝道MOS晶體管源極連接的源極、和具有共同連接的柵極和漏極；第二N溝道MOS晶體管，其具有與第一N溝道MOS晶體管柵極連接的柵極，和與第一電流鏡電路的輸入端子連接的漏極；第二P溝道MOS晶體管，其具有與第一P溝道MOS晶體管柵極連接的柵極、與第二電流鏡電路的輸入端子連接的漏極，和與第二N溝道MOS晶體管源極連接的源極；恒流源，其連接在較高電源線與第一N溝道MOS晶體管的柵極和漏極之間；以及恒壓源，其與第一P溝道MOS晶體管的柵極和漏極連接。


圖1示出了常規(guī)的運算放大器結(jié)構(gòu)的電路圖；圖2示出了常規(guī)的驅(qū)動電路結(jié)構(gòu)的電路圖；圖3示出了軌對軌系統(tǒng)的常規(guī)驅(qū)動電路結(jié)構(gòu)的電路圖；圖4示出了根據(jù)本發(fā)明實施例的運算放大器結(jié)構(gòu)的電路圖；圖5示出了圖4中所示的浮置恒流源結(jié)構(gòu)的電路圖；圖6示出了圖4中所示的恒壓源VN2和恒壓源VP2結(jié)構(gòu)的電路圖；以及圖7示出了圖4中所示的浮置恒流源另一結(jié)構(gòu)的電路圖。
具體實施例方式
在下文中，將參考附圖詳細地描述具有本發(fā)明差分放大器的運算放大器。圖4示出了根據(jù)本發(fā)明的運算放大器的等效電路。該運算放大器包括N溝道差分對DN1，其具有N溝道MOS晶體管MN1和N溝道MOS晶體管MN2；P溝道差分對DP1，其具有P溝道MOS晶體管MP1和P溝道MOS晶體管MP2；電流鏡電路CM1和CM2；恒流源II1、II2和II3；恒壓源VP1和VN1；P溝道MOS晶體管MP5和MP6；N溝道MOS晶體管MN5和MN6；和電容器C1和C2。
在N溝道差分對DN1中，N溝道MOS晶體管MN1和MN2的柵極分別連接至負輸入端子In-和正輸入端子In+，其漏極分別連接至電流鏡電路CM1的輸入端子和輸出端子，以及其源極彼此連接并且連接至恒流源II2。在P溝道差分對DP1中，P溝道MOS晶體管MP1和MP2的漏極分別連接至電流鏡電路CM2的輸入端子和輸出端子，其柵極分別連接至負輸入端子In-和正輸入端子In+，以及其源極彼此連接且連接至恒流源II1。
恒流源II1的一個端子連接至正電壓電源VDD，且電流I1從正電壓電源VDD送到P溝道差分對DP1。恒流源II2的一個端子連接至負電壓電源VSS，且將電流I2從N溝道差分對DN1送到負電壓電源VSS。
在電流鏡電路CM1中，公共端子連接至正電壓電源VDD，輸入端子連接至N溝道MOS晶體管MN1的漏極，且輸出端子連接至N溝道MOS晶體管MN2的漏極、P溝道MOS晶體管MP5的源極、N溝道MOS晶體管MN5的漏極和P溝道MOS晶體管MP6的柵極。在電流鏡電路CM2中，公共端子連接至負電壓電源VSS，輸入端子連接至P溝道MOS晶體管MP1的漏極，且輸出端子連接至P溝道MOS晶體管MP2的漏極、N溝道MOS晶體管MN5的源極、P溝道MOS晶體管MP5的漏極和N溝道MOS晶體管MP6的柵極。而且，恒流源II3連接在上述電流鏡電路CM1和CM2之間。在恒流源II3中，將電流I3從電流鏡電路CM1送到電流鏡電路CM2。
P溝道MOS晶體管MP5的柵極經(jīng)由恒壓源VP1連接至正電壓電源VDD。因而，P溝道MOS晶體管MP5的柵極被比正電壓電源VDD的電壓低的恒定電壓VBP1偏置。假設P溝道MOS晶體管MP5的柵極和恒壓源VP1之間的連接點為節(jié)點BP1。N溝道MOS晶體管MN5的柵極經(jīng)由恒壓源VN1連接至負電壓電源VSS。因而，N溝道MOS晶體管MN5的柵極被比負電壓電源VSS的電位高的恒定電壓VBN1偏置。假設N溝道MOS晶體管MN5的柵極和恒壓源VN1之間的連接點為節(jié)點BN1。
P溝道MOS晶體管MP6的源極連接至正電壓電源VDD，且N溝道MOS晶體管MN6的源極連接至負電壓電源VSS。P溝道MOS晶體管MP6的漏極和N溝道MOS晶體管MN6的漏極連接至輸出端子Vout。電容器C2連接在輸出端子Vout和P溝道MOS晶體管MP6的柵極之間，且電容器C1連接在輸出端子Vout和N溝道MOS晶體管MN6的柵極之間。
與圖1中所示的電路相比，在圖4中所示的運算點設定電路中，可以理解的是，除添加的各電容器外，用電流鏡電路CM1和CM2代替了圖1中的運算點設定電路的恒流源8和9來供給電流。即，圖1中的P溝道MOS晶體管2和3及N溝道MOS晶體管4和5分別相應于圖4中的P溝道MOS晶體管MP5和MP6及N溝道MOS晶體管MN5和MN6。同樣，圖1中的恒壓源6和7相應于圖4中的恒壓源VP1和VN1。
將N溝道差分對DN1的輸出信號提供給P溝道MOS晶體管MP6(輸出晶體管)的柵極。將P溝道差分對DP1的輸出信號提供給N溝道MOS晶體管MN6(輸出晶體管)的柵極。因此，各自的輸出信號彼此加在一起，然后將相加的結(jié)果信號從輸出端子Vout輸出。在圖1的電路中，為了防止產(chǎn)生偏移電壓，在恒流源8和9之間的電流值匹配性能很重要。在該實施例中，即便用有源負載來代替那些恒流源，電流鏡電路CM1和CM2也可操作。恒流源II3連接在所述電流鏡電路CM1和CM2的輸入端子之間。該恒流源II3用作浮置電流源，并且按從電流鏡電路CM1的輸入端子到電流鏡電路CM2的輸入端子的方向推送電流I3。利用這種連接，電流鏡電路CM1的輸出進行與圖1中所示的恒流源8相同的動作。同樣，電流鏡電路CM2的輸出進行與圖1中所示的恒流源9相同的操作。也就是說，有源負載用作恒流源。
以該方式，由于浮置恒流源II3連接在電流鏡電路CM1的輸入端子和電流鏡電路CM2的輸入端子之間，所以電流鏡電路CM1和CM2的輸入電流彼此精確地相等。因而，其輸出電流彼此相等。就是說，充分滿足電流特性匹配，且在差分放大器的輸出中決不會產(chǎn)生偏移電壓。以該方式，利用圖4中所示的電路結(jié)構(gòu)，獲得了軌對軌放大器，其甚至當輸入/輸出信號處于電源電壓的整個范圍中時也能操作，且能縮小該放大器的偏移電壓。同樣，根據(jù)該電路結(jié)構(gòu)，在簡單的電路結(jié)構(gòu)下能夠獲得需要相對高精度的兩個電流源。
在此，P溝道MOS晶體管MP6(輸出晶體管)、N溝道MOS晶體管MN6(輸出晶體管)、P溝道MOS晶體管MP5、N溝道MOS晶體管MN5、恒壓源VP1和恒壓源VN1的各輸出級的AB類操作與日本特開專利公布(JP-A-Showa，61-35004)中的描述相同。因而，在此省略了該描述。
同樣，在圖4所示的電路中，為了相位補償插入了電容器C1和電容器C2。在典型的MOS放大器中，為了消除相位延遲的零點，存在這樣一種情況，即，與所述電容器C1和C2中的每一個串聯(lián)地插入電阻的情況(未示出)。
以該方式，驅(qū)動電路具有差分輸入級和兩個電流鏡電路，并驅(qū)動該AB類輸出電路。浮置恒流源連接在所述電流鏡電路的各電流輸入端子之間的設計允許撤掉在電流之間需要相對高精度的兩個恒流源。差分輸入級具有差分N溝道MOS晶體管和差分P溝道MOS晶體管。兩個電流鏡電路用作差分N溝道MOS晶體管和差分P溝道MOS晶體管中每一個的有源負載，并且還獲得了從差分信號轉(zhuǎn)換成單端信號的功能。因而，在簡單的電路結(jié)構(gòu)下，能夠獲得具有小偏移電壓和高精度的運算放大器。
圖5示出了表示運算放大器的電路結(jié)構(gòu)的電路圖，其中示出了圖4中所示的電流鏡電路CM1和CM2及浮置電流源II3的具體電路。除了它們之外的部分與圖4中所示的電路部分相同，且分配有相同的符號。參考圖5，電流鏡電路CM1具有P溝道MOS晶體管MP3和MP4，其中該柵極和源極分別彼此共同地連接。該源極連接至正電壓電源VDD，且用作電流鏡電路CM1的公共端子。同樣，該柵極連接至P溝道MOS晶體管MP3的漏極，且用作電流鏡電路CM1的輸入端子。P溝道MOS晶體管MP4的漏極用作電流鏡電路CM1的輸出端子。電流鏡電路CM2具有N溝道MOS晶體管MN3和MN4，其中的柵極和源極分別彼此共同地連接。該源極連接至負電壓電源VSS，且用作電流鏡電路CM2的公共端子。同樣，該柵極連接至N溝道MOS晶體管MN3的漏極，并且用作電流鏡電路CM2的輸入端子。N溝道MOS晶體管MN4的漏極用作電流鏡電路CM2的輸出端子。
浮置恒流源II3具有P溝道MOS晶體管MP7、N溝道MOS晶體管MN7和恒壓源VP2和VN2。P溝道MOS晶體管MP7的源極和N溝道MOS晶體管MN7的漏極共同地連接并用作電流源II3的一個端子，并共同地連接至在電流鏡電路CM1的輸入端子和N溝道差分對DN1之間的連接節(jié)點，且電流I3流動于其中。P溝道MOS晶體管MP7的漏極和N溝道MOS晶體管MN7的源極共同地連接且用作電流源II3的另一個端子。該端子共同地連接至在電流鏡電路CM2的輸入端子和P溝道差分對DP1之間的連接節(jié)點，且電流I3從其流出。恒壓源VP2連接在P溝道MOS晶體管MP7的柵極和正電壓電源VDD之間，且向P溝道MOS晶體管MP7施加偏置。假設在P溝道MOS晶體管MP7的柵極和恒壓源VP2之間的連接點為節(jié)點BP2。將恒壓源VN2連接在N溝道MOS晶體管MN7的柵極和負電壓電源VSS之間，且向N溝道MOS晶體管MN7施加偏置。假設在N溝道MOS晶體管MN7的柵極和恒壓源VN2之間的連接點為節(jié)點BN2。
浮置恒流源II3的特性通過設定恒流源VP2的電壓VBP2和恒流源VN2的電壓VBN2來確定。首先，連接至節(jié)點BP2的恒壓源VP2的電壓VBP2等于P溝道MOS晶體管MP7的柵極和源極之間的電壓VGS(MP7)與P溝道MOS晶體管MP3的柵極和源極之間的電壓VGS(MP3)的和。因而，滿足以下等式(1)。
VBP2＝VGS(MP7)+VGS(MP3)(1)MOS晶體管的柵極和源極之間的電壓VGS由以下的等式(2)表示。
VGS=2IDβ+VT---(2)]]>
其中，β=WLμC0]]>W表示柵極寬度，L表示柵極長度，μ表示遷移率，Co表示每單位的柵極氧化膜電容，以及VT表示閾值電壓。
當N溝道差分對DN1的N溝道MOS晶體管MN1和MN2進行放大操作時，兩個漏極電流彼此相等。因而，漏極電流中的每一個都是I2/2。同樣，通常這樣來確定節(jié)點BP2和BN2的偏置電壓，以使浮置電流源II3的P溝道MOS晶體管MP7和N溝道MOS晶體管MN7的漏極電流彼此相等。因而，可以通過利用等式(2)從等式(1)獲得以下等式(3)VBP2=2ID(MP7)β(MP7)+4ID(MP7)+I2β(MP3)+2VT---(3)]]>其中，ID(MP7)和β(MP7)分別表示P溝道MOS晶體管MP7的漏極電流和β，以及ID(MP3)和β(MP3)分別表示P溝道MOS晶體管MP3的漏極電流和β。
該等式(3)可以用于求解ID(MP7)。由于實際的等式很復雜，所以這里省略了該等式。相似地，關(guān)于連接至節(jié)點BN2的恒壓源VN2，確定電壓VBN2以使N溝道MOS晶體管MN7和P溝道MOS晶體管MP7的各自漏極電流彼此相等。以該方式，設定了該浮置恒流源II3。
在此，恒壓源VP2和VN2變得更加能抵抗由元件偏差引起的變化，因為它們中每一個都具有其中如圖6所示包含兩個MOS晶體管和恒流源的結(jié)構(gòu)。盡管隨后將描述該電路結(jié)構(gòu)，但當在該結(jié)構(gòu)下確定電壓VBP2時，獲得了[2VT]項。因而，移除了等式(3)右側(cè)和左側(cè)的[2VT]。
參考圖6，恒壓源VP2具有P溝道MOS晶體管MP8、P溝道MOS晶體管MP9和恒流源II4。P溝道MOS晶體管MP8的源極連接至正電壓電源VDD，柵極和漏極共同地連接并進一步共同地連接至P溝道MOS晶體管MP9的源極。恒流源II4的一端共同地連接至P溝道MOS晶體管MP9的柵極和漏極，并且連接至P溝道MOS晶體管MP7的柵極作為節(jié)點BP2。恒流源II4的另一端連接至負電壓電源VSS。恒流源II4將電流I4從P溝道MOS晶體管MP9的漏極送到負電壓電源VSS。
恒壓源VN2具有N溝道MOS晶體管MN8、N溝道MOS晶體管MN9和恒流源II5。N溝道MOS晶體管MN8的源極連接至負電壓電源VSS，且柵極和漏極共同連接并進一步共同地連接至N溝道MOS晶體管MN9的源極。恒流源II5的一端共同地連接至N溝道MOS晶體管MN9的柵極和漏極，并且連接至N溝道MOS晶體管MN7的柵極作為節(jié)點BN2。恒流源II5的另一端連接至正電壓電源VDD。恒流源II5將電流I5從正電壓電源VDD送到N溝道MOS晶體管MN9的漏極。
由這種連接，恒壓源VP2的電壓VBP2滿足以下等式(4)。
VBP2=2I4β(MP8)+2I4β(MP9)+2VT---(4)]]>其中，β(MP8)和β(MP9)分別是P溝道MOS晶體管MP8和MP9的β。相似地，恒壓源VN2的電壓VBN2滿足以下等式(5)。
VBN2=2I54β(MN8)+2I5β(MN9)+2VT---(5)]]>其中，β(MN8)和β(MN9)分別是N溝道MOS晶體管MN8和MN9的β。
等式(4)和(5)中的項[2VT]被等式(3)中的項[2VT]相抵消。因而，可以理解，這可以有力地抵抗由元件偏差引起的變化。
圖7示出了浮置恒流源II3的另一電路結(jié)構(gòu)的實例。在圖5和6的浮置恒流源II3中，例如，如果N溝道差分對DN1在接近電源的電位斷開，則等式(3)右側(cè)的電流I2變成0，其會造成設定電流值的差。圖7示出了使用浮置恒流源解決這個差的差分放大器的電路圖。
浮置恒流源II3具有P溝道MOS晶體管MP10、N溝道MOS晶體管MN10、P溝道MOS晶體管MP11、N溝道MOS晶體管MN11、恒壓源VN3和恒流源II6。P溝道MOS晶體管MP11的柵極和漏極彼此共同連接，并且連接至恒壓源VN3。N溝道MOS晶體管MN11的柵極和漏極彼此共同連接，并且連接至恒流源II6。
P溝道MOS晶體管MP10和P溝道MOS晶體管MP11的柵極彼此共同連接。N溝道MOS晶體管MN10和N溝道MOS晶體管MN11的柵極彼此共同連接。N溝道MOS晶體管MN10的漏極連接至電流鏡電路CM1的輸入端子(MP3的漏極)，其中所述的電流鏡電路CM1用作N溝道差分對DN1有源負載。P溝道MOS晶體管MP10的漏極連接至電流鏡電路CM2的輸入端子(MN3的漏極)，其中所述的電流鏡電路CM2用作P溝道差分對DP1的有源負載。此時，N溝道MOS晶體管MN10和P溝道MOS晶體管MP10的各自漏極相應于浮置恒流源II3的兩個端子。除了浮置恒流源II3的部分外，圖7中所示的電路與圖5和6中所示的那些相同。因而，省略了其描述。
分析圖7中所示的浮置恒流源II3。假設P溝道MOS晶體管MP10和P溝道MOS晶體管MP11的尺寸相同，并且N溝道MOS晶體管MN10和N溝道MOS晶體管MN11的尺寸相同。假設恒流源II6的電流值為I6。不同于雙極晶體管，在MOS晶體管的情況下，漏極電流和源極電流彼此相等。由此，恒流源II6的電流I6變成N溝道MOS晶體管MN11和P溝道MOS晶體管MP11的所有漏極電流。就是說，N溝道MOS晶體管MN11和P溝道MOS晶體管MP11的漏極電流彼此相等。相似地，由于N溝道MOS晶體管MN10的源極連接至P溝道MOS晶體管MP10的源極，所以N溝道MOS晶體管MN10和P溝道MOS晶體管MP10各自的漏極電流彼此相等。將N溝道MOS晶體管MN11中的柵極和源極之間的電壓VGS(MN11)與P溝道MOS晶體管MP11中的柵極和源極之間的電壓VGS(MP11)之和施加在N溝道MOS晶體管MN10的柵極和P溝道MOS晶體管MP10的柵極之間。
VGS(MN11)+VGS(MP11)＝VGS(MN10)+VGS(MP10)(6)從上述描述可知，當計算N溝道MOS晶體管MN10的漏極電流ID(MN10)和P溝道MOS晶體管MP10的漏極電流ID(MP10)時，滿足以下等式(7)。
2I6β(MN11)+2I6β(MP11)=2ID(MN10)β(MN10)+2ID(MP10)β(MP10)---(7)]]>其中，β(XX)表示晶體管XX的β。
在等式(7)中，P溝道MOS晶體管MP10和P溝道MOS晶體管MP11的尺寸彼此相等，以及N溝道MOS晶體管MN10和N溝道MOS晶體管MN11的尺寸彼此相等。因而，滿足以下等式。
β(MN11)＝β(MN10)，β(MP11)＝β(MP10)(8)同樣，N溝道MOS晶體管MN10的漏極電流ID(MN10)和P溝道MOS晶體管MP10的漏極電流ID(MP10)彼此相等。于是，將這假設為ID。從以上等式(7)和(8)可知，ID＝I6。
就是說，通過使用該電路，允許設計這樣的浮置恒流源，在所述浮置恒流源中可以使用恒流源II6以自由地設定恒定電流值。在此，優(yōu)選這樣設定恒壓源VN3，以使共同連接的N溝道MOS晶體管MN11的源極和P溝道MOS晶體管MP11的源極節(jié)點變?yōu)閂DD/2。然而，如果N溝道MOS晶體管MN11和P溝道MOS晶體管MP11處于五極管操作區(qū)，則可使用任一電位而沒有任何問題。例如，甚至在VN3＝0的情況下，該操作也沒有任何問題。
以該方式，在本發(fā)明的運算放大器中，由于使用了平衡式浮置恒流源，所以能防止由于元件特性的偏差而導致所產(chǎn)生的偏移電壓。因而，本發(fā)明的運算放大器適合于需要低輸出偏移電壓和高精度的放大器，且這適合于LCD源極驅(qū)動器的輸出放大器。
權(quán)利要求
1.一種差分放大器，包括輸入級電路，其包括彼此互補的第一差分對和第二差分對；第一電流鏡電路，其與所述的第一差分對連接且配置成用作有源負載；第二電流鏡電路，其與所述的第二差分對連接且配置成用作有源負載；輸出級電路，其具有串聯(lián)地連接在較高電源和較低電源之間的一對輸出晶體管；運算點設定電路，其配置成設定所述輸出晶體管的運算點；以及浮置恒流源，其連接在所述第一電流鏡電路的輸入端子和所述第二電流鏡電路的輸入端子之間，且配置成提供恒定電流，其中所述的第一電流鏡電路和所述的第二電流鏡電路將所述輸入級電路的輸出與所述浮置恒流源的恒定電流相對應的電流相疊加，以提供給所述的運算點設定電路。
2.根據(jù)權(quán)利要求1的運算放大器，其中所述的運算點設定電路包括互補晶體管對；和偏置設定電路，其配置為將偏置設定到所述互補晶體管對的每一個上，從所述的第一電流鏡電路流出的電流經(jīng)由所述的互補晶體管對流入所述的第二電流鏡電路中，以及基于所述互補晶體管中的柵極-源極電壓，通過流出的電流和所述偏置來設定所述輸出晶體管的運算點。
3.根據(jù)權(quán)利要求1的運算放大器，其中所述的第一差分對包括第一N溝道MOS晶體管和第二N溝道MOS晶體管，它們的源極彼此共同連接，所述第一N溝道MOS晶體管的柵極和所述第二N溝道MOS晶體管的柵極分別與各差分輸入端子連接，所述第一N溝道MOS晶體管的漏極與所述第一電流鏡電路的輸入端子連接，且所述第二N溝道MOS晶體管的漏極與所述第一電流鏡電路的輸出端子連接，所述第二差分對包括第一P溝道MOS晶體管和第二P溝道MOS晶體管，它們的源極共同地連接，所述第一P溝道MOS晶體管的柵極和所述第二P溝道MOS晶體管的柵極分別與所述的各差分輸入端子連接，所述的第一P溝道MOS晶體管的漏極與所述第二電流鏡電路的輸入端子連接，以及所述的第二P溝道MOS晶體管的漏極與所述第二電流鏡電路的輸出端子連接。
4.根據(jù)權(quán)利要求1的運算放大器，其中所述的浮置恒流源包括P溝道MOS晶體管；N溝道MOS晶體管；第一恒壓源，其配置為將偏置供給所述P溝道MOS晶體管的柵極；以及第二恒壓源，其配置為將偏置供給所述N溝道MOS晶體管的柵極，連接所述P溝道MOS晶體管的源極和所述N溝道MOS晶體管的漏極，以形成所述浮置恒流源的各端子中的一個，以及連接所述P溝道MOS晶體管的漏極和所述N溝道MOS晶體管的源極，以形成所述浮置恒流源的另一個端子。
5.根據(jù)權(quán)利要求4的運算放大器，其中所述的第一恒壓源包括兩個串聯(lián)連接的P溝道MOS晶體管，以及所述第二恒壓源包括兩個串聯(lián)連接的N溝道MOS晶體管。
6.根據(jù)權(quán)利要求4的運算放大器，其中所述的第一恒壓源包括第三P溝道MOS晶體管；第四P溝道MOS晶體管；和第一恒流源；它們串聯(lián)連接在較高和較低電源線之間，所述第二恒壓源包括第三N溝道MOS晶體管；第四N溝道MOS晶體管；和第二恒流源；它們串聯(lián)連接在較高和較低電源線之間，所述第四P溝道MOS晶體管的源極與連接了所述第三P溝道MOS晶體管的柵極和漏極的節(jié)點相連接，且所述第一恒流源的各端子中的一個與連接了所述第四P溝道MOS晶體管的柵極和漏極的節(jié)點相連接，以及所述第四N溝道MOS晶體管的源極與連接了所述第三N溝道MOS晶體管的柵極和漏極的節(jié)點相連接，且所述第二恒流源的各端子中的一個與連接了所述第四N溝道MOS晶體管的柵極和漏極的節(jié)點相連接。
7.根據(jù)權(quán)利要求1的運算放大器，其中所述的浮置恒流源包括第五和第六P溝道MOS晶體管，它們的柵極彼此連接；第五和第六N溝道MOS晶體管，它們的柵極彼此連接；第三恒壓源；以及第三恒流源；所述的第三恒壓源、所述的第六P溝道MOS晶體管、所述的第六N溝道MOS晶體管和所述的第三恒流源串聯(lián)連接在該較高和較低電源線之間；所述的第六P溝道MOS晶體管的漏極和柵極彼此連接，以及所述的第六N溝道MOS晶體管的漏極和柵極彼此連接。
8.一種運算放大器，包括N溝道差分晶體管對，其與各輸入端子連接；P溝道差分晶體管對，其與該各輸入端子連接；第一電流鏡電路，其設置在較高電源線和所述N溝道差分晶體管對之間，以具有與所述N溝道差分晶體管對的各差分輸出連接的各輸入和輸出端子；第二電流鏡電路，其設置在較低電源線和所述P溝道差分晶體管對之間，以具有與所述P溝道差分晶體管對的各差分輸出連接的各輸入和輸出端子；浮置恒流源，其具有與所述第一電流鏡電路的輸入端子連接的一個端子，和與所述第二電流鏡電路的輸入端子連接的另一個端子；P溝道MOS晶體管，其具有與所述第一電流鏡電路的輸出端子連接的源極、與第一恒壓源連接的柵極、和與所述第二電流鏡電路的輸出端子連接的漏極；N溝道MOS晶體管，其具有與所述第二電流鏡電路的輸出端子連接的源極、與第二恒壓源連接的柵極、和與所述第一電流鏡電路的輸出端子連接的漏極；輸出級P溝道MOS晶體管，其連接在外部輸出端子和該較高電源線之間，并且具有與所述第一電流鏡電路的輸出端子連接的柵極；以及輸出級N溝道MOS晶體管，其連接在該外部輸出端子和該較低電源線之間，并且具有與所述第二電流鏡電路的輸出端子連接的柵極。
9.根據(jù)權(quán)利要求8的運算放大器，其中所述的浮置恒流源包括第一恒壓源，其與該較高電源線連接；第二恒壓源，其與該較低電源線連接；P溝道MOS晶體管，其具有與所述第一電流鏡電路的輸入端子連接的源極、與所述第一恒壓源連接的柵極、和與所述第二電流鏡電路的輸入端子連接的漏極；以及N溝道MOS晶體管，其具有與所述第二恒壓源連接的柵極、與所述第二電流鏡電路的輸入端子連接的源極、和與所述第一電流鏡電路的輸入端子連接的漏極。
10.根據(jù)權(quán)利要求8的運算放大器，其中所述的浮置恒流源包括第一N溝道MOS晶體管，其具有共同連接的柵極和漏極；第一P溝道MOS晶體管，其具有與所述第一N溝道MOS晶體管的源極連接的源極、和共同連接的柵極和漏極；第二N溝道MOS晶體管，其具有與所述第一N溝道MOS晶體管的柵極連接的柵極、和與所述第一電流鏡電路的輸入端子連接的漏極；第二P溝道MOS晶體管，其具有與所述第一P溝道MOS晶體管的柵極連接的柵極、與所述第二電流鏡電路的輸入端子連接的漏極、和與所述第二N溝道MOS晶體管的源極連接的源極；恒流源，其連接在該較高電源線與所述第一N溝道MOS晶體管的柵極和漏極之間；以及恒壓源，其與所述第一P溝道MOS晶體管的柵極和漏極連接。
全文摘要
本發(fā)明涉及一種差分放大器，包括輸入級電路，其包括彼此互補的第一差分對和第二差分對；第一電流鏡電路，其與該第一差分對連接且配置成用作有源負載；第二電流鏡電路，其與該第二差分對連接且配置成用作有源負載；輸出級電路，其具有串聯(lián)地連接在較高電源和較低電源之間的一對輸出晶體管；運算點設定電路，其配置成設定該輸出晶體管的運算點；以及浮置恒流源，其連接在該第一電流鏡電路的輸入端子和該第二電流鏡電路的輸入端子之間，且配置成提供恒定電流。該第一電流鏡電路和該第二電流鏡電路將該輸入級電路的輸出疊加在相應于該浮置恒流源的電流上，以提供給該運算點設定電路。
文檔編號H03F3/45GK1845452SQ20061007417
公開日2006年10月11日 申請日期2006年4月7日 優(yōu)先權(quán)日2005年4月7日
發(fā)明者西村浩一, 嵨谷淳, 市村元靖 申請人:恩益禧電子股份有限公司