專利名稱：采樣率轉(zhuǎn)換方法及其電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及將輸入到各個傳輸用的時鐘信號(以下簡稱為“時鐘”)不同步的多個同步串行電路中的不同采樣率的數(shù)據(jù)轉(zhuǎn)換為相同采樣率的采樣率轉(zhuǎn)換方法及其電路。
背景技術(shù)：
例如，在將衛(wèi)星廣播(Broadcasting SatelliteBS)中的不同采樣率48KHz、32KHz的兩個輸入數(shù)字音頻信號轉(zhuǎn)換為一個采樣率44.1KHz的輸出數(shù)字音頻信號而記錄于光盤介質(zhì)(Compact DiscCD)中的情況下，需要用于將這兩個輸入數(shù)字音頻信號(采樣率48KHz、32KHz)轉(zhuǎn)換為一個輸出數(shù)字音頻信號(采樣率44.1KHz)的采樣率轉(zhuǎn)換電路。
以往，作為與這樣的采樣率轉(zhuǎn)換方法或其電路有關(guān)的技術(shù)，例如，有如下的文獻中所記載的技術(shù)。
日本特開平5-327409號公報[專利文獻2]日本特開平8-125493號公報一般，在數(shù)字音頻信號等的3線串行數(shù)據(jù)通信中，需要通過時鐘clk、信道信號ch、作為數(shù)字音頻信號的數(shù)據(jù)D(Fs)三個信號來進行發(fā)送，由發(fā)送側(cè)的主動作電路(主電路)輸出定時信號CK(時鐘clk以及信道信號ch)，接收側(cè)的從動作電路(從電路)與該時鐘clk同步地對數(shù)據(jù)D(Fs)進行輸入處理以及對數(shù)據(jù)D’(Fs’)進行輸出處理。因此，在從電路側(cè)設置的采樣率轉(zhuǎn)換電路中，形成了如下的電路結(jié)構(gòu)通過從主電路發(fā)送來的基準信號(時鐘clk或作為信道信號ch的輸入定時信號CK)進行同步，根據(jù)需要通過鎖相環(huán)(Phase-Locked LoopPLL)進行倍增，運算部分從屬于主電路的動作時鐘clk而進行動作。
圖10是示出現(xiàn)有的采樣率轉(zhuǎn)換電路的概略結(jié)構(gòu)圖。
該采樣率轉(zhuǎn)換電路由下述部分構(gòu)成將串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)的串/并轉(zhuǎn)換電路1、進行有限脈沖響應(Finite Impulse ResponseFIR)濾波處理的FIR運算電路10、以及重采樣電路19。
從主電路發(fā)送來的作為某一采樣頻率Fs1的數(shù)字音頻信號的輸入數(shù)據(jù)D1(Fs1)以及輸入定時信號CK1內(nèi)的輸入數(shù)據(jù)D1(Fs1)通過串/并轉(zhuǎn)換電路1轉(zhuǎn)換為并行數(shù)據(jù)之后，通過FIR運算電路10對該并行數(shù)據(jù)進行濾波處理(過采樣)。過采樣后的數(shù)據(jù)通過重采樣電路19基于輸出定時信號CK’進行重采樣，作為數(shù)字音頻信號的輸出數(shù)據(jù)D1’(Fs’)而輸出。
在專利文獻1的0014、0016～0018段以及圖1中記載了如下的技術(shù)在進行過采樣的FIR型數(shù)字濾波器中，在將與采樣率轉(zhuǎn)換前的作為數(shù)字音頻信號的輸入數(shù)據(jù)同步的第一時鐘P21的周期進行四等分的時刻t1～t4內(nèi)，基于與采樣率轉(zhuǎn)換后的作為數(shù)字音頻信號的輸出數(shù)據(jù)同步的第二時鐘P27，進行時刻t3以及t4的FIR運算，從而削減提供給該FIR型數(shù)字濾波器的乘法系數(shù)。
此外，在專利文獻2的權(quán)利要求1、0045、0046段中記載了如下的技術(shù)在以第二采樣頻率f2的采樣頻率輸出以第一采樣頻率f1采樣的輸入信號的采樣率轉(zhuǎn)換器中，設使得f1/k以及f2/k均為整數(shù)的預定的整數(shù)為k時，對第一采樣數(shù)據(jù)進行f2/k倍過采樣，從該過采樣的結(jié)果中每隔f1/k個取出數(shù)據(jù)，從而可以在信號電平的誤差不增大的情況下，高精度地得到輸出數(shù)據(jù)，而且可以簡化電路結(jié)構(gòu)。
但是，在現(xiàn)有的圖10這樣的采樣率轉(zhuǎn)換電路或其方法中，需要基于從發(fā)送側(cè)的主電路發(fā)送來的該主電路的工作時鐘clk進行輸入數(shù)據(jù)D1(Fs1)的輸入以及輸出數(shù)據(jù)D1’(Fs’)的輸出控制，因此FIR運算電路10必需以該時鐘clk為基準進行工作。因此，存在如下的(A)、(B)的課題。
(A)存在采樣頻率不同的多個輸入數(shù)據(jù)的情況圖11是使用圖10這樣的現(xiàn)有方法進行對于采樣頻率不同的多個輸入數(shù)據(jù)的混合的情況下的概略結(jié)構(gòu)圖。
在處理從從電路發(fā)送來的采樣頻率不同的多個(N個)輸入數(shù)據(jù)[采樣頻率Fs1(例如，48KHz)的輸入數(shù)據(jù)D1(Fs1)、采樣頻率Fs2(例如，32KHz)的輸入數(shù)據(jù)D2(Fs2)、…、采樣頻率FsN的輸入數(shù)據(jù)DN]的情況下，通?？紤]設置N個圖10這樣的采樣率轉(zhuǎn)換電路。N個采樣率轉(zhuǎn)換電路由下述部分構(gòu)成對輸入數(shù)據(jù)D1(Fs1)、D2(Fs2)、…、DN(FsN)以及輸入定時信號CK1、CK2、…、CKN進行輸入的串/并轉(zhuǎn)換電路1-1、1-2、…、1-N；FIR運算電路10-1～10-N；以及基于共同的輸出定時信號CK’，對輸出數(shù)據(jù)D1’(Fs’)、D2’(Fs’)、…、DN’(Fs’)進行輸出的重采樣電路19-1～19-N。
在各采樣率轉(zhuǎn)換電路內(nèi)所設置的各FIR運算電路10-1～10-N中，必須對不同步地輸入的多個輸入數(shù)據(jù)D1(Fs1)、D2(Fs2)、…、DN(FsN)進行運算[即，對于采樣頻率Fs1、Fs2、…、FsN互不相同的各輸入數(shù)據(jù)D1(Fs1)、D2(Fs2)、…、DN(FsN)進行過采樣的運算]，所以在各輸入數(shù)據(jù)D1(Fs1)、D2(Fs2)、…、DN(FsN)之間，與各自相關(guān)的FIR運算所需時間變得不同。因此，難以設置一個共用FIR運算電路10來取代多個FIR運算電路10-1～10-N、對各輸入數(shù)據(jù)D1(Fs1)、D2(Fs2)、…、DN(FsN)分時地進行運算處理，其結(jié)果是，難以將多個FIR運算電路10-1～10-N單一化(共用化)而削減電路面積。
(B)輸入頻率和輸出頻率之間的倍率不是整數(shù)比的情況圖12是表示圖10的采樣率轉(zhuǎn)換電路中的現(xiàn)有的過采樣方法的一例的圖。在該圖12中示出了例如使用圖10的FIR運算電路10，使采樣頻率Fs(轉(zhuǎn)換前)成為2(n+1)倍的結(jié)構(gòu)例。用于過采樣的FIR運算電路10由下述部分構(gòu)成高次FIR濾波器、以及由n級構(gòu)成的低次FIR濾波器[或無限脈沖響應(Infinite Impulse ResponseIIR)濾波器]組。在該FIR運算電路10中，對輸入數(shù)據(jù)X1、X2、X3、…的采樣頻率Fs進行過采樣，從而輸出采樣頻率(2(n+1))Fs的數(shù)據(jù)。通過重采樣電路19，根據(jù)輸出定時信號CK’(采樣頻率Fs’)對該數(shù)據(jù)進行重采樣，輸出輸出數(shù)據(jù)Y1、Y2、…。
圖13是示出基于圖12的現(xiàn)有方法的過采樣后的重采樣的一例的圖。在該圖13中，橫軸取時間，縱軸取振幅，示出了對于輸入數(shù)據(jù)X1、X2、X3的波形的×2、×4、×8的各過采樣的波形和輸出數(shù)據(jù)Y1、Y2的波形。
圖14(a)、(b)是示出輸入頻率和FIR位置(采樣位置)之間的關(guān)系的圖，圖14(a)是表示輸出頻率相對于輸入頻率高的情況的圖，圖14(b)是表示輸出頻率相對于輸入頻率低的情況的圖。
在輸入頻率和輸出頻率之間的倍率不是整數(shù)比的情況下，由于下述的原因，產(chǎn)生重采樣導致的信號劣化的問題。
如圖12所示，采樣率轉(zhuǎn)換是通過如下方式實現(xiàn)的，即通過過采樣將輸入數(shù)據(jù)X1、X2、X3、…的采樣頻率Fs提升到數(shù)倍(2(n+1))FS之后，以輸出采樣頻率Fs’進行重采樣。但是，根據(jù)該方法，雖然在整數(shù)比的采樣頻率轉(zhuǎn)換中沒有問題，但在不是整數(shù)比或時鐘源不同的采樣頻率轉(zhuǎn)換中產(chǎn)生頻率偏移、導致重疊噪聲。因此，需要進行高倍率的過采樣。
在現(xiàn)有的圖12的電路結(jié)構(gòu)中，進行了將過采樣的濾波器部分(10)設為多個濾波器的組合等的努力，但即使這樣，也因如圖13的×8過采樣波形所示，需要對所有的點進行運算，因此運算量增加，形成高倍率是有限的，所以無法解決重采樣所導致的信號劣化的問題。

發(fā)明內(nèi)容
在本發(fā)明的采樣率轉(zhuǎn)換方法(或電路)中，具有過采樣處理(或單元)、輸入/輸入時間計算處理(或單元)、乘法運算結(jié)果計算處理(或單元)、除法運算處理(或單元)、以及系數(shù)生成處理(或單元)。
所述過采樣處理(或單元)將輸入數(shù)據(jù)和與其同步的輸入定時信號內(nèi)的所述輸入數(shù)據(jù)存儲在存儲器中，將存儲在所述存儲器中的數(shù)據(jù)和濾波系數(shù)相乘來求出第一乘法運算結(jié)果，對所述第一乘法運算結(jié)果進行累加來求出累加結(jié)果，將所述累加結(jié)果再次存儲到所述存儲器中，同時將對所述輸入數(shù)據(jù)的頻率進行過采樣后的所述累加結(jié)果輸出到外部作為輸出數(shù)據(jù)。
所述輸入/輸入時間計算處理(或單元)基于所述輸入定時信號，計算作為所述輸入定時信號的間隔的輸入/輸入時間。所述乘法運算結(jié)果計算處理(或單元)基于對于所述輸出數(shù)據(jù)的輸出定時信號和所述輸入定時信號，計算從所述輸入定時信號的輸入到所述輸出定時信號的輸出為止的輸入/輸出時間，將所述輸入/輸出時間和過采樣倍數(shù)相乘來求出第二乘法運算結(jié)果。所述除法運算處理(或單元)將所述第二乘法運算結(jié)果除以所述輸入/輸入時間來求出采樣位置。進而，所述系數(shù)生成處理(或單元)基于所述采樣位置生成所述濾波系數(shù)，提供給所述過采樣處理(或單元)。
在本發(fā)明的另一種采樣率轉(zhuǎn)換方法(或電路)中，在輸入多個所述輸入數(shù)據(jù)和與其同步的多個所述輸入定時信號時，分時地進行采樣率轉(zhuǎn)換處理。
根據(jù)方案1(或6)的發(fā)明，通過增加內(nèi)部時鐘和系數(shù)生成處理(或單元)，可以容易地增加過采樣的倍率，例如，可以通過FIR的0插值在不增加運算處理的情況下，提高S/N比等的濾波性能。此外，對于濾波運算處理的運算精度，也可以通過將內(nèi)部時鐘高速化，例如容易地應用通過FIR的0插值實現(xiàn)的運算簡化方法，可以提高時間軸上的分辨率，還可以充分地確保濾波性能。伴隨內(nèi)部時鐘的高速化，濾波運算的過采樣的倍率提高，濾波系數(shù)增大，但由于可以通過例如ROM等的表來實現(xiàn)系數(shù)生成處理(或單元)，因此可以用一個電路來對于多個同步串行信號實現(xiàn)重采樣的效果從電路面積方面考慮也是有效的。
根據(jù)方案2(或7)的發(fā)明，對于輸入數(shù)據(jù)的輸入定時信號，通過輸入定時計時器以及輸出定時計時器測量時間，通過運算來計算出與輸出定時信號之間的比率，因此成為不依賴于輸入頻率(輸入定時信號的間隔)的濾波運算處理，所以可以容易地對于任意輸入頻率的數(shù)據(jù)信號、重采樣為特定輸出頻率的信號。
根據(jù)方案3(或8)的發(fā)明，通過累加器、加法器以及第一選擇器執(zhí)行乘法運算結(jié)果計算處理(或單元)，通過減法器和計數(shù)器執(zhí)行除法運算處理(或單元)，所以可以減小電路規(guī)模。
根據(jù)方案4(或9)的發(fā)明，由于追加了第二減法器的處理和第二選擇器的處理，所以也可以用于下采樣(down sampling)。
根據(jù)方案5(或10)的發(fā)明，由于依賴于輸出定時信號進行處理，因此可以使與各輸入數(shù)據(jù)相關(guān)的濾波運算變得固定(相同)，可以容易地進行分時處理。從而，可以由一個濾波運算電路構(gòu)成。


圖1是示出本發(fā)明的實施例1的采樣率轉(zhuǎn)換電路的結(jié)構(gòu)圖。
圖2是示出本發(fā)明的采樣率轉(zhuǎn)換電路的概要的基本結(jié)構(gòu)圖。
圖3是示出用于實現(xiàn)本發(fā)明的采樣率轉(zhuǎn)換電路的實施例1的參考例的采樣率轉(zhuǎn)換電路的結(jié)構(gòu)圖。
圖4是示出進行8倍過采樣的情況的例子的概要的示意圖。
圖5是示出對于過采樣倍數(shù)W的濾波系數(shù)的圖。
圖6是示出對于過采樣倍數(shù)W的濾波系數(shù)和運算點的圖。
圖7是示出使用了本實施例1的方法的多個輸入的混合的結(jié)構(gòu)圖。
圖8是示出本發(fā)明的實施例2的定時生成電路的結(jié)構(gòu)圖。
圖9是表示本發(fā)明的實施例3的定時生成電路的結(jié)構(gòu)圖。
圖10是示出現(xiàn)有的采樣率轉(zhuǎn)換電路的概略結(jié)構(gòu)圖。
圖11是使用圖10那樣的現(xiàn)有方法進行對于采樣頻率不同的多個輸入數(shù)據(jù)的混合的情況下的概略結(jié)構(gòu)圖。
圖12是示出圖10的采樣率轉(zhuǎn)換電路中的現(xiàn)有的過采樣方法的一例的圖。
圖13是示出通過圖12的現(xiàn)有方法進行的過采樣后的重采樣的一例的圖。
圖14是示出輸入頻率和FIR位置(采樣位置)之間的關(guān)系的圖。
具體實施例方式
在本發(fā)明的優(yōu)選實施方式的采樣率轉(zhuǎn)換電路中，具有過采樣單元、輸入/輸入時間計算單元、乘法運算結(jié)果計算單元、除法運算單元、以及系數(shù)生成單元。所述過采樣單元將輸入數(shù)據(jù)和與其同步的輸入定時信號內(nèi)的所述輸入數(shù)據(jù)存儲到存儲器中，將存儲在所述存儲器中的數(shù)據(jù)和濾波系數(shù)相乘來求出第一乘法運算結(jié)果，對所述第一乘法運算結(jié)果進行累加而求出累加結(jié)果，將所述累加結(jié)果再次存儲到所述存儲器中，同時將對所述輸入數(shù)據(jù)的頻率進行過采樣后的所述累加結(jié)果輸出到外部作為輸出數(shù)據(jù)。
所述輸入/輸入時間計算單元基于所述輸入定時信號，計算作為所述輸入定時信號的間隔的輸入/輸入時間。所述乘法運算結(jié)果計算單元基于對于所述輸出數(shù)據(jù)的輸出定時信號和所述輸入定時信號，計算從所述輸入定時信號的輸入到所述輸出定時信號的輸出為止的輸入/輸出時間，將所述輸入/輸出時間和過采樣倍數(shù)相乘來求出第二乘法運算結(jié)果。所述除法運算單元將所述第二乘法運算結(jié)果除以所述輸入/輸入時間來求出采樣位置。進而，所述系數(shù)生成單元基于所述采樣位置生成所述濾波系數(shù)，提供給所述過采樣單元。
例如，所述輸入/輸入時間計算單元由輸入定時計時器構(gòu)成，該輸入定時計時器對所述輸入定時信號進行計時，求出作為所述輸入定時信號的間隔的所述輸入/輸入時間。所述乘法運算結(jié)果計算單元由對所述輸入/輸出時間進行計時的輸出定時計時器和求出所述第二乘法運算結(jié)果的乘法器構(gòu)成。
(基本結(jié)構(gòu))圖2是示出本發(fā)明的采樣率轉(zhuǎn)換電路的概要的基本結(jié)構(gòu)圖。
該采樣率轉(zhuǎn)換電路是設在接收側(cè)的從電路中的電路，由下述部分構(gòu)成將從發(fā)送側(cè)的主電路發(fā)送來的串行輸入數(shù)據(jù)D1(Fs1)以及輸入定時信號CK1內(nèi)的串行輸入數(shù)據(jù)D1(Fs1)轉(zhuǎn)換為并行數(shù)據(jù)的串/并轉(zhuǎn)換電路20；以及基于該并行數(shù)據(jù)進行濾波運算處理而輸出輸出數(shù)據(jù)D1’(Fs’)的FIR運算電路30。在FIR運算電路30中設有基于輸出定時信號CK’進行采樣工作的重采樣單元30a。
例如，圖2的輸入數(shù)據(jù)D1(Fs1)是從主電路發(fā)送來的某一采樣頻率Fs1的數(shù)字音頻信號(頻率轉(zhuǎn)換前)。輸入定時信號CK1是與輸入數(shù)據(jù)D1(Fs1)同步地從主電路發(fā)送來的時鐘clk或信道信號ch。輸出數(shù)據(jù)D1’(Fs’)是轉(zhuǎn)換后的重采樣頻率Fs’的數(shù)字音頻信號。輸出定時信號CK’是與輸出數(shù)據(jù)D1’(Fs’)同步的時鐘(即，從電路中的工作時鐘)。
在圖10所示的現(xiàn)有的采樣率轉(zhuǎn)換電路中，以同步串行傳輸所使用的輸入定時信號CK1為基準，由FIR運算電路10進行濾波運算。相對于此，在本發(fā)明的采樣率轉(zhuǎn)換電路中，由串/并轉(zhuǎn)換電路20將從主電路發(fā)送來的串行輸入數(shù)據(jù)D1(Fs1)以及輸入定時信號CK1內(nèi)的串行輸入數(shù)據(jù)D1(Fs1)轉(zhuǎn)換為并行數(shù)據(jù)，將從該串/并轉(zhuǎn)換后的過采樣到重采樣的部分構(gòu)成為一個FIR運算電路30，以通過重采樣單元30a進行重采樣后的輸出頻率作為內(nèi)部時鐘CK1’基準(內(nèi)部頻率基準)，由FIR運算電路30進行濾波運算處理。
這樣，對于濾波運算處理，以重采樣后的輸出頻率作為基準進行運算，從而例如具有可以由一個濾波電路來實現(xiàn)多個數(shù)據(jù)輸入，還可以容易地由同一電路構(gòu)成混合或數(shù)字放大等處理等的效果。
(實施例1的參考例)圖3是示出用于實現(xiàn)本發(fā)明的采樣率轉(zhuǎn)換電路的實施例1的參考例的采樣率轉(zhuǎn)換電路的結(jié)構(gòu)圖。
該圖3的采樣率轉(zhuǎn)換電路是例如示出現(xiàn)有的圖10的結(jié)構(gòu)例、以明確實施例1的特征的參考例。
在該參考例中，以如下方式構(gòu)成圖10的FIR運算電路10。即，F(xiàn)IR運算電路10由以下部分構(gòu)成外部輸入電路11，其輸入串/并轉(zhuǎn)換電路1的輸出信號；定時生成電路12，其根據(jù)該外部輸入電路11的輸出信號，生成控制用的各種內(nèi)部定時信號；存儲器控制電路13，其基于內(nèi)部定時信號以及外部輸入電路11的輸出等，控制存儲器14；數(shù)據(jù)存儲用的所述存儲器14；系數(shù)生成器15，其基于從定時生成電路12輸出的一定的等差數(shù)列的信號，生成作為乘法系數(shù)的濾波系數(shù)；乘法器16，其將該濾波系數(shù)與存儲器14的輸出數(shù)據(jù)相乘；累加器17，其基于內(nèi)部定時信號，對乘法器16的乘法運算結(jié)果進行累加；以及外部輸出電路18，其將該累加器17的累加結(jié)果輸出給重采樣電路19。
在這樣的結(jié)構(gòu)中，從發(fā)送側(cè)的主電路向接收側(cè)的從電路發(fā)送的串行輸入數(shù)據(jù)D1(Fs1)被串/并轉(zhuǎn)換電路1轉(zhuǎn)換為并行數(shù)據(jù)而成為數(shù)據(jù)和輸入定時信號CK1，通過外部輸入電路11輸入到FIR運算電路10中。輸入定時信號CK1被輸入到定時生成電路12中，通過該定時生成電路12生成用于進行運算的定時控制的各種內(nèi)部定時信號。從外部輸入電路11輸入的數(shù)據(jù)經(jīng)由存儲器控制電路13，通過作為濾波運算用的電路結(jié)構(gòu)的存儲器14、乘法器16、以及累加器17進行累加運算，從而進行過采樣等的濾波處理。
在對濾波處理后的數(shù)據(jù)進行混合或多級濾波處理等的情況下，再次返回存儲器控制電路13，而要輸出到外部的情況下，通過外部輸出電路18進行運算位數(shù)的整形等，向重采樣電路19輸出。在重采樣電路19中，基于外部定時信號CK’，對外部輸出電路18的輸出數(shù)據(jù)進行重采樣，輸出輸出數(shù)據(jù)D1’(Fs’)。
(實施例1的結(jié)構(gòu))圖1是示出對圖2的基本結(jié)構(gòu)進行了具體化的本發(fā)明的實施例1的采樣率轉(zhuǎn)換電路的結(jié)構(gòu)圖。
本實施例1的采樣率轉(zhuǎn)換電路由下述部分構(gòu)成設在接收側(cè)的從電路中、將從發(fā)送側(cè)的主電路發(fā)送來的串行輸入數(shù)據(jù)D1(Fs1)以及輸入定時信號CK1內(nèi)的串行輸入數(shù)據(jù)D1(Fs1)轉(zhuǎn)換為并行數(shù)據(jù)的串/并轉(zhuǎn)換電路20、以及連接在其輸出側(cè)的FIR運算電路30。本實施例1與圖3的參考例的不同點在于，設置了FIR運算電路30來代替參考例的FIR運算電路10以及重采樣電路19，特別是在該FIR運算電路30內(nèi)設有與參考例的重采樣電路19以及定時生成電路12對應的定時生成電路40。定時生成電路40是相當于圖2的重采樣單元30a、用于生成乘法運算用的濾波系數(shù)的計算部分。
即，本實施例1的FIR運算電路30由下述部分構(gòu)成一般的濾波運算所使用的外部輸入電路31、存儲器控制電路32、存儲器33、只讀存儲器(以下稱為“ROM”)等的由表構(gòu)成的系數(shù)生成單元(例如，系數(shù)生成器)34、乘法器35、累加器36、以及由外部輸出電路37構(gòu)成的作為過采樣單元的濾波器主體、以及作為本實施例1的特征的定時生成電路40。
在濾波器主體中，構(gòu)成為由外部輸入電路31接收從串/并轉(zhuǎn)換電路20輸出的并行數(shù)據(jù)和輸入定時信號CK1，經(jīng)由存儲器控制電路32將該并行數(shù)據(jù)寫入到存儲器33中。把從存儲器33輸出的乘數(shù)和從系數(shù)生成器34輸出的濾波系數(shù)的被乘數(shù)輸入到乘法器35中進行乘法運算，把其乘法運算結(jié)果輸入到累加器36中進行累加。累加結(jié)果被反饋給存儲器控制電路32，以再次在運算中使用，同時輸入到外部輸出電路37中，以進行位寬等的輸出整形。外部輸出電路37構(gòu)成為對累加結(jié)果進行整形后，向外部模塊輸出輸出數(shù)據(jù)D1’(Fs’)。
定時生成電路40由下述部分構(gòu)成輸入/輸入時間計算單元(例如，輸入定時計時器)41、乘法運算結(jié)果計算單元(例如，輸出定時計時器42和乘法器43)以及除法運算單元(例如除法器)44。來自外部輸入電路31的輸入定時信號CK1被輸入到輸入定時計時器41以及輸出定時計時器42中，同時來自外部的輸出定時信號CK’被輸入給輸出定時計時器42。輸入定時計時器41是對來自外部輸入電路31的輸入定時信號進行計數(shù)而輸出輸入/輸入時間的電路，在其輸出側(cè)連接有除法器44。輸出定時計時器42是基于來自外部輸入電路31的輸入定時信號CK1和輸出定時信號CK’，進行計數(shù)動作而輸出輸入/輸出時間的電路，在其輸出側(cè)連接有乘法器43。
乘法器43是以來自輸出定時計時器42的輸入/輸出時間作為被乘數(shù)、以過采樣倍數(shù)W作為乘數(shù)而進行乘法運算，將其乘法運算結(jié)果提供給除法器44的電路。除法器44是以乘法運算結(jié)果作為被除數(shù)、以來自輸入定時計時器41的輸入/輸入時間作為除數(shù)而進行除法運算，將其除法運算結(jié)果提供給系數(shù)生成器34作為FIR位置的電路。系數(shù)生成器34是基于所輸入的FIR位置生成作為乘法系數(shù)的濾波系數(shù)，將其提供給乘法器35的電路。
(實施例1的采樣率轉(zhuǎn)換方法)對圖1的采樣率轉(zhuǎn)換方法進行說明，從發(fā)送側(cè)的主電路輸入到接收側(cè)的從電路中的串行輸入數(shù)據(jù)D1(Fs1)以及輸入定時信號CK1內(nèi)的串行輸入數(shù)據(jù)D1(Fs1)通過串/并轉(zhuǎn)換電路20轉(zhuǎn)換為并行數(shù)據(jù)，成為數(shù)據(jù)和輸入定時信號CK1，通過外部輸入電路31輸入到FIR運算電路30內(nèi)。所輸入的數(shù)據(jù)經(jīng)由構(gòu)成濾波器主體的存儲器控制電路32，通過存儲器33、乘法器35、以及累加器36進行積和運算，進行濾波處理。濾波處理后的數(shù)據(jù)在對其進行混合或多級濾波處理等的情況下，再次返回存儲器控制電路32，而要輸出到外部的情況下，通過外部輸出電路37進行運算位數(shù)的整形等，向后級的電路輸出該輸出數(shù)據(jù)D1’(Fs’)。這樣的運算的定時控制也由定時生成電路40來進行，與圖3的參考例的方法相同。
本實施例1的特征在于，將來自與外部連接的電路的輸出請求所需的輸出定時信號CK’輸入到定時生成電路40中，使用來自外部輸入電路31的輸入定時信號CK1，由此通過輸出定時計時器42計算從輸入到輸出為止的輸入/輸出時間。通過輸入定時計時器41計算作為輸入定時信號CK1的間隔的輸入/輸入時間，通過乘法器43以及除法器44對該輸入/輸出時間以及輸入/輸入時間的值進行乘法/除法計算，通過現(xiàn)有方法僅對重采樣所需的值計算FIR的位置，以進行FIR運算。圖4示出了其概要的示意圖。
圖4是示出進行8倍過采樣的情況下的例子的概要的示意圖。圖4中的輸入定時信號CK1的間隔是輸入/輸入時間，例如，相當于輸入定時信號CK1的周期。Y1、Y2示出了依據(jù)轉(zhuǎn)換后的采樣率的采樣(位置)的輸出數(shù)據(jù)。另外，在實際進行過采樣的情況下，為了得到信噪比(S/N比)等的性能，需要以高倍率進行。
在輸入數(shù)據(jù)D1(Fs1)通過串/并轉(zhuǎn)換電路20轉(zhuǎn)換為并行數(shù)據(jù)X1、X2、…、從外部輸入電路31輸入到FIR運算電路30內(nèi)的情況下，需要通過過采樣對于一個數(shù)據(jù)X1、…求出8倍的數(shù)據(jù)(白圈)。但是，如果在后級不需要使用所有的運算結(jié)果(在本例中，如輸出數(shù)據(jù)Y1、Y2這樣，輸出頻率小于8倍的情況)，則可以通過僅進行必要的定時(僅為輸出數(shù)據(jù)Y1、Y2的點)的計算來簡化運算。另外，在現(xiàn)有方法中的運算中，如圖13所示，通常使用將輸入波形成倍地依次提高的方法。
在本實施例1中，為了求出FIR運算所需的位置，需要下述的計算。
(FIR位置)＝(輸入/輸入時間)÷[(輸入/輸出時間)×(過采樣倍數(shù)W)]在圖4中，針對第一個輸入/輸出時間、第二個輸入/輸出時間、…，分別計算多個FIR位置，并基于此，通過系數(shù)生成器34來計算作為濾波系數(shù)的過采樣系數(shù)。
在圖5(a)～(c)以及圖6(a)～(c)中示出了下述例子在作為濾波系數(shù)計算部分的定時生成電路40中，由FIR濾波器進行過采樣時，使輸入信號的采樣頻率和濾波器的截止頻率僅改變一定條件下的過采樣的倍率。
圖5(a)～(c)是示出相對于過采樣倍數(shù)W的濾波系數(shù)的圖，該圖5(a)示出了倍率為1倍的例子，該圖5(b)示出了倍率為2倍的例子，該圖5(c)示出了倍率為4倍的例子。圖6(a)～(c)是與圖5(a)～(c)對應地示出相對于過采樣倍數(shù)W的濾波系數(shù)和運算點的圖，圖6(a)示出了倍率為1倍的例子，圖6(b)示出了倍率為2倍的例子，圖6(c)示出了倍率為4倍的例子。
如圖5(a)～(c)這樣，在相同條件的情況下，濾波系數(shù)的軌跡是相同的，運算量(相關(guān)部分的次數(shù))根據(jù)倍率而增減。但是，在輸入數(shù)據(jù)的采樣頻率一定的情況下，根據(jù)過采樣倍數(shù)W，對輸入數(shù)據(jù)插入0的值，與濾波系數(shù)相乘，相乘結(jié)果為0，因此不需要進行運算。
因此，實際的運算在圖6(a)～(c)中，在圖6(a)的1倍的情況下，僅進行‘A’處的乘法運算后的總和運算，在圖6(b)的2倍的情況下，僅進行‘A’或‘C’中的某一處的乘法運算后的總和運算，在圖6(c)的4倍的情況下，僅進行‘A’‘B’‘C’‘D’中的一種的乘法運算后的總和運算，從而可以進行一次采樣的FIR運算。由此，運算量不取決于過采樣的倍率而固定。因此，通過提高作為定時生成電路40中的分辨率的時鐘頻率，可以通過構(gòu)成系數(shù)生成器34的濾波系數(shù)表的增加，來提高過采樣的倍率，可以在運算量固定的狀態(tài)下提高濾波性能。
(實施例1的效果)在本實施例1中，有如下的(1)～(3)的效果。
(1)在圖1、圖2中，以一個系統(tǒng)的串行同步通信為例進行了說明，但圖7示出了從多個串行同步通信方面考慮的實現(xiàn)方法。
圖7是示出使用了本實施例1的方法的多個輸入的混合的結(jié)構(gòu)圖。
在該結(jié)構(gòu)中，由以下部分構(gòu)成分別輸入多個輸入數(shù)據(jù)D1(Fs1)、D2(Fs2)、…、DN(FsN)以及輸入定時信號CK1、CK2、…、CKN的多個串/并轉(zhuǎn)換電路20-1～20-N、分別與它們的輸出側(cè)連接并分別輸出輸出數(shù)據(jù)D1’(Fs’)、D2’(Fs’)、…、DN’(Fs’)的多個FIR運算電路30-1～30-N、分別與它們的輸出側(cè)連接并分別以數(shù)字方式放大輸出數(shù)據(jù)D1’(Fs’)、D2’(Fs’)、…、DN’(Fs’)的多個數(shù)字放大器50-1～50-N、以及將這些數(shù)字放大器50-1～50-N的輸出數(shù)據(jù)相加而輸出混合后的輸出數(shù)據(jù)的加法器51。在圖4所示的過采樣中，輸入定時信號的間隔(即，輸入/輸入時間)相當于輸入到FIR運算電路30-1中的輸入定時信號CK1的周期，向其它的FIR運算電路30-2、…、30-N也輸入圖7那樣的輸入定時信號CK2、…、CKN。
圖7的多個FIR運算電路30-1～30-N由一個單一的FIR運算電路構(gòu)成，從由一個單一的FIR運算電路分時進行輸入數(shù)據(jù)D1、D2、…、DN的FIR運算的意義出發(fā)，示出了多個FIR運算電路30-1～30-N。由于僅計算依據(jù)轉(zhuǎn)換后的采樣率的采樣所需的FIR位置，所以分別與輸入數(shù)據(jù)D1、D2、…、DN有關(guān)的FIR運算所花費的時間一定(相同)。從而，可以利用同一輸出定時信號CK’，通過時間分割來使FIR運算電路30-1～30-N成為單個電路，換言之，可以通過一個單一的FIR運算電路分時地進行FIR運算。此外，可以通過單一的FIR運算電路(各FIR運算電路30-1～30-N)的乘法器43以及除法器44，實現(xiàn)與多個數(shù)字放大器50-1～50-N的混合，此時，不需要加法器51。
這樣，對于各輸入數(shù)據(jù)D1、D2、…、DN需要串/并轉(zhuǎn)換電路20-1～20-N，但由于通過后級的FIR運算電路30-1～30-N運算的部分取決于來自外部的輸出定時信號CK’而進行處理，因此可以使與各輸入數(shù)據(jù)D1、D2、…、DN有關(guān)的FIR運算一定(相同)。從而，可以容易地進行分時處理，可以由單一的FIR運算電路來構(gòu)成。這樣的單一電路化在現(xiàn)有的圖11的電路中是不可能的。而且，由于輸出數(shù)據(jù)D1’(Fs’)、D2’(Fs’)、…、DN’(Fs’)為同一采樣頻率Fs’，因此用于數(shù)字放大器50-1～50-N或混合器的乘法器或加法器也可以通過單一的FIR運算電路進行分時處理。
(2)可以通過增加內(nèi)部時鐘CK1’和系數(shù)生成器34，容易地增加過采樣的倍率，可以通過FIR的0插值來在不增加運算處理的情況下提高S/N比等的濾波性能。
此外，對于濾波處理的運算精度，通過使內(nèi)部時鐘CK1’、…高速化，可以容易地應用通過FIR的0插值實現(xiàn)的運算簡化方法，可以提高時間軸上的分辨率，也可以充分地確保濾波性能。伴隨內(nèi)部時鐘CK1’、…的高速化，F(xiàn)IR運算的過采樣的倍率提高，濾波系數(shù)增大，但由于可以通過ROM等的表來實現(xiàn)，因此通過一個電路對多個同步串行信號實現(xiàn)重采樣的效果從電路面積方面考慮也是有效的。
(3)由按照內(nèi)部時鐘CK1’、…工作的計時器41、42對來自外部的輸入數(shù)據(jù)D1、D2、…、DN的輸入定時信號CK1、CK2、…、CKN測量時間，并通過運算來計算出與輸出定時信號CK’之間的比率，因此成為不取決于輸入周期(輸入定時信號CK1、CK2、…的間隔)的濾波運算處理，所以可以容易地將任意輸入頻率的數(shù)據(jù)信號重采樣為特定輸出頻率的信號。
(實施例2的結(jié)構(gòu))圖8是示出本發(fā)明的實施例2的定時生成電路的結(jié)構(gòu)圖。在該圖8中，示出了圖1的定時生成電路40的另一結(jié)構(gòu)例(基于加減運算的方法)。
該定時生成電路40A由下述部分構(gòu)成對輸入定時信號CK1進行計數(shù)的圖1的輸入定時計時器41、相當于圖1的乘法器43的電路(作為累加器的累加器43a、加法器43b以及第一選擇器43c)、相當于圖1的除法器44的電路(第一減法器44a以及計數(shù)器44b)、第一寄存器45、以及第二寄存器46。
累加器43a通過輸入定時信號CK1復位(RESET)、對選擇器43c的輸出值進行累加，在其輸出側(cè)連接有加法器43b。加法器43b用于將累加器43a的輸出值和過采樣倍數(shù)W相加，在其輸出側(cè)連接有選擇器43c以及減法器44a。在輸入定時計時器41的輸出側(cè)連接有通過輸出定時信號CK’置位(SET)的寄存器45，該寄存器45的輸出側(cè)與減法器44a連接。
減法器44a用于從加法器43b的輸出值中減去寄存器45的輸出值，在其輸出側(cè)連接有選擇器43c以及計數(shù)器44b。選擇器43c是根據(jù)減法器44a的輸出值的符號位(最高位MSB)選擇加法器43b的輸出值或減法器44a的輸出值中的任意一方而提供給累加器43a的電路。計數(shù)器44b根據(jù)輸出定時信號CK’復位、對減法器44a的輸出值的符號位(MSB)進行計數(shù)，在其輸出側(cè)連接有寄存器46。寄存器46根據(jù)輸出定時信號CK’置位、保持計數(shù)器44b的輸出值并輸出所計算的FIR位置。
該定時生成電路40A基于計時器41所產(chǎn)生的值進行運算，因此不使用乘法器和除法器也可以通過加法器43b和減法器44a構(gòu)成。根據(jù)是否能夠進行減法器44a的減法運算的符號位(MSB)使選擇器43c和計數(shù)器44b動作，得到商，按照輸出定時信號CK’使用寄存器46來保持，從而得到要計算的FIR位置(定時)。
(實施例2的采樣率轉(zhuǎn)換方法)根據(jù)以輸入定時信號CK1的間隔為基準的時鐘、通過輸入定時計時器41進行計數(shù)，并由寄存器45來保持，從而得到相當于圖1的輸入定時計時器41的輸出值的輸入/輸入時間。通過累加器43a以及加法器43b、針對輸入/輸出時間的每個時鐘、對過采樣倍數(shù)W進行累加，從而得到對輸入/輸出時間(相當于圖1的輸出定時計時器42的輸出值)乘以過采樣倍數(shù)W后的值(相當于圖1的乘法器43的乘法運算結(jié)果的值)。即，從輸入定時信號CK1輸入到累加器43a中之后到輸出定時信號CK’輸入到寄存器46中為止的期間內(nèi)，通過加法器43b對選擇器43c的輸出加上過采樣倍數(shù)W，從而生成相當于圖1的乘法器43的輸出值的值。
相當于圖1的除法器44的除法運算是以如下方式來實現(xiàn)的由減法器44a在每個時鐘中從累加結(jié)果中減去輸入/輸入時間，在可以進行減法運算的情況下(結(jié)果為正，MSB＝0)，將該減法運算結(jié)果返回累加器43a，使計算商的計數(shù)器44b加1。在不能進行減法運算的情況下(結(jié)果為負，MSB＝1)，將該減法運算前的累加的結(jié)果直接返回累加器43a。通過將該動作進行到輸出定時為止，可以求出進行了乘除運算的FIR位置。
(實施例2的效果)根據(jù)本實施例2的定時生成電路40A，通過組合加法器43b、減法器44a、選擇器43c以及計數(shù)器44b來代替圖1的乘法器43和除法器44，可以減小電路規(guī)模。
(實施例3的結(jié)構(gòu))圖9是示出本發(fā)明的實施例3的定時生成電路的結(jié)構(gòu)圖。在該圖9中，示出了圖1的定時生成電路40的另一結(jié)構(gòu)例(基于與下采樣對應的加減運算的方法)。
該定時生成電路40B中，對圖8的定時生成電路40A追加了電路47。電路47由下述部分構(gòu)成從第一減法器44a的輸出值中減去第一寄存器45的輸出值的第二減法器47a、以及基于該減法器47a的輸出值選擇第一選擇器43c的輸出值或減法器47a的輸出值中的任意一方而提供給累加器43a的第二選擇器47b。
(實施例3的采樣率轉(zhuǎn)換方法/效果)在圖8的定時生成電路40A中，在過采樣倍數(shù)W(加上的數(shù))超過輸入/輸入時間(減去的數(shù))的情況下(下采樣時)不能進行正確的運算。為了解決該情況，在本實施例3的定時生成電路40B中，通過追加電路47，可以對應到1/2倍。通過增加同樣的結(jié)構(gòu)，可以進行到幾分之一倍，因此也可以用于下采樣。
在本發(fā)明中，不限于上述實施例1～3，可以為各種變形或利用形式。作為示出這樣的變形或利用形式的實施例4，例如，由如下的(a)～(c)的結(jié)構(gòu)。
(a)在實施例1～3中，舉出了多個同步串行傳輸作為例子，在同步或不同步的并行傳輸中也可以通過圖7的方法進行FIR運算電路部分的共用，在串行傳輸和并行傳輸混合存在的環(huán)境下也可以使用同樣的方法。
(b)不僅在從某個一定采樣頻率(例如，44.1KHz)轉(zhuǎn)換為某一另外的采樣頻率(例如，48.0KHz)的情況，而且在輸入數(shù)據(jù)的采樣頻率伴有抖動(jitter)這樣的波動(例如，44.1KHz±1％這樣，輸入數(shù)據(jù)的采樣頻率發(fā)生變化)的情況下，也可通過依次更新輸入/輸入時間的值，將任意的輸入頻率重采樣為一定的輸出頻率。這是由于通過乘除運算計算出用于過采樣后的重采樣的FIR位置，因此不成為取決于輸入頻率的處理。
(c)在圖1、圖8、圖9中示出了通過乘除法器43、44或計時器41和加減法電路43b、44a對FIR運算的位置進行運算的例子，但由于濾波器主體中具有乘法器35和累加器36，因此也可通過分時地使用該部分來實現(xiàn)。
權(quán)利要求
1.一種采樣率轉(zhuǎn)換方法，其特征在于，進行如下處理過采樣處理，將輸入數(shù)據(jù)和與其同步的輸入定時信號內(nèi)的所述輸入數(shù)據(jù)存儲在存儲器中，將存儲在所述存儲器中的數(shù)據(jù)和濾波系數(shù)相乘來求出第一乘法運算結(jié)果，對所述第一乘法運算結(jié)果進行累加來求出累加結(jié)果，將所述累加結(jié)果再次存儲在所述存儲器中，同時將對所述輸入數(shù)據(jù)的頻率進行過采樣后的所述累加結(jié)果輸出到外部作為輸出數(shù)據(jù)；輸入/輸入時間計算處理，基于所述輸入定時信號，計算作為所述輸入定時信號的間隔的輸入/輸入時間；乘法運算結(jié)果計算處理，基于對所述輸出數(shù)據(jù)的輸出定時信號和所述輸入定時信號，計算從所述輸入定時信號的輸入開始到所述輸出定時信號的輸出為止的輸入/輸出時間，將所述輸入/輸出時間和過采樣倍數(shù)相乘來求出第二乘法運算結(jié)果；除法運算處理，將所述第二乘法運算結(jié)果除以所述輸入/輸入時間來求出采樣位置；以及系數(shù)生成處理，基于所述采樣位置生成所述濾波系數(shù)，提供給所述過采樣處理。
2.如權(quán)利要求1所述的采樣率轉(zhuǎn)換方法，其特征在于，在所述輸入/輸入時間計算處理中，通過輸入定時計時器對所述輸入定時信號進行計時，求出作為所述輸入定時信號的間隔的所述輸入/輸入時間，在所述乘法運算結(jié)果計算處理中，通過輸出定時計時器對所述輸入/輸出時間進行計時，通過乘法器求出所述第二乘法運算結(jié)果。
3.如權(quán)利要求1所述的采樣率轉(zhuǎn)換方法，其特征在于，在所述輸入/輸入時間計算處理中，通過輸入定時計時器對所述輸入定時信號進行計時，求出作為所述輸入定時信號的間隔的所述輸入/輸入時間，在所述乘法運算結(jié)果計算處理中，使用根據(jù)所述輸入定時信號復位的累加器、將所述累加器的累加結(jié)果與所述過采樣倍數(shù)相加來求出所述第二乘法運算結(jié)果的加法器、以及第一選擇器，在所述第二乘法運算結(jié)果大于所述輸入/輸入時間時，由所述第一選擇器選擇第一減法運算結(jié)果而使所述累加器進行累加，在所述第二乘法運算結(jié)果小于所述輸入/輸入時間時，由所述第一選擇器選擇所述第二乘法運算結(jié)果而使所述累加器進行累加，在所述除法運算處理中，通過第一減法器從所述第二乘法運算結(jié)果中減去所述輸入/輸入時間來求出所述第一減法運算結(jié)果，在所述第二乘法運算結(jié)果大于所述輸入/輸入時間時，通過根據(jù)所述輸出定時信號復位的計數(shù)器來對所述第一減法器的減法運算次數(shù)進行計數(shù)，求出計數(shù)值，基于所述輸出定時信號保持所述計數(shù)值而輸出所述采樣位置。
4.如權(quán)利要求3所述的采樣率轉(zhuǎn)換方法，其特征在于，追加了以下處理通過第二減法器從所述第一減法運算結(jié)果中減去所述輸入/輸入時間來求出第二減法運算結(jié)果，同時使所述計數(shù)器對其減法運算次數(shù)進行計數(shù)的處理；以及在所述第一減法運算結(jié)果大于所述輸入/輸入時間時，通過第二選擇器選擇所述第二減法運算結(jié)果而使所述累加器進行累加，在所述第一減法運算結(jié)果小于所述輸入/輸入時間時，通過所述第二選擇器選擇所述第一選擇器的輸出數(shù)據(jù)而使所述累加器進行累加的處理。
5.如權(quán)利要求1～4中的任意一項所述的采樣率轉(zhuǎn)換方法，其特征在于，在輸入了多個所述輸入數(shù)據(jù)和與其同步的多個所述輸入定時信號時，分時地進行采樣率轉(zhuǎn)換處理。
6.一種采樣率轉(zhuǎn)換電路，其特征在于，具有過采樣單元，其將輸入數(shù)據(jù)和與其同步的輸入定時信號內(nèi)的所述輸入數(shù)據(jù)存儲在存儲器中，將存儲在所述存儲器中的數(shù)據(jù)與濾波系數(shù)相乘來求出第一乘法運算結(jié)果，對所述第一乘法運算結(jié)果進行累加來求出累加結(jié)果，將所述累加結(jié)果再次存儲在所述存儲器中，同時將對所述輸入數(shù)據(jù)的頻率進行過采樣后的所述累加結(jié)果輸出到外部作為輸出數(shù)據(jù)；輸入/輸入時間計算單元，其基于所述輸入定時信號，計算作為所述輸入定時信號的間隔的輸入/輸入時間；乘法運算結(jié)果計算單元，其基于對所述輸出數(shù)據(jù)的輸出定時信號和所述輸入定時信號，計算從所述輸入定時信號的輸入開始到所述輸出定時信號的輸出為止的輸入/輸出時間，將所述輸入/輸出時間與過采樣倍數(shù)相乘來求出第二乘法運算結(jié)果；除法運算單元，其將所述第二乘法運算結(jié)果除以所述輸入/輸入時間來求出采樣位置；以及系數(shù)生成單元，其基于所述采樣位置生成所述濾波系數(shù)，提供給所述過采樣單元。
7.如權(quán)利要求6所述的采樣率轉(zhuǎn)換電路，其特征在于，所述輸入/輸入時間計算單元由輸入定時計時器構(gòu)成，該輸入定時計時器對所述輸入定時信號進行計時，求出作為所述輸入定時信號的間隔的所述輸入/輸入時間，所述乘法運算結(jié)果計算單元由對所述輸入/輸出時間進行計時的輸出定時計時器和求出所述第二乘法運算結(jié)果的乘法器構(gòu)成。
8.如權(quán)利要求6所述的采樣率轉(zhuǎn)換電路，其特征在于，所述輸入/輸入時間計算單元由下述部分構(gòu)成輸入定時計時器，其對所述輸入定時信號進行計時，求出作為所述輸入定時信號的間隔的所述輸入/輸入時間；以及第一寄存器，其基于所述輸入定時信號保持所述輸入/輸入時間，所述乘法運算結(jié)果計算單元由下述部分構(gòu)成累加器，其根據(jù)所述輸入定時信號復位；加法器，其將所述累加器的累加結(jié)果與所述過采樣倍數(shù)相加來求出所述第二乘法運算結(jié)果；以及第一選擇器，其在所述第二乘法運算結(jié)果大于所述輸入/輸入時間時，選擇第一減法運算結(jié)果而使所述累加器進行累加，在所述第二累加結(jié)果小于所述輸入/輸入時間時，選擇所述第二乘法運算結(jié)果而使所述累加器進行累加，所述除法運算單元由下述部分構(gòu)成第一減法器，其從所述第二乘法運算結(jié)果中減去所述輸入/輸入時間來求出所述第一減法運算結(jié)果；計數(shù)器，其根據(jù)所述輸出定時信號復位，在所述第二乘法運算結(jié)果大于所述輸入/輸入時間時，對所述第一減法器的減法運算次數(shù)進行計數(shù)，求出計數(shù)值；以及第二寄存器，其基于所述輸出定時信號保持所述計數(shù)值而輸出所述采樣位置。
9.如權(quán)利要求8所述的采樣率轉(zhuǎn)換電路，其特征在于，設有第二減法器，其從所述第一減法運算結(jié)果中減去所述輸入/輸入時間來求出第二減法運算結(jié)果，同時使所述計數(shù)器對其減法運算次數(shù)進行計數(shù)；以及第二選擇器，其在所述第一減法運算結(jié)果大于所述輸入/輸入時間時，選擇所述第二減法運算結(jié)果而使所述累加器進行累加，在所述第一減法運算結(jié)果小于所述輸入/輸入時間時，選擇所述第一選擇器的輸出數(shù)據(jù)而使所述累加器進行累加。
10.如權(quán)利要求6～9中的任意一項所述的采樣率轉(zhuǎn)換電路，其特征在于，構(gòu)成為在輸入了多個所述輸入數(shù)據(jù)和與其同步的多個所述輸入定時信號時，分時地進行采樣率轉(zhuǎn)換處理。
全文摘要
本發(fā)明的課題是解決在具有采樣頻率不同的多個輸入數(shù)據(jù)的情況下，通過對多個FIR運算電路進行共用化來削減電路面積、以及在輸入頻率和輸出頻率之間的倍率不是整數(shù)比的情況下的重采樣所引起的信號劣化的課題。作為解決手段，在過采樣單元(31～37)中，進行對于輸入數(shù)據(jù)(D1(Fs1))的過采樣，輸出輸出數(shù)據(jù)(D1’(Fs’))。輸入定時計時器(41)基于輸入定時信號(CK1)計算輸入/輸入時間。輸出定時計時器(42)以及乘法器(43)基于輸出定時信號(CK’)和輸入定時信號(CK1)，計算輸入/輸出時間，將該輸入/輸出時間和過采樣倍數(shù)(W)相乘來求出乘法運算結(jié)果。除法器(44)對乘法運算結(jié)果除以輸入/輸入時間來求出采樣位置。系數(shù)生成器(34)基于采樣位置生成濾波系數(shù)而提供給乘法器(35)。
文檔編號H03H17/02GK1925323SQ200610082000
公開日2007年3月7日 申請日期2006年5月15日 優(yōu)先權(quán)日2005年8月30日
發(fā)明者平野孝明 申請人:沖電氣工業(yè)株式會社