專利名稱：射頻開關電路和包括它的半導體器件的制作方法
技術領域：
本發(fā)明涉及一種射頻開關電路，特別涉及一種使用場效應晶體管的射頻開關電路。
背景技術：
近年來，隨著無線終端等快速流行和發(fā)展，在無線終端等中使用的射頻開關電路現(xiàn)在需要具有低損耗和低失真特性。在這種情況下，已經常規(guī)地提出了包括連接成多個級的場效應晶體管(下文中稱為“FET”)的射頻開關電路。這種射頻開關電路的一個例子在日本特開平專利公報No.2000-277703中有介紹。
圖16示出了在日本特開平專利公報No.2000-277703中介紹的射頻開關電路。圖16所示的射頻開關電路包括第一輸入/輸出端子A、第二輸入/輸出端子B、第三輸入/輸出端子C、分流(shunt)FET 161、轉移FET 162、控制端D和E、以及級間電位固定電阻器Ra。該電路可以分為包括連接成多個級的分流FET 161的分流基本開關部分和包括連接成多個級的轉移FET 162的轉移基本開關部分。
關于圖16所示的射頻開關電路，從第一輸入/輸出端子A到第二輸入/輸出端子B經過分流基本開關部分的路徑被稱為“分流路徑”。從第一輸入/輸出端子A到第三輸入/輸出端子C經過轉移基本開關部分的路徑被稱為“轉移路徑”。為了經過轉移路徑傳輸信號，將高電壓V2施加于控制端E，并將低電壓V1施加于控制端D。這樣，轉移FET 162導通，而分流FET 161截止。結果，輸入到第一輸入/輸出端子A的傳輸信號從第三輸入/輸出端子C輸出。
在圖16所示的射頻開關電路中，分流路徑和轉移路徑各包括串聯(lián)連接的多級FET。因此，將分為級數(shù)的輸入信號施加于處于截止狀態(tài)下的路徑中包含的每個FET。因此，隨著FET的級數(shù)變大，F(xiàn)ET越容易保持在截止狀態(tài)。結果，與包括一級FET的電路中的情況相比，提供了更優(yōu)異的失真特性和更高的輸入/輸出功率特性。
提供分別連接在每個路徑中的相應FET的漏極和源極之間的級間電位固定電阻器Ra，用于將連接成多個級的FET之間的級間電位固定到相等電平。通常，作為級間電位固定電阻器Ra，使用具有大約50kΩ的高電阻值的電阻器。通過將連接成多個級的FET之間的級間電位固定在相等電平，可以將均分的信號電壓施加于截止狀態(tài)下的FET，由此FET容易保持在截止狀態(tài)。通常，所有的級間電位固定電阻器Ra都具有相等的電阻值。
然而，實際上，僅僅通過將具有高電阻值的電阻器并聯(lián)連接到每個FET，并不能使截止狀態(tài)下的多個FET之間的級間電位處于相等電平。相反，施加于更靠近輸入該信號的輸入/輸出端子的FET的信號電壓比施加于遠離輸入/輸出端子的FET的信號電壓更高。
圖17示出當將具有1GHz頻率的信號施加于具有圖16所示的帶有四級FET的結構的射頻開關電路時，在截止狀態(tài)下在一條路徑中的每個FET的柵極和源極之間的電壓隨著時間變化的曲線。如圖17所示，在截止狀態(tài)下，在一條路徑中的各個FET之間柵極和源極之間的電壓幅度以及DC電位是不同的。級數(shù)越大，這個差異越大。這表示在截止狀態(tài)下的該路徑中的FET當中，靠近輸入信號的輸入/輸出端子的FET更可能被導通。這帶來一個問題當通過路徑之一傳輸高功率信號時，該信號可能泄漏到截止狀態(tài)下的其它路徑中。這種信號到截止狀態(tài)下的路徑的泄漏使包括插入損耗和失真特性的射頻特性退化。

發(fā)明內容
因此，本發(fā)明的目的是提供一種射頻開關電路，通過向截止狀態(tài)下的路徑中的FET施加相等的信號電壓，使其具有改進的射頻特性。
本發(fā)明具有以下特征以實現(xiàn)上述目的。
本發(fā)明的第一方案涉及一種用于控制射頻信號的流動的射頻開關電路，包括基本開關部分，其包括串聯(lián)連接的多個場效應晶體管并設置在用于輸入和輸出射頻信號的輸入/輸出端子和地之間；和多個電阻器元件，每個電阻器元件的一端連接到多個場效應晶體管當中的相應場效應晶體管的漏極，并且另一端連接到相應場效應晶體管的源極。在多個電阻器當中，連接在一個場效應晶體管的漏極和源極之間的電阻器的電阻值小于連接在其余每一個場效應晶體管的漏極和源極之間的電阻器的電阻值，其中所述場效應晶體管是在多個場效應晶體管當中連接到輸入/輸出端子的場效應晶體管。
在這種情況下，基本開關部分可以包括串聯(lián)連接的n個場效應晶體管(n是2或以上的整數(shù))；并且可以滿足關系式Rds(1)＜Rds(2)≤…≤Rds(n-1)≤Rds(n)，其中Rds(i)是連接在從輸入/輸出端子的第i個場效應晶體管(i是大于等于1且小于等于n的整數(shù))的漏極和源極之間的電阻器的電阻值。
本發(fā)明的第二方案涉及一種用于控制射頻信號流動的射頻開關電路，包括基本開關部分，其包括串聯(lián)連接的多個場效應晶體管并設置在用于輸入和輸出射頻信號的輸入/輸出端子和地之間；和多個電容器，每個電容器的一端連接到多個場效應晶體管當中的相應場效應晶體管的漏極上，另一端連接到相應場效應晶體管的源極上。在多個電容器當中，連接在一個場效應晶體管的漏極和源極之間的電容器的電容值大于連接在其余每一個場效應晶體管的漏極和源極之間的電容器的電容值，其中所述一個場效應晶體管是在多個場效應晶體管當中連接到輸入/輸出端子的場效應晶體管。
在這種情況下，基本開關部分可以包括串聯(lián)連接的n個場效應晶體管(n是2或以上的整數(shù))；并且可以滿足關系式Cds(1)＞Cds(2)≥…≥Cds(n-1)≥Cds(n)，其中Cds(i)是連接在從輸入/輸出端子的第i個場效應晶體管(i是大于等于1且小于等于n的整數(shù))的漏極和源極之間的電容器的電容值。
本發(fā)明的第三方案涉及一種用于控制射頻信號流動的射頻開關電路，包括基本開關部分，其包括串聯(lián)連接的多個場效應晶體管并設置在用于輸入和輸出射頻信號的輸入/輸出端子之間；和多個電阻器，每個電阻器的一端連接到多個場效應晶體管當中的相應場效應晶體管的漏極上，另一端連接到相應場效應晶體管的源極上。其中在多個輸入/輸出端子當中，當基本開關部分處于截止狀態(tài)時輸入信號電壓的一個輸入/輸出端子是截止時有效(off-time active)端子，在多個電阻器當中，連接在一個場效應晶體管的漏極和源極之間的電阻器的電阻值小于連接在其余每一個場效應晶體管的漏極和源極之間的電阻器的電阻值，其中所述一個場效應晶體管是多個場效應晶體管當中連接到截止時有效端子的場效應晶體管。
在這種情況下，基本開關部分可以包括串聯(lián)連接的n個場效應晶體管(n是2或以上的整數(shù))；并且可以滿足關系式Rds(1)＜Rds(2)≤…≤Rds(n-1)≤Rds(n)，其中Rds(i)是連接在從截止時有效端子的第i個場效應晶體管(i是大于等于1且小于等于n的整數(shù))的漏極和源極之間的電阻器的電阻值。
本發(fā)明的第四方案涉及一種用于控制射頻信號流動的射頻開關電路，包括基本開關部分，其包括串聯(lián)連接的多個場效應晶體管并設置在用于輸入和輸出射頻信號的輸入/輸出端子之間；和多個電容器，每個電容器的一端連接到多個場效應晶體管當中的相應場效應晶體管的漏極上，另一端連接到相應場效應晶體管的源極上。其中在多個輸入/輸出端子當中，當基本開關部分處于截止狀態(tài)時輸入信號電壓的一個輸入/輸出端子是截止時有效端子，在多個電容器當中，連接在一個場效應晶體管的漏極和源極之間的電容器的電容值大于連接在其余每一個場效應晶體管的漏極和源極之間的電容器的電容值，其中所述一個場效應晶體管是多個場效應晶體管當中連接到截止時有效端子上的場效應晶體管。
在這種情況下，基本開關部分可以包括串聯(lián)連接的n個場效應晶體管(n是2或以上的整數(shù))；并且可以滿足關系式Cds(1)＞Cds(2)≥…≥Cds(n-1)≥Cds(n)，其中Cds(i)是連接在從截止時有效端子的第i個場效應晶體管(i是大于等于1且小于等于n的整數(shù))的漏極和源極之間的電容器的電容值。
本發(fā)明的第五方案涉及一種用于控制射頻信號流動的射頻開關電路，包括基本開關部分，其包括至少一個多柵場效應晶體管并設置在用于輸入和輸出射頻信號的輸入/輸出端子和地之間；和多個電阻器，每個電阻器的一端連接到至少一個多柵場效應晶體管當中的相應多柵場效應晶體管的漏極或源極上，另一端連接到該至少一個多柵場效應晶體管的多個柵極間臺面(mesa)當中的相應柵極間臺面上。在多個電阻器當中，連接到一個柵極間臺面上的一個電阻器的電阻值小于連接到其余每一個柵極間臺面的電阻器的電阻值，其中所述一個柵極間臺面是多個柵極間臺面當中位于最靠近輸入/輸出端子的一個柵極間臺面。
在這種情況下，基本開關部分可以包括至少一個多柵場效應晶體管，每個多柵場效應晶體管包括n個柵極(n是2或以上的整數(shù))；并且可以滿足關系式Rms(1)＜Rms(2)≤…≤Rms(n-1)≤Rms(n)，其中Rms(i)是連接在從輸入/輸出端子的第i個柵極間臺面(i是大于等于1且小于等于n的整數(shù))上的電阻器的電阻值。
本發(fā)明的第六方案涉及一種用于控制射頻信號流動的射頻開關電路，包括基本開關部分，其包括至少一個多柵場效應晶體管并設置在用于輸入和輸出射頻信號的輸入/輸出端子和地之間；和多個電容器，每個電容器的一端連接到至少一個多柵場效應晶體管當中的相應多柵場效應晶體管的漏極或源極上，另一端連接到至少一個多柵場效應晶體管的多個柵極間臺面當中的相應柵極間臺面上。在多個電容器當中，連接到一個柵極間臺面上的一個電容器的電容值大于連接到其余每一個柵極間臺面上的電容器的電容值，其中所述一個柵極間臺面是多個柵極間臺面當中位于最靠近輸入/輸出端子的一個柵極間臺面。
在這種情況下，基本開關部分可以包括至少一個多柵場效應晶體管，每個多柵場效應晶體管包括n個柵極(n是2或以上的整數(shù))；并且可以滿足關系式Cms(1)＞Cms(2)≥…≥Cms(n-1)≥Cms(n)，其中Cms(i)是連接到從輸入/輸出端子的第i個柵極間臺面(i是大于等于1且小于等于n的整數(shù))上的電容器的電容值。
本發(fā)明的第七方案涉及一種用于控制射頻信號流動的射頻開關電路，包括基本開關部分，其包括至少一個多柵場效應晶體管并設置在用于輸入和輸出射頻信號的輸入/輸出端子之間；和多個電阻器，每個電阻器的一端連接到至少一個多柵場效應晶體管當中的相應多柵場效應晶體管的漏極或源極上，另一端連接到至少一個多柵場效應晶體管的多個柵極間臺面當中的相應柵極間臺面上。其中在輸入/輸出端子當中，當基本開關部分處于截止狀態(tài)時輸入信號電壓的一個輸入/輸出端子是截止時有效端子，在多個電阻器當中，連接到一個柵極間臺面上的一個電阻器的電阻值小于連接到其余每一個柵極間臺面上的電阻器的電阻值，其中所述一個柵極間臺面是多個柵極間臺面當中位于最靠近截止時有效端子的一個柵極間臺面。
在這種情況下，基本開關部分可以包括至少一個多柵場效應晶體管，每個多柵場效應晶體管包括n個柵極(n是2或以上的整數(shù))；并且可以滿足關系式Rms(1)＜Rms(2)≤…≤Rms(n-1)≤Rms(n)，其中Rms(i)是連接到從截止時有效端子的第i個柵極間臺面(i是大于等于1且小于等于n的整數(shù))上的電阻器的電阻值。
本發(fā)明的第八方案涉及一種用于控制射頻信號流動的射頻開關電路，包括基本開關部分，其包括至少一個多柵場效應晶體管并設置在用于輸入和輸出射頻信號的輸入/輸出端子之間；和多個電容器，每個電容器的一端連接到至少一個多柵場效應晶體管當中的相應多柵場效應晶體管的漏極或源極上，另一端連接到至少一個多柵場效應晶體管的多個柵極間臺面當中的相應柵極間臺面上。其中在輸入/輸出端子當中，當基本開關部分處于截止狀態(tài)時輸入信號電壓的一個輸入/輸出端子是截止時有效端子，在多個電容器當中，連接到一個柵極間臺面上的一個電容器的電容值大于連接到其余每一個柵極間臺面上的電容器的電容值，其中所述一個柵極間臺面是多個柵極間臺面當中位于最靠近截止時有效端子的一個柵極間臺面。
在這種情況下，基本開關部分可以包括至少一個多柵場效應晶體管，每個多柵場效應晶體管包括n個柵極(n是2或以上的整數(shù))；并且可以滿足關系式Cms(1)＞Cms(2)≥…≥Cms(n-1)≥Cms(n)，其中Cms(i)是連接到從截止時有效端子的第i個柵極間臺面(i是大于等于1且小于等于n的整數(shù))上的電容器的電容值。
本發(fā)明的第九方案涉及一種射頻開關電路，包括上述任何相同或不同射頻開關電路的組合。射頻信號的流動任選地在多個輸入/輸出端子之間切換。
本發(fā)明的第十方案涉及一種半導體器件，包括集成在半導體襯底上的上述任何射頻開關電路。
根據(jù)本發(fā)明的射頻開關電路和包括它的半導體器件，通過在連接成多級的場效應晶體管中的每一個的漏極和源極之間(或者在至少一個多柵極場效應晶體管的柵極間臺面和源極之間)連接具有不同電阻值的電阻器或具有不同電容值的電容器，可以在常規(guī)射頻開關電路的基礎上改進輸入/輸出功率特性。
從下面結合附圖對本發(fā)明的詳細說明中，本發(fā)明的這些和其他目的、特征、方案和優(yōu)點將變得更加顯而易見。


圖1是根據(jù)本發(fā)明第一實施例的射頻開關電路的電路圖；圖2示出當向如圖1所示的射頻開關電路輸入射頻信號時在處于截止狀態(tài)下的FET的柵極和源極之間的電壓的特性；圖3示出如圖1所示的射頻開關電路的插入損耗與輸入功率的相關性；圖4示出如圖1所示的射頻開關電路的二次諧波失真與輸入功率的相關性；圖5示出如圖1所示的射頻開關電路的三次諧波失真與輸入功率的相關性；圖6是根據(jù)本發(fā)明第二實施例的射頻開關電路的電路圖；圖7示出如圖6所示的射頻開關電路的插入損耗與輸入功率的相關性；圖8示出如圖6所示的射頻開關電路的二次諧波失真與輸入功率的相關性；圖9示出如圖6所示的射頻開關電路的三次諧波失真與輸入功率的相關性；圖10是根據(jù)本發(fā)明第三實施例的射頻開關電路的電路圖；圖11示出如圖10所示的射頻開關電路的插入損耗與輸入功率的相關性；圖12示出如圖10所示的射頻開關電路的二次諧波失真與輸入功率的相關性；圖13示出如圖10所示的射頻開關電路的三次諧波失真與輸入功率的相關性；圖14示出連接成兩級的單柵FET的結構；圖15示出多柵FET的結構；圖16是常規(guī)射頻開關電路的電路圖；和圖17示出當向常規(guī)射頻開關電路輸入射頻信號時在處于截止狀態(tài)下的FET的柵極和源極之間的電壓的特性。
優(yōu)選實施例第一實施例將參照圖1到圖5說明根據(jù)本發(fā)明第一實施例的射頻開關電路。根據(jù)本實施例的半導體器件包括集成在半導體襯底上的如圖1所示的射頻開關電路。
圖1是根據(jù)本發(fā)明第一實施例的射頻開關電路的電路圖。如圖1所示的射頻開關電路包括FET 11a-11d、12a-12d、13a-13d以及14a-14d；柵極偏置電阻器21a-21d、22a-22d、23a-23d以及24a-24d；級間電位固定電阻器41a-41d、42a-42d、43a-43d以及44a-44d；電容器51-55；第一到第三輸入/輸出端子1-3以及第一到第四控制端子31-34。提供第一到第三輸入/輸出端子1-3用于輸入和輸出射頻信號。
如圖1所示，在第一基本開關部分中包括連接成四級的FET11a-11d。類似地，在第二基本開關部分中包含F(xiàn)ET 12a-12d。在第三基本開關部分中包含F(xiàn)ET 13a-13d。在第四基本開關部分中包含F(xiàn)ET14a-14d。第一基本開關部分設置在第一輸入/輸出端子1和第二輸入/輸出端子2之間，第二基本開關部分設置在第二輸入/輸出端子2和第三輸入/輸出端子3之間。第三基本開關部分設置在第一輸入/輸出端子1和地之間，第四基本開關部分設置在第三輸入/輸出端子3和地之間。
設置在輸入/輸出端子之間的第一基本開關部分和第二基本開關部分各用作用于傳輸射頻信號的轉移電路。設置在輸入/輸出端子和地之間的第三基本開關部分和第四基本開關部分各用作用于允許射頻信號的泄漏分量排出到地的分流電路。如上所述，射頻開關電路100被構造成為兩個轉移電路和兩個分流電路的組合。
下文中，將介紹具有上述結構的射頻開關電路100的操作。為了從第一輸入/輸出端子1向第二輸入/輸出端子2傳輸信號，將高電壓施加于第一控制端子31和第四控制端子34，并且將低電壓施加于第二控制端子32和第三控制端子33。結果，F(xiàn)ET 11a-11d和FET 14a-14d導通，而FET 12a-12d以及FET 13a-13d截止。由此，第一輸入/輸出端子1和第二輸入/輸出端子2短路。因此，可以將信號從第一輸入/輸出端子1傳輸?shù)降诙斎?輸出端子2。
相反，為了從第二輸入/輸出端子2向第三輸入/輸出端子3傳輸信號，將高電壓施加于第二控制端子32和第三控制端子33，并且將低電壓施加于第一控制端子31和第四控制端子34。結果，F(xiàn)ET 12a-12d和FET 13a-13d導通，而FET 11a-11d以及FET 14a-14d截止。由此，第二輸入/輸出端子2和第三輸入/輸出端子3短路。因此，可以將信號從第二輸入/輸出端子2傳輸?shù)降谌斎?輸出端子3。
在截止狀態(tài)下的包含于分流電路中的FET用作電容部件。例如，當包括FET 13a-13d的第三基本開關部分處于截止狀態(tài)時，理論上講，輸入到第一輸入/輸出端子1的信號的電壓幅度被均分成四份，即，用于第三基本開關部分中的FET 13a-13d。通過級間電位固定電阻器43a-43d(在這種情況下，與常規(guī)例子一樣，這四個電阻器43a-43d具有相等的電阻值)將FET 13a-13d之間的級間電位固定到相等電平。因此，理論上講，在第三基本開關部分中的FET之間，柵極和源極之間的電壓的DC電位是相等的。
然而，在射頻開關電路100中，與在常規(guī)射頻開關電路中一樣，在所有級間電位固定電阻器具有相等電阻值的情況下，處于截止狀態(tài)下的基本開關部分中的FET導致其被輸送不同電壓幅度并且具有不同的DC電位。具體地說，最靠近輸入信號的輸入/輸出端子的FET導致被輸送最大電壓幅度，并且最遠離輸入信號的輸入/輸出端子的FET導致被輸送最小的電壓幅度(參見圖17)。在如上所述施加于處于截止狀態(tài)下的基本開關部分中的FET的電壓幅度不同的情況下，當輸入功率增加時，施加最大電壓幅度的FET可能導通。此外，當處于截止狀態(tài)的一個FET導通時，施加于包括這個FET的基本開關部分的電壓幅度被其余FET分割。因此，其余FET按照雪崩(avalanching)方式也導通。當應該處于截止狀態(tài)的基本開關部分導通時，發(fā)生信號泄漏。因此，處于上述狀態(tài)的射頻開關電路不能用于處理高功率信號。
在射頻開關電路100中，包含在每個分流電路中的級間電位固定電阻器被設置成使得較靠近輸入信號的輸入/輸出端子的級間電位固定電阻器具有較小的電阻值。具體地說，例如，考慮到當?shù)谌鹃_關部分處于截止狀態(tài)時(即FET 13a-13d處于截止狀態(tài))信號電壓施加于第一輸入/輸出端子1，級間電位固定電阻器43a、43b、43c和43d分別具有2.2kΩ、3kΩ、5kΩ和8kΩ的電阻值。考慮到當?shù)谒幕鹃_關部分處于截止狀態(tài)時(即FET 14a-14d處于截止狀態(tài))信號電壓施加于第三輸入/輸出端子3，級間電位固定電阻器44a、44b、44c和44d分別具有2.2kΩ、3kΩ、5kΩ和8kΩ的電阻值。
圖2示出了當具有1GHz頻率的信號電壓施加于具有上述級間電位固定電阻器的分流電路時，在每個FET的柵極和源極之間的電壓隨著時間的變化。如圖2所示，柵極和源極之間的電壓幅度和DC電位在各個FET之間是相等的。這表示施加于處于截止狀態(tài)的基本開關部分的信號電壓被均分給包含在其中的FET。因此，與常規(guī)射頻開關電路中不一樣，當輸入高功率信號時，沒有FET比其它FET更可能較早導通(當需要時，所有FET同時導通)。因此，射頻開關電路100可以處理比常規(guī)射頻開關電路更高功率的信號。
包含在每個轉移電路中的級間電位固定電阻器被設置成使得較靠近在轉移電路處于截止狀態(tài)時輸入信號電壓的輸入/輸出端子(下文中，這種輸入/輸出端子將稱為“截止時有效端子”)的級間電位固定電阻器具有較小的電阻值。具體地說，例如，考慮到當?shù)诙鹃_關部分處于截止狀態(tài)時(即FET 12a-12d處于截止狀態(tài))信號電壓施加于第二輸入/輸出端子2，級間電位固定電阻器42a、42b、42c和42d分別具有2.2kΩ、3kΩ、5kΩ和8kΩ的電阻值?？紤]到當?shù)谝换鹃_關部分處于截止狀態(tài)時(即FET 11a-11d處于截止狀態(tài))信號電壓施加于第二輸入/輸出端子2，級間電位固定電阻器41d、41c、41b和41a分別具有2.2kΩ、3kΩ、5kΩ和8kΩ的電阻值。
圖3示出射頻開關電路100的插入損耗與輸入功率的相關性。圖4和5各示出射頻開關電路100的諧波失真與輸入功率的相關性。當從第一輸入/輸出端子1到第二輸入/輸出端子2的路徑有效時和當從第二輸入/輸出端子2到第三輸入/輸出端子3的路徑有效時，這些特性是相同的。相應地，圖3到圖5所示的結果可以看作是在任一情況下的特性。
在圖3中，縱軸表示插入損耗，橫軸表示輸入功率。如圖3所示，在射頻開關電路100中，當輸入功率的電平低時的插入損耗與常規(guī)射頻開關電路(大約0.1dB)中的基本相同。然而，插入損耗開始增加時的輸入功率的電平在射頻開關電路100中比在常規(guī)射頻開關電路中的高大約3dBm。這表示射頻開關電路100可以處理具有比常規(guī)射頻開關電路更高的輸入電平的信號。
在圖4中，縱軸表示二次諧波失真，橫軸表示輸入功率。如圖4所示，在射頻開關電路100中，當輸入功率的電平低時的二次諧波失真基本上與常規(guī)射頻開關電路中的(大約-88dBc)相同。然而，二次諧波失真開始增加時的輸入功率的電平在射頻開關電路100中比在常規(guī)射頻開關電路中的高大約3dBm。
在圖5中，縱軸表示三次諧波失真，橫軸表示輸入功率。如圖5所示，在射頻開關電路100中，當輸入功率的電平低時的三次諧波失真基本上與常規(guī)射頻開關電路中的(大約-83dBc)相同。然而，三次諧波失真開始增加時的輸入功率的電平在射頻開關電路100中比在常規(guī)射頻開關電路中的高大約3dBm。
上述射頻開關電路100的級間電位固定電阻器41a-41d、42a-42d、43a-43d和44a-44d的電阻值只是示例性的，并且級間電位固定電阻器還可以具有其它電阻值。
一般情況下，在基本開關部分是包括串聯(lián)連接的n個FET(n是2或更大的整數(shù))的分流電路的情況下，Rds(1)小于Rds(2)到Rds(n)中的每一個就足夠了，其中Rds(i)是連接在從輸入/輸出端子的第i個FET(i是大于等于1且小于等于n的整數(shù))的漏極和源極之間的電阻器的電阻值。更優(yōu)選地，電阻值可以具有由下列表達式(11)表示的關系。更優(yōu)選地，電阻值可以具有由下列表達式(12)表示的關系。
Rds(1)＜Rds(2)≤…≤Rds(n-1)≤Rds(n)……(11)Rds(1)＜Rds(2)＜…＜Rds(n-1)＜Rds(n)……(12)。
在基本開關部分是包括串聯(lián)連接的n個FET(n是2或更大的整數(shù))的轉移電路的情況下，Rds(1)小于Rds(2)到Rds(n)中的每一個就足夠了，其中Rds(i)是連接在從截止時有效端子的第i個FET(i是大于等于1且小于等于n的整數(shù))的漏極和源極之間的電阻器的電阻值。更優(yōu)選地，電阻值可以具有由下列表達式(21)表示的關系。還更優(yōu)選地，電阻值可以具有由下列表達式(22)表示的關系。
Rds(1)＜Rds(2)≤…≤Rds(n-1)≤Rds(n)……(21)Rds(1)＜Rds(2)＜…＜Rds(n-1)＜Rds(n)……(22)。
如上所述，通過使用具有不同電阻值的電阻器作為連接在連接成多級的FET的漏極和源極之間的級間電位固定電阻器，可以提供能夠處理比常規(guī)射頻開關電路更高功率的信號的射頻開關電路。
第二實施例將參照圖6到圖9介紹根據(jù)本發(fā)明第二實施例的射頻開關電路。根據(jù)本實施例的半導體器件包括集成在半導體襯底上的如圖6所示的射頻開關電路。
圖6是根據(jù)本發(fā)明第二實施例的射頻開關電路的電路圖。如圖6所示的射頻開關電路200包括FET 11a-11d、12a-12d、13a-13d以及14a-14d；柵極偏置電阻器21a-21d、22a-22d、23a-23d以及24a-24d；級間電位固定電阻器41e-41h、42e-42h、43e-43h以及44e-44h；電容器51-55、61a-61d、62a-62d、63a-63d、64a-64d；第一到第三輸入/輸出端子1-3以及第一到第四控制端子31-34。提供第一到第三輸入/輸出端子1-3用于輸入和輸出射頻信號。在本實施例的元件當中，與第一實施例相同的元件采用相同的參考標記表示，并且省略其說明。
與第一實施例中的射頻開關電路100相似，如圖6所示，在第一基本開關部分中包括連接成四級的FET 11a-11d。類似地，在第二基本開關部分中包含F(xiàn)ET 12a-12d。在第三基本開關部分中包含F(xiàn)ET13a-13d。在第四基本開關部分中包含F(xiàn)ET 14a-14d。第一基本開關部分設置在第一輸入/輸出端子1和第二輸入/輸出端子2之間，第二基本開關部分設置在第二輸入/輸出端子2和第三輸入/輸出端子3之間。第三基本開關部分設置在第一輸入/輸出端子1和地之間，第四基本開關部分設置在第三輸入/輸出端子3和地之間。
在射頻開關電路200中，與射頻開關電路100相似，第一基本開關部分和第二基本開關部分各用作轉移電路。第三基本開關部分和第四基本開關部分各用作分流電路。射頻開關電路200被構造成為兩個轉移電路和兩個分流電路的組合。用于傳輸信號的射頻開關電路200的操作與射頻開關電路100的操作基本上相同，因此這里不再重復說明。
在射頻開關電路200中，與在常規(guī)射頻開關電路中類似，在所有的級間電位固定電阻器具有相等電阻值的情況下，處于截止狀態(tài)下的基本開關部分中的FET導致其被輸送不同電壓幅度并且具有不同的DC電位。在如上所述施加于處于截止狀態(tài)下的基本開關部分中的FET的電壓幅度不同的情況下，當輸入功率增加時，施加了最大電壓幅度的FET可能導通。當應該處于截止狀態(tài)的基本開關部分導通時，發(fā)生信號泄漏。因此，處于上述狀態(tài)下的射頻開關電路不能用于處理高功率信號。
在射頻開關電路200中，在包含在每個分流電路中的每個FET的漏極和源極之間連接電容器。這些電容器被設置成使得較靠近輸入信號的輸入/輸出端子的電容器具有較大的電容值。具體地說，例如，考慮到當?shù)谌鹃_關部分處于截止狀態(tài)時(即FET 13a-13d處于截止狀態(tài))信號電壓施加于第一輸入/輸出端子1，電容器63a、63b、63c和63d分別具有0.98pF、0.95pF、0.92pF和0.90pF的電容值?？紤]到當?shù)谒幕鹃_關部分處于截止狀態(tài)時(即，F(xiàn)ET 14a-14d處于截止狀態(tài))信號電壓施加于第三輸入/輸出端子3，電容器64a、64b、64c和64d分別具有0.98pF、0.95pF、0.92pF和0.90pF的電容值。
當信號電壓施加于具有上述電容器的分流電路時，柵極和源極之間的電壓幅度與DC電位在FET之間是相等的(未示出)。因此，與第一實施例中的射頻開關電路100類似，射頻開關電路200可以處理比常規(guī)射頻開關電路更高功率的信號。
包含在每個轉移電路中的電容器被設置成使得比較靠近截止時有效端子的電容器具有較大的電容值。具體地說，例如，考慮到當?shù)诙鹃_關部分處于截止狀態(tài)時(即，F(xiàn)ET 12a-12d處于截止狀態(tài))信號電壓施加于第二輸入/輸出端子2，電容器62a、62b、62c和62d分別具有0.98pF、0.95pF、0.92pF和0.90pF的電容值。考慮到當?shù)谝换鹃_關部分處于截止狀態(tài)時(即，F(xiàn)ET 11a-11d處于截止狀態(tài))信號電壓施加于第二輸入/輸出端子2，電容器61d、61c、61b和61a分別具有0.98pF、0.95pF、0.92pF和0.90pF的電容值。
在射頻開關電路200中，級間電位固定電阻器41e-41h、42e-42h、43e-43h、44e-44h具有相等的電阻值。
圖7示出射頻開關電路200的插入損耗與輸入功率的相關性。圖8和9各示出射頻開關電路200的諧波失真與輸入功率的相關性。當從第一輸入/輸出端子1到第二輸入/輸出端子2的路徑有效時和當從第二輸入/輸出端子2到第三輸入/輸出端子3的路徑有效時，這些特性是相同的。相應地，圖7到圖9所示的結果可以看作是在任一情況下的特性。
在圖7中，縱軸表示插入損耗，橫軸表示輸入功率。如圖7所示，在射頻開關電路200中，當輸入功率的電平低時的插入損耗與常規(guī)射頻開關電路(大約0.1dB)中的基本相同。然而，插入損耗開始增加時的輸入功率的電平在射頻開關電路200中比在常規(guī)射頻開關電路中的高大約2.5dBm。這表示射頻開關電路200可以處理具有比常規(guī)射頻開關電路更高的輸入電平的信號。
在圖8中，縱軸表示二次諧波失真，橫軸表示輸入功率。如圖8所示，在射頻開關電路200中，當輸入功率的電平低時的二次諧波失真基本上與常規(guī)射頻開關電路(大約-88dBc)中的相同。然而，二次諧波失真開始增加時的輸入功率的電平在射頻開關電路200中比在常規(guī)射頻開關電路中的高大約2.5dBm。
在圖9中，縱軸表示三次諧波失真，橫軸表示輸入功率。如圖9所示，在射頻開關電路200中，當輸入功率的電平低時的三次諧波失真與常規(guī)射頻開關電路(大約-83dBc)中的基本相同。然而，三次諧波失真開始增加時的輸入功率的電平在射頻開關電路200中比在常規(guī)射頻開關電路中的高大約3dBm。
上述射頻開關電路200的電容器61a-61d、62a-62d、63a-63d、64a-64d的電容值只是示例性的，并且這些電容器還可以具有其它電容值。
一般情況下，在基本開關部分是包括串聯(lián)連接的n個FET(n是2或更大的整數(shù))的分流電路的情況下，Cds(1)大于Cds(2)到Cds(n)中的每一個就足夠了，其中Cds(i)是連接在從輸入/輸出端子的第i個FET(i是大于等于1且小于等于n的整數(shù))的漏極和源極之間的電容器的電容值。更優(yōu)選地，電容值可以具有由下列表達式(31)表示的關系。還更優(yōu)選地，電容值可以具有由下列表達式(32)表示的關系。
Cds(1)＞Cds(2)≥…≥Cds(n-1)≥Cds(n)……(31)Cds(1)＞Cds(2)＞…＞Cds(n-1)＞Cds(n)……(32)。
在基本開關部分是包括串聯(lián)連接的n個FET(n是2或更大的整數(shù))的轉移電路的情況下，Cds(1)大于Cds(2)到Cds(n)中的每一個就足夠了，其中Cds(i)是連接在從截止時有效端子的第i個FET(i是大于等于1且小于等于n的整數(shù))的漏極和源極之間的電容器的電容值。更優(yōu)選地，電容值可以具有由下列表達式(41)表示的關系。還更優(yōu)選地，電容值可以具有由下列表達式(42)表示的關系。
Cds(1)＞Cds(2)≥…≥Cds(n-1)≥Cds(n)……(41)Cds(1)＞Cds(2)＞…＞Cds(n-1)＞Cds(n)……(42)。
如上所述，通過在連接成多級的FET的漏極和源極之間連接具有不同電容值的電容器，可以提供能夠處理比常規(guī)射頻開關電路更高功率的信號的射頻開關電路。
在本實施例的射頻開關電路200中，級間電位固定電阻器41e-41h、42e-42h、43e-43h、44e-44h具有相等的電阻值?；蛘?，這些級間電位固定電阻器可以具有不同的電阻值，類似于第一實施例中的射頻開關電路100。
第三實施例將參照圖10到圖13介紹根據(jù)本發(fā)明第三實施例的射頻開關電路。在根據(jù)本實施例的射頻開關電路中，用多柵FET(在本例中為雙柵FET)代替第一實施例中連接成多個級的FET。根據(jù)本實施例的半導體器件包括集成在半導體襯底上的如圖10所示的射頻開關電路。
圖10是根據(jù)本發(fā)明第三實施例的射頻開關電路的電路圖。如圖10所示的射頻開關電路300包括多柵FET 101a、101b、102a、102b、103a、103b、104a和104b；柵極偏置電阻器121a-121d、122a-122d、123a-123d以及124a-124d；級間電位固定電阻器111a-111c、112a-112c、113a-113c、114a-114c；電容器51-55；第一到第三輸入/輸出端子1-3以及第一到第四控制端子31-34。在本實施例的元件當中，與第一實施例相同的元件用相同的參考標記表示，并且省略其說明。
如圖10所示，在第一基本開關部分中包括連接成兩級的多柵FET101a和101b。類似地，在第二基本開關部分中包含多柵FET 102a和102b。在第三基本開關部分中包含多柵FET 103a和103b。在第四基本開關部分中包含多柵FET 104a和104b。第一基本開關部分設置在第一輸入/輸出端子1和第二輸入/輸出端子2之間，第二基本開關部分設置在第二輸入/輸出端子2和第三輸入/輸出端子3之間。第三基本開關部分設置在第一輸入/輸出端子1和地之間，第四基本開關部分設置在第三輸入/輸出端子3和地之間。
與第一實施例中的射頻開關電路100相似，第一和第二基本開關部分各用作轉移電路。第三和第四基本開關部分各用作分流電路，并且射頻開關電路300被構造成為兩個轉移電路和兩個分流電路的組合。
多柵FET 101a、101b、102a、102b、103a、103b、104a和104b各具有兩個柵極。第一基本開關部分包括從第一輸入/輸出端子1一側的第一柵極偏置電阻器121a、第二柵極偏置電阻器121b、第三柵極偏置電阻器121c和第四柵極偏置電阻器121d。第二基本開關部分包括從第二輸入/輸出端子2一側的第一柵極偏置電阻器122a、第二柵極偏置電阻器122b、第三柵極偏置電阻器122c和第四柵極偏置電阻器122d。第三基本開關部分包括從第一輸入/輸出端子1一側的第一柵極偏置電阻器123a、第二柵極偏置電阻器123b、第三柵極偏置電阻器123c和第四柵極偏置電阻器123d。第四基本開關部分包括從第三輸入/輸出端子3一側的第一柵極偏置電阻器124a、第二柵極偏置電阻器124b、第三柵極偏置電阻器124c和第四柵極偏置電阻器124d。
第一基本開關部分還包括在多柵FET 101a的源極和柵極間臺面之間的級間電位固定電阻器111a、在多柵FET 101a和多柵FET 101b之間的級間電位固定電阻器111b、和在多柵FET 101b的源極和柵極間臺面之間的級間電位固定電阻器111c。第二基本開關部分還包括在多柵FET 102a的源極和柵極間臺面之間的級間電位固定電阻器112a、在多柵FET 102a和多柵FET 102b之間的級間電位固定電阻器112b、和在多柵FET 102b的源極和柵極間臺面之間的級間電位固定電阻器112c。第三基本開關部分還包括在多柵FET 103a的源極和柵極間臺面之間的級間電位固定電阻器113a、在多柵FET 103a和多柵FET 103b之間的級間電位固定電阻器113b、和在多柵FET 103b的源極和柵極間臺面之間的級間電位固定電阻器113c。第四基本開關部分還包括在多柵FET 104a的源極和柵極間臺面之間的級間電位固定電阻器114a、在多柵FET 104a和多柵FET 104b之間的級間電位固定電阻器114b、和在多柵FET 104b的源極和柵極間臺面之間的級間電位固定電阻器114c。
下文中，將介紹具有上述結構的射頻開關電路300的操作。為了從第一輸入/輸出端子1向第二輸入/輸出端子2傳輸信號，將高電壓施加于第一控制端子31和第四控制端子34，并將低電壓施加于第二控制端子32和第三控制端子33。結果，多柵FET 101a、101b、104a和104b導通，并且多柵FET 102a、102b、103a和103b截止。因此，第一輸入/輸出端子1和第二輸入/輸出端子2短路。因此，可以將信號從第一輸入/輸出端子1傳輸?shù)降诙斎?輸出端子2。
相反，為了從第二輸入/輸出端子2向第三輸入/輸出端子3傳輸信號，將高電壓施加于第二控制端子32和第三控制端子33，并且將低電壓施加于第一控制端子31和第四控制端子34。結果，多柵FET102a、102b、103a和103b導通，并且多柵FET 101a、101b、104a和104b截止。因此，第二輸入/輸出端子2和第三輸入/輸出端子3短路。因此，可以將信號從第二輸入/輸出端子2傳輸?shù)降谌斎?輸出端子3。
在射頻開關電路300中，與第一實施例的射頻開關電路100相似，包含于處于截止狀態(tài)下的分流電路中的多柵FET用作電容部件。例如，當包括多柵FET 103a和103b的第三基本開關部分處于截止狀態(tài)時，理論上講，輸入到第一輸入/輸出端子1的信號的電壓幅度被均分成兩份，即，用于第三基本開關部分中的FET 103a和103b。通過級間電位固定電阻器113a-113c(在這種情況下，三個電阻器113a-113c具有相等的電阻值)，將多柵FET 103a和103b之間的極間電位以及多柵FET 103a和103b中的每一個的柵極間臺面的電位固定到相等的電平。因此，理論上講，柵極和源極之間的電壓的DC電位在第三基本開關部分中的FET之間是相等的。
然而，在射頻開關電路300中，與在常規(guī)射頻開關電路中類似，在所有的級間電位固定電阻器具有相等電阻值的情況下，處于截止狀態(tài)下的基本開關部分中的多柵FET導致其被輸送不同電壓幅度并且具有不同的DC電位。具體地說，在最靠近輸入信號的輸入/輸出端子的多柵FET的源極和柵極間臺面之間施加的電壓幅度是最大的，并且最遠離輸入信號的輸入/輸出端子的多柵FET的柵極間臺面和漏極之間施加的電壓幅度是最小的。在如上所述施加于處于截止狀態(tài)下的基本開關部分中的多柵FET的電壓幅度不同的情況下，當輸入功率增加時，由施加了最大電壓幅度的多柵FET的源極和柵極間臺面提供的FET部分可能導通。此外，當已經處于截止狀態(tài)的一個這樣的FET部分導通時，施加于包括這個FET部分的基本開關部分的電壓幅度被其余FET部分分割。因此，其余FET部分按照雪崩方式也導通。當應該處于截止狀態(tài)的基本開關部分導通時，發(fā)生信號泄漏。因此，處于上述狀態(tài)下的射頻開關電路不能用于處理高功率信號。
在射頻開關電路300中，包含在每個分流電路中的級間電位固定電阻器被設置成使得較靠近輸入信號的輸入/輸出端子的級間電位固定電阻器具有較小的電阻值。具體地說，例如，考慮到當?shù)谌鹃_關部分處于截止狀態(tài)時(即，多柵FET 103a和103b處于截止狀態(tài))信號電壓施加于第一輸入/輸出端子1，級間電位固定電阻器113a、113b和113c分別具有3kΩ、5kΩ和8kΩ的電阻值。考慮到當?shù)谒幕鹃_關部分處于截止狀態(tài)時(即，多柵FET 104a和104b處于截止狀態(tài))信號電壓施加于第三輸入/輸出端子3，級間電位固定電阻器114a、114b和114c分別具有3kΩ、5kΩ和8kΩ的電阻值。
當將信號電壓施加于具有如上所述的級間電位固定電阻器的分流電路時，柵極和源極之間的電壓幅度以及DC電位在多柵FET(未示出)之間是相等的。因此，與第一實施例中的射頻開關電路100相似，射頻開關電路300可以處理比常規(guī)射頻開關電路更高功率的信號。
包含在每個轉移電路中的級間電位固定電阻器被設置成使得比較靠近在轉移電路處于截止狀態(tài)時輸入信號電壓的輸入/輸出端子(下文中，這種輸入/輸出端子將被稱為“截止時有效端子”)的級間電位固定電阻器具有較小的電阻值。具體地說，例如，考慮到當?shù)诙鹃_關部分處于截止狀態(tài)時(即，多柵FET 102a和102b處于截止狀態(tài))信號電壓施加于第二輸入/輸出端子2，級間電位固定電阻器112a、112b和112c分別具有3kΩ、5kΩ和8kΩ的電阻值。考慮到當?shù)谝换鹃_關部分處于截止狀態(tài)時(即，多柵FET 101a和101b處于截止狀態(tài))信號電壓施加于第二輸入/輸出端子2，級間電位固定電阻器111c、111b和111a分別具有3kΩ、5kΩ和8kΩ的電阻值。
圖11示出本實施例中的射頻開關電路300的插入損耗與輸入功率的相關性。圖12和13各示出射頻開關電路300的諧波失真與輸入功率的相關性。當從第一輸入/輸出端子1到第二輸入/輸出端子2的路徑有效時和當從第二輸入/輸出端子2到第三輸入/輸出端子3的路徑有效時，這些特性是相同的。相應地，圖11到圖13所示的結果可以看作是在任一情況下的特性。
在圖11中，縱軸表示插入損耗，橫軸表示輸入功率。如圖11所示，在射頻開關電路300中，當輸入功率的電平低時的插入損耗與常規(guī)射頻開關電路(大約0.1dB)中的基本相同。然而，插入損耗開始增加的輸入功率的電平在射頻開關電路300中比在常規(guī)射頻開關電路中的高大約3dBm。這表示射頻開關電路300可以處理具有比常規(guī)射頻開關電路更高輸入電平的信號。
在圖12中，縱軸表示二次諧波失真，橫軸表示輸入功率。如圖12所示，在射頻開關電路300中，當輸入功率的電平低時的二次諧波失真基本上與常規(guī)射頻開關電路(大約-78dBc)中的相同。然而，二次諧波失真開始增加時的輸入功率的電平在射頻開關電路300中比在常規(guī)射頻開關電路中的高大約3dBm。
在圖13中，縱軸表示三次諧波失真，橫軸表示輸入功率。如圖13所示，在射頻開關電路300中，當輸入功率的電平低時的三次諧波失真與常規(guī)射頻開關電路(大約-74dBc)中的基本相同。然而，三次諧波失真開始增加時的輸入功率的電平在射頻開關電路300中比在常規(guī)射頻開關電路中的高大約3dBm。
上述射頻開關電路300的級間電位固定電阻器111a-111c、112a-112c、113a-113c和114a-114c的電阻值只是示例性的，并且級間電位固定電阻器還可以具有其它電阻值。
一般情況下，在基本開關部分是包括串聯(lián)連接的n個多柵FET(n是2或更大的整數(shù))的分流電路的情況下，Rms(1)小于Rms(2)到Rms(n)中的每一個就足夠了，其中Rms(i)是連接在從輸入/輸出端子的第i個多柵FET(i是大于等于1且小于等于n的整數(shù))的源極和柵極間臺面之間的電阻器的電阻值。更優(yōu)選地，電阻值可以具有由下列表達式(51)表示的關系。還更優(yōu)選地，電阻值可以具有由下列表達式(52)表示的關系。
Rms(1)＜Rms(2)≤…≤Rms(n-1)≤Rms(n)……(51)Rms(1)＜Rms(2)＜…＜Rms(n-1)＜Rms(n)……(52)。
在基本開關部分是包括串聯(lián)連接的n個多柵FET(n是2或更大的整數(shù))的轉移電路的情況下，Rms(1)小于Rms(2)到Rms(n)中的每一個就足夠了，其中Rms(i)是連接在從截止時有效端子的第i個多柵FET(i是大于等于1且小于等于n的整數(shù))的源極和柵極間臺面之間的電阻器的電阻值。更優(yōu)選地，電阻值可以具有由下列表達式(61)表示的關系。還更優(yōu)選地，電阻值可以具有由下列表達式(62)表示的關系。
Rms(1)＜Rms(2)≤…≤Rms(n-1)≤Rms(n)……(61)Rms(1)＜Rms(2)＜…＜Rms(n-1)＜Rms(n)……(62)。
在本實施例的射頻開關電路300中，與第二實施例一樣具有不同電容值的電容器可以連接在多柵FET的源極和柵極間臺面之間，來代替級間電位固定電阻器。
更加具體而言，在基本開關部分是包括串聯(lián)連接的n個多柵FET(n是2或更大的整數(shù))的分流電路的情況下，Cms(1)大于Cms(2)到Cms(n)中的每一個就足夠了，其中Cms(i)是連接在從輸入/輸出端子的第i個多柵FET(i是大于等于1且小于等于n的整數(shù))的源極和柵極間臺面之間的電容器的電容值。更優(yōu)選地，電容值可以具有由以下表達式(71)所表示的關系。還更優(yōu)選地，電容值可以具有由以下表達式(72)所代表的關系。
Cms(1)＞Cms(2)≥…≥Cms(n-1)≥Cms(n)……(71)Cms(1)＞Cms(2)＞…＞Cms(n-1)＞Cms(n)……(72)。
在基本開關部分是包括串聯(lián)連接的n個多柵FET(n是2或更大的整數(shù))的轉移電路的情況下，Cms(1)大于Cms(2)到Cms(n)中的每一個就足夠了，其中Cms(i)是連接在從截止時有效端子的第i個多柵FET(i是大于等于1且小于等于n的整數(shù))的源極和柵極間臺面之間的電容器的電容值。更優(yōu)選地，電容值可以具有由以下表達式(81)所代表的關系。還更優(yōu)選地，電容值可以具有由以下表達式(82)所代表的關系。
Cms(1)＞Cms(2)≥…≥Cms(n-1)≥Cms(n)……(81)Cms(1)＞Cms(2)＞…＞Cms(n-1)＞Cms(n)……(82)。
圖14示出連接成兩級的單柵FET的結構。在如圖14所示的連接成兩級的FET中，將施加用于控制FET為導通或截止的控制電壓的柵極插入在流過信號的源極和漏極之間。圖15示出多柵FET(本例中為雙柵FET)的結構。在圖15所示的多柵FET中，將兩個柵極201和202插入在信號流過的源極和漏極之間。在這種情況下，第一柵極201和第二柵極202之間的臺面將包括第一柵極201的FET部分和包括第二柵極202的FET部分彼此連接在一起。在特性方面，一個這樣的多柵FET對應于兩個單柵FET。
比較圖14和圖15，理解到圖15所示的多柵FET具有與串聯(lián)連接的兩個單柵FET相同的特性，但是具有比這兩個單柵FET小的尺寸。實際上，與使用單柵FET的射頻開關電路相比，使用多柵FET的SPDT(單極雙閘(Single Pole Double Throw))射頻開關電路可以使芯片尺寸減小30％。
如上所述，通過在連接成多級的多柵FET的源極和柵極間臺面之間連接具有不同電阻值的電阻器或連接具有不同電容值的電容器，可以提供能夠處理比常規(guī)射頻開關電路更高功率信號的射頻開關電路。通過使用多柵FET，與使用單柵FET相比，可以減小芯片尺寸。
在第一到第三實施例中，結合相同類型的射頻開關電路，從而任選地在多個輸入/輸出端子之間切換射頻信號的流動?；蛘?，可以組合不同類型的射頻開關電路，從而任選地在多個輸入/輸出端子之間切換射頻信號的流動。
根據(jù)本發(fā)明的射頻開關電路具有優(yōu)于常規(guī)射頻開關電路的改進的輸入/輸出功率特性，因此可用于處理高功率信號的各種類型的射頻開關電路或者類似裝置。
盡管已經詳細介紹了本發(fā)明，但是前面的說明在所有方面都是示意性的，而不是限制性的。應該理解，在不脫離本發(fā)明范圍的情況下可以做出許多其他修改和變化。
權利要求
1.一種用于控制射頻信號流動的射頻開關電路，包括基本開關部分，其包括串聯(lián)連接的多個場效應晶體管并設置在用于輸入和輸出射頻信號的輸入/輸出端子和地之間；以及多個電阻器元件，每個電阻器元件的一端連接到所述多個場效應晶體管當中的相應場效應晶體管的漏極上，另一端連接到所述相應場效應晶體管的源極上；其中，在所述多個電阻器當中，連接在一個場效應晶體管的漏極和源極之間的電阻器的電阻值小于連接在其余每一個場效應晶體管的漏極和源極之間的電阻器的電阻值，其中所述一個場效應晶體管是在所述多個場效應晶體管當中連接到所述輸入/輸出端子的場效應晶體管。
2.根據(jù)權利要求1所述的射頻開關電路，其中所述基本開關部分包括串聯(lián)連接的n個場效應晶體管(n是2或更大的整數(shù))；并且滿足關系式(1)，其中Rds(i)是連接在從所述輸入/輸出端子的第i個場效應晶體管(i是大于等于1且小于等于n的整數(shù))的漏極和源極之間的電阻器的電阻值Rds(1)＜Rds(2)≤…≤Rds(n-1)≤Rds(n)……(1)。
3.一種用于控制射頻信號流動的射頻開關電路，包括基本開關部分，其包括串聯(lián)連接的多個場效應晶體管并設置在用于輸入和輸出射頻信號的輸入/輸出端子和地之間；以及多個電容器，每個電容器的一端連接到所述多個場效應晶體管當中的相應場效應晶體管的漏極上，另一端連接到所述相應場效應晶體管的源極上；其中，在所述多個電容器當中連接在一個場效應晶體管的漏極和源極之間的電容器的電容值大于連接在其余每一個場效應晶體管的漏極和源極之間的電容器的電容值，其中所述一個場效應晶體管是在所述多個場效應晶體管當中連接到所述輸入/輸出端子的場效應晶體管。
4.根據(jù)權利要求3所述的射頻開關電路，其中所述基本開關部分包括串聯(lián)連接的n個場效應晶體管(n是2或更大的整數(shù))；并且滿足關系式(2)，其中Cds(i)是連接在從所述輸入/輸出端子的第i個場效應晶體管(i是大于等于1且小于等于n的整數(shù))的漏極和源極之間的電容器的電容值Cds(1)＞Cds(2)≥…≥Cds(n-1)≥Cds(n)……(2)。
5.一種用于控制射頻信號流動的射頻開關電路，包括基本開關部分，其包括串聯(lián)連接的多個場效應晶體管并設置在用于輸入和輸出射頻信號的輸入/輸出端子之間；以及多個電阻器，每個電阻器的一端連接到所述多個場效應晶體管當中的相應場效應晶體管的漏極上，另一端連接到所述相應場效應晶體管的源極上；其中，在所述輸入/輸出端子當中，當所述基本開關部分處于截止狀態(tài)時輸入信號電壓的一個輸入/輸出端子是截止時有效端子，在所述多個電阻器當中，連接在一個場效應晶體管的漏極和源極之間的電阻器的電阻值小于連接在其余每一個場效應晶體管的漏極和源極之間的電阻器的電阻值，其中所述一個場效應晶體管是所述多個場效應晶體管當中連接到所述截止時有效端子的場效應晶體管。
6.根據(jù)權利要求5所述的射頻開關電路，其中所述基本開關部分包括串聯(lián)連接的n個場效應晶體管(n是2或更大的整數(shù))；并且滿足關系式(3)，其中Rds(i)是連接在從所述截止時有效端子的第i個場效應晶體管(i是大于等于1且小于等于n的整數(shù))的漏極和源極之間的電阻器的電阻值Rds(1)＜Rds(2)≤…≤Rds(n-1)≤Rds(n)……(3)。
7.一種用于控制射頻信號流動的射頻開關電路，包括基本開關部分，其包括串聯(lián)連接的多個場效應晶體管并設置在用于輸入和輸出射頻信號的輸入/輸出端子之間；以及多個電容器，每個電容器的一端連接到所述多個場效應晶體管當中的相應場效應晶體管的漏極上，另一端連接到所述相應場效應晶體管的源極上；其中，在所述輸入/輸出端子當中，當所述基本開關部分處于截止狀態(tài)時輸入信號電壓的一個輸入/輸出端子是截止時有效端子，在所述多個電容器當中，連接在一個場效應晶體管的漏極和源極之間的電容器的電容器大于連接在其余每一個場效應晶體管的漏極和源極之間的電容器的電容值，其中所述一個場效應晶體管是所述多個場效應晶體管當中連接到所述截止時有效端子的場效應晶體管。
8.根據(jù)權利要求7所述的射頻開關電路，其中所述基本開關部分包括串聯(lián)連接的n個場效應晶體管(n是2或更大的整數(shù))；并且滿足關系式(4)，其中Cds(i)是連接在從所述截止時有效端子的第i個場效應晶體管(i是大于等于1且小于等于n的整數(shù))的漏極和源極之間的電容器的電容值Cds(1)＞Cds(2)≥…≥Cds(n-1)≥Cds(n)……(4)。
9.一種用于控制射頻信號流動的射頻開關電路，包括基本開關部分，其包括至少一個多柵場效應晶體管并設置在用于輸入和輸出射頻信號的輸入/輸出端子和地之間；以及多個電阻器，每個電阻器的一端連接到所述至少一個多柵場效應晶體管當中的相應多柵場效應晶體管的漏極或源極上，另一端連接到所述至少一個多柵場效應晶體管的多個柵極間臺面當中的相應的柵極間臺面上；其中，在所述多個電阻器當中，連接到一個柵極間臺面上的一個電阻器的電阻值小于連接到其余每一個柵極間臺面上的電阻器的電阻值，其中所述一個柵極間臺面是所述多個柵極間臺面當中位于最靠近所述輸入/輸出端子的一個柵極間臺面。
10.根據(jù)權利要求9所述的射頻開關電路，其中所述基本開關部分包括所述至少一個多柵場效應晶體管，每個多柵場效應晶體管包括n個柵極(n是2或更大的整數(shù))；并且滿足關系式(5)，其中Rms(i)是連接到從所述輸入/輸出端子的第i個柵極間臺面(i是大于等于1且小于等于n的整數(shù))上的電阻器的電阻值Rms(1)＜Rms(2)≤…≤Rms(n-1)≤Rms(n)……(5)。
11.一種用于控制射頻信號流動的射頻開關電路，包括基本開關部分，其包括至少一個多柵場效應晶體管并設置在用于輸入和輸出射頻信號的輸入/輸出端子和地之間；以及多個電容器，每個電容器的一端連接到所述至少一個多柵場效應晶體管當中的相應多柵場效應晶體管的漏極或源極上，另一端連接到所述至少一個多柵場效應晶體管的多個柵極間臺面當中的相應柵極間臺面上；其中，在所述多個電容器當中，連接到一個柵極間臺面上的一個電容器的電容值大于連接到其余每一個柵極間臺面上的電容器的電容值，其中所述一個柵極間臺面是所述多個柵極間臺面當中位于最靠近所述輸入/輸出端子的一個柵極間臺面。
12.根據(jù)權利要求11所述的射頻開關電路，其中所述基本開關部分包括所述至少一個多柵場效應晶體管，每個多柵場效應晶體管包括n個柵極(n是2或更大的整數(shù))；并且滿足關系式(6)，其中Cms(i)是連接到從所述輸入/輸出端子的第i個柵極間臺面(i是大于等于1且小于等于n的整數(shù))上的電容器的電容值Cms(1)＞Cms(2)≥…≥Cms(n-1)≥Cms(n)……(6)。
13.一種用于控制射頻信號流動的射頻開關電路，包括基本開關部分，其包括至少一個多柵場效應晶體管并設置在用于輸入和輸出射頻信號的輸入/輸出端子之間；以及多個電阻器，每個電阻器的一端連接到所述至少一個多柵場效應晶體管當中的相應多柵場效應晶體管的漏極或源極上，另一端連接到所述至少一個多柵場效應晶體管的多個柵極間臺面當中的相應柵極間臺面上；其中，在所述輸入/輸出端子當中，當所述基本開關部分處于截止狀態(tài)時輸入信號電壓的一個輸入/輸出端子是截止時有效端子，在所述多個電阻器當中連接到一個柵極間臺面上的一個電阻器的電阻值小于連接到其余每一個柵極間臺面上的電阻器的電阻值，其中所述一個柵極間臺面是所述多個柵極間臺面當中位于最靠近所述截止時有效端子的一個柵極間臺面。
14.根據(jù)權利要求13所述的射頻開關電路，其中所述基本開關部分包括所述至少一個多柵場效應晶體管，每個多柵場效應晶體管包括n個柵極(n是2或更大的整數(shù))；并且滿足關系式(7)，其中Rms(i)是連接到從所述截止時有效端子的第i個柵極間臺面(i是大于等于1且小于等于n的整數(shù))上的電阻器的電阻值Rms(1)＜Rms(2)≤…≤Rms(n-1)≤Rms(n)……(7)。
15.一種用于控制射頻信號流動的射頻開關電路，包括基本開關部分，其包括至少一個多柵場效應晶體管并設置在用于輸入和輸出射頻信號的輸入/輸出端子之間；以及多個電容器，每個電容器的一端連接到所述至少一個多柵場效應晶體管當中的相應多柵場效應晶體管的漏極或源極上，另一端連接到所述至少一個多柵場效應晶體管的多個柵極間臺面當中的相應柵極間臺面上；其中，在所述輸入/輸出端子當中，當所述基本開關部分處于截止狀態(tài)時輸入信號電壓的一個輸入/輸出端子是截止時有效端子，在所述多個電容器當中連接到一個柵極間臺面上的一個電容器的電容值大于連接到其余每一個柵極間臺面上的電容器的電容值，其中所述一個柵極間臺面是所述多個柵極間臺面當中位于最靠近所述截止時有效端子的一個柵極間臺面。
16.根據(jù)權利要求15所述的射頻開關電路，其中所述基本開關部分包括所述至少一個多柵場效應晶體管，每個多柵場效應晶體管包括n個柵極(n是2或更大的整數(shù))；并且滿足關系式(8)，其中Cms(i)是連接到從所述截止時有效端子的第i個柵極間臺面(i是大于等于1且小于等于n的整數(shù))上的電容器的電容值Cms(1)＞Cms(2)≥…≥Cms(n-1)≥Cms(n)……(8)。
17.一種射頻開關電路，包括各自根據(jù)權利要求1到16中的任一項所述的相同或不同的射頻開關電路的組合，其中射頻信號的流動任選地在多個輸入/輸出端子之間切換。
18.一種半導體器件，包括集成在半導體襯底上的根據(jù)權利要求1到17中的任一項所述的射頻開關電路。
全文摘要
提供一種具有改進的輸入/輸出功率特性的射頻開關電路。該電路包括基本開關部分，每個基本開關部分包括串聯(lián)連接的多個FET13a－13d、14a－14d、11a－11d或12a－12d。基本開關部分分別設置在輸入/輸出端子1和地之間、輸入/輸出端子3和地之間、輸入端子1和2之間、以及輸入端子2和3之間。該電路還包括多個電阻器43a－43d、44a－44d、41a－41d、42a－42d，每個電阻器的一端連接到相應FET的漏極上，另一端連接到相應FET的源極上。連接在一個FET的漏極和源極之間的電阻器具有較小的電阻值，其中所述一個FET是包含在處于截止狀態(tài)下的基本開關部分中的FET當中較靠近輸入信號的輸入/輸出端子的FET。
文檔編號H03K17/687GK1870433SQ200610084840
公開日2006年11月29日 申請日期2006年5月23日 優(yōu)先權日2005年5月23日
發(fā)明者宮城雅, 中塚忠良 申請人:松下電器產業(yè)株式會社