專利名稱：丁類放大器和使用它的紅外線數(shù)據(jù)接收裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及由PWM(Pulse Width Modulation脈沖寬度調(diào)制)信號或PDM(Pulse Density Modulation脈沖密度調(diào)制)信號驅(qū)動高端柵極(high side)和低端柵極(low side)的MOS晶體管的D級放大器，以及包括該D級放大器、以無線方式接收紅外線聲音數(shù)據(jù)的紅外線數(shù)據(jù)接收裝置。
背景技術(shù)：
近年來，活躍地開展著數(shù)字的聲音信號處理的設(shè)備的開發(fā)。伴隨著這樣的開發(fā)，也在積極地開發(fā)用于設(shè)備間的連接的數(shù)字聲音信號技術(shù)。作為這樣的技術(shù)，例如已知在用紅外線通信組件(IrDAInfrared Data Association)進(jìn)行聲音數(shù)據(jù)通信時(shí)，傳送被PDM(Pulse Density Modulation)調(diào)制的1bit數(shù)據(jù)串的數(shù)據(jù)通信系統(tǒng)(文獻(xiàn)1)。
圖19表示使用了這樣的紅外線通信組件的數(shù)據(jù)接收裝置的結(jié)構(gòu)。
如圖19所示，數(shù)據(jù)接收裝置包括接收單元1001、揚(yáng)聲器驅(qū)動單元1002和揚(yáng)聲器1003。該數(shù)據(jù)接收裝置用接收單元1001接收PDM調(diào)制過的1bit數(shù)據(jù)串，并通過揚(yáng)聲器驅(qū)動單元1002驅(qū)動揚(yáng)聲器1003。作為用于接收單元1001中的以往的紅外線接收部件，可列舉IrDA組件和紅外線遙控接收組件。如果考慮通信速率，作為紅外線接收部件，IrDA接收用組件的1.152Mbps(MIR)或4Mbps(FIR)合適。
表1IrDA接收用組件的標(biāo)準(zhǔn)

表2紅外線遙控用組件的標(biāo)準(zhǔn)

此外，在上述數(shù)據(jù)接收裝置中，由于使用PDM調(diào)制來接收被變換為脈沖串的疏密數(shù)據(jù)的聲音數(shù)據(jù)，所以通過包括接收單元1001、揚(yáng)聲器驅(qū)動單元1002和具有LPF功能的揚(yáng)聲器1003而能夠容易地將聲音數(shù)據(jù)變換為聲音。這樣，數(shù)據(jù)接收裝置將PDM調(diào)制過的1bit數(shù)據(jù)串作為聲音數(shù)據(jù)，通過用上述紅外線通信組件進(jìn)行通信，對無線電話等的應(yīng)用是可能的。
在利用這樣的1bit數(shù)字信號(PDM信號)或PWM信號來再現(xiàn)聲音時(shí)，不能用振幅小的這些調(diào)制信號直接驅(qū)動負(fù)載(揚(yáng)聲器)。因此，為了將上述調(diào)制信號的振幅放大到能夠驅(qū)動負(fù)載為止的大小，D級放大器被用于上述揚(yáng)聲器驅(qū)動單元1002。
圖20表示以往的D級放大器中的開關(guān)放大級的電路結(jié)構(gòu)。而圖21表示該開關(guān)放大級的動作波形。
由PDM信號或PWM信號驅(qū)動揚(yáng)聲器的D級放大器，有圖20所示的開關(guān)放大級。該開關(guān)放大級包括配置于高電位電源端的高端開關(guān)元件HSW、配置于低電位電源(或地)端的低端開關(guān)元件LSW、以及晶體管Q101～Q104。
高端開關(guān)元件HSW和低端開關(guān)元件LSW例如由功率MOSFET(Metal-Oxide Semiconductor Field-Effect Transistor)構(gòu)成。此外，通過pMOS晶體管的晶體管Q101和nMOS晶體管的晶體管Q102構(gòu)成的反相器，構(gòu)成高端柵極驅(qū)動電路。另一方面，通過pMOS晶體管的晶體管Q103和nMOS晶體管的晶體管Q104構(gòu)成的反相器，構(gòu)成低端柵極驅(qū)動電路。
在上述開關(guān)放大級中，如圖21所示，輸入信號IN為“Hi(高)”(“1”)時(shí)，高端柵極GH(高端開關(guān)元件HSW的柵極)和低端柵極GL(低端開關(guān)元件LSW的柵極)的邏輯電平都為“Lo(低)”，輸出信號out(p)變成“Hi”。此外，在開關(guān)放大級中，輸入信號IN為“Lo”(“0”)時(shí)，高端柵極GH和低端柵極GL的邏輯電平都變成“Hi”，輸出信號out(p)變成“Lo”。
在這樣的開關(guān)放大級中，通過使高端開關(guān)元件HSW和低端開關(guān)元件LSW同時(shí)導(dǎo)通，從而通過兩開關(guān)元件HSW、LSW而在高電位端電源和低電位端電源之間流過貫通電流(shoot-through current)。
圖22(a)至圖22(d)表示了構(gòu)成D級放大器的最后級的兩個(gè)開關(guān)元件的動作。
這里，高端開關(guān)元件HSW為p溝道MOSFET，低端開關(guān)元件LSW為n溝道MOSFET。高端開關(guān)元件HSW在上述高端柵極GH的邏輯電平為“0”導(dǎo)通，在高端柵極GH的邏輯電平為“1”時(shí)截止。另一方面，低端開關(guān)元件LSW在上述低端柵極GL的邏輯電平為“1”時(shí)導(dǎo)通，在低端柵極GL的邏輯電平為“0”時(shí)截止。
在通常的動作狀態(tài)下，高端開關(guān)元件HSW和低端開關(guān)元件LSW如圖22(c)或圖22(d)所示那樣動作。在圖22(c)所示的動作狀態(tài)(輸入信號IN為“Hi”時(shí))，高端開關(guān)元件HSW導(dǎo)通，而低端開關(guān)元件LSW截止。由此，通過高端開關(guān)元件HSW向負(fù)載LD流過驅(qū)動電流Id，所以輸出信號out(p)變成“Hi”。相反地，在圖22(d)所示的動作狀態(tài)(輸入信號IN為“Lo”時(shí))，高端開關(guān)元件HSW截止，而低端開關(guān)元件LSW導(dǎo)通。由此，由于從負(fù)載LD對低端開關(guān)元件LSW流過驅(qū)動電流Id，所以輸出信號out(p)變成“Lo”。
如圖22(a)所示，在串聯(lián)連接的高端開關(guān)元件HSW和低端開關(guān)元件LSW都導(dǎo)通的狀態(tài)下，通過高端開關(guān)元件HSW和低端開關(guān)元件LSW而流過貫通電流Is。對于這樣的狀態(tài)，如圖22(b)所示，高端開關(guān)元件HSW和低端開關(guān)元件LSW都截止時(shí)，不流過貫通電流Is。
再有，數(shù)字音頻數(shù)據(jù)一般以PCM(Pulse Code Modulation)格式來表現(xiàn)。就用D級放大器放大這樣的數(shù)字音頻數(shù)據(jù)來說，需要利用專用的IC將CD、MD、DVD等的PCM信號例如變換為PDM信號(進(jìn)行PDM調(diào)制)。
可是，接收上述那樣的聲音數(shù)據(jù)的數(shù)據(jù)接收裝置通常為了以無線方式進(jìn)行通信而由電池驅(qū)動。在設(shè)置于這樣的利用電池驅(qū)動的數(shù)據(jù)接收裝置的D級放大器中，上述貫通電流造成的功率消耗成為加速電池消耗的問題。
對于這樣的問題，采用不流過貫通電流的產(chǎn)生上述圖22(b)所示的動作狀態(tài)的驅(qū)動方法。如這種動作狀態(tài)那樣，高端開關(guān)元件HSW和低端開關(guān)元件LSW都截止的期間一般被稱為空載時(shí)間(dead time)。在D級放大器中，為了降低貫通電流，通常設(shè)有用于生成空載時(shí)間的電路(例如文獻(xiàn)2)。
圖23表示D級放大器中的一例空載時(shí)間生成電路的結(jié)構(gòu)。而圖24表示D級放大器中的空載時(shí)間生成電路和開關(guān)放大級的動作。
圖23中所示的空載時(shí)間生成電路包括反相器101、延遲電路102、“或非(NOR)”電路103和“與非(NAND)”電路104。
在這樣的空載時(shí)間(dead time)生成電路中，由反相器101反相后的輸入信號IN被原樣輸入到“或非”電路103和“與非”電路104，另一方面，通過延遲電路102而延遲規(guī)定時(shí)間后被輸入到“或非”電路103和“與非”電路104。由此，如圖24所示，“或非”電路103輸出反相器101的輸出(反相器輸出)和延遲電路102的輸出(延遲輸出)的“或非”(“或非”輸出)。而“與非”電路104輸出反相器輸出和延遲輸出的“與非”(“與非”輸出)。于是，高端開關(guān)元件HSW在“或非”輸出為“Lo”的期間因高端柵極GH的邏輯電平為“Hi”而截止。另一方面，低端開關(guān)元件LSW在“與非”輸出為“Lo”期間低端柵極GL的邏輯電平為“Hi”而導(dǎo)通。
這里，“與非”輸出在“或非”輸出從“Hi”下降到“Lo”后延遲由延遲電路102產(chǎn)生的延遲時(shí)間td0而下降。另一方面，“或非”輸出在“與非”輸出從“Lo”上升至“Hi”后被延遲了延遲時(shí)間td0而上升。由此，在從高端柵極GH的邏輯電平變化到“Hi”至低端柵極GL的邏輯電平變化到“Hi”為止的延遲時(shí)間td0之間，高端開關(guān)元件HSW和低端開關(guān)元件LSW都截止(OFF)。同樣地，在低端柵極GL的邏輯電平變化到“Lo”起至高端柵極GH的邏輯電平變化到“Lo”為止的延遲時(shí)間td0之間，高端開關(guān)元件SHW和低端開關(guān)元件LSW都截止。這樣，空載時(shí)間td1、td2由延遲時(shí)間td0提供。
在上述那樣的空載時(shí)間生成電路中，因?yàn)槭怯裳舆t電路提供的固定的延遲時(shí)間決定空載時(shí)間，所以不容易變更。對于這樣的不適合狀況，在文獻(xiàn)3中，公開了迅速并且容易地實(shí)施空載時(shí)間的調(diào)整作業(yè)的結(jié)構(gòu)。具體地說，該結(jié)構(gòu)包括對高端開關(guān)元件HSW和低端開關(guān)元件LSW的柵極信號進(jìn)行監(jiān)視，根據(jù)該柵極信號而生成與空載時(shí)間成比例的DC電壓信號，并基于該DC電壓信號而調(diào)整空載時(shí)間的空載時(shí)間調(diào)整電路。
(文獻(xiàn)1)特開2004-135321號公報(bào)(2004年4月30日公開)(文獻(xiàn)2)特開昭57-170608號公報(bào)(1982年10月20日公開)(文獻(xiàn)3)特開2003-338715號公報(bào)(2003年11月28日公開)由于空載時(shí)間通過制造而有偏差，所以上述空載時(shí)間調(diào)整電路將在D級放大器的制造后(出廠調(diào)整時(shí))簡單地進(jìn)行空載時(shí)間的調(diào)整作為目的而被采用。但是，這樣的空載時(shí)間調(diào)整電路未將D級放大器作為產(chǎn)品出廠后使用，所以不僅使D級放大器的結(jié)構(gòu)復(fù)雜化，而且在實(shí)現(xiàn)低成本方面成為障礙。
對此，如果能夠在D級放大器的設(shè)計(jì)階段根據(jù)D級放大器的標(biāo)準(zhǔn)而合適地設(shè)定空載時(shí)間，則能夠基本上沒有上述那樣的空載時(shí)間調(diào)整。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種能夠用簡單的結(jié)構(gòu)設(shè)定期望的空載時(shí)間的D級放大器。
為了實(shí)現(xiàn)上述目的，本發(fā)明的D級放大器包括放大電路，其高端開關(guān)元件和低端開關(guān)元件被串聯(lián)連接到電源；高端柵極驅(qū)動電路，驅(qū)動所述高端開關(guān)元件的高端柵極；以及低端柵極驅(qū)動電路，驅(qū)動所述低端開關(guān)元件的低端柵極，在所述高端柵極驅(qū)動電路和所述低端柵極驅(qū)動電路中，被設(shè)定充放電時(shí)間，以使所述高端柵極的充電時(shí)間比放電時(shí)間短，所述低端柵極的充電時(shí)間比放電時(shí)間長。
在上述結(jié)構(gòu)中，通過充放電時(shí)間的設(shè)定，使高端柵極的充電時(shí)間比放電時(shí)間短，低端柵極的充電時(shí)間比放電時(shí)間長。由此，高端柵極的電位的變化在上升時(shí)比下降時(shí)快，另一方面，低端柵極的電位的變化在上升時(shí)比下降時(shí)慢(例如，參照圖6的高端柵極GH1和低端柵極GL1的電位的變化)。
因此，在高端柵極的電位變化和低端柵極的電位變化之間產(chǎn)生差別。其結(jié)果，在從高端開關(guān)元件截止至低端開關(guān)元件導(dǎo)通為止的期間，以及從低端開關(guān)元件截止至高端開關(guān)元件導(dǎo)通為止的期間產(chǎn)生時(shí)間差。在這樣產(chǎn)生的時(shí)間差的期間，由于兩開關(guān)元件都截止，所以其時(shí)間差成為空載時(shí)間。
這樣，在上述結(jié)構(gòu)中，通過高端柵極和低端柵極的充放電時(shí)間的設(shè)定而能夠生成空載時(shí)間。
本發(fā)明的其他目的、特征及優(yōu)點(diǎn)通過以下所示的記載而將十分清楚。此外，本發(fā)明的好處在參照附圖的以下說明中將更加明白。


圖1是表示本發(fā)明的一實(shí)施方式的D級放大器的結(jié)構(gòu)的方框圖。
圖2是表示上述D級放大器中的實(shí)施方式1的開關(guān)放大電路結(jié)構(gòu)的電路圖。
圖3是表示圖2的開關(guān)放大電路的充電時(shí)的等效電路的電路圖。
圖4是表示圖2的開關(guān)放大電路的放電時(shí)的等效電路的電路圖。
圖5(a)是表示上述D級放大器中的pMOS晶體管的電容模型的電路圖。
圖5(b)是表示上述D級放大器中的nMOS晶體管的電容模型的電路圖。
圖6是表示上述開關(guān)放大電路的動作的定時(shí)圖。
圖7是表示上述D級放大器中的實(shí)施方式2的開關(guān)放大電路的結(jié)構(gòu)的電路圖。
圖8是表示上述D級放大器中的實(shí)施方式3的開關(guān)放大電路結(jié)構(gòu)的電路圖。
圖9是表示上述D級放大器中的實(shí)施方式4的開關(guān)放大電路結(jié)構(gòu)的電路圖。
圖10是表示上述D級放大器中的實(shí)施方式5的開關(guān)放大電路結(jié)構(gòu)的電路圖。
圖11是表示圖10的開關(guān)放大電路的動作的定時(shí)圖。
圖12是表示上述D級放大器中的實(shí)施方式6的開關(guān)放大電路結(jié)構(gòu)的電路圖。
圖13是表示圖12的開關(guān)放大電路的動作的定時(shí)圖。
圖14是表示上述D級放大器中的實(shí)施方式7的開關(guān)放大電路結(jié)構(gòu)的電路圖。
圖15是表示圖14的開關(guān)放大電路的動作的定時(shí)圖。
圖16是表示上述D級放大器中的半橋式的低通濾波器結(jié)構(gòu)的電路圖。
圖17是表示上述D級放大器中的全橋式的低通濾波器結(jié)構(gòu)的電路圖。
圖18是表示包含了上述D級放大器的紅外線數(shù)據(jù)接收裝置的結(jié)構(gòu)的方框圖。
圖19是表示以往的紅外線數(shù)據(jù)接收裝置的結(jié)構(gòu)的方框圖。
圖20是表示以往的D級放大器的開關(guān)放大級結(jié)構(gòu)的電路圖。
圖21是表示圖20的開關(guān)放大級的動作的定時(shí)圖。
圖22(a)至圖22(d)是表示圖20的開關(guān)放大級的動作中的不同狀態(tài)的圖。
圖23是表示以往的其他D級放大器中的空載時(shí)間生成電路和開關(guān)放大級結(jié)構(gòu)的電路圖。
圖24是表示圖23的空載時(shí)間調(diào)整電路和開關(guān)放大級的動作的定時(shí)圖。
具體實(shí)施例方式
對于本發(fā)明的實(shí)施方式，基于圖1至圖18說明時(shí)，如下那樣。
圖1是表示本發(fā)明的一實(shí)施方式的D級放大器1的概略結(jié)構(gòu)。
如圖1所示，D級放大器1包括調(diào)制電路2、開關(guān)放大電路3和低通濾波器(圖中，LPF)4。
如圖1所示，調(diào)制電路2是將輸入音頻信號(模擬或PCM信號)調(diào)制為PDM信號或PWM信號并輸出的電路。開關(guān)放大電路3包括基于從調(diào)制電路2輸出的調(diào)制信號而將負(fù)載電流導(dǎo)通/截止的功率開關(guān)電路，將調(diào)制信號放大。低通濾波器4通過將開關(guān)放大電路3放大的調(diào)制信號的電平平均化，并除去在被放大的調(diào)制信號中包含的不需要的高頻噪聲，從而再現(xiàn)被放大的輸入音頻信號。
在本實(shí)施方式，對于開關(guān)放大電路3，用以下的各實(shí)施方式來說明各種結(jié)構(gòu)。
圖2表示本實(shí)施方式的開關(guān)放大電路31的主要部分的結(jié)構(gòu)。
如圖2所示，開關(guān)放大電路31包括高端開關(guān)元件HSW、低端開關(guān)元件LSW、高端柵極驅(qū)動電路311以及低端柵極驅(qū)動電路312。
高端開關(guān)元件HSW和低端開關(guān)元件LSW被串聯(lián)連接到高電位端電源(Vdd)和低電位端電源(GND)之間。此外，輸出電壓out(p)從高端開關(guān)元件HSW和低端開關(guān)元件LSW之間輸出。高端開關(guān)元件HSW是p溝道MOS晶體管，低端開關(guān)元件LSW是n溝道MOS晶體管。
高端柵極驅(qū)動電路311由pMOS晶體管Q1、nMOS晶體管Q2和電阻R1組成的反相器電路構(gòu)成。低端柵極驅(qū)動電路312由pMOS晶體管Q3、nMOS晶體管Q4和電阻R2組成的反相器電路構(gòu)成。輸入信號IN被輸入到pMOS晶體管Q1、nMOS晶體管Q2、pMOS晶體管Q3和nMOS晶體管Q4的柵極。構(gòu)成的pMOS晶體管Q1被連接在高電位端電源和高端開關(guān)元件HSW的柵極(高端柵極GH1)之間。電阻R1的一端連接到高端柵極GH1，另一端連接到nMOS晶體管Q2的漏極。nMOS晶體管Q2的源極連接到低電位端電源。高端柵極驅(qū)動電路311這樣構(gòu)成反相器電路。
pMOS晶體管Q3的源極連接到高電位端電源，漏極連接到電阻R2的一端。電阻R2的另一端連接到低端開關(guān)元件LSW的柵極(低端柵極GL1)。nMOS晶體管Q4連接在低端柵極GL1和低電位端電源之間。低端柵極驅(qū)動電路312這樣構(gòu)成反相器電路。
上述電阻R1、R2都有相同的電阻值R01。
圖3表示圖2所示的開關(guān)放大電路31的充電時(shí)的等效電路。
在充電時(shí)，輸入信號IN為“Lo”(“0”)。因此，由于pMOS晶體管Q1導(dǎo)通，而nMOS晶體管Q2截止，所以電阻R1未被連接到高端柵極GH1(等同于沒有)。此外，由于pMOS晶體管Q3導(dǎo)通，而nMOS晶體管Q4截止，所以電阻R2被連接到低端柵極GL1。這樣，形成圖3的等效電路。
在上述等效電路中，高端柵極GH1按時(shí)間常數(shù)Ron×Cgg被充電，低端柵極GL1按時(shí)間常數(shù)(Ron+R01)×Cgg被充電。這里，Ron是MOS晶體管的導(dǎo)通電阻，Cgg是MOS晶體管的柵極電容。
圖4表示圖2所示的開關(guān)放大電路31的放電時(shí)的等效電路。
在放電時(shí)，輸入信號IN為“Hi”(“1”)。因此，由于pMOS晶體管Q1截止，而nMOS晶體管Q2導(dǎo)通，所以電阻R1被連接到高端柵極GH1。此外，由于pMOS晶體管Q3截止，而nMOS晶體管Q4導(dǎo)通，所以電阻未被連接到低端柵極GL1(等同于沒有)。這樣，形成圖4的等效電路。
在上述等效電路中，高端柵極GH1按時(shí)間常數(shù)(Ron+R01)×Cgg被放電，低端柵極GL1按時(shí)間常數(shù)Ron×Cgg被放電。
因此，高端柵極GH1的充電時(shí)間比其放電時(shí)間短，低端柵極GL1的充電時(shí)間比其放電時(shí)間長。
圖5(a)表示pMOS晶體管(高端開關(guān)元件HSW)的電容模型，圖5(b)表示nMOS晶體管(低端開關(guān)元件LSW)的電容模型。
在圖5(a)、圖5(b)所示的電容模型中，表示為Cgg＝Cgb+Cgd+Cgs。其中，Cgb是柵極-反向柵極間電容，Cga是柵極-漏極間電容，Cgs是柵極-源極間電容。
接著，說明上述那樣構(gòu)成的開關(guān)放大電路31的動作。圖6是表示開關(guān)放大電路31的動作的定時(shí)圖。
如圖6所示，假設(shè)在高端柵極GH1的電位從“Hi”電平(Vdd)起超過低于閾值電壓Vth(p)部分的電平為止的范圍并下降時(shí)，高端開關(guān)元件HSW導(dǎo)通，如果高端柵極GH的電位在上述范圍內(nèi)則截止。高端開關(guān)元件HSW截止為止的時(shí)間toff(H)如下表示。
toff(H)＝Ron×Cgg×ln(Vdd/Vth(p))而至高端開關(guān)元件HSW導(dǎo)通為止的時(shí)間ton(H)如下表示。
ton(H)＝(Ron+R01)×Cgg×ln(Vdd/Vth(p))如圖6所示，假設(shè)在低端柵極GL1的電位從“Lo”電平(Vdd)起超過高于閾值電壓Vth(n)的電平為止的范圍并上升時(shí)，高端開關(guān)元件HSW導(dǎo)通，如果低端柵極GL1的電位在上述范圍內(nèi)則截止。設(shè)低端開關(guān)元件LSW以Vth(n)被導(dǎo)通/截止時(shí)，高端開關(guān)元件LSW導(dǎo)通為止的時(shí)間ton(L)如下表示。
ton(L)＝(Ron+R01)×Cgg×ln(Vdd/Vth(n))而高端開關(guān)元件LSW截止為止的時(shí)間toff(L)如下表示。
toff(L)＝Ron×Cgg×ln(Vdd/(Vdd-Vth(n)))這里，空載時(shí)間td1、td2如下表示。
td1＝|toff(H)-ton(L)|td2＝|ton(H)-toff(L)|此外，如果Vth(p)＝Vth(n)＝Vdd/2，則空載時(shí)間td1、td2如下表示。
td1＝td2＝R01×Cgg×ln2這樣，在開關(guān)放大電路31中，通過電阻R1、R2，可進(jìn)行空載時(shí)間的設(shè)定。因此，通過根據(jù)開關(guān)放大電路31的標(biāo)準(zhǔn)而適當(dāng)設(shè)定電阻R1、R2的電阻值R01，能夠以簡單的結(jié)構(gòu)設(shè)定最合適的空載時(shí)間。
圖7表示本實(shí)施方式的開關(guān)放大電路32的主要部分的結(jié)構(gòu)。
如圖7所示，開關(guān)放大電路32包括高端開關(guān)元件HSW、低端開關(guān)元件LSW、高端柵極驅(qū)動電路321和低端柵極驅(qū)動電路322。
關(guān)于高端開關(guān)元件HSW和低端開關(guān)元件LSW，由于與實(shí)施方式1的開關(guān)放大電路31中的高端開關(guān)元件HSW和低端開關(guān)元件LSW的結(jié)構(gòu)相同，所以在本實(shí)施方式中省略其說明。
再有，在后述的其他實(shí)施方式中也是同樣，所以省略高端開關(guān)元件HSW和低端開關(guān)元件LSW的說明。
高端柵極驅(qū)動電路321由pMOS晶體管Q1、nMOS晶體管Q2和電阻R1、R3組成的反相器電路構(gòu)成。低端柵極驅(qū)動電路322由pMOS晶體管Q3、nMOS晶體管Q4和電阻R2、R4組成的反相器電路構(gòu)成。輸入信號IN被輸入到pMOS晶體管Q1、nMOS晶體管Q2、pMOS晶體管Q3和nMOS晶體管Q4的柵極。
高端柵極驅(qū)動電路321是在實(shí)施方式1的高端柵極驅(qū)動電路311中附加有電阻R3的結(jié)構(gòu)。而低端柵極驅(qū)動電路322是在實(shí)施方式1的低端柵極驅(qū)動電路312上附加有電阻R4的結(jié)構(gòu)。電阻R3連接在高端柵極驅(qū)動電路311中的pMOS晶體管Q1的漏極和高端柵極GH1之間。另一方面，電阻R4連接在低端柵極驅(qū)動電路312中的nMOS晶體管Q4的漏極和低端柵極GL1之間。
上述電阻R3、R4都有相同的電阻值R02。此外，電阻值R01被設(shè)定為比電阻值R02大的值。
下面說明這樣構(gòu)成的開關(guān)放大電路32的動作。
高端柵極GH1按時(shí)間常數(shù)(Ron+R02)×Cgg被充電。而低端柵極GL1按時(shí)間常數(shù)(Ron+R01)×Cgg被充電。此外，高端柵極GH1按時(shí)間常數(shù)(Ron+R01)×Cgg被放電。低端柵極GL1按時(shí)間常數(shù)(Ron+R02)×Cgg被放電。
因此，高端柵極GH1的充電時(shí)間比其放電時(shí)間短，低端柵極GL1的充電時(shí)間比其放電時(shí)間長。
如圖6所示，假設(shè)在高端柵極GH1的電位從“Hi”電平(Vdd)起超過低于閾值電壓Vth(p)的電平為止的范圍并下降時(shí)，高端開關(guān)元件HSW導(dǎo)通，如果高端柵極GH1的電位在上述范圍內(nèi)則截止。高端開關(guān)元件HSW截止為止的時(shí)間toff(H)如下表示。
toff(H)＝(Ron+R02)×Cgg×ln(Vdd/Vth(p))而至高端開關(guān)元件HSW導(dǎo)通為止的時(shí)間ton(H)如下表示。
ton(H)＝(Ron+R01)×Cgg×ln(Vdd/Vth(p))如圖6所示，假設(shè)在低端柵極GL1的電位從“Lo”電平(Vdd)起超過高于閾值電壓Vth(n)的電平為止的范圍并上升時(shí)，高端開關(guān)元件HSW導(dǎo)通，如果低端柵極GL1的電位在上述范圍內(nèi)則截止。高端開關(guān)元件LSW導(dǎo)通為止的時(shí)間ton(L)如下表示。
ton(L)＝(Ron+R01)×Cgg×ln(Vdd/(Vdd-Vth(n)))而高端開關(guān)元件LSW截止為止的時(shí)間toff(L)如下表示。
toff(L)＝(Ron+R02)×Cgg×ln(Vdd/(Vdd-Vth(n)))這里，空載時(shí)間td1、td2如下表示。
td1＝|toff(H)-ton(L)|td2＝|ton(H)-toff(L)|此外，如果Vth(p)＝Vth(n)＝Vdd/2，則空載時(shí)間td1、td2如下表示。
td1＝td2＝(R01-R02)×Cgg×ln2這樣，在開關(guān)放大電路32中，通過電阻R1～R4，可進(jìn)行空載時(shí)間的設(shè)定。因此，通過根據(jù)開關(guān)放大電路32的標(biāo)準(zhǔn)而適當(dāng)設(shè)定電阻R1、R2的電阻值R01和電阻R3、R4的電阻值R02，能夠以簡單的結(jié)構(gòu)設(shè)定最合適的空載時(shí)間。此外，通過使用兩種電阻值R01、R02，能夠比開關(guān)放大電路31更細(xì)致地設(shè)定空載時(shí)間。
圖8表示本實(shí)施方式的開關(guān)放大電路33的主要部分的結(jié)構(gòu)。
如圖8所示，開關(guān)放大電路33包括高端開關(guān)元件HSW、低端開關(guān)元件LSW、高端柵極驅(qū)動電路331和低端柵極驅(qū)動電路332。
高端柵極驅(qū)動電路331由pMOS晶體管Q1和nMOS晶體管Q2組成的反相器電路構(gòu)成。低端柵極驅(qū)動電路332由pMOS晶體管Q3和nMOS晶體管Q4組成的反相器電路構(gòu)成。輸入信號IN被輸入到pMOS晶體管Q1、nMOS晶體管Q2、pMOS晶體管Q3和nMOS晶體管Q4的柵極。此外，pMOS晶體管Q1和nMOS晶體管Q2的漏極都連接到高端柵極GH1。而pMOS晶體管Q3和nMOS晶體管Q4的漏極都連接到低端柵極GL1。
這里，設(shè)nMOS晶體管Q2、Q4的柵極寬度和柵極長度分別為W1、L1，設(shè)pMOS晶體管Q1、Q3的柵極寬度和柵極長度分別為W2、L2。在高端柵極驅(qū)動電路331中，設(shè)定為W1/L1比W2/L2小。而在低端柵極驅(qū)動電路332中，設(shè)定為W2/L2比W1/L1小。
對于MOS晶體管的Ron，下面的關(guān)系成立。
Ron(n)＝1/(μn×Cox×(W1/L1)×(Vgs-Vth2(n)))Ron(p)＝1/(μp×Cox×(W2/L2)×(Vgs-Vth2(p)))再有，上式中的各參數(shù)如下定義。
Ron(n)nMOS晶體管的RonRon(p)pMOS晶體管的RonμnnMOS晶體管的溝道遷移率μppMOS晶體管的溝道遷移率Cox柵極-氧化膜間電容Vgs柵極-源極間電壓Vth2(n)柵極驅(qū)動電路中的nMOS晶體管的閾值電壓Vth2(p)柵極驅(qū)動電路中的pMOS晶體管的閾值電壓根據(jù)上式，通過調(diào)整W1/L1和W2/L2，能夠進(jìn)行Ron的調(diào)整。
下面說明上述那樣構(gòu)成的開關(guān)放大電路33的動作。
這里，為了簡單，設(shè)每單位W/L的導(dǎo)通電阻為Ron＝Ron(p)＝Ron(n)。此外，nMOS晶體管的W/L∶pMOS晶體管的W/L＝n∶1時(shí)，pMOS晶體管的導(dǎo)通電阻∶pMOS晶體管的導(dǎo)通電阻＝Ron∶n×Ron。即，n表示nMOS晶體管的W/L和pMOS晶體管的W/L之比。
由此，高端柵極GH1按時(shí)間常數(shù)Ron(p)×Cgg被充電。而低端柵極GL1按時(shí)間常數(shù)n×Ron(p)×Cgg被充電。此外，高端柵極GH1按時(shí)間常數(shù)n×Ron(n)×Cgg被放電。低端柵極GL1按時(shí)間常數(shù)Ron(n)×Cgg被放電。
因此，高端柵極GH1的充電時(shí)間比其放電時(shí)間短，低端柵極GL1的充電時(shí)間比其放電時(shí)間長。
如圖6所示，假設(shè)在高端柵極GH的電位從“Hi”電平(Vdd)起超過低于閾值電壓Vth(p)的電平為止的范圍并下降時(shí)，高端開關(guān)元件HSW導(dǎo)通，如果高端柵極GH的電位在上述范圍內(nèi)則截止。高端開關(guān)元件HSW截止為止的時(shí)間toff(H)如下表示。
toff(H)＝Ron×Cgg×ln(Vdd/Vth(p))而高端開關(guān)元件HSW導(dǎo)通為止的時(shí)間ton(H)如下表示。
ton(H)＝n×Ron×Cgg×ln(Vdd/Vth(p))如圖6所示，假設(shè)在低端柵極GL的電位從“Lo”電平(Vdd)起超過高于閾值電壓Vth(n)的電平為止的范圍并上升時(shí)，低端開關(guān)元件LSW導(dǎo)通，如果低端柵極GL的電位在上述范圍內(nèi)則截止。高端開關(guān)元件LSW導(dǎo)通為止的時(shí)間ton(L)如下表示。
ton(L)＝n×Ron×Cgg×ln(Vdd/(Vdd-Vth(n)))
而高端開關(guān)元件LSW截止為止的時(shí)間toff(L)如下表示。
toff(L)＝Ron×Cgg×ln(Vdd/(Vdd-Vth(n)))這里，空載時(shí)間td1、td2如下表示。
td1＝|toff(H)-ton(L)|td2＝|ton(H)-toff(L)|此外，如果Vth(p)＝Vth(n)＝Vdd/2，則空載時(shí)間td1、td2如下表示。
td1＝td2＝|(n-1)|×Ron×Cgg×ln2這樣，在開關(guān)放大電路33中，通過nMOS晶體管的W/L和pMOS晶體管的W/L之比的n的調(diào)整，可進(jìn)行空載時(shí)間的設(shè)定。因此，通過根據(jù)開關(guān)放大電路33的標(biāo)準(zhǔn)而適當(dāng)設(shè)定W1/L1和W2/L2，能夠以簡單的結(jié)構(gòu)設(shè)定最合適的空載時(shí)間。此外，由于沒有如開關(guān)放大電路31、32那樣必需電阻R1、R2，所以可簡單地構(gòu)成開關(guān)放大電路33。
圖9表示本實(shí)施方式的開關(guān)放大電路34的主要部分的結(jié)構(gòu)。
如圖9所示，開關(guān)放大電路34包括高端開關(guān)元件HSW、低端開關(guān)元件LSW、高端柵極驅(qū)動電路341和低端柵極驅(qū)動電路342。
高端柵極驅(qū)動電路341由pMOS晶體管Q1、nMOS晶體管Q2、電阻R1和電容器C1組成的反相器電路構(gòu)成。低端柵極驅(qū)動電路342由pMOS晶體管Q3、nMOS晶體管Q4、電阻R2和電容器C2組成的反相器電路構(gòu)成。輸入信號IN被輸入到pMOS晶體管Q1、nMOS晶體管Q2、pMOS晶體管Q3和nMOS晶體管Q4的柵極。
高端柵極驅(qū)動電路341是在實(shí)施方式1的高端柵極驅(qū)動電路311中附加有電容器C1的結(jié)構(gòu)。此外，低端柵極驅(qū)動電路342是在實(shí)施方式1的低端柵極驅(qū)動電路312中附加有電容器C2的結(jié)構(gòu)。電容器C1連接在高端開關(guān)元件HSW的柵極和漏極之間。另一方面，電容器C2連接在低端開關(guān)元件LSW的柵極和漏極之間。
上述電容器C1、C2都有相同的電容值C0。
下面說明上述那樣構(gòu)成的開關(guān)放大電路34的動作。
高端柵極GH1按時(shí)間常數(shù)Ron×(Cgg+C0)被充電。而低端柵極GL1按時(shí)間常數(shù)(Ron+R01)×(Cgg+C0)被充電。此外，高端柵極GH1按時(shí)間常數(shù)(Ron+R01)×(Cgg+C0)被放電。低端柵極GL1按時(shí)間常數(shù)Ron×(Cgg+C0)被放電。
因此，高端柵極GH1的充電時(shí)間比其放電時(shí)間短，低端柵極GL1的充電時(shí)間比其放電時(shí)間長。
如圖6所示，假設(shè)在高端柵極GH的電位從“Hi”電平(Vdd)起超過低于閾值電壓Vth(p)的電平為止的范圍并下降時(shí)，高端開關(guān)元件HSW導(dǎo)通，如果高端柵極GH的電位在上述范圍內(nèi)則截止。高端開關(guān)元件HSW截止為止的時(shí)間toff(H)如下表示。
toff(H)＝Ron×(Cgg+C0)×ln(Vdd/Vth(p))而高端開關(guān)元件HSW導(dǎo)通為止的時(shí)間ton(H)如下表示。
ton(H)＝(Ron+R01)×(Cgg+C0)×ln(Vdd/Vth(p))如圖6所示，假設(shè)在低端柵極GL的電位從“Lo”電平(Vdd)起超過高于閾值電壓Vth(n)的電平為止的范圍并上升時(shí)，低端開關(guān)元件LSW導(dǎo)通，如果低端柵極GL的電位在上述范圍內(nèi)則截止。高端開關(guān)元件LSW導(dǎo)通為止的時(shí)間ton(L)如下表示。
ton(L)＝(Ron+R01)×(Cgg+C0)×ln(Vdd/(Vdd-Vth(n)))而低端開關(guān)元件LSW截止為止的時(shí)間toff(L)如下表示。
toff(L)＝Ron×(Cgg+C0)×ln(Vdd/(Vdd-Vth(n)))這里，空載時(shí)間td1、td2如下表示。
td1＝|toff(H)-ton(L)|td2＝|ton(H)-toff(L)|此外，如果Vth(p)＝Vth(n)＝Vdd/2，則空載時(shí)間td1、td2如下表示。
td1＝td2＝R01×(Cgg+C0)×ln2這樣，在開關(guān)放大電路34中，通過電阻R1、R2和電容器C1、C2，可進(jìn)行空載時(shí)間的設(shè)定。因此，通過根據(jù)開關(guān)放大電路34的標(biāo)準(zhǔn)而適當(dāng)設(shè)定電阻R1、R2的電阻值R01和電容器C1、C2的電容值C0，能夠以簡單的結(jié)構(gòu)設(shè)定最合適的空載時(shí)間。
此外，在一般的集成電路處理工藝中，電容值的偏差(例如±10％)比電阻值的偏差(例如±20％)小。因此，通過將電容值添加為用于設(shè)定空載時(shí)間的參數(shù)，與實(shí)施方式1的開關(guān)放大電路31相比，能夠降低元件特性的偏差的影響。
再有，在本實(shí)施方式，說明了在實(shí)施方式1的開關(guān)放大電路31中附加了電容器C1、C2的結(jié)構(gòu)，但也可以在實(shí)施方式2的開關(guān)放大電路32中附加電容器C1、C2。
圖10表示本實(shí)施方式的開關(guān)放大電路35的主要部分的結(jié)構(gòu)。
如圖10所示，開關(guān)放大電路35包括高端開關(guān)元件HSW、低端開關(guān)元件LSW、高端柵極驅(qū)動電路351、低端柵極驅(qū)動電路352、反相器353、延遲電路354、“或非”電路355和“與非”電路356。反相器353、延遲電路354、“或非”電路355和“與非”電路356構(gòu)成空載時(shí)間生成電路357(延遲時(shí)間賦予電路)。
高端柵極驅(qū)動電路351與高端柵極驅(qū)動電路311同樣，由pMOS晶體管Q1、nMOS晶體管Q2和電阻R1組成的反相器電路構(gòu)成。低端柵極驅(qū)動電路352與低端柵極驅(qū)動電路312同樣，由pMOS晶體管Q3、nMOS晶體管Q4和電阻R2組成的反相器電路構(gòu)成。
延遲電路354是將由反相器353反相過的輸入信號IN延遲預(yù)先設(shè)定的規(guī)定的延遲時(shí)間的電路?！盎蚍恰彪娐?55將反相器353反相過的輸入信號IN和延遲電路354延遲過的輸入信號IN的“或非”輸出?！芭c非”電路356將反相器353反相過的輸入信號IN和延遲電路354延遲過的輸入信號IN的“與非”輸出。
此外，“或非”電路355的輸出端子連接著pMOS晶體管Q1和nMOS晶體管Q2的柵極。另一方面，“與非”電路356的輸出端子連接著pMOS晶體管Q3和nMOS晶體管Q4的柵極。
下面說明上述那樣構(gòu)成的開關(guān)放大電路35的動作。圖11是表示開關(guān)放大電路35的動作的定時(shí)圖。
由反相器353反相過的輸入信號IN被原樣輸入到“或非”電路355和“與非”電路356，另一方面，通過延遲電路354延遲規(guī)定時(shí)間后被輸入到“或非”電路355和“與非”電路356。由此，如圖11所示，“或非”電路355將反相器353的輸出(反相器輸出)和延遲電路354的輸出(延遲輸出)的“或非”(NOR輸出)輸出。而“與非”電路356將反相器輸出和延遲輸出的“與非”(NAND輸出)輸出。于是，高端開關(guān)元件HSW在“或非”輸出為“Lo”的期間因高端柵極GH1的邏輯電平為“Hi”而截止。另一方面，低端開關(guān)元件LSW在“與非”輸出為“Lo”期間因低端柵極GL1的邏輯電平為“Hi”而導(dǎo)通。
這里，“與非”輸出從“或非”輸出由“Hi”下降到“Lo”后延遲由延遲電路354提供的延遲時(shí)間td0后下降。此外，“或非”輸出從“Lo”上升到“Hi”后延遲了延遲時(shí)間td0后上升。
另一方面，在高端柵極驅(qū)動電路351和低端柵極驅(qū)動電路352中，與上述高端柵極驅(qū)動電路311和低端柵極驅(qū)動電路312同樣，空載時(shí)間td1、td2通過電阻R1、R2而被設(shè)定。因此，在開關(guān)放大電路35中，如下述那樣，被設(shè)定包含了延遲時(shí)間td0的空載時(shí)間td1、td2。
td1＝td0+|toff(H)-ton(L)|td2＝td0+|ton(H)-toff(L)|此外，如果Vth(p)＝Vth(n)＝Vdd/2，則空載時(shí)間td1、td2如下表示。
td1＝td2＝td0+R1×Cgg×ln2由此，在從高端柵極GH1的邏輯電平變化到“Hi”至低端柵極GL1的邏輯電平變化到“Hi”為止的期間，高端開關(guān)元件HSW和低端開關(guān)元件LSW都截止。同樣地，在從低端柵極GL1的邏輯電平變化到“Lo”至高端柵極GH1的邏輯電平變化到“Lo”為止的期間，高端開關(guān)元件HSW和低端開關(guān)元件LSW都截止。
這樣，在開關(guān)放大電路35中，通過電阻R1、R2和反相器353、延遲電路354、“或非”電路355和“與非”電路356，可進(jìn)行空載時(shí)間的設(shè)定。因此，通過根據(jù)開關(guān)放大電路35的標(biāo)準(zhǔn)而適當(dāng)設(shè)定電阻R1、R2的電阻值R0和延遲電路354的延遲時(shí)間，能夠以簡單的結(jié)構(gòu)設(shè)定最合適的空載時(shí)間。
再有，根據(jù)高端柵極GH的電位的下降時(shí)間trd(高端開關(guān)元件HSW導(dǎo)通的時(shí)間ton(H))和低端柵極GL的電位的上升時(shí)間tru(低端開關(guān)元件LSW導(dǎo)通的時(shí)間ton(L))的標(biāo)準(zhǔn)值，對電阻值R01的值有限制。例如，上述下降時(shí)間trd和上升時(shí)間tru如下述那樣表示。
trd＝ton(H)＝(Ron+R01)×Cgg×ln(Vdd/Vth(p))tru＝ton(L)＝(Ron+R01)×Cgg×ln(Vdd/(Vdd-Vth(n)))因此，要將空載時(shí)間td1、td2增長，而增大電阻值R01時(shí)，下降時(shí)間trd和上升時(shí)間tru有時(shí)不滿足標(biāo)準(zhǔn)值。對于這樣的不適狀況，取代增大電阻值R01，將延遲電路354的延遲時(shí)間td0設(shè)定得長即可。由此，能夠一邊滿足下降時(shí)間trd和上升時(shí)間tru的標(biāo)準(zhǔn)值，一邊將空載時(shí)間td1、td2增長設(shè)定。
此外，本實(shí)施方式的結(jié)構(gòu)也可應(yīng)用于實(shí)施方式2至4的結(jié)構(gòu)。具體地說，將開關(guān)放大電路32～34和空載時(shí)間生成電路357組合。由此，通過適當(dāng)設(shè)定延遲時(shí)間td0和開關(guān)放大電路32～34確定的空載時(shí)間，能夠根據(jù)開關(guān)放大電路32～34或兩開關(guān)元件HSW、LSW的標(biāo)準(zhǔn)而設(shè)定合適的空載時(shí)間。特別是使用電阻值R01、R02的開關(guān)放大電路32、34，與本實(shí)施方式同樣，能夠一邊滿足下降時(shí)間trd和上升時(shí)間tru的標(biāo)準(zhǔn)值，一邊將空載時(shí)間td1、td2增長設(shè)定。
圖12表示本實(shí)施方式的開關(guān)放大電路36的主要部分的結(jié)構(gòu)。
如圖12所示，開關(guān)放大電路36包括高端開關(guān)元件HSW1、HSW2；低端開關(guān)元件LSW1、LSW2；高端柵極驅(qū)動電路361、363；低端柵極驅(qū)動電路362、364；以及反相器365。
高端開關(guān)元件HSW1、HSW2有與上述高端開關(guān)元件HSW相同的功能。另一方面，低端開關(guān)元件LSW1、LSW2有與上述低端開關(guān)元件LSW相同的功能。此外，輸出信號out(p)從高端開關(guān)元件HSW1和低端開關(guān)元件LSW1的漏極輸出。反相輸出信號out(n)從高端開關(guān)元件HSW2和低端開關(guān)元件LSW2的漏極輸出。
高端柵極驅(qū)動電路361由pMOS晶體管Q1、pMOS晶體管Q2和電阻R1組成的與高端柵極驅(qū)動電路311相同的反相器電路構(gòu)成。低端柵極驅(qū)動電路362由pMOS晶體管Q3、nMOS晶體管Q4和電阻R2組成的與低端柵極驅(qū)動電路312相同的反相器電路構(gòu)成。輸入信號IN被輸入到pMOS晶體管Q1、nMOS晶體管Q2、pMOS晶體管Q3和nMOS晶體管Q4的柵極。
高端柵極驅(qū)動電路363由pMOS晶體管Q5、nMOS晶體管Q6和電阻R5組成的反相器電路構(gòu)成。低端柵極驅(qū)動電路364由pMOS晶體管Q7、nMOS晶體管Q8和電阻R6組成的反相器電路構(gòu)成。由反相器365反相過的輸入信號IN被輸入到pMOS晶體管Q5、nMOS晶體管Q6、pMOS晶體管Q7和nMOS晶體管Q8的柵極。
高端柵極驅(qū)動電路363也與高端柵極驅(qū)動電路361同樣，由與高端柵極驅(qū)動電路311相同的反相器電路構(gòu)成。此外，低端柵極驅(qū)動電路364也與低端柵極驅(qū)動電路362同樣，由與低端柵極驅(qū)動電路312相同的反相器電路構(gòu)成。因此，電阻R5有與電阻R1同樣的電阻值R01，電阻R6有與電阻R2同樣的電阻值R02。
下面說明上述那樣構(gòu)成的開關(guān)放大電路36的動作。圖13是表示開關(guān)放大電路36的動作的定時(shí)圖。
如圖13所示，高端柵極GH1和低端柵極GL1通過輸入信號IN來驅(qū)動。另一方面，高端柵極GH2和低端柵極GL2通過被反相過的輸入信號IN、即反相器365的輸出(反相器輸出)來驅(qū)動。其結(jié)果，開關(guān)放大電路36將輸出信號out(p)和反相輸出信號out(n)輸出。由此，能夠采用全橋式的低通濾波器4。
再有，在本實(shí)施方式的結(jié)構(gòu)中，說明了有關(guān)在高端柵極驅(qū)動電路361、363和低端柵極驅(qū)動電路362、364中應(yīng)用了開關(guān)放大電路31的結(jié)構(gòu)(高端柵極驅(qū)動電路311和低端柵極驅(qū)動電路312)的例子。但是，本實(shí)施方式的結(jié)構(gòu)不限于此，也可以在高端柵極驅(qū)動電路361、363和低端柵極驅(qū)動電路362、364中應(yīng)用開關(guān)放大電路32～34的各結(jié)構(gòu)，從而能夠與全橋式的低通濾波器4應(yīng)對。
圖14表示本實(shí)施方式的開關(guān)放大電路37的主要部分的結(jié)構(gòu)。
如圖14所示，開關(guān)放大電路37包括高端開關(guān)元件HSW1、HSW2；低端開關(guān)元件LSW1、LSW2；高端柵極驅(qū)動電路371、373；低端柵極驅(qū)動電路372、374；以及反相器375、376。高端柵極驅(qū)動電路371、373有與上述高端柵極驅(qū)動電路361、363相同的結(jié)構(gòu)，低端柵極驅(qū)動電路372、374有與低端柵極驅(qū)動電路362、364相同的結(jié)構(gòu)。因此，省略它們的說明。
此外，開關(guān)放大電路37包括反相器377、延遲電路378、“或非”電路379和“與非”電路380而構(gòu)成空載時(shí)間生成電路381(延遲時(shí)間賦予電路)。反相器377、延遲電路378、“或非”電路379和“與非”電路380分別由與上述開關(guān)放大電路35中的反相器353、延遲電路354、“或非”電路355和“與非”電路356相同的電路構(gòu)成。因此，開關(guān)放大電路37也與開關(guān)放大電路35同樣，具有利用延遲時(shí)間td0的空載時(shí)間生成功能。
“或非”電路379的輸出端子連接著高端柵極驅(qū)動電路371的輸入端子，同時(shí)通過反相器376連接著低端柵極驅(qū)動電路374的輸入端子。另一方面，“與非”電路380的輸出端子連接著低端柵極驅(qū)動電路372的輸入端子，同時(shí)通過反相器375連接著高端柵極驅(qū)動電路373的輸入端子。
下面說明上述那樣構(gòu)成的開關(guān)放大電路37的動作。圖15是表示開關(guān)放大電路37的動作的定時(shí)圖。
由反相器377反相過的輸入信號IN被原樣輸入到“或非”電路379和“與非”電路380，另一方面，通過延遲電路378被延遲規(guī)定時(shí)間。延遲電路378的輸出(延遲輸出)被輸入到“或非”電路379和“與非”電路380。由此，如圖15所示，“或非”電路379將反相器377的輸出(反相器輸出)和延遲電路378的輸出(延遲輸出)的“或非”(NOR輸出)輸出。而“與非”電路380將反相器輸出和延遲輸出的“與非”(NAND輸出)輸出。
于是，高端開關(guān)元件HSW1因在“或非”輸出為“Lo”期間高端柵極GH1的邏輯電平為“Hi”而截止。而低端開關(guān)元件LSW2因在由反相器376反相過的“或非”輸出為“Hi”期間低端柵極GL2的邏輯電平為“Lo”而截止。另一方面，低端開關(guān)元件LSW1因在“與非”輸出為“Lo”期間低端柵極GL1的邏輯電平為“Hi”而導(dǎo)通。而高端開關(guān)元件HSW2因在由反相器375反相過的“與非”輸出為“Hi”期間高端柵極GH2的邏輯電平為“Lo”而導(dǎo)通。
這里，“與非”輸出從“或非”輸出由“Hi”下降到“Lo”后延遲由延遲電路378提供的延遲時(shí)間td0后下降。此外，“或非”輸出從“Lo”上升到“Hi”后延遲了延遲時(shí)間td0后上升。
另一方面，在高端柵極驅(qū)動電路371、373和低端柵極驅(qū)動電路372、374中，與上述高端柵極驅(qū)動電路311和低端柵極驅(qū)動電路312同樣，空載時(shí)間td1、td2通過電阻R1、R2而被設(shè)定。因此，在開關(guān)放大電路37中，如上述開關(guān)放大電路35那樣，被設(shè)定包含了延遲時(shí)間td0的空載時(shí)間td1、td2。
由此，在從高端柵極GH1的邏輯電平變化為“Hi”至低端柵極GL1的邏輯電平變化為“Hi”的期間，高端開關(guān)元件HSW1和低端開關(guān)元件LSW1都截止。同樣地，在從低端柵極GL1的邏輯電平變化為“Lo”至高端柵極GH1的邏輯電平變化為“Lo”的期間，高端開關(guān)元件HSW1和低端開關(guān)元件LSW1都截止。
此外，在從低端柵極GL2的邏輯電平變化為“Lo”至高端柵極GH2的邏輯電平變化為“Lo”的期間，高端開關(guān)元件HSW2和低端開關(guān)元件LSW2都截止。同樣地，在從高端柵極GH2的邏輯電平變化為“Hi”至低端柵極GL2的邏輯電平變化為“Hi”的期間，高端開關(guān)元件HSW2和低端開關(guān)元件LSW2都截止。
如圖15所示，高端柵極GH1通過“或非”輸出來驅(qū)動，低端柵極GL2通過被反相過的“或非”輸出來驅(qū)動。另一方面，低端柵極GL1通過“與非”輸出來驅(qū)動，高端柵極GH2通過被反相過的“與非”輸出來驅(qū)動。其結(jié)果，開關(guān)放大電路37將輸出信號out(p)和反相輸出信號out(n)輸出。由此，能夠采用全橋式的低通濾波器4。
圖16詳細(xì)地表示了圖1所示的D級放大器1中低通濾波器4的一結(jié)構(gòu)例。而圖17詳細(xì)地表示了圖1所示的D級放大器1中低通濾波器4的其他結(jié)構(gòu)例。
圖16所示的低通濾波器4包括電阻R11、R12；線圈L11和電容器C11、C12。電阻R11、線圈L11和電容器C12被串聯(lián)連接在開關(guān)放大電路3和揚(yáng)聲器5之間。電容器C11的一個(gè)電極連接在線圈L11和電容器C12之間，另一個(gè)電極被接地。此外，電阻R12的一端連接在電容器C12和揚(yáng)聲器5之間，另一端被接地。
這樣構(gòu)成的低通濾波器4是全橋式的低通濾波器，將從開關(guān)放大電路3輸出的輸出信號out(p)平均化。
另一方面，圖17所示的低通濾波器4包括電阻R11～R14、線圈L11、L12和電容器C11～C14。在該低通濾波器4中，通過電阻R11、R12、線圈L11和電容器C11、C12，與圖16所示的低通濾波器4相同地構(gòu)成，還通過電阻R13、R14、線圈L12和電容器C13、C14，構(gòu)成與圖16所示的低通濾波器4相同的低通濾波器。
這樣構(gòu)成的低通濾波器4是全橋式的低通濾波器，將從開關(guān)放大電路3輸出的輸出信號out(p)和反相輸出信號out(n)平均化。
圖18表示紅外線數(shù)據(jù)接收裝置11的結(jié)構(gòu)。
如圖18所示，紅外線數(shù)據(jù)接收裝置11有接收單元12、D級放大器13和揚(yáng)聲器14。
接收單元12接收被PDM調(diào)制或PWM調(diào)制過的光脈沖組成的數(shù)據(jù)串并變換為脈沖信號。該接收單元12被上述IrDA接收組件和紅外線遙控接收組件使用，與紅外線數(shù)據(jù)接收裝置(未圖示)以無線方式進(jìn)行通信。D級放大器13被上述D級放大器1使用。
在上述那樣構(gòu)成的紅外線數(shù)據(jù)接收裝置中，光脈沖由接收單元12接收，并被變換為脈沖信號(PDM信號或PWM信號)。該脈沖信號由D級放大器13放大，用該放大輸出來驅(qū)動揚(yáng)聲器14。
D級放大器13如上述那樣通過以簡單的結(jié)構(gòu)來設(shè)定空載時(shí)間而容易小型化。因此，紅外線數(shù)據(jù)接收裝置11通過具備這樣的D級放大器13，容易小型地形成。
再有，在本實(shí)施方式，說明了有關(guān)將D級放大器13裝載在紅外線數(shù)據(jù)接收裝置中的例子，但除此以外，也可以在電池驅(qū)動的攜帶式的聲音再現(xiàn)裝置那樣的設(shè)備中裝載D級放大器13。由此，由于在D級放大器13中貫通電流被降低，所以能夠?qū)⒇炌娏髟斐傻墓β氏拇蠓鹊亟档?，從而抑制電池的消耗。此外，由于D級放大器13小型地形成，所以上述那樣的聲音再現(xiàn)裝置的小型化也容易。
如以上那樣，實(shí)施方式的D級放大器的空載時(shí)間調(diào)整電路在高端柵極驅(qū)動電路和低端柵極驅(qū)動電路中，被設(shè)定充放電時(shí)間，以使高端柵極的充電時(shí)間比放電時(shí)間短，低端柵極的充電時(shí)間比放電時(shí)間長。這樣，通過高端柵極和低端柵極的充放電時(shí)間的設(shè)定而能夠生成空載時(shí)間。因此，能夠不使用復(fù)雜的電路來設(shè)定期望的空載時(shí)間。
實(shí)施方式的D級放大器被構(gòu)成為能夠以簡單的結(jié)構(gòu)設(shè)定空載時(shí)間，所以能夠?qū)級放大器應(yīng)用于電池驅(qū)動的用于聲音再現(xiàn)的小型設(shè)備。
在上述D級放大器中，優(yōu)選是上述高端柵極驅(qū)動電路由nMOS晶體管的漏極上附加了第1電阻的反相器電路構(gòu)成，低端柵極驅(qū)動電路由pMOS晶體管的漏極上附加了有與上述第1電阻相同的電阻值的第2電阻的反相器電路構(gòu)成。
高端柵極和低端柵極的充電時(shí)間和放電時(shí)間以兩柵極的電容和兩開關(guān)元件的導(dǎo)通電阻的時(shí)間常數(shù)來確定。因此，通過附加第1和第2電阻，設(shè)定充放電時(shí)間，以使高端柵極的充電時(shí)間比放電時(shí)間短，上述低端柵極的充電時(shí)間比放電時(shí)間長。因此，通過附加第1和第2電阻和調(diào)整它們的電阻值，能夠設(shè)定期望的空載時(shí)間。
此外，優(yōu)選是構(gòu)成上述高端柵極驅(qū)動電路的上述反相器電路還在pMOS晶體管的漏極上附加第3電阻，構(gòu)成上述低端柵極驅(qū)動電路的上述反相器電路還在nMOS晶體管的漏極上附加與上述第3電阻有相同電阻值的第4電阻，上述第1和第2電阻的電阻值比上述第3和第4電阻的電阻值設(shè)定得大。
在這樣的結(jié)構(gòu)中，在高端柵極驅(qū)動電路中，利用第1電阻和第3電阻之間的電阻值的差，高端柵極的充電時(shí)間比放電時(shí)間短，在低端柵極驅(qū)動電路中，利用第2電阻和第4電阻之間的電阻值的差，低端柵極的充電時(shí)間比放電時(shí)間長。因此，通過附加第1和第4電阻和調(diào)整它們的電阻值，能夠設(shè)定期望的空載時(shí)間。
此外，在這樣的結(jié)構(gòu)中，優(yōu)選是包括被附加在上述兩開關(guān)元件的柵極-漏極間的電容元件。在一般的集成電路處理工藝中，電容值的偏差比電阻值的偏差小。因此，通過將電容值添加用作設(shè)定空載時(shí)間的參數(shù)，與僅將電阻值用作空載時(shí)間設(shè)定參數(shù)的上述結(jié)構(gòu)相比，可以降低元件的特性偏差的影響在上述D級放大器中，優(yōu)選是上述高端柵極驅(qū)動電路由nMOS晶體管的柵極寬度-柵極長度比設(shè)定得比pMOS晶體管的柵極寬度-柵極長度比小的反相器電路構(gòu)成，上述低端柵極驅(qū)動電路由pMOS晶體管的柵極寬度-柵極長度比設(shè)定得比nMOS晶體管的柵極寬度-柵極長度比小的反相器電路構(gòu)成。
MOS晶體管的導(dǎo)通電阻與MOS晶體管的柵極寬度(W)-柵極長度(L)的比(W/L)成反比。因此，W/L增大時(shí)導(dǎo)通電阻變小，W/L減小時(shí)導(dǎo)通電阻變大。
上述結(jié)構(gòu)利用W/L和導(dǎo)通電阻的上述關(guān)系。具體地說，在高端柵極驅(qū)動電路中，通過nMOS晶體管的W/L被設(shè)定得比pMOS晶體管的W/L小，從而nMOS晶體管的導(dǎo)通電阻比pMOS晶體管的導(dǎo)通電阻大。而在低端柵極驅(qū)動電路中，通過pMOS晶體管的W/L被設(shè)定得比nMOS晶體管的W/L小，從而nMOS晶體管的導(dǎo)通電阻比pMOS晶體管的導(dǎo)通電阻小。由此，充放電時(shí)間被設(shè)定為高端柵極的充電時(shí)間比放電時(shí)間短，上述低端柵極的充電時(shí)間比放電時(shí)間長。此外，在這種結(jié)構(gòu)中，由于不需要上述第1至第4電阻，所以能夠進(jìn)一步簡化D級放大器的結(jié)構(gòu)。
在上述任何一個(gè)D級放大器的結(jié)構(gòu)中，優(yōu)選是在從上述高端柵極的電位的上升至上述低端柵極的電位的上升為止的期間，以及在從上述低端柵極的電位的下降至上述高端柵極的電位的下降為止的期間，包括可提供規(guī)定的延遲時(shí)間的延遲時(shí)間賦予電路。通過這樣的延遲時(shí)間賦予部件，能夠?qū)τ糜谠O(shè)定上述空載時(shí)間的各結(jié)構(gòu)單獨(dú)地設(shè)定空載時(shí)間。由此，例如，在因要增長空載時(shí)間而增大電阻值從而未滿足兩開關(guān)元件的動作標(biāo)準(zhǔn)的情況下，通過主要以延遲時(shí)間賦予部件賦予的延遲時(shí)間來設(shè)定空載時(shí)間，能夠避免上述不適狀況。
在上述任何一個(gè)D級放大器的結(jié)構(gòu)中，優(yōu)選是各包括兩個(gè)由上述高端柵極驅(qū)動電路和上述低端柵極驅(qū)動電路組成的驅(qū)動電路，并包括使輸入到一個(gè)上述驅(qū)動電路的輸入信號反相的反相器電路。由此，從一個(gè)放大電路獲得放大輸出，從另一個(gè)放大電路獲得反相放大輸出。因此，在設(shè)置于兩個(gè)放大電路的后級的低通濾波器中，能夠使用輸入上述兩個(gè)放大輸出的全橋式的低通濾波器。
實(shí)施方式的紅外線數(shù)據(jù)接收裝置是包括了接收由紅外線的脈沖信號發(fā)送的聲音數(shù)據(jù)的接收單元、將接收單元的輸出放大的放大器的紅外線數(shù)據(jù)接收裝置，特征在于包括上述其中一個(gè)的D級放大器作為上述放大器。
由此，設(shè)置于紅外線數(shù)據(jù)接收裝置中的D級放大器能夠如上述那樣以簡單的結(jié)構(gòu)設(shè)定空載時(shí)間，所以小型化容易。因此，紅外線數(shù)據(jù)接收裝置的小型化也能夠容易地實(shí)現(xiàn)。
發(fā)明的詳細(xì)說明項(xiàng)中產(chǎn)生的具體的實(shí)施方式或?qū)嵤├K究是使本發(fā)明的技術(shù)內(nèi)容清楚，不應(yīng)僅限定于這樣的具體例而被狹義地解釋，在本發(fā)明的精神和權(quán)利要求的范圍內(nèi)，可以進(jìn)行各種變更來實(shí)施。
權(quán)利要求
1.一種D級放大器，包括放大電路，其高端開關(guān)元件和低端開關(guān)元件被串聯(lián)連接到電源；高端柵極驅(qū)動電路，驅(qū)動所述高端開關(guān)元件的高端柵極；以及低端柵極驅(qū)動電路，驅(qū)動所述低端開關(guān)元件的低端柵極，其特征在于，所述高端柵極驅(qū)動電路和所述低端柵極驅(qū)動電路被設(shè)定充放電時(shí)間，以使所述高端柵極的充電時(shí)間比放電時(shí)間短，所述低端柵極的充電時(shí)間比放電時(shí)間長。
2.如權(quán)利要求1所述的D級放大器，其特征在于，所述高端柵極驅(qū)動電路由將第1電阻附加在第1nMOS晶體管的漏極上的反相器電路構(gòu)成，低端柵極驅(qū)動電路由將有與所述第1電阻有相同電阻值的第2電阻附加在第1pMOS晶體管的漏極上的反相器電路構(gòu)成。
3.如權(quán)利要求2所述的D級放大器，其特征在于，構(gòu)成所述高端柵極驅(qū)動電路的所述反相器電路還將第3電阻附加在第2pMOS晶體管的漏極上，構(gòu)成所述低端柵極驅(qū)動電路的所述反相器電路還將有與所述第3電阻相同電阻值的第4電阻附加在第2nMOS晶體管的漏極上，所述第1和第2電阻的電阻值比所述第3和第4電阻的電阻值設(shè)定得大。
4.如權(quán)利要求2或3所述的D級放大器，其特征在于，包括被附加在所述兩開關(guān)元件的柵極-漏極間的電容元件。
5.如權(quán)利要求4所述的D級放大器，其特征在于，包括延遲時(shí)間賦予電路，該電路在從所述高端柵極的電位的上升至所述低端柵極的電位的上升為止的期間、以及從所述低端柵極的電位的下降至所述高端柵極的電位的下降為止的期間提供規(guī)定的延遲時(shí)間。
6.如權(quán)利要求4所述的D級放大器，其特征在于，包括兩個(gè)所述放大電路；兩個(gè)驅(qū)動電路，分別有所述高端柵極驅(qū)動電路和所述低端柵極驅(qū)動電路；以及反相器電路，使輸入到一個(gè)所述驅(qū)動電路的輸入信號反相。
7.如權(quán)利要求1所述的D級放大器，其特征在于，所述高端柵極驅(qū)動電路由將nMOS晶體管的柵極寬度-柵極長度之比設(shè)定得比pMOS晶體管的柵極寬度-柵極長度之比小的反相器電路構(gòu)成，所述高端柵極驅(qū)動電路由將pMOS晶體管的柵極寬度-柵極長度之比設(shè)定得比nMOS晶體管的柵極寬度-柵極長度之比小的反相器電路構(gòu)成。
8.如權(quán)利要求1、2、3或7所述的D級放大器，其特征在于，包括延遲時(shí)間賦予電路，該電路在從所述高端柵極的電位的上升至所述低端柵極的電位的上升為止的期間、以及從所述低端柵極的電位的下降至所述高端柵極的電位的下降為止的期間提供規(guī)定的延遲時(shí)間。
9.如權(quán)利要求1、2、3或7所述的D級放大器，其特征在于，包括兩個(gè)所述放大電路；兩個(gè)驅(qū)動電路，分別有所述高端柵極驅(qū)動電路和所述低端柵極驅(qū)動電路；以及反相器電路，使輸入到一個(gè)所述驅(qū)動電路的輸入信號反相。
10.一種紅外線數(shù)據(jù)接收裝置，包括接收由紅外線的脈沖信號發(fā)送的聲音數(shù)據(jù)的接收單元；以及將接收單元的輸出放大的放大器，其特征在于，所述放大器包括放大電路，其高端開關(guān)元件和低端開關(guān)元件被串聯(lián)連接到電源；高端柵極驅(qū)動電路，驅(qū)動所述高端開關(guān)元件的高端柵極；以及低端柵極驅(qū)動電路，驅(qū)動所述低端開關(guān)元件的低端柵極，所述高端柵極驅(qū)動電路和所述低端柵極驅(qū)動電路被設(shè)定充放電時(shí)間，以使所述高端柵極的充電時(shí)間比放電時(shí)間短，所述低端柵極的充電時(shí)間比放電時(shí)間長。
11.如權(quán)利要求10所述的紅外線數(shù)據(jù)接收裝置，其特征在于，所述高端柵極驅(qū)動電路由將第1電阻附加在nMOS晶體管的漏極上的反相器電路構(gòu)成，低端柵極驅(qū)動電路由將有與所述第1電阻相同電阻值的第2電阻附加在pMOS晶體管的漏極上的反相器電路。
12.如權(quán)利要求11所述的紅外線數(shù)據(jù)接收裝置，其特征在于，構(gòu)成所述高端柵極驅(qū)動電路的所述反相器電路還將第3電阻附加在第2pMOS晶體管的漏極上，構(gòu)成所述低端柵極驅(qū)動電路的所述反相器電路還將有與所述第3電阻相同電阻值的第4電阻附加在第2nMOS晶體管的漏極上，所述第1和第2電阻的電阻值比所述第3和第4電阻的電阻值設(shè)定得大。
13.如權(quán)利要求11或12所述的紅外線數(shù)據(jù)接收裝置，其特征在于，所述放大器包括被附加在所述兩開關(guān)元件的柵極-漏極間的電容元件。
14.如權(quán)利要求13所述的紅外線數(shù)據(jù)接收裝置，其特征在于，所述放大器包括延遲時(shí)間賦予電路，該電路在從所述高端柵極的電位的上升至所述低端柵極的電位的上升為止的期間、以及從所述低端柵極的電位的下降至所述高端柵極的電位的下降為止的期間提供規(guī)定的延遲時(shí)間。
15.如權(quán)利要求13所述的紅外線數(shù)據(jù)接收裝置，其特征在于，所述放大器包括兩個(gè)所述放大電路；兩個(gè)驅(qū)動電路，分別有所述高端柵極驅(qū)動電路和所述低端柵極驅(qū)動電路；以及反相器電路，使輸入到一個(gè)所述驅(qū)動電路的輸入信號反相。
16.如權(quán)利要求10所述的紅外線數(shù)據(jù)接收裝置，其特征在于，所述高端柵極驅(qū)動電路由將nMOS晶體管的柵極寬度-柵極長度之比設(shè)定得比pMOS晶體管的柵極寬度-柵極長度之比小的反相器電路構(gòu)成，所述高端柵極驅(qū)動電路由將pMOS晶體管的柵極寬度-柵極長度之比設(shè)定得比nMOS晶體管的柵極寬度-柵極長度之比小的反相器電路構(gòu)成。
17.如權(quán)利要求10、11、12或16所述的紅外線數(shù)據(jù)接收裝置，其特征在于，所述放大器包括延遲時(shí)間賦予電路，該電路在從所述高端柵極的電位的上升至所述低端柵極的電位的上升為止的期間、以及從所述低端柵極的電位的下降至所述高端柵極的電位的下降為止的期間提供規(guī)定的延遲時(shí)間。
18.如權(quán)利要求10、11、12或16所述的紅外線數(shù)據(jù)接收裝置，其特征在于，所述放大器包括兩個(gè)所述放大電路；兩個(gè)驅(qū)動電路，分別有所述高端柵極驅(qū)動電路和所述低端柵極驅(qū)動電路；以及反相器電路，使輸入到一個(gè)所述驅(qū)動電路的輸入信號反相。
全文摘要
D級放大器包括放大電路，其高端開關(guān)元件和低端開關(guān)元件被串聯(lián)連接到電源；高端柵極驅(qū)動電路，驅(qū)動所述高端開關(guān)元件的高端柵極；以及低端柵極驅(qū)動電路，驅(qū)動所述低端開關(guān)元件的低端柵極。在這種D級放大器中，所述高端柵極驅(qū)動電路和所述低端柵極驅(qū)動電路被設(shè)定充放電時(shí)間，以使所述高端柵極的充電時(shí)間比放電時(shí)間短，所述低端柵極的充電時(shí)間比放電時(shí)間長。
文檔編號H03K17/16GK1960171SQ200610136628
公開日2007年5月9日 申請日期2006年10月31日 優(yōu)先權(quán)日2005年10月31日
發(fā)明者井上高廣 申請人:夏普株式會社