專利名稱：一種磁性材料邏輯電路及制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種磁性金屬納米結(jié)構(gòu)的邏輯電路及其制作方法，特別涉及一種 將點(diǎn)接觸結(jié)構(gòu)應(yīng)用于全磁性金屬納米結(jié)構(gòu)的邏輯電路及制作方法。
背景技術(shù)：
制作高集成度的邏輯電路一直是人們研究的焦點(diǎn)，特別是采用磁性金屬制作 的邏輯電路，它利用磁性金屬中的磁矩方向的改變實(shí)現(xiàn)邏輯操作，而且由于金屬 材料的高電導(dǎo)、低電阻的特點(diǎn)，可以實(shí)現(xiàn)小尺度高密度的電路集成，還能有效地 降低系統(tǒng)的熱損耗。其中，電路結(jié)構(gòu)的設(shè)計(jì)與制作是磁性金屬邏輯電路的基礎(chǔ)和 關(guān)鍵。現(xiàn)有利用磁性金屬制作邏輯電路的方法主要有兩種。 一種是直接運(yùn)用薄膜 生長技術(shù)沉積磁性金屬的納米薄膜，利用磁性金屬的磁電阻效應(yīng)設(shè)計(jì)并制作電
路，如對(duì)比文獻(xiàn)l "制作磁記錄閱讀器的沉積技術(shù)(Deposition technology for thin film magnetic recording heads reader fabrication),載于-《Thin Solid Films》"2000， Vol.377， 705-711所公開"，該方法運(yùn)用分子束外延系統(tǒng)沉積多層金屬納米薄膜， 當(dāng)通過的電流方向垂直于薄膜平面時(shí)，利用巨磁電阻效應(yīng)引起的電阻變化實(shí)現(xiàn)邏 輯功能。這種方法的優(yōu)點(diǎn)是直接、工藝簡單。但缺點(diǎn)也很明顯首先是工序很 長，因?yàn)檫@種技術(shù)需要沉積多層不同的金屬納米薄膜，利用不同磁性金屬磁電阻 效應(yīng)來實(shí)現(xiàn)邏輯或存儲(chǔ)功能，如附圖1所示，薄膜一般超過5層，從而需要很長的 制作時(shí)間和許多道加工工序；其次這種方法對(duì)于薄膜質(zhì)量的依賴度高，相鄰薄膜 要求達(dá)到外延生長， 一旦薄膜中出現(xiàn)缺陷，會(huì)嚴(yán)重影響器件功能的實(shí)現(xiàn)；另外， 由于不同金屬的熱膨脹系數(shù)不同，多層薄膜會(huì)因?yàn)闇囟鹊淖兓a(chǎn)生內(nèi)應(yīng)力，內(nèi) 應(yīng)力會(huì)引起薄膜的形變，從而影響到電路的穩(wěn)定性。另一種方法是利用微納米加 工工藝、結(jié)合磁控濺射或蒸鍍等金屬鍍膜技術(shù)，制作出金屬納米緊縮結(jié)抅，并形 成相應(yīng)的邏輯電路。在這種方法中，磁性金屬的緊縮結(jié)構(gòu)能夠釘扎磁疇的疇壁， 由于疇壁兩側(cè)的自旋磁矩方向相反，可以對(duì)應(yīng)邏輯信號(hào)中的"1"和"0"狀態(tài)，如對(duì)比文獻(xiàn)2"磁疇壁的邏輯電路(Magnetic Domain-Wall Logic),載于《Sdence》 2005， Vol.309， 1688 — 1692所公開"。這種制作磁性金屬邏輯電路方法的優(yōu)點(diǎn)是， 避免了沉積多層薄膜。但缺點(diǎn)也很明顯，由于這種邏輯電路是用磁矩方向來定義 邏輯信號(hào)的，所以這個(gè)電路需要外加磁場(chǎng)驅(qū)動(dòng)，并且需要利用磁力顯微鏡或磁光 克爾(MOKE)效應(yīng)等光學(xué)方法來探測(cè)。 一方面應(yīng)用起來成本很高；另一方面不 能同現(xiàn)有的CMOS電路制作技術(shù)兼容。因此，應(yīng)用以上兩種方法制作磁性金屬納 米結(jié)構(gòu)的邏輯電路都存在很大的缺陷。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種利用點(diǎn)接觸納米緊縮結(jié)構(gòu)，它能夠釘扎住磁 疇壁，而當(dāng)磁疇壁被注入的電流推離點(diǎn)接觸位置時(shí)，能夠引起點(diǎn)接觸電阻變化， 不同的電阻狀態(tài)可以對(duì)應(yīng)邏輯信號(hào)的"1"和"0"，從而實(shí)現(xiàn)磁性金屬納米結(jié) 構(gòu)的邏輯電路；還包括提供一種制作磁性金屬納米結(jié)構(gòu)的邏輯電路的方法，該方 法制作的高集成度、高速的納米邏輯電路能夠以電信號(hào)來驅(qū)動(dòng)和檢測(cè)，實(shí)現(xiàn)了與 現(xiàn)有CMOS電路工藝的兼容，可以廣泛應(yīng)用于微納電子器件領(lǐng)域。
本發(fā)明的目的是這樣實(shí)現(xiàn)的
本發(fā)明提供的磁性材料納米結(jié)構(gòu)邏輯電路，包括一帶有絕緣層的襯底，在襯底上沉積磁性金屬層，利用磁性金屬層制作電路布線、輸入輸出信號(hào)的電極及引入工作電壓的電極；其特征在于，還包括在電路布線中設(shè)置磁性金屬納米點(diǎn)接觸結(jié)構(gòu)和與之配合的參考電阻，所述的參考電阻用金屬納米線表述，并且磁性金 屬納米點(diǎn)接觸結(jié)構(gòu)與金屬納米線串聯(lián)之后，聯(lián)入恒壓電源兩端，由電源、磁性金屬納米點(diǎn)接觸結(jié)構(gòu)和金屬納米線形成一個(gè)環(huán)路；金屬納米線，即參考電阻的大小 與磁性金屬納米點(diǎn)接觸結(jié)構(gòu)的低電阻態(tài)的電阻大小相同，金屬納米線的長度l和線寬d符合以下的公式R=pl/td，其中ρ是所用磁性金屬的電阻率，t是沉積金屬薄膜的厚度，R是金屬點(diǎn)接觸結(jié)構(gòu)在低電阻態(tài)時(shí)的電阻值。
在上述的技術(shù)方案中，所述的磁性金屬膜材料可以是鐵磁金屬或合金，如鎳(Ni)、鐵(Fe)、鈷(Co)、坡墨合金(Permalloy)、因瓦合金(Invaralloy) 等，也可以是反鐵磁金屬或合金，如錳(Mn)、鐵錳合金(Fe100-xMnx:3 < X < 100)、鉻錳合金(Cr100－xMnx:30<x<100)、銅錳合金(CUl11-xMnx: 30<x<100)或過渡金屬釔(Y)、鑭(La)等，或他們的合金等，所述的磁性金屬膜層厚度為幾十到 幾百納米。
在磁性材料納米結(jié)構(gòu)邏輯電路中設(shè)計(jì)磁性金屬納米點(diǎn)接觸結(jié)構(gòu)能夠在接觸 位置釘扎住一個(gè)磁疇壁，自旋極化電流驅(qū)動(dòng)疇壁運(yùn)動(dòng)，可以使點(diǎn)接觸電阻在高電 阻態(tài)與低電阻態(tài)間來回轉(zhuǎn)換，配合一個(gè)具有固定電阻的金屬納米線作為參考電阻 與之相比較，將點(diǎn)接觸結(jié)構(gòu)和金屬納米線串聯(lián)之后，并聯(lián)入電源兩端，點(diǎn)接觸和 納米線之間的連接點(diǎn)的電勢(shì)會(huì)因?yàn)辄c(diǎn)接觸電阻的改變而發(fā)生高低變化，這樣的結(jié) 構(gòu)可以實(shí)現(xiàn)類似CMOS電路中倒相器的功能，這樣就可以使高低電阻態(tài)轉(zhuǎn)化成 可以攜帶二進(jìn)制信息的"O"和"1"態(tài)。
本發(fā)明提供的磁性金屬納米結(jié)構(gòu)的邏輯電路的制作方法，包括以下歩驟:
1)選擇襯底和清洗襯底可選用二氧化硅(Si02)、氮化硅(Si3N4:、金剛 石、云母、玻璃、石英或SOI基片，襯底層要求有足夠的平整度，至少平整度 可達(dá)到2 p m，粗糙度在納米量級(jí)；其中襯底的厚度約為0.5mm 2mm，面積一般應(yīng)大于5X5mm;
2) 襯底的清洗采用丙酮、酒精和二次去離子水，按順序進(jìn)行三歩超聲清 洗，每步各約3 5分鐘，然后用干燥氮?dú)獯蹈桑?br> 3) 磁性金屬納米結(jié)構(gòu)的邏輯電路圖形設(shè)計(jì)圖形設(shè)計(jì)采用圖形編輯軟件， 如GDSII或L-edit等圖形設(shè)計(jì)軟件完成，根據(jù)磁性金屬的種類和納米電路的邏 輯功能設(shè)計(jì)電路圖形，先設(shè)計(jì)寬度范圍在500納米以下的點(diǎn)接觸結(jié)構(gòu)，再根據(jù)點(diǎn) 接觸的寬度和所選取的磁性金屬的種類確定作為參考電阻的磁性金屬納米線的 寬度和長度，并根據(jù)需要設(shè)計(jì)納米線和點(diǎn)接觸結(jié)構(gòu)在電路中的位置，再設(shè)計(jì)引入 工作電壓、輸入信號(hào)以及可以讀取輸出信號(hào)的電極圖形，以此為基礎(chǔ)可以設(shè)計(jì)出 所有邏輯功能對(duì)應(yīng)的電路。設(shè)計(jì)好的電路圖形存入電子束曝光機(jī)內(nèi)或聚焦離子束 直寫系統(tǒng)；
4) 采用常規(guī)半導(dǎo)體微加工工藝，在步驟l)制作的襯底上旋涂一層電子束 抗蝕劑，經(jīng)前烘，利用存入電子束曝光機(jī)或聚焦離子束直寫系統(tǒng)的電路圖形對(duì)襯 底進(jìn)行曝光、顯影、定影、清洗和后烘，制得帶有電路圖形的樣品；
5) 然后在步驟4)制得的帶有電路圖形的樣品上，進(jìn)行制備磁性金屬電路
用的磁性金屬膜，所制備的磁性金屬膜厚度為10-50nm;
6)將鍍膜后的樣品放入有機(jī)溶劑中，將未曝光區(qū)域的金屬層隨電子束抗蝕 劑層一起去除，獲得磁性金屬納米結(jié)構(gòu)的邏輯門電路。
在上述的技術(shù)方案中，所用的有機(jī)溶劑為丙酮，在丙酮溶液中浸泡o分鐘 左右，或者再輔以超聲清洗，將未曝光區(qū)域的金屬層隨電子束抗蝕劑層一起去除。
在上述的技術(shù)方案中，所述的制備磁性金屬電路用的磁性金屬膜方祛:，包括 磁控濺射、電子束蒸發(fā)或熱蒸發(fā)等普通金屬鍍膜工藝。
在上述的技術(shù)方案中，所述的磁性金屬膜材料可以是鐵磁金屬或合金，如 鎳(Ni)、鐵(Fe)、鈷(Co)、坡墨合金(Pe腿Uoy)、因瓦合金(I畫alloy) 等，也可以是反鐵磁金屬或合金，如錳(Mn)、鐵錳合金(Fe跳xMnx:3(Kx〈100)、 鉻錳合金(CriQQ.xMnx:30<x<100)、銅錳合金(Cu1Q()-xMnx: 30<x<100)或過渡金 屬(釔(Y)、鑭(La)等)或合金等，所述的磁性金屬膜層厚度為幾十到幾百 納米。
本發(fā)明的優(yōu)點(diǎn)在于
本發(fā)明提供的制備磁性金屬納米結(jié)構(gòu)的邏輯電路，利用磁性金屬納米緊縮結(jié) 構(gòu)對(duì)磁疇壁的控制實(shí)現(xiàn)了對(duì)于電信號(hào)的邏輯處理，能夠很容易的與現(xiàn)今CMOS 電路相兼容。
本發(fā)明提供的制備磁性金屬納米結(jié)構(gòu)的邏輯電路的方法，將磁性金屬納米 結(jié)構(gòu)、電路布線、輸入輸出信號(hào)的電極及引入工作電壓的電極，只需要一次沉積 過程就可以同時(shí)完成，從而實(shí)現(xiàn)納米電路的高效制作；同時(shí)該方法具有較廣闊的 應(yīng)用前景，具有集成度高、成本低、兼容性好的特點(diǎn)，能夠在600攝氏度以下正 常工作，并且適合多種磁性金屬材料納米結(jié)構(gòu)的邏輯電路的制作；并且該方法制 作的電路以全金屬結(jié)構(gòu)實(shí)現(xiàn)，由于金屬材料優(yōu)異的電導(dǎo)特性使得這種電路能夠?qū)?現(xiàn)比現(xiàn)今的半導(dǎo)體電路更細(xì)的線寬，實(shí)現(xiàn)更高的集成度；還有如果在本方法中用 反鐵磁金屬制作這種電路，由于反鐵磁金屬磁疇間的釘扎作用可以使磁疇壁的運(yùn) 動(dòng)速度非常快，那么制作的電路可以具有優(yōu)異的運(yùn)算速度，達(dá)到每秒十億次，比 現(xiàn)今的處理器的運(yùn)算速度快兩個(gè)數(shù)量級(jí)以上。


圖l、納米電路中多層金屬膜制作的磁記錄閱讀器示意圖 共有9層不同的金屬層用來實(shí)現(xiàn)磁記錄和閱讀功能
圖2a本發(fā)明的一種磁性金屬納米結(jié)構(gòu)的邏輯非門等效電路圖
圖2b本發(fā)明的一種磁性金屬納米結(jié)構(gòu)的邏輯與非門等效電路圖
圖2c本發(fā)明的一種磁性金屬納米結(jié)構(gòu)的邏輯與門等效電路圖
圖2d本發(fā)明的一種磁性金屬納米結(jié)構(gòu)的邏輯或非門等效電路圖
圖面說明:
R
磁性金屬納米點(diǎn)接觸結(jié)構(gòu)；UJ:參考電阻
具體實(shí)施例方式
下面結(jié)合附圖和具體制作方法對(duì)本發(fā)明的金屬納米結(jié)構(gòu)邏輯電路進(jìn)行詳細(xì) 的說明
實(shí)施例1.
參考圖2.&，制作因瓦合金(Invaralloy)納米結(jié)構(gòu)的邏輯非門電路。
本實(shí)施例制作的因瓦合金納米結(jié)構(gòu)的邏輯非門電路，包括一塊帶有Si02絕 緣層的Si襯底，在襯底上沉積30納米厚的因瓦合金。電路布線中設(shè)置有2個(gè)磁 性金屬納米點(diǎn)接觸結(jié)構(gòu)和分別與之串連的參考電阻l該參考電阻i 為磁性金屬 納米線，兩條支路用相反的順序并聯(lián)入電源兩端。金屬納米線的電阻大小與磁性 金屬納米點(diǎn)接觸結(jié)構(gòu)中的低電阻態(tài)的電阻大小相同，為421.2歐姆，磁性金屬納 米線的長度/為26.4微米和線寬d為400納米，符合以下的公式i =P//W，其 中p是所用因瓦合金的電阻率，f是沉積金屬薄膜的厚度30納米，及是金屬點(diǎn)接 觸結(jié)構(gòu)在低電阻態(tài)時(shí)的電阻值。
以下是制作上述的因瓦合金納米結(jié)構(gòu)的邏輯非門電路的具體工藝
1) 基片選取表面具有氧化層的Si片，氧化層為Si02作為絕緣層，其厚度為 500nm。平整度大約2pm,粗糙度在10納米；其中襯底的厚度約為 0.5mm 2mm,面積一般應(yīng)大于5 X 5mm;
2) 基片的清洗采用丙酮、酒精、二次去離子水三步超聲清洗，每步各約3 5 分鐘，然后用干燥氮?dú)獯蹈桑?br> 3) 采用495PMMA電子束抗蝕劑，旋涂轉(zhuǎn)速為4000rpm,此時(shí)電子束抗蝕劑厚 約為200nm，前烘采用180°C熱板烘1分鐘；
4) 磁性金屬納米結(jié)構(gòu)的非門電路圖形設(shè)計(jì)圖形設(shè)計(jì)采用圖形編輯軟件，如 GDSII或L-edit等圖形設(shè)計(jì)軟件完成，根據(jù)等效電路圖2.a設(shè)計(jì)電路圖形；
5) 采用德國RAITH公司出產(chǎn)的RAITH150型電子束曝光機(jī)，曝光圖形為圖3， 曝光參數(shù)寫場(chǎng)尺寸100nm，加速電壓IOKV，光闌30pm，工作高度5mm， 曝光劑量200nC/cm2。
6) 曝光完畢，顯影采用MIBK:IPA (1: 3)顯影液顯影40秒，定影采用1PA清 洗30秒，再用干燥氮?dú)獯蹈?。后烘采?00。C熱板烘l分鐘。
7) 金屬鍍膜采用高真空磁控濺射設(shè)備濺射因瓦合金(Invaralloy)膜(薄膜厚度 30nm)，濺射參數(shù)背景真空為5E—5Pa，靶材為因瓦合金靶，工作氣體Ar， 工作氣壓lPa，入射功率50W，反射功率2W，濺射時(shí)間5分鐘，襯底溫度 為室溫；
8) 將鍍膜后的樣品在丙酮溶液中浸泡10分鐘左右，輔以超聲清洗，將未曝光 區(qū)域的金屬層隨電子束抗蝕劑層一起去除，獲得因瓦合金納米結(jié)構(gòu)的邏輯非 門電路。
實(shí)施例2.
參考圖2.b，制作金屬鎳納米點(diǎn)接觸結(jié)構(gòu)的邏輯與非門電路的制作.
金屬鎳納米點(diǎn)接觸結(jié)構(gòu)的邏輯與非門電路，包括石英襯底，在襯底上沉積 50納米厚的金屬鐵。根據(jù)附圖2.b設(shè)計(jì)金屬鎳納米點(diǎn)接觸結(jié)構(gòu)的邏輯與非門電路 圖形，與非門電路是兩個(gè)非門電路并聯(lián)組合得到的，單個(gè)非門電路的圖形設(shè)計(jì)參 考實(shí)施例1的介紹。電路布線中設(shè)置有四組磁性金屬納米點(diǎn)接觸結(jié)構(gòu)和分別與之 串連的參考電阻及，即磁性金屬納米線，四條支路用兩兩相反的順序并聯(lián)入電源 兩端。其中金屬鎳納米線的長度/為41.4微米和線寬d為400納米，符合以下的 公式i =P//W，其中/9是所用金屬鎳的電阻率，f是沉積金屬薄膜的厚度50納 米，及是金屬鎳點(diǎn)接觸結(jié)構(gòu)在低電阻態(tài)時(shí)的電阻值，為387.5歐姆。
以下是制作上述的金屬鎳納米結(jié)構(gòu)的邏輯與非門電路的具體工藝 1)基片選取切割好的石英片，其厚度為3mm。平整度大約lMm，粗糙度在30納米，面積一般應(yīng)大于9X9mm;
2) 基片的清洗采用丙酮、酒精、二次去離子水三步超聲清洗，每步各約3 5 分鐘，然后用干燥氮?dú)獯登В?br> 3) 磁性金屬的沉積在清洗好的基片上利用高真空熱蒸發(fā)鍍膜設(shè)備沉積磁性金 屬鎳，用高純金屬鎳顆粒做為源，背底真空lE-5Pa，加熱電流1A，金屬層 厚度為50納米。
4) 電子束抗蝕劑的涂覆將沉積完金屬的基片放入涂膠臺(tái)進(jìn)行電子束抗蝕劑的 涂覆，電子束抗蝕劑可采用HSQ負(fù)性電子束抗蝕劑，轉(zhuǎn)速3000rpm，電子束 抗蝕劑的厚度250nm。涂覆后選擇前烘的溫度180度及吋間1分鐘使電子束 抗蝕劑的曝光特性固定。
5) 電路圖形的曝光將基片放入電子束直寫系統(tǒng)中，曝光電壓10KV之間進(jìn)行 調(diào)節(jié)，光闌選值為30微米，選擇寫場(chǎng)100微米。根據(jù)圖2.2的電路圖設(shè)計(jì)曝 光圖形,選擇合適曝光劑量300pC/cm2。將曝光后樣品從電子束曝光系統(tǒng)中取 出，經(jīng)顯影、定影后，最后用氮?dú)鈱悠反蹈伞?br> 6) 金屬電路的獲得將曝光經(jīng)過顯影定影后的樣品放入離子刻蝕系統(tǒng)中在氬氣 氛下用氬離子垂直于基片表面進(jìn)行刻蝕，工作功率100W和刻蝕時(shí)間30分鐘， 刻蝕掉沒有被電子束抗蝕劑掩膜覆蓋的金屬層。
7) 去除電子束抗蝕劑掩膜刻蝕完成的樣品浸入配有濃度5e/。的HF溶劑中，浸 泡約10分鐘左右，使電子束抗蝕劑掩膜溶解，得到具有納米結(jié)構(gòu)的電路。
實(shí)施例3.
參考附圖2.c，制作反鐵磁金屬金屬錳納米點(diǎn)接觸結(jié)構(gòu)的邏輯與門電路。
金屬錳納米點(diǎn)接觸結(jié)構(gòu)的邏輯與門電路，包括一塊帶有金剛石絕緣層的Si 襯底，在襯底上沉積IO納米厚的金屬錳。附圖2x為磁性金屬納米結(jié)構(gòu)的邏輯 與門電路設(shè)計(jì)圖，與門電路是由一個(gè)與非門電路串連一個(gè)非門電路組合得到的， 與非門電路和非門電路的圖形設(shè)計(jì)參考實(shí)施例1和實(shí)施例2的介紹。電路布線中 設(shè)置有六組納米點(diǎn)接觸結(jié)構(gòu)和分別與之串連的金屬納米線，六條支路用兩兩相反 的順序并聯(lián)入電源兩端。其中金屬錳納米線的長度/為17.4微米和線寬d為200 納米，符合以下的公式R=pl/td，其中p是所用金屬錳的電阻率，,是沉積金屬薄膜的厚度10納米，7 是金屬錳點(diǎn)接觸結(jié)構(gòu)在低電阻態(tài)時(shí)的電阻值，為247.4 歐姆。
以下是制作上述的反鐵磁金屬錳納米結(jié)構(gòu)的邏輯與門電路的具體工藝
1) 基片選取表面表面沉積有金剛石的Si片，金剛石厚度為l微米，平整度大約 2 u m，粗糙度在50納米。整個(gè)基片厚度大約2mm面積一般應(yīng)大于5 X 5mm;
2) 基片的清洗采用丙酮、酒精、二次去離子水三步超聲清洗，每歩各約3 5 分鐘，然后用干燥氮?dú)獯蹈桑?br> 3) 磁性金屬的沉積在清洗好的基片上利用電子束蒸發(fā)真空鍍膜設(shè)備沉積金屬 鐵，金屬源為純度為99.9999%錳顆粒，背底真空為lE-5Pa，得到的金屬膜厚
度約為IO納米；
4) 制作具有納米結(jié)構(gòu)的磁性金屬邏輯電路將沉積好磁性金屬的基片放入美國 FEI公司出品的DB235型聚焦離子束系統(tǒng)中，根據(jù)圖2.3的電路圖，應(yīng)用聚 焦離子束直寫工藝刻蝕掉電路設(shè)計(jì)圖形中多余部分的金屬層，直接得到電路 的金屬圖形。聚焦離子束的束流采用100pA，電壓10kV,離子源為Ga源。
實(shí)施例4.
參考圖2.d，制作銅錳合金(CU5QMn5Q)納米結(jié)構(gòu)的邏輯或非門電路。
本實(shí)施例制作的銅錳合金納米結(jié)構(gòu)的邏輯或非門電路，包括一塊帶有氮化硅 (Si3N4)絕緣層的Si襯底，在襯底上沉積15納米厚的銅錳合金。電路布線中設(shè) 置有2個(gè)磁性金屬納米點(diǎn)接觸結(jié)構(gòu)和分別與之串連磁性金屬納米線，銅錳納米線 的電阻大小與磁性金屬納米點(diǎn)接觸結(jié)構(gòu)中的低電阻態(tài)的電阻大小相同，兩條支路 用相反的順序與另外一根納米線同時(shí)并聯(lián)入電源兩端。磁性金屬納米線的長度/ 為17.4微米，線寬"為200納米，符合以下的公式i =p/ZW，其中p是所用銅 錳合金的電阻率，/是沉積銅錳合金薄膜的厚度15納米，i 是銅錳合金點(diǎn)接觸結(jié) 構(gòu)在低電阻態(tài)時(shí)的電阻值，為371.5歐姆。
以下是制作上述的銅錳合金納米結(jié)構(gòu)的邏輯或非門電路的具體工藝
1)基片選取表面具有氮化硅(Si3N4)的Si片，氮化硅(Si3N4)作為絕緣層，
其厚度為300nm。平整度大約lpm，粗糙度在20納米；其中襯底的厚度約為
0.5mm 2mm，面積一般應(yīng)大于9X9mm;
2) 基片的清洗采用丙酮、酒精、二次去離子水三步超聲清洗，每步各約3 5 分鐘，然后用干燥氮?dú)獯蹈桑?br> 3) 采用495PMMA電子束抗蝕劑，旋涂轉(zhuǎn)速為4000rpm，此時(shí)電子束抗?jié)釀┖?約為200nm，前烘采用180°C熱板烘1分鐘；
4) 磁性金屬納米結(jié)構(gòu)的或非門電路圖形設(shè)計(jì)圖形設(shè)計(jì)采用圖形編輯軟件，如 GDSII或L-edit等圖形設(shè)計(jì)軟件完成，根據(jù)等效電路圖2.d設(shè)計(jì)電路圖形；
5) 采用德國RAITH公司出產(chǎn)的RAITH150型電子束曝光機(jī)，曝光圖形為圖3， 曝光參數(shù)寫場(chǎng)尺寸lOOum.,加速電壓IOKV，光闌30um，工作高度5mm， 曝光劑量200nC/cm2。
6) 曝光完畢，顯影采用MIBK:IPA (1: 3)顯影液顯影40秒，定影采用IPA清 洗30秒，再用干燥氮?dú)獯蹈伞：蠛娌捎?00°<:熱板烘1分鐘。
7) 金屬鍍膜采用高真空激光脈沖濺射設(shè)備濺射銅錳合金(CU5QMn5G)膜(薄膜 厚度15nm)，濺射參數(shù)背景真空為5E—5Pa，靶材為銅錳合金靶，濺射時(shí) 間3分鐘，襯底溫度為室溫；
8) 將鍍膜后的樣品在丙酮溶液中浸泡10分鐘左右，輔以超聲清洗，將未曝光 區(qū)域的金屬層隨電子束抗蝕劑層一起去除，獲得銅錳合金納米結(jié)構(gòu)的邏輯或 非門電路。
權(quán)利要求
1.一種磁性材料邏輯電路，包括一帶有絕緣層的襯底，在襯底上沉積磁性金屬層，在磁性金屬層上刻蝕出電路布線、輸入輸出信號(hào)的電極及引入工作電壓的電極；其特征在于，還包括在電路布線中設(shè)置磁性金屬納米點(diǎn)接觸結(jié)構(gòu)和與之串聯(lián)的參考電阻，所述的參考電阻為金屬納米線，并且磁性金屬納米點(diǎn)與金屬納米線串聯(lián)之后，聯(lián)入恒壓電源兩端，由電源、磁性金屬納米點(diǎn)接觸結(jié)構(gòu)和金屬納米線形成一個(gè)環(huán)路；參考電阻的大小與磁性金屬納米點(diǎn)接觸結(jié)構(gòu)的低電阻態(tài)的電阻大小相同，金屬納米線的長度l和線寬d符合以下的公式R＝ρl/td；其中ρ是所用磁性金屬的電阻率，t是沉積金屬薄膜的厚度，R是磁性金屬納米點(diǎn)接觸結(jié)構(gòu)在低電阻態(tài)時(shí)的電阻值。
2. 按權(quán)利要求1所述的磁性材料邏輯電路，其特征在于，所述的磁性金屬 膜層為鐵磁金屬或合金，或者是反鐵磁金屬或合金，所述的磁性金屬膜層厚度為 幾十到幾百納米。
3. 按權(quán)利要求2所述的磁性材料邏輯電路，其特征在于，所述的鐵磁金屬 或合金包括鎳、鐵、鈷、坡墨合金或因瓦合金。
4. 按權(quán)利要求2所述的磁性材料邏輯電路，其特征在于，所述的反鐵磁金 屬為錳；所述的反鐵磁金屬為鐵錳合金Fe,oo.xMnx: 30<x<100、鉻錳合金Cr100.xMnx: 30<x<100或銅錳合金Cu1W).xMnx: 30<x<100;所述的反鐵磁金屬為過渡金屬釔、鑭或合金。
5. —種磁性金屬納米結(jié)構(gòu)的邏輯電路的制作方法，包括以下步驟1)選擇襯底和清洗襯底可選用二氧化硅、氮化硅、金剛石、云母、玻璃、 石英或SOI基片，或者表面有絕緣材料層，襯底的平整度至少達(dá)到2微米，粗糙 度在納米量級(jí)；其中襯底的厚度約為0.5毫米~2毫米；采用超聲清洗干凈；2)磁性金屬納米結(jié)構(gòu)的邏輯電路圖形設(shè)計(jì)圖形設(shè)計(jì)采用圖形編輯軟件， 如GDSII或L-edit等圖形設(shè)計(jì)軟件完成，根據(jù)磁性金屬的種類和納米電路的邏 輯功能設(shè)計(jì)電路圖形，設(shè)計(jì)好的電路圖形存入電子束曝光機(jī)內(nèi)或聚焦離子束直寫 系統(tǒng)內(nèi)；3) 采用常規(guī)半導(dǎo)體微加工工藝，在步驟l)的襯底旋涂一層電子束抗蝕劑，經(jīng)前烘，利用存入電子束曝光機(jī)或聚焦離子束直寫系統(tǒng)的電路圖形對(duì)襯底進(jìn)行曝 光、顯影、定影、清洗和后烘，得到帶有電路圖形的樣品；4) 然后在步驟3)制得的帶有電路圖形的樣品上，進(jìn)行制備磁性金屬電路用的磁性金屬膜，所制備磁性金屬膜厚度為10-50納米；5) 將鍍膜后的樣品在丙酮溶液中浸泡10分鐘左右，輔以超聲清洗，將未曝光區(qū)域的金屬層隨電子束抗蝕劑層一起去除，獲得磁性金屬納米結(jié)構(gòu)的邏輯門電 路。
6. 按權(quán)利要求5所述的磁性金屬納米結(jié)構(gòu)的邏輯電路的制作方法，其特征在于，所述的襯底的清洗采用丙酮、酒精和二次去離子水三步超聲清洗，每步各 3 5分鐘，然后用干燥氮?dú)獯蹈伞?br> 7. 按權(quán)利要求5所述的磁性金屬納米結(jié)構(gòu)的邏輯電路的制作方法，其特征在于，所述的制備磁性金屬電路用的磁性金屬膜方法，包括磁控濺射、電子束蒸 發(fā)或熱蒸發(fā)等普通金屬鍍膜工藝。
8. 按權(quán)利要求5所述的磁性金屬納米結(jié)構(gòu)的邏輯電路的制作方法，其特征在于，所述的磁性金屬膜層為鐵磁金屬或合金，或者是反鐵磁金屬或合金，所述 的磁性金屬膜層厚度為幾十到幾百納米。
9. 按權(quán)利要求5所述的磁性金屬納米結(jié)構(gòu)的邏輯電路的制作方法，其特征在于，所述的鐵磁金屬或合金包括鎳、鐵、鈷、坡墨合金或因瓦合金。
10. 按權(quán)利要求5所述的磁性金屬納米結(jié)構(gòu)的邏輯電路的制作方法，其特征在于，所述的反鐵磁金屬為錳；所述的反鐵磁金屬為鐵錳合金Fe100-xMnx: 30<x<100、鉻錳合金Cr100-xMnx: 30<x<100或銅錳合金Cu100-xMnx: 30<x<100;所述的反鐵磁金屬為過渡金屬釔、鑭或合金。
全文摘要
本發(fā)明涉及一種磁性材料納米結(jié)構(gòu)邏輯電路，包括在在襯底上沉積磁性金屬層，并刻蝕出電路布線、輸入輸出信號(hào)的電極及引入工作電壓的電極；在電路布線中設(shè)置磁性金屬納米點(diǎn)接觸結(jié)構(gòu)和與之配合的參考電阻，其參考電阻用金屬納米線表述，并且磁性金屬納米點(diǎn)與金屬納米線串聯(lián)之后，聯(lián)入恒壓電源兩端，由電源、磁性金屬納米點(diǎn)接觸結(jié)構(gòu)和金屬納米線形成一個(gè)環(huán)路；金屬納米線，即參考電阻的大小與磁性金屬納米點(diǎn)接觸結(jié)構(gòu)的低電阻態(tài)的電阻大小相同，金屬納米線的長度l和線寬d符合以下的公式R＝ρl/td。該制備方法簡單，只需一次沉積過程就可以完成整個(gè)電路，從而實(shí)現(xiàn)了納米邏輯電路的高效制作。
文檔編號(hào)H03K19/00GK101202543SQ20061016503
公開日2008年6月18日 申請(qǐng)日期2006年12月12日 優(yōu)先權(quán)日2006年12月12日
發(fā)明者柯 夏, 鵬 徐, 李俊杰, 楊海方, 顧長志 申請(qǐng)人:中國科學(xué)院物理研究所