專利名稱：減少泄漏功率和提高電路性能的電路配置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及減少泄漏功率和提高電路性能的電路配置，此電路配置包括第一電位、第二電位以及位于第一和第二電位之間的第三電位，其中所述第三電位相對(duì)于第一或第二電位具有可變的電位降，其中將要提供可變輸入電壓的電路被配置在第三電位和第一或第二電位之間。
背景技術(shù)：
芯片設(shè)計(jì)的現(xiàn)代技術(shù)，例如，處理器或計(jì)算機(jī)電路設(shè)計(jì)，都存在諸如動(dòng)態(tài)功率損耗這樣的高的泄漏電流。
為了減少處理器和/或計(jì)算機(jī)設(shè)備中的功率損耗，從觸發(fā)特定電路的時(shí)鐘信號(hào)切斷實(shí)際上并沒有使用的所述特定電路(時(shí)鐘選通)是眾所周知的。例如處理器中一部分時(shí)序網(wǎng)絡(luò)的電路就是時(shí)鐘選通的電路。
更進(jìn)一步，從輸入電壓切斷特定電路(功率選通)也是眾所周知的。眾所周知，為了實(shí)現(xiàn)功率選通，采用上端設(shè)備和/或下端設(shè)備將特定電路從輸入電壓和/或地切斷。上端設(shè)備被配置在高電位和電路之間，而下端設(shè)備被配置在諸如地的低電位和電路之間。除了其它功能，上端設(shè)備和/或下端設(shè)備的應(yīng)用顯著地減少了泄漏，因?yàn)槠鋵⑻囟娐窂乃鼈兊妮斎攵饲袛?。隨著泄漏被幾乎消除，特定電路的內(nèi)部狀態(tài)也丟失了。由于重啟所述電路時(shí)必須首先恢復(fù)電路在被從輸入電壓切斷前的內(nèi)部狀態(tài)，這種解決方法的一個(gè)缺陷就是當(dāng)重啟所述電路時(shí)需要重要的死區(qū)時(shí)間。更進(jìn)一步，電流的突然變化將會(huì)導(dǎo)致饋電網(wǎng)的大的尖峰。上述解決方法只能應(yīng)用在具有相對(duì)低的切斷和重新連接的頻率的電路。
泄漏電流大部分為柵極和亞閾值漏電流，它們都是輸入電壓的強(qiáng)函數(shù)。圖4中顯示了以輸入電壓Vdd的函數(shù)描述將輸入電壓Vdd分別減少ΔVdd時(shí)泄漏功率的相對(duì)減少量的圖表，Vdd的減少量在ΔVdd＝0.2V和ΔVdd＝0.4V之間時(shí)，泄漏將以因數(shù)2-5減少。利用以上原理，采用附加電源給特定電路(虛擬地)提供能改變的輸入電壓，這也是眾所周知的。這樣做，電路可以處于三個(gè)能想象到的模式功率模式，其中電路被提供全部的輸入電壓；休眠模式，其中電路被提供較低的輸入電壓并且其內(nèi)部狀態(tài)被保持；靜止模式，其中電路從輸入電壓切斷，并且內(nèi)部狀態(tài)丟失。
由此，節(jié)約輸入電壓最有效的方法是關(guān)斷芯片。但是，為了得到更好的電路電壓性能，優(yōu)選芯片上(on-chip)方法。
圖3示出了根據(jù)芯片上方法的已知的電路配置。
圖3a)中示出了利用控制信號(hào)cntl在休眠模式和功率模式之間切換的下端設(shè)備99。由此，在代表地110的電位和用作虛擬地111的電位之間具有兩條并聯(lián)的電路通道100，用于將要提供可變輸入電壓的電路。需要三個(gè)晶體管120，一個(gè)晶體管121設(shè)置在第一電路通道101中，兩個(gè)晶體管122和123串聯(lián)設(shè)置在第二電路通道102中?？刂菩盘?hào)cntl或者導(dǎo)通設(shè)置在第一電路通道101中的晶體管121，或者導(dǎo)通設(shè)置在第二電路通道102中的晶體管123。
通過導(dǎo)通第一晶體管，虛擬地111的電位相對(duì)于地具有與晶體管121導(dǎo)通時(shí)的電壓降相同的電位降110。如果控制信號(hào)cntl沒有導(dǎo)通晶體管121，它導(dǎo)通電路通道102中的晶體管123。因此，流過晶體管122和123的電流在地110和虛擬地111之間形成與晶體管121和122導(dǎo)通時(shí)的電壓降的總和相等的電位降。圖3a)中的電路配置不能切換到靜止模式。功率和休眠模式之間的電位降相對(duì)較高，由于要保持電路的內(nèi)部狀態(tài)，休眠模式中的電壓和功率模式中的電壓的關(guān)系必須保持在特定水平，從而此配置只能用于在功率模式時(shí)需要相對(duì)高的電壓的電路。這相對(duì)高的電位降在功率和靜止模式之間切換時(shí)還會(huì)導(dǎo)致相對(duì)高的電壓尖峰和與切換的電壓的平方成正比的高能量損耗。因此，圖3a)中的電路配置不能用于在功率模式以相對(duì)低的輸入電壓運(yùn)行的以及在功率和休眠模式之間需要相對(duì)低的電位降以保持由此電路配置供電的電路的內(nèi)部狀態(tài)的現(xiàn)代處理器結(jié)構(gòu)。圖3a)中的電路配置的另一個(gè)缺陷是控制信號(hào)cntl本身將在電路配置中導(dǎo)致相對(duì)高的功率損耗，這是由于控制信號(hào)cntl需要切換兩個(gè)晶體管。由于電路配置本身的控制信號(hào)cntl的功率損耗，經(jīng)常地在功率模式和休眠模式之間切換將會(huì)破壞由此電路配置供電的電路的功率節(jié)約。
圖3b)示出了采用三個(gè)獨(dú)立的控制信號(hào)sel0，sel1，sel2以在靜止模式、休眠模式和功率模式之間切換的上端設(shè)備98。由此，在代表輸入電壓Vdd的電位和用作虛擬輸入電壓Vdd的電位之間，設(shè)置了三條并聯(lián)電路通道100，用于將要提供可變輸入電壓的電路。需要六個(gè)晶體管120，一個(gè)晶體管124被設(shè)置在第一電路通道103中，兩個(gè)晶體管125和126被串聯(lián)設(shè)置在第二電路通道104中，以及三個(gè)晶體管127，128和129被設(shè)置在第三電路通道105中。每個(gè)控制信號(hào)sel0，sel1，sel2單獨(dú)地導(dǎo)通設(shè)置在電路通道103，104和105中的一個(gè)晶體管124，126和129。
通過這種方式，利用虛擬輸入電壓Vdd將電路設(shè)置在功率模式、兩個(gè)不同深度的休眠模式和在沒有一個(gè)晶體管導(dǎo)通時(shí)的靜止模式下是可能的。圖3b)中的電路配置的缺陷是它只能應(yīng)用于需要相對(duì)高的輸入電壓的電路，這是由于在可切換的不同模式之間的電位降大大降低了虛擬電位，導(dǎo)致寄存器的內(nèi)部狀態(tài)丟失，并不可能保持狀態(tài)。圖3b)中的電路配置的另一個(gè)缺陷是在不同模式之間的切換所導(dǎo)致的功率損耗相對(duì)較高，這是由于三個(gè)控制信號(hào)sel0，sel1，sel2需要在各個(gè)模式之間切換，每次切換都導(dǎo)致功率損耗。
根據(jù)現(xiàn)有技術(shù)的公開的電路配置的不利之處在于在不同模式之間切換需要大量的相對(duì)大的晶體管。這導(dǎo)致用于切換這些晶體管的控制信號(hào)的高功率損耗。對(duì)于頻繁的狀態(tài)轉(zhuǎn)換，在減小的虛擬輸入電壓下循環(huán)的平衡數(shù)太大。更進(jìn)一步，由于功率模式、休眠模式和可能得到的靜止模式之間的電位降大大降低了虛擬電位，導(dǎo)致寄存器的內(nèi)部狀態(tài)丟失，并不可能保持狀態(tài)，此電路配置不能應(yīng)用于基于相對(duì)低的輸入電壓的現(xiàn)代處理器結(jié)構(gòu)。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的是提供一種可以減少功率損耗、提高性能的改進(jìn)的電路配置以及提高作為此電路配置的一部分的電路的性能、減少電路的功率損耗的方法。
本發(fā)明的第一目的是通過減少泄漏功率和提高電路性能的電路配置實(shí)現(xiàn)的，此電路配置包括第一電位、第二電位以及位于第一和第二電位之間的第三電位，其中所述第三電位相對(duì)于第一或第二電位具有可變電位降，其中將要提供可變輸入電壓的電路配置在所述第三電位和所述第一電位之間或所述第三電位和所述第二電位之間，其中在所述第三電位和所述第二或第一電位之間配置二極管以獲得所述第三電位的電位降。在第三電位和第二電位之間或第三電位和第一電位之間配置與所述二極管并聯(lián)的開關(guān)，以改變第三電位相對(duì)于第一或第二電位的電位降，其改變的大小為所述二極管的電位降。所述開關(guān)包括具有寬晶體管溝道的晶體管。這樣的晶體管具有很低的電壓降，因此，當(dāng)開關(guān)跨接二極管時(shí)，在第三電位和第二電位之間或第三電位和第一電位之間的電壓降-取決于第三電位通過二極管和晶體管連接到哪個(gè)電位上-很低。如果二極管沒有被開關(guān)跨接，由第三電位的電位降導(dǎo)致的輸入電壓的電壓降對(duì)于顯著地減少所述電路的泄漏功率來說足夠大，而對(duì)于在休眠模式時(shí)保持所述電路的內(nèi)部狀態(tài)來說足夠小。進(jìn)一步，由于它只取決于二極管或與之具有相同的電氣行為的任何其他器件的材料組合，從而由二極管導(dǎo)致的電位降能夠適用于相對(duì)低的輸入電壓。
通過只采用一個(gè)與二極管并聯(lián)配置的開關(guān)，由于只有一個(gè)開關(guān)需要切換，因此由于開關(guān)切換的功率損耗被最小化了。
當(dāng)大電流流過晶體管時(shí)，具有寬晶體管溝道的晶體管也具有可以忽略的電壓降。至今，在用于在具有高電位差的不同輸入電壓之間切換的電路配置中采用這樣的晶體管是不可能的，因?yàn)檫@樣的晶體管具有高柵極電容量。當(dāng)切換這樣的晶體管時(shí)，切換的輸入電壓之間的高電位差會(huì)導(dǎo)致大功率損耗。更進(jìn)一步，根據(jù)現(xiàn)有技術(shù)公開的電路配置需要開關(guān)多個(gè)晶體管。應(yīng)用于根據(jù)現(xiàn)有技術(shù)公開的不同輸入電壓之間相對(duì)高的電位降，具有寬晶體管溝道的晶體管在切換不同的模式時(shí)會(huì)導(dǎo)致大功率損耗。采用二極管或與之具有相同的電氣行為的任何其他器件在功率和休眠模式之間得到的電位降，可以允許根據(jù)本發(fā)明的電路配置應(yīng)用于需要相對(duì)低的輸入電壓的電路，其中功率和靜止模式之間的電位降也低于現(xiàn)有技術(shù)中所公開的。因?yàn)檩^低的電位降降低了由于晶體管的柵極電壓的改變而導(dǎo)致的功率損耗，這樣就再一次允許采用這樣的具有寬晶體管溝道的晶體管在功率和休眠模式之間進(jìn)行切換。進(jìn)一步，本發(fā)明在功率和休眠模式之間切換只需要一個(gè)晶體管，這導(dǎo)致在不同模式之間切換時(shí)的低功率損耗。更進(jìn)一步，根據(jù)本發(fā)明的電路配置，在休眠模式中得到的電位降和功率模式的輸入電壓之間的關(guān)系相對(duì)于現(xiàn)有技術(shù)中公開的更高，這是由于它能應(yīng)用于更低的輸入電壓，從而在休眠模式相對(duì)節(jié)約了更多的功率。
所述電路配置相對(duì)于現(xiàn)有技術(shù)所公開的優(yōu)點(diǎn)在于，它相對(duì)于根據(jù)現(xiàn)有技術(shù)所公開的電路配置來說更為簡單，并且使用了更少的部件。因此，根據(jù)本發(fā)明的電路配置的功率損耗降低了。尤其是在減小的虛擬輸入電壓下循環(huán)的平衡數(shù)也較少，因此它可以用于頻繁狀態(tài)轉(zhuǎn)換。更進(jìn)一步，它能夠應(yīng)用于需要相對(duì)低的輸入電壓的電路，因?yàn)槎O管或與之具有相同的電氣行為的任何其他器件的材料組合可以影響功率和休眠模式之間的電位降。在低輸入電壓中采用這樣的電路配置的進(jìn)一步優(yōu)點(diǎn)在于在功率和休眠模式之間切換時(shí)的低電壓尖峰。
因此，能夠想象到的是二極管可以用一個(gè)具有窄晶體管溝道的晶體管-相對(duì)于用于開關(guān)二極管的晶體管-實(shí)現(xiàn)，當(dāng)二極管沒有被跨接時(shí)將得到明顯的、期望的電壓降。
在所述發(fā)明的優(yōu)選的實(shí)施例中，二極管的材料組合根據(jù)期望的電壓降進(jìn)行選擇。能夠想象到的是根據(jù)期望的或要求的電壓降采用GaAs、SiAl或其他已知的材料組合實(shí)現(xiàn)二極管。
在所述發(fā)明的優(yōu)選的實(shí)施例中，將要提供輸入電壓的電路采用CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)工藝。
在所述發(fā)明的另一個(gè)優(yōu)選的實(shí)施例中將要提供可變輸入電壓的電路被配置在所述第三電位和第四電位之間，其中所述第三電位相對(duì)于第一或第二電位具有可變電位降，與第三電位的電位降相似，所述第四電位相對(duì)于第二或第一電位具有可變電位降。由此，電路配置在上端和下端設(shè)備之間，上端和下端設(shè)備都具有相對(duì)于輸入電壓Vdd和地獨(dú)立的可變電位降。
本發(fā)明的第二目的是通過采用權(quán)利要求1-5中任一個(gè)所述的電路配置減少電路的泄漏功率和提高電路性能的方法實(shí)現(xiàn)的，其中所述電路可以切換至休眠模式，作為切換至靜止模式的替代或附加，其中所述電路的輸入電壓在休眠模式時(shí)降低以減少所述電路的泄漏功率并同時(shí)在休眠模式時(shí)保持電路的內(nèi)部狀態(tài)，其中所述輸入電壓通過利用二極管降低，該二極管使流過所述二極管的輸入電流產(chǎn)生電壓降，所述電壓降對(duì)于顯著地減少所述電路的泄漏功率足夠大，而對(duì)于在休眠模式時(shí)保持所述電路的內(nèi)部狀態(tài)足夠小，其中所述二極管通過與所述二極管并聯(lián)配置的開關(guān)切換。


本發(fā)明以及它的優(yōu)點(diǎn)現(xiàn)在將聯(lián)系附圖進(jìn)行描述。
圖1是根據(jù)本發(fā)明的下端電路配置的結(jié)構(gòu)圖；圖2顯示了根據(jù)本發(fā)明的上端和下端電路配置的可替換的實(shí)施例的結(jié)構(gòu)圖；圖3顯示了根據(jù)現(xiàn)有技術(shù)公開的上端和下端電路配置的結(jié)構(gòu)圖；以及圖4是以輸入電壓的函數(shù)描述泄漏功率的相對(duì)減少量的圖表。
具體實(shí)施例方式
圖1中顯示了下端電路配置1，它包括配置在代表地Gnd的第一電位3和用作虛擬地的第三電位4之間的二極管2。開關(guān)5被配置在第一電位3和第三電位4之間并聯(lián)于二極管2。圖1中未示出的電路被配置在第三電位4和在圖1中未示出的第二電位之間，第二電位和第一電位之間有預(yù)定的電位差。通過將電路配置在第三電位4和第二電位之間，此電路可以被提供可變的輸入電壓。當(dāng)開關(guān)5斷開時(shí)，二極管2在第一電位3和第三電位4之間產(chǎn)生電位降。這個(gè)電位降降低了供給電路的輸入電壓。當(dāng)開關(guān)5閉合時(shí)，二極管2被跨接，第三電位近似等于第一電位3。在這種情況下，輸入電壓近似等于第一電位3和圖1中未示出的第二電位之間的電位差。
因此，在功率模式，高輸入電壓供給配置在第三電位4和第二電位之間的電路。在休眠模式，低輸入電壓供給電路。此低輸入電壓對(duì)于在休眠模式下顯著地減少所述電路中的泄漏功率來說足夠低，同時(shí)對(duì)于在休眠模式下保持所述電路的內(nèi)部狀態(tài)來說足夠高。
在圖2中示出了根據(jù)本發(fā)明的電路配置的其他實(shí)施例11，12，13，14，15，16。
在圖2a)的電路配置11中，圖1中的二極管2被可以通過靜止信號(hào)切換的晶體管21替代，開關(guān)5被可以通過休眠信號(hào)切換的晶體管51替代。晶體管51優(yōu)選地具有與圖1中開關(guān)5的電壓降相同的低電壓降，其中晶體管21優(yōu)選地具有與圖1中的二極管2相同的電壓降。如果休眠信號(hào)為高，在低電壓降作用下的電流能流過晶體管51，第三電位41與第一電位31近似相等。如果休眠信號(hào)為低，電流不能流過晶體管51。在這種情況下，第三電位41能夠從第一電位31完全切斷，其中相對(duì)于圖2a)中未示出的第二電位的電位降等于輸入電壓Vdd，或它可以通過晶體管21與第一電位相連，其中在第一電位31和第三電位41之間的電位降等于晶體管21的電位降。通過切換晶體管21的靜止信號(hào)控制將第三電位41從第一電位31切斷或相對(duì)于第一電位31降低第三電位41。如果靜止信號(hào)為高而休眠信號(hào)為低，第三電位41從第一電位31切斷。如果靜止信號(hào)為低而休眠信號(hào)也為低，第三電位41通過晶體管21的電壓降被降低。
圖2b)和2c)示出了與圖1中的實(shí)施例相似的電路配置的可替換的實(shí)施例12，13，其中，由于晶體管22，23不能被如圖2a)中的靜止信號(hào)的控制信號(hào)切換，因此將第三電位42，43從第一電位32，33切斷是不可能的。第三電位42，43能通過切換晶體管52，53的休眠信號(hào)被降低。
在圖2d)示出的電路配置14中，用作虛擬輸入電壓的第三電位通過可切換的晶體管24和與晶體管24并聯(lián)配置的可切換的晶體管54連接到第二電位61。圖2d)中未示出的電路被配置在第三電位44和在圖2d)中未示出的第一電位之間。第二電位61提供相對(duì)于地，即在圖2d)中未示出的第一電位的輸入電壓Vdd。此配置與圖2a)中的配置類似，其中第三電位沒有與代表地的第一電位連接，而是與代表輸入電壓Vdd的第二電位連接。晶體管54也優(yōu)選地具有與圖1中開關(guān)5的電壓降相同的低電壓降，其中晶體管24優(yōu)選地具有與圖1中的二極管2相同的電壓降。如果休眠信號(hào)為高，在低電壓降作用下的電流能流過晶體管54，第三電位44與第二電位61近似相等。如果休眠信號(hào)為低，電流不能流過晶體管54。在這種情況下，第三電位44能夠從第二電位61中完全切斷，其中相對(duì)于圖2d)中未示出的第一電位的電位降等于輸入電壓Vdd，或者它可以通過晶體管24與第二電位61相連，其中在第二電位61和第三電位44之間的電位降等于晶體管24的電位降。通過切換晶體管24的靜止信號(hào)控制將第三電位44從第二電位61切斷或相對(duì)于第二電位61降低第三電位44。如果靜止信號(hào)為高而休眠信號(hào)為低，第三電位44從第二電位61切斷。如果靜止信號(hào)為低而休眠信號(hào)也為低，第三電位44通過晶體管24的電壓降被降低。
圖2e)和2f)示出了與圖1中所示的實(shí)施例類似的電路配置的可替換的實(shí)施例15，16，其中第三電位45，46通過晶體管25，26，55，56連接到第二電位62，62，而不連接到第一電位。由于晶體管25，26不能被如圖2d)中的靜止信號(hào)的控制信號(hào)切換，因此將第三電位45，46從第二電位62，63切斷是不可能的。第三電位45，46能通過切換晶體管55，56的休眠信號(hào)被降低。
必須要提及到的是，措詞“降低或減小第三電位”描述的是降低或減小第三電位和另一個(gè)電位之間的輸入電壓，其中第三電位和另一個(gè)電位之間配置有被提供輸入電壓的電路。
進(jìn)一步，需要重點(diǎn)提及的是，本發(fā)明的核心觀點(diǎn)在于在休眠模式下利用二極管產(chǎn)生輸入電壓降。所述的二極管也可以用于切換功率和休眠模式，例如，通過利用與此二極管并聯(lián)配置的開關(guān)。
將根據(jù)本發(fā)明描述的功率選通與時(shí)鐘選通即在休眠模式下從觸發(fā)特定電路的時(shí)鐘信號(hào)切斷所述特定電路的結(jié)合是可以想象到的。
雖然，本發(fā)明通過特定的優(yōu)選實(shí)施例被詳細(xì)描述，但顯然，在以上描述的啟發(fā)下，許多替換、改進(jìn)和修改對(duì)于本領(lǐng)域技術(shù)人員來說是顯而易見的。因此，預(yù)期所附權(quán)利要求包括落入本發(fā)明的范圍和精神內(nèi)的任何這樣的替換、改進(jìn)和修改。
權(quán)利要求
1.一種減少泄漏功率和提高電路性能的電路配置(1，11，12，13，14，15，16)，包括第一電位(3，31，32，33)、第二電位(61，62，63)以及位于第一電位(3，31，32，33)和第二電位(61，62，63)之間的第三電位(4，41，42，43，44，45，46)，其中所述第三電位(4，41，42，43，44，45，46)相對(duì)于第一電位(3，31，32，33)或第二電位(61，62，63)具有可變電位降，其中將要提供可變輸入電壓的電路配置在所述第三電位(4，41，42，43，44，45，46)和所述第二電位(61，62，63)或第一電位(3，31，32，33)之間，其特征在于，在所述第三電位(4，41，42，43，44，45，46)和所述第二電位(61，62，63)之間或所述第三電位(4，41，42，43，44，45，46)和所述第一電位(3，31，32，33)之間配置二極管(2，21，22，23，24，25，26)，以獲得第三電位(4，41，42，43，44，45，46)的所述電位降，其中在第三電位(4，41，42，43，44，45，46)和第二電位(61，62，63)之間或第三電位(4，41，42，43，44，45，46)和第一電位(3，31，32，33)之間配置與所述二極管并聯(lián)的開關(guān)(5，51，52，53，54，55，56)，以改變第三電位(4，41，42，43，44，45，46)相對(duì)于第一電位(3，31，32，33)或第二電位(61，62，63)的電位降，其改變的大小為所述二極管(2，21，22，23，24，25，26)的電壓降，其中所述開關(guān)(5，51，52，53，54，55，56)包括具有寬晶體管溝道的晶體管(5，51，52，53，54，55，56)。
2.根據(jù)權(quán)利要求1所述的電路配置，其特征在于根據(jù)所期望的電壓降選擇二極管(2，21，22，23，24，25，26)的材料組合。
3.根據(jù)權(quán)利要求1或2所述的電路配置，其特征在于電路采用CMOS工藝。
4.根據(jù)以上任一權(quán)利要求所述的電路配置，其特征在于將要提供可變輸入電壓的電路配置在所述第三電位(4，41，42，43，44，45，46)和第四電位之間，其中所述第三電位(4，41，42，43，44，45，46)相對(duì)于第一電位(3，31，32，33)或第二電位(61，62，63)具有可變電位降，所述第四電位相對(duì)于第二電位(61，62，63)或第一電位(3，31，32，33)具有可變電位降。
5.一種減少泄漏功率和提高電路性能的方法，其中所述電路可以切換至休眠模式，作為切換至靜止模式的替代或附加，其中所述電路的輸入電壓在休眠模式時(shí)降低以減少所述電路的泄漏功率并同時(shí)在休眠模式時(shí)保持電路的內(nèi)部狀態(tài)，其中所述輸入電壓通過利用二極管(2，21，22，23，24，25，26)降低，該二極管(2，21，22，23，24，25，26)使流過所述二極管的輸入電流產(chǎn)生電壓降，所述電壓降對(duì)于顯著地減少所述電路的泄漏功率足夠大，而對(duì)于在休眠模式時(shí)保持所述電路的內(nèi)部狀態(tài)足夠小，其中所述二極管(2，21，22，23，24，25，26)通過與所述二極管(2，21，22，23，24，25，26)并聯(lián)配置的開關(guān)(5，51，52，53，54，55，56)切換。
全文摘要
本發(fā)明公開了減少泄漏功率和提高電路性能的電路配置(1)，包括三個(gè)電位，其中在第三電位(4)和第二電位或第一電位(3)之間配置二極管(2)以獲得第三電位(4)的電位降，在第三電位(4)和第二電位之間或第三電位(4)和第一電位(3)之間配置與所述二極管(2)并聯(lián)的開關(guān)(5)，以改變第三電位(4)相對(duì)于第一電位(3)或第二電位的電位降，其改變的大小為所述二極管(2)的電壓降，其中所述開關(guān)(5)包括具有寬晶體管溝道的晶體管。進(jìn)一步，本發(fā)明還公開了通過利用所述電路配置(1)減少泄漏功率和提高電路性能的方法。
文檔編號(hào)H03K17/687GK1976228SQ20061017182
公開日2007年6月6日 申請(qǐng)日期2006年11月6日 優(yōu)先權(quán)日2005年11月7日
發(fā)明者T·格梅克, H·巴羅夫斯基, J·利恩斯特拉, S·埃侖賴希 申請(qǐng)人:國際商業(yè)機(jī)器公司