專利名稱：具有多重柵極晶體管的壓控振蕩器及其方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及電子電路，更具體地，涉及壓控振蕩器(vco)。
背景技術(shù)：
壓控振蕩器(vco)響應(yīng)輸入電壓生成周期性時鐘信號。存在關(guān)于vco的許多應(yīng)用，諸如在可調(diào)諧頻率發(fā)生器中。此外，vco常常用于鎖相環(huán)(PLL)電路中，以生成輸出信號，其相比較于輸入?yún)⒖夹盘?具有動態(tài)的相位和頻率。為了使生成的輸出信號保持與輸入?yún)⒖夹盘?對準，監(jiān)視相位差，并且使用校正電路來改變生成的時鐘信號的相位 或頻率(或此兩者)以匹配參考時鐘的相位和頻率。VCO的設(shè)計者面 對的問題是，提供相對小的和易于實現(xiàn)的相位校正電路，其將在低的 電源電壓(例如，1.0~1.5 V)下操作，同時具有寬頻率范圍的操作和 寬相位范圍的校正。因此，理想的是，提供一種具有相位校正電路的集成電路VCO， 其是小的和易于實現(xiàn)的。


圖1以局部等距圖的形式示出多重獨立柵極場效應(yīng)晶體管 (MIGFET)的一個實施例。圖2以示意圖的形式示出根據(jù)本發(fā)明的一個形式的VCO。 圖3以示意圖的形式示出根據(jù)本發(fā)明的另一形式的VCO。 圖4以示意圖的形式示出根據(jù)本發(fā)明的又一形式的VCO。 圖5以示意圖的形式示出與權(quán)利要求4的VCO —同使用的控制信 號生成電路。圖6以曲線圖的形式示出由圖5的控制信號生成電路提供的示例性控制信號。圖7以透視圖的形式示出可用于實現(xiàn)圖2-4的任何VCO的具有獨 立柵極的多個晶體管的布局。
具體實施方式
通常，本發(fā)明以一種形式提供了一種具有一個或多個反相器的 VCO。該反相器是使用MIGFET (多重獨立柵極場效應(yīng)晶體管)形成 的，其具有兩個獨立的柵極或控制電極。VCO包括環(huán)形振蕩器，其被 實現(xiàn)為多個串聯(lián)耦合的反相器。每個反相器具有第一晶體管，其連接 到第二晶體管，其中第一晶體管具有連接到前一反相器的輸出的第一 柵極和用于接收偏置信號的第二柵極。在所示實施例中，MIGFET由模 擬電壓偏置以提供預(yù)定量的驅(qū)動電流，用于調(diào)節(jié)VCO的相位或頻率。所公開的VCO需要相對較少的表面積，是簡單的，并且易于實現(xiàn)。 而且，相比于現(xiàn)有技術(shù)的相位校正電路，所公開的VCO需要較少的導(dǎo) 體和較少的接觸，因此減少了電阻和寄生電容，簡化了電路，并且改 進了操作頻率范圍。圖1是可以與圖2中示出并且在下文中描述的VCO 40 —同使用 的多重獨立柵極場效應(yīng)晶體管(MIGFET) 10的一個實施例的局部等距 視圖。MIGFET 10包括在例如大塊基板或絕緣體上硅(SOI)的基板上 形成的鰭狀結(jié)構(gòu)12。該鰭狀結(jié)構(gòu)具有第一和第二側(cè)壁。鰭狀結(jié)構(gòu)12由 半導(dǎo)體材料形成。在基板和鰭狀結(jié)構(gòu)的表面上形成介電層13，并且在 介電層13上形成一層?xùn)艠O材料，如圖1中所示，以在鰭狀結(jié)構(gòu)12的 相對側(cè)上形成柵電極。具體地，在基板上形成柵極材料，鰭狀結(jié)構(gòu)的 第一側(cè)壁上的柵極材料用于形成第一柵極18，并且鰭狀結(jié)構(gòu)的第二側(cè) 壁上的柵極材料用于形成第二柵極20。第一和第二柵極18和20在鰭 狀結(jié)構(gòu)12的側(cè)壁上具有預(yù)定的高度，并且相互電氣隔離。在一個實施 例中，柵極材料可以淀積在鰭狀結(jié)構(gòu)上面，并且隨后被選擇性移除以 提供在第一和第二柵極18和20之間的隔離。鰭狀結(jié)構(gòu)12包括位于鰭狀結(jié)構(gòu)12的每個端部中的電流接線端區(qū)域14和16。在一個實施例中，其中得到的晶體管結(jié)構(gòu)是場效應(yīng)晶體管(FET)，電流接線端區(qū)域14 和16分別用作源極和漏極區(qū)域。接觸22、 24、 26和28提供到MIGFET 10的電氣連接。這些接觸連接到在柵極和源極/漏極接線端上實現(xiàn)的金 屬層(未示出)。應(yīng)當(dāng)注意，在所說明的實施例中，對于每個柵極結(jié) 構(gòu)和源極/漏極連接，示出了一個接觸；然而，只要能夠?qū)崿F(xiàn)可接受的 電氣連接，可以存在任何數(shù)目的接觸。在鰭狀結(jié)構(gòu)12的頂表面上形成 氮化物層30。在其他實施例中，氮化物層30可由其他材料(例如，其 他電介質(zhì))制成。在MIGFET 10的操作過程中，在將電壓施加到柵極18和20之一 時，在鰭狀結(jié)構(gòu)12中的柵極下面形成了溝道區(qū)域，分別提供了在源極 和漏極電流接線端區(qū)域14和16之間的電流路徑。應(yīng)當(dāng)注意，溝道區(qū) 域可以是未摻雜的、被摻雜為N型半導(dǎo)體、P型半導(dǎo)體、或者N型和 P型半導(dǎo)體的組合。所說明的實施例公開了一種具有兩個獨立柵極的晶體管結(jié)構(gòu)。在 其他實施例中，晶體管結(jié)構(gòu)可以具有不止兩個柵極結(jié)構(gòu)。例如，MIGFET 10可以在鰭狀結(jié)構(gòu)12的頂部上具有額外柵極來替換氮化物層30。而 且，在其他實施例中，如果需要額外的驅(qū)動能力，則可以將如MIGFET 10的多個晶體管并聯(lián)連接在一起。圖2以以示意圖的形式示出根據(jù)本發(fā)明的一個形式的VCO 40。 VCO 40包括反相器42、 44和46。反相器42由P溝道MIGFET 48和 N溝道MIGFET 50形成。反相器44由P溝道MIGFET 54禾B N溝道 MIGFET 56形成。反相器46由P溝道MIGFET 66和N溝道MIGFET 62 形成。P溝道MIGFET 48具有連接到供電電壓Vdd的源扱和連接到N 溝道MIGFET 50的漏極的漏極。MIGFET 48的第一控制電極或柵極連 接到節(jié)點52并且連接到MIGFET 50的第一柵極。MIGFET 48的第二 柵極連接到標(biāo)注為VCP1的第一偏置電壓。MIGFET 50的第二柵極連接到標(biāo)注為VCN1的偏置電壓。MIGFET 50的源極連接到標(biāo)注為Vss的供 電電壓接線端。相似地，P溝道MIGFET 54具有連接到供電電壓VDD 的源極和連接到N溝道MIGFET 56的漏極的漏極。MIGFET 54的第一 柵極在節(jié)點58處連接到MIGFET 56的柵極。MIGFET 54的第二柵極 連接到標(biāo)注為VCT2的偏置電壓。MIGFET 56的第二柵極連接到標(biāo)注為 VGN2的偏置電壓。P溝道MIGFET 66的源極連接到供電電壓VDD。 MIGFET 66的漏極在節(jié)點52處連接到N溝道晶體管62的漏極。因此， 反相器46的輸出端連接到反相器42的輸入端。MIGFET 66的第一柵 極連接到MIGFET 62的第一柵極。MIGFET 66的第二柵極連接到偏置 電壓VePM，其中M是整數(shù)。應(yīng)當(dāng)理解，任何數(shù)目的額外的反相器可以 串聯(lián)耦合在反相器44和反相器46之間，由此反相器狀態(tài)的總數(shù)是奇 數(shù)。在一個形式中，該額外的反相器將具有與圖2所示反相器相同的 配置。還應(yīng)當(dāng)認識到，少至一個的串聯(lián)連接的反相器也可被實現(xiàn)用來 形成VCO電路。MIGFET 62的第二柵極連接到偏置信號VCNM。應(yīng)當(dāng) 注意，可以在節(jié)點52、58或64中的每一個節(jié)點處獲取VCO 40的輸出， 這是因為每個反相器均具有與其輸入相耦合的前一反相器，這是從反 相器46經(jīng)由節(jié)點52到反相器42的反饋連接的結(jié)果。在操作中，VCO40用于提供振蕩信號。反相器42、 44和46中的 每個反相器用于改變信號的邏輯狀態(tài)并且因此產(chǎn)生不穩(wěn)定的或震蕩的 信號。例如，節(jié)點52處的邏輯高信號被轉(zhuǎn)換為節(jié)點58處的邏輯低信 號。相似地，假設(shè)在反相器44和反相器46之間不存在中間的反相器 級，則節(jié)點58處的邏輯低信號被轉(zhuǎn)換回節(jié)點64處的邏輯高信號。施 加到MIGFET 48的第二柵極的偏置信號VGP1改變MIGFET 48的傳導(dǎo) 性。在一個形式中，通過改變關(guān)于MIGFET 48的第一柵極的晶體管閾 值電壓，改變傳導(dǎo)性。通過修改MIGFET的閾值電壓，修改晶體管開 關(guān)的速度。當(dāng)晶體管的開關(guān)速度變化時，使用該晶體管的電路的操作 頻率變化。對于如MIGFET 48的P溝道MIGFET，當(dāng)施加到第二柵極 的電壓降低時，在將較高的電壓施加到第一柵極時，MIGFET將開關(guān)。 因此，在施加到第一柵極的偏置電壓從邏輯高變換到邏輯低時，晶體管在較早的時刻開關(guān)，由此MIGFET 48的開關(guān)速度增加。對于諸如 MIGFET 50的N溝道MIGFET，情況相反。當(dāng)施加到MIGFET 50的第 二柵極的電壓增加時，在將較低的電壓施加到第一柵極時，MIGFET 將開關(guān)，并且因此對于施加到第一柵極的給定偏置則MIGFET 50將具 有較高的傳導(dǎo)性。因此，在施加到第一柵極的偏置電壓從邏輯低變換 到邏輯高時，晶體管在較早的時刻開關(guān)，由此MIGFET 50的開關(guān)速度 增加。因此，利用分開的第二柵極偏置電壓，可以單獨修改反相器42、 44和46的每一個的開關(guān)點。修改反相器的開關(guān)速度用于修改在節(jié)點 52、 58和64處呈現(xiàn)的振蕩信號之間的相位關(guān)系，并且用于改變VCO 40 的操作頻率。圖3中示出了 VCO 40'，其是圖2的VCO 40的替換形式。為了 便于比較和討論，兩圖之間的共同的電路元件被給予相同的元件參考 數(shù)字。如所示，每個MIGFET 48、 54和60的第二柵極連接在一起，并 且連接到單個偏置電壓VCP。相似地，每個MIGFET 50、 56和62的第 二柵極連接在一起，并且連接到單個偏置電壓VCN。在操作中，單個偏置電壓被連接到所有P溝道MIGFET的第二柵 極，并且分開的單個偏置電壓被連接到所有N溝道MIGFET的第二柵 極。在所示的形式中，VCO40'是VCO40的簡化形式，這是因為僅存 在兩個修改電路頻率的控制或偏置信號。應(yīng)當(dāng)注意，盡管VCO40'具有 簡化的控制，但是仍存在較少的頻率改變設(shè)置。然而，由于偏置信號 Vgp和Vgn是可具有許多個值的模擬控制信號，因此VCO 40'中的可 能的頻率調(diào)節(jié)量是非常靈活的。圖4中示出了 VCO的又一形式。圖4的VCO具有允許對信號的 瞬時相位進行控制的晶體管。在一個形式中，VCO可用于響應(yīng)于鎖相 環(huán)(未示出)的參考信號和反饋信號之間的感應(yīng)的或測量的相位差， 改變瞬時相位。第一振蕩器級43具有由P溝道MIGFET 48和N溝道 MIGFET 50形成的第一反相器以及由P溝道MIGFET 66和N溝道MIGFET 68形成的第二反相器。MIGFET 48具有連接到用于接收標(biāo)注 為VDD的供電電壓的接線端的源極、連接到節(jié)點52和MIGFET 50的 第一柵極的第一柵極、在節(jié)點58處連接到MIGFET 50的漏極的漏極以 及第二柵極。MIGFET 48的第二柵極連接到標(biāo)注為UPP的模擬控制偏 置信號。MIGFET 50的第二柵極連接到標(biāo)注為UpN的模擬控制偏置信 號，并且MIGFET 50的源極連接到用于接收標(biāo)注為Vss的接地參考電 壓的接線端。第一振蕩器級43還具有第二反相器，其由P溝道MIGFET 66和N溝道MIGFET 68形成。MIGFET 66具有連接到用于接收VDD 的接線端的源極、在節(jié)點52處連接到MIGFET 48的第一柵極的第一柵 極、連接到標(biāo)注為DNP的模擬控制偏置信號的第二柵極以及連接到節(jié) 點58的漏極。MIGFET 66的漏極連接到MIGFET 68的漏極。MIGFET 68的第一柵極在節(jié)點52處連接到MIGFET 50的第一柵極，并且 MIGFET 68的第二柵極連接到標(biāo)注為DNN的控制偏置信號。MIGFET 68 的源極連接到用于接收Vss的接線端。因此第一振蕩器級43具有兩個 并聯(lián)連接的反相器，其由具有分開控制的第二柵極的串聯(lián)連接的 MIGFET晶體管形成。第二級45具有由P溝道MIGFET 60和N溝道MIGFET 62形成的 第一反相器。MIGFET 60具有連接到用于接收VDD的電壓接線端的源 極、連接到節(jié)點64的第一柵極、連接到標(biāo)注為Upp的控制偏置信號的 第二柵極以及漏極。MIGFET 62具有連接到MIGFET 60的漏極的漏極、 在節(jié)點64處連接到MIGFET 60的第一柵極的第一柵極、連接到標(biāo)注為 Upw的控制偏置信號的第二柵極、和連接到用于接收電壓Vss的接線端 的源極。由P溝道MIGFET 70和N溝道MIGFET 72形成的第二反相 器與第二級45的第一反相器并聯(lián)連接。MIGFET 70的源極連接到用于 接收VDD的電壓接線端。MIGFET 70具有連接到節(jié)點64的第一柵極、 連接到標(biāo)注為DNP的控制偏置信號的第二柵極、和漏極。MIGFET 70 的漏極連接到MIGFET 72的漏極。MIGFET 72的第一柵極在節(jié)點64 處連接到MIGFET 60、 62和70的第一柵極。MIGFET 72的第二柵極 連接到標(biāo)注為DNN的配置控制電壓。MIGFET 72的源極連接到用于接收電壓Vss的接線端。在所說明的形式中，可以提供從一往上的任何額 外數(shù)目的級，如第一級和第二級之間的點所示的，只要級的總數(shù)是奇 數(shù)。級的數(shù)目部分地取決于所需的操作頻率范圍。較少的級數(shù)目導(dǎo)致 了較高的操作頻率。
在操作中，由圖4的VCO的反相器處理的信號在每個反相器的輸 入端和輸出之間改變邏輯狀態(tài)。由于節(jié)點52將由MIGFET70和72形 成的反相器的輸出連接到由MIGFET 48和50形成的反相器的輸入，因 此為信號提供了用于連續(xù)改變狀態(tài)的連續(xù)路徑?？稍诠?jié)點52或節(jié)點64 處獲取VCO的輸出。該輸出可連接到其他電路(未示出)，諸如延遲 鎖定環(huán)(DLL)或鎖相環(huán)(PLL)。信號的相位可以與參考信號的相位 進行比較。如果需要修改來自圖4的VCO的信號的相位，則通過使用 上和下偏置信號Up和Dw可以改變相位。根據(jù)偏置信號被施加到P溝 道晶體管還是N溝道晶體管，確定將Upp還是Upn信號用于上信號。 最初假設(shè)偏置電壓Upp和UpN被設(shè)定為使得MIGFET 48和50是不導(dǎo)通 的，并且偏置電壓Dnp和D麗被設(shè)定為使得MIGFET 66和68是導(dǎo)通 的。如果存在信號和參考信號之間的相位差，則可以修改模擬偏置信 號以使MIGFET 48和50變得稍微導(dǎo)通并且為第一級的總體反相器功能 添加驅(qū)動能力。作為由MIGFET 48和50形成的反相器拉出(sourced) 或灌入(sunk)額外電流的結(jié)果，按照需要調(diào)節(jié)由第一振蕩器級43傳 導(dǎo)的信號的相位。Upp和Ura信號被用于增加信號的頻率。頻率的增加 使信號的相位在正向方向上移位。相反地，Dnp和Dnn信號被用于降低 信號的頻率。頻率的降低使信號的相位在負向方向上移位。應(yīng)當(dāng)認識 到，通過使用圖4的VCO的Upp、 UPN、 dnp和d麗信號，可以實現(xiàn)信 號的相移和頻移。例如，信號Upp和Dnp可以保持恒定，而信號UPN 和Dnn可以変化，以主要修改信號的頻率。此外，可以實現(xiàn)所有這四 個信號或者所有這四個信號的組合的變化，以改變VCO信號的頻率和 相位。
圖5中示出了用于提供控制信號UpNo的控制信號電路80的示例性實現(xiàn)，Upno是VCO中的第一級的Upn信號?？刂菩盘栯娐?0具有 分壓器部分82和驅(qū)動輸出部分84。分壓器由多個二極管連接的P溝道 晶體管86、 88、 90、 92、 94和96形成，這些晶體管連接在供電電壓 VoD和參考電壓接線端Vss之間。在晶體管86、 88、 90、 92、 94和96 的每一個的漏極處具有抽頭，其中連接了開關(guān)。例如，開關(guān)100連接 到晶體管86的漏極。開關(guān)102連接到晶體管88的漏極。開關(guān)104連 接到晶體管90的漏極。開關(guān)106連接到晶體管92的漏極。開關(guān)108 連接到晶體管94的漏極。在所說明的形式中，開關(guān)100、 102、 104、 106和108被實現(xiàn)為CMOS傳輸門，其具有真值和補值控制信號，其 中補值控制信號在圖5中由星號標(biāo)出。選擇電壓VSo、 Vs、VS2、 VS3 和Vs4分別用于使開關(guān)100、 102、 104、 106和108導(dǎo)通。開關(guān)100、 102、 104、 106和108的每一個具有一起連接到節(jié)點110和N溝道晶 體管112的柵極的接線端。晶體管112具有連接到用于接收Vdd的供 電電壓接線端的漏極。晶體管112的源極連接到P溝道晶體管114的 源極。晶體管114的漏極連接到N溝道晶體管116的漏極并且提供用 于第一級的控制信號Upp。。晶體管116的源極連接到Vss參考電壓接線 端。晶體管114和116均具有連接在一起的用于自鎖相環(huán)(未示出) 的相位檢測器接收標(biāo)注為"相位檢測"的使能信號。此外，P溝道晶體 管118具有連接到VDD供電電壓接線端的源極、用于接收全供電電壓 控制信號VsF的柵極和連接到晶體管114的源極的漏極。
在操作中，當(dāng)在VCO的信號中檢測到相位誤差時，相位檢測器向 晶體管114和116的柵極提供邏輯低使能信號。相位檢測器還用于確 定信號Upp。應(yīng)采用什么樣的模擬電壓值。如果需要全供電電壓Vdd僮， 則信號VsF應(yīng)被聲明(assert)為邏輯低。如果需要較低的電壓值以較 正檢測的相位誤差，則來自VS()~VS4中的一個信號被聲明，并且使用 VDD的預(yù)定部分來驅(qū)動晶體管112。用于晶體管112的偏置電壓的驅(qū)動 能力確定了控制信號Uppo的電壓值。相位檢測器通過改變控制信號
VS0~VSJP VsF可以容易地改變Uppo的信號值?？梢允褂孟嗨频碾娐?未
示出)來生成圖4的VCO的控制信號Upno、 DNP()、 Dnno等。圖6中示出了曲線圖，其說明了信號Uppo和Up訓(xùn)的實施例。在標(biāo) 注為tl的時間和標(biāo)注為t2的時間之間實現(xiàn)了相位校正操作。根據(jù)由相
位檢測器提供的控制信號Vso Vs4的值(和補值)和VsF的值，模擬電 壓控制信號Upp?？梢圆捎?伏到電源電壓VDD之間的任何值。例如，
可以將小于VDD的電壓V, 、 V2或Vz連接到圖4的MIGFET 48的第二 柵極。相似地，在相位校正操作過程中，選擇具有0伏和VoD之間的 值的模擬電壓控制信號UPN()。電壓Vi、 V2或Vz可由控制信號電路80 提供以偏置MIGFET50的第二柵極。由于使用了模擬電壓，因此可以 實現(xiàn)相位和頻率誤差的細調(diào)。
圖7中示出了具有三個MIGFET晶體管的集成電路的布局，其可 用于實現(xiàn)諸如圖3的VCO40'的多種電路。在該示例中，MIGFET 120 被放置為與MIGFET 122相鄰。MIGFET 124被放置為與MIGFET 122 相鄰，但是可以插入任何數(shù)目的中間MIGFET器件，如圖7中的虛線 所示。MIGFET 120具有第一柵極Gl，其是柵極130。柵極130為 MIGFET 122和MIGFET 124所共用，并且是一件連續(xù)的傳導(dǎo)材料。 MIGFET 120還具有第二柵極G2，其是柵極132。在MIGFET 120中的 柵極132和柵極130之間是由溝道隔開的源極(S)和漏極(D)。相 似地，MIGFET 122具有第二柵極G3，其是柵極134。在柵極134和柵 極130之間是由溝道隔開的源極(S)和漏極(D) 。 MIGFET 124具 有第二柵極G4，其是柵極136。在柵極136和柵極130之間是由溝道 隔開的漏極(D)和源極(S)。應(yīng)當(dāng)注意，MIGFET 122和124的漏 極被安置為相互相鄰，而相鄰的MIGFET 120和122具有被安置為與源 極相鄰的漏極。MIGFET 120、 122和124的每一個的源極、漏極和溝 道形成了升起的鰭狀結(jié)構(gòu)，其具有延伸高于柵極130、 132、 134和136 所處平面的高度。在所示布局中，在形成柵極的層面(level)中使用 了單個連續(xù)柵極材料，而非連接到集成電路的不同層面中的每個 MIGFET的第二柵極或者自圖7中示出的布局的部分橫向延伸。因此該 布局緊湊，并且仍然允許每個MIGFET的第一柵極物理隔開和區(qū)分。圖7中示出的源極(S)和漏極(D)與圖1的區(qū)域14和16相似，其 是在集成電路表面上形成的，并且具有高于該表面的高度。鰭狀結(jié)構(gòu) 由多個電流電極(即，源極和漏極)形成，其在一個形式中被配置成 直線。例如，圖7中的線是與所示出的源極(S)和漏極(D)的每一 個相交的線(未明確示出)。然而，應(yīng)當(dāng)理解，在其他形式中，多個 晶體管的源極和漏極可成"L"形、彎曲的形狀或者偏移的圖案。在每 個源極和漏極與相鄰的每個所示柵極之間的連接材料中形成溝道區(qū) 域。因此在源極和漏極之間形成了多個溝道區(qū)域，每個源極和漏極之 間具有一個溝道區(qū)域。在一個形式中，多個溝道區(qū)域被形成為與集成
電路的表面平行。在其他形式中，溝道區(qū)域可以位于不同的平面中。
迄今為止，應(yīng)認識到，已提供了一種使用具有多重獨立柵極的 MIGFET器件的改進的壓控振蕩器。由于能夠準確地修改晶體管的閾值 電壓并且由此能夠準確地控制晶體管的傳導(dǎo)電極之間的阻抗，因此可 以結(jié)合此處描述的VCO使用較低的電源電壓。盡管在優(yōu)選實施例的背 景下描述了本發(fā)明，但是對于本領(lǐng)域的技術(shù)人員顯而易見的是，可以 通過許多方式修改本發(fā)明，并且本發(fā)明可以采用不同于上文具體闡述 和描述的許多實施例。例如，晶體管的傳導(dǎo)類型可被反轉(zhuǎn)。因此，意 圖由所附權(quán)利要求涵蓋本發(fā)明的真實范圍內(nèi)的本發(fā)明的所有修改方 案。本領(lǐng)域的技術(shù)人員將容易地想到針對此處用于說明目的而選出的 實施例的多種改變方案和修改方案。例如，盡管討論了圖1中的具體 的晶體管結(jié)構(gòu)作為具有多重獨立柵極的晶體管的示例，但是應(yīng)當(dāng)理解， 此處還可以使用具有兩個或多個獨立柵極的其他類型的晶體管結(jié)構(gòu)。 盡管已示出了具體的示例性電路，但是許多VCO電路實現(xiàn)方案也可以 用于實現(xiàn)此處討論的功能。為使該修改方案和變化方案不偏離本發(fā)明 的精神，它們意圖被涵蓋于本發(fā)明的范圍內(nèi)，本發(fā)明的范圍僅由所附 權(quán)利要求的公正解釋限定。
在一個形式中，提供了一種具有多個串聯(lián)連接的反相器的壓控振 蕩器。該多個串聯(lián)連接的反相器中的每個反相器具有第一晶體管和第二晶體管。第一晶體管具有耦合到第一電源電壓接線端的第一電流電 極、第二電流電極、耦合到該多個串聯(lián)連接的反相器的前一反相器的 輸出接線端的第一控制電極、和用于接收第一偏置信號的第二控制電 極。第二晶體管具有耦合到第一晶體管的第二電流電極的第一電流電 極、耦合到第二電源電壓接線端的第二電流電極、和耦合到第一晶體 管的第一控制電極的第一控制電極。在一個形式中，第一偏置信號用 于調(diào)節(jié)閾值電壓，該閾值電壓是所需用于響應(yīng)第一晶體管的第一控制 柵極處的輸入信號來形成第一晶體管中的溝道的電壓。在另一形式中， 每個第一晶體管的第二控制電極耦合到一起以接收第一偏置信號。在 又一形式中，每個第一晶體管的第二控制電極接收不同的偏置信號。 在一個形式中，第一偏置信號可以在預(yù)定的電壓范圍內(nèi)變化以調(diào)節(jié)壓 控振蕩器的振蕩頻率。在另一形式中，第一偏置信號可以變化以改變 第一晶體管的傳導(dǎo)性。在另一形式中，第二晶體管是用于接收第二偏 置信號的第二控制電極。在另一形式中，壓控振蕩器進一步具有第三 晶體管，該第三晶體管具有耦合到第一電源電壓接線端的第一電流電 極、耦合到第一晶體管的第二電流電極的第二電流電極、耦合到第一 晶體管的第一控制電極的第一控制電極、和用于接收第二偏置信號的 第二控制電極，其中第二偏置信號是與第一偏置信號分開提供的。在 又一形式中，第二偏置信號可以在預(yù)定的電壓范圍內(nèi)變化，用于調(diào)節(jié) 壓控振蕩器的輸出信號的相位。
還提供了一種用于控制壓控振蕩器的方法。多個反相器串聯(lián)連接 在一起，該多個反相器中的每個反相器具有在第一電源接線端和第二 電源接線端之間串聯(lián)耦合在一起的第一晶體管和第二晶體管，第一晶 體管和第二晶體管均具有耦合到該多個反相器中的另一反相器的輸出
接線端的第一控制電極，并且第一晶體管具有用于接收第一偏置信號 的第二控制電極。使第一偏置信號的電壓變化以調(diào)節(jié)壓控振蕩器的振 蕩頻率。在一個形式中，將不同的偏置信號提供給該多個反相器中的 每個第一晶體管的第二控制電極。在又一形式中，為該多個反相器中 的每個反相器的第二晶體管提供第二控制電極，該第二控制電極接收第二偏置信號。在一個形式中，提供了第三晶體管，該第三晶體管具 有耦合到第一電源接線端的第一電流電極、耦合到第一晶體管的第二 電流電極的第二電流電極、耦合到第一晶體管的第一控制電極的第一 控制電極、和用于接收第二偏置信號的第二控制電極，其中第二偏置 信號是與第一偏置信號分開提供的。在一個形式中，第二偏置信號可 以在預(yù)定的電壓范圍內(nèi)變化，用于調(diào)節(jié)壓控振蕩器的輸出信號的相位。 在另一形式中，提供了第四晶體管，該第四晶體管具有耦合到第一晶 體管的第二電流電極的第一電流電極、耦合到第二晶體管的第一控制 電極的第一控制電極、和用于接收第三偏置信號的第二控制電極，其 中第三偏置信號是與第一偏置信號分開提供的。在又一形式中，第三 偏置信號可以在預(yù)定的電壓范圍內(nèi)變化，用于調(diào)節(jié)壓控振蕩器的輸出 信號的相位。在另一形式中，提供了一種集成電路，其具有在集成電路表面上 形成并且具有高出該表面的高度的鰭狀結(jié)構(gòu)。該鰭狀結(jié)構(gòu)具有多個電 流電極和多個溝道區(qū)域，其中在該多個電流電極中的預(yù)定電流電極的 任何兩個之間具有單個溝道區(qū)域。第一控制電極結(jié)構(gòu)被形成為與鰭狀 結(jié)構(gòu)的第一側(cè)面相鄰，并且具有控制多個溝道區(qū)域的第一連續(xù)傳導(dǎo)材 料帶。第二控制電極結(jié)構(gòu)被形成為和與鰭狀結(jié)構(gòu)的第一側(cè)相對的鰭狀 結(jié)構(gòu)的第二側(cè)面相鄰。第二控制電極結(jié)構(gòu)具有物理分開的多個傳導(dǎo)材 料帶。該多個傳導(dǎo)材料帶中的每個傳導(dǎo)材料帶控制多個溝道區(qū)域中的 分開的單個溝道區(qū)域。在一個形式中，多個電流電極具有多個源極和多個漏極，并且鰭狀結(jié)構(gòu)具有被安置為與物理上未連接的第一源極相 鄰的第一漏極，并且具有被安置為與物理上未連接的第三漏極相鄰的 第二漏極。在另一形式中，鰭狀結(jié)構(gòu)以及第一和第二控制電極結(jié)構(gòu)形 成了多個多重柵極晶體管。在又一形式中，第二控制電極結(jié)構(gòu)的多個 傳導(dǎo)材料帶中的每個傳導(dǎo)材料帶被配置為接收不同的分開的電壓信號上文通過參考具體實施例描述了益處、其他優(yōu)點和對問題的解決方案。然而，該益處、優(yōu)點、對問題的解決方案、以及可以導(dǎo)致任何 益處、優(yōu)點或解決方案或者使其更加顯著的任何(多個)因素，不應(yīng) 被解釋為任何或所有權(quán)利要求的關(guān)鍵的、必需的或基本的特征或因素。 如此處使用的術(shù)語"包括"或其任何其他變化形式，目的在于涵蓋非 排他性的內(nèi)含物，由此包括一系列元素的過程、方法、物體或裝置不 僅包括該元素，而且可以包括未明確列出或者對于該過程、方法、物 體或裝置是固有的其他元素。如此處使用的術(shù)語"個"被定義為一個 或不止一個。如此處使用的術(shù)語"多個"被定義為兩個或多于兩個。 如此處使用的術(shù)語"另一"被定義為至少第二個或更多。如此處使用 的術(shù)語"包括"和/或"具有"被定義為包括(即，開放性語言)。如 此處使用的"耦合"被定義為連接，盡管其不一定是直接連接，也不 一定是機械連接。
權(quán)利要求
1. 一種壓控振蕩器，包括多個串聯(lián)連接的反相器，所述多個串聯(lián)連接的反相器中的每個反相器包括第一晶體管，其具有耦合到第一電源電壓接線端的第一電流電極、第二電流電極、耦合到所述多個串聯(lián)連接的反相器的前一反相器的輸出接線端的第一控制電極、和用于接收第一偏置信號的第二控制電極；和第二晶體管，其具有耦合到所述第一晶體管的所述第二電流電極的第一電流電極、耦合到第二電源電壓接線端的第二電流電極、和耦合到所述第一晶體管的所述第一控制電極的第一控制電極。
2. 如權(quán)利要求l所述的壓控振蕩器，其中，所述第一偏置信號用 于調(diào)節(jié)閾值電壓，所述閾值電壓是所需用于響應(yīng)于在所述第一晶體管 的所述第一控制電極處的輸入信號而形成所述第一晶體管中的溝道的 電壓。
3. 如權(quán)利要求l所述的壓控振蕩器，其中，每個第一晶體管的所述第二控制電極耦合到一起以接收所述第一偏置信號。
4. 如權(quán)利要求l所述的壓控振蕩器，其中，每個第一晶體管的所 述第二控制電極接收不同的偏置信號。
5. 如權(quán)利要求1所述的壓控振蕩器，其中，所述第一偏置信號可 以在預(yù)定的電壓范圍內(nèi)變化以調(diào)節(jié)所述壓控振蕩器的振蕩頻率。
6. 如權(quán)利要求l所述的壓控振蕩器，其中，所述第一偏置信號可 以變化以改變所述第 一 晶體管的傳導(dǎo)性。2
7. 如權(quán)利要求l所述的壓控振蕩器，其中，所述第二晶體管進一 步包括用于接收第二偏置信號的第二控制電極。
8. 如權(quán)利要求l所述的壓控振蕩器，進一步包括第三晶體管，所述第三晶體管具有耦合到所述第一電源電壓接線端的第一電流電極、 耦合到所述第一晶體管的所述第二電流電極的第二電流電極、耦合到 所述第一晶體管的所述第一控制電極的第一控制電極、和用于接收第 二偏置信號的第二控制電極，其中，所述第二偏置信號是與所述第一 偏置信號分開提供的。
9. 如權(quán)利要求8所述的壓控振蕩器，其中，所述第二偏置信號可 以在預(yù)定的電壓范圍內(nèi)變化，用于調(diào)節(jié)所述壓控振蕩器的輸出信號的 相位。
10. —種用于控制壓控振蕩器的方法，包括提供串聯(lián)連接在一起的多個反相器，所述多個反相器中的每個反 相器具有在第一電源接線端和第二電源接線端之間串聯(lián)耦合在一起的 第一晶體管和第二晶體管，所述第一晶體管和所述第二晶體管均具有耦合到所述多個反相器中的另一反相器的輸出接線端的第一控制電極，并且所述第一晶體管具有用于接收第一偏置信號的第二控制電極； 以及使所述第一偏置信號的電壓變化以調(diào)節(jié)所述壓控振蕩器的振蕩頻率。
11. 如權(quán)利要求IO所述的方法，其中，提供所述多個反相器進一 步包括將不同的偏置信號提供給所述多個反相器中的每個第一晶體管的所述第二控制電極。
12. 如權(quán)利要求IO所述的方法，其中，提供所述多個反相器進一步包括為所述多個反相器中的每個反相器的第二晶體管提供第二控制電極，所述第二控制電極用于接收第二偏置信號。
13. 如權(quán)利要求10的方法，進一步包括提供第三晶體管，所述第 三晶體管具有耦合到所述第一電源接線端的第一電流電極、耦合到所 述第一晶體管的所述第二電流電極的第二電流電極、耦合到所述第一晶體管的所述第一控制電極的第一控制電極、和用于接收第二偏置信 號的第二控制電極，其中，所述第二偏置信號是與所述第一偏置信號 分開提供的。
14. 如權(quán)利要求13所述的方法，其中，所述第二偏置信號可以在 預(yù)定的電壓范圍內(nèi)變化，用于調(diào)節(jié)所述壓控振蕩器的輸出信號的相位。
15. 如權(quán)利要求13所述的方法，進一步包括提供第四晶體管，所 述第四晶體管具有耦合到所述第一晶體管的所述第二電流電極的第一 電流電極、耦合到所述第二晶體管的所述第一控制電極的第一控制電 極、和用于接收第三偏置信號的第二控制電極，其中，所述第三偏置 信號是與所述第一偏置信號分開提供的。
16. 如權(quán)利要求15所述的方法，其中，所述第三偏置信號可以在 預(yù)定的電壓范圍內(nèi)變化，用于調(diào)節(jié)所述壓控振蕩器的輸出信號的相位。
17. —種集成電路，包括在所述集成電路的表面上形成并且具有高出所述表面的高度的鰭 狀結(jié)構(gòu)，所述鰭狀結(jié)構(gòu)包括多個電流電極和多個溝道區(qū)域，其中在所 述多個電流電極中的預(yù)定的電流電極的任何兩個之間具有單個溝道區(qū) 域；第一控制電極結(jié)構(gòu)，其被形成為與所述鰭狀結(jié)構(gòu)的第一側(cè)面相鄰， 并且包括控制所述多個溝道區(qū)域的第一連續(xù)傳導(dǎo)材料帶；和第二控制電極結(jié)構(gòu)，其被形成為和與所述鰭狀結(jié)構(gòu)的所述第一側(cè) 面相對的所述鰭狀結(jié)構(gòu)的第二側(cè)面相鄰，所述第二控制電極結(jié)構(gòu)包括物理分開的多個傳導(dǎo)材料帶，所述多個傳導(dǎo)材料帶中的每個傳導(dǎo)材料 帶控制所述多個溝道區(qū)域中的分開的單個溝道區(qū)域。
18. 如權(quán)利要求17所述的集成電路，其中，所述多個電流電極包括多個源極和多個漏極，并且所述鰭狀結(jié)構(gòu)包括被安置為與物理上未 連接的第一源極相鄰的第一漏極，并且包括被安置為與物理上未連接 的第三漏極相鄰的第二漏極。
19. 如權(quán)利要求17所述的集成電路，其中，所述鰭狀結(jié)構(gòu)以及所 述第一和第二控制電極結(jié)構(gòu)形成了多個多重柵極晶體管。
20. 如權(quán)利要求17所述的集成電路，其中，所述第二控制電極結(jié) 構(gòu)的所述多個傳導(dǎo)材料帶中的每個傳導(dǎo)材料帶被配置為接收不同的分 開的電壓信號。
全文摘要
一種壓控振蕩器(VCO)(40)具有多個(42、44、46)串聯(lián)連接的反相器。在每個反相器中，第一晶體管(48)具有耦合到第一電源電壓接線端(VDD)的第一電流電極、第二電流電極、耦合到該多個串聯(lián)連接的反相器的另一反相器的輸出接線端的第一控制電極、和用于接收第一偏置信號的第二控制電極。第二晶體管(50)具有耦合到第一晶體管的第二電流電極的第一電流電極、耦合到第二電源電壓接線端(VSS)的第二電流電極、和耦合到第一晶體管的第一控制電極的第一控制電極。每個反相器的第一晶體管的第二控制電極接收相同或分開的模擬控制信號(VGP、VPP或DNP)，用于調(diào)節(jié)其第一晶體管的閾值電壓，以影響VCO的信號的頻率和相位。
文檔編號H03B1/00GK101288223SQ200680038211
公開日2008年10月15日 申請日期2006年10月4日 優(yōu)先權(quán)日2005年10月14日
發(fā)明者斯里拉姆·S·卡爾帕特, 穆罕默德·S·穆薩, 萊奧·馬修, 赫克托·桑切斯, 邁克爾·A·薩德 申請人:飛思卡爾半導(dǎo)體公司