專利名稱：：寬帶電路和方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及寬帶電路，且特定來說涉及可在電路級之間使用的寬帶電路。
背景技術(shù)：
：電子電路通常以若干級來構(gòu)造。舉例來說，模擬電路可包含一個或一個以上串聯(lián)連接的放大器，其中每個放大器構(gòu)成電路的具有特定放大強(qiáng)度(即，增益)的級。其它級可包含濾波器、混頻器、模擬到數(shù)字轉(zhuǎn)換器("ADC")、數(shù)字到模擬轉(zhuǎn)換器("DAC")、例如功率放大器或低噪聲放大器的多種不同放大器，或其它電路級。數(shù)字電路也可以若干級連接，如所屬領(lǐng)域的技術(shù)人員眾所周知。圖1A說明與電路級相關(guān)聯(lián)的一個問題。第一電路級101接收輸入信號"In"并將輸出信號提供到第二電路級102的輸入，第二電路級102又產(chǎn)生輸出信號"Out"。在許多級中，級的輸出包含某種輸出阻抗以用于將輸出處的電流轉(zhuǎn)換為電壓。此實(shí)例中的輸出阻抗由連接在輸出與電源Vdd之間的電阻器("Ri/')103表示。任一電路級的輸出節(jié)點(diǎn)將具有相應(yīng)的寄生輸出電容。寄生輸出電容可能是由于多種眾所周知的因素，例如由導(dǎo)電跡線引入的電容(即，布線電容)、MOS晶體管的柵極到漏極電容或漏極到襯底電容、或?qū)щ娵E線與電阻器端子之間的觸點(diǎn)的電容，這里僅舉出其中的幾種。級101的輸出節(jié)點(diǎn)的所有寄生電容由電容器Cp,表示。類似地，電路級的輸入節(jié)點(diǎn)也將具有相關(guān)聯(lián)的寄生電容，其源于例如MOS晶體管的柵極電容以及多種其它眾所周知的源。級102的輸入節(jié)點(diǎn)的所有寄生電容由電容器Cp2表示。圖1B展示圖1A的等效電路和相應(yīng)的頻率響應(yīng)。與寄生電容相關(guān)聯(lián)的一個問題是，其可有效地使可耦合在電子電路的級之間的信號頻率的帶寬變窄。舉例來說，級101的輸出處的信號將經(jīng)歷由輸出阻抗與寄生電容的并聯(lián)組合引起的低通濾波。在圖1B中，組合的寄生電容由Ct表示。圖1B中的曲線圖展示電路的帶寬，其中値Ct和Rl如下Ct=600fFR「50Q。10級101的輸出信號將以如下頻率衰減3dB:f3db=l/27TRCGpl+Cp2)。為了與以下的曲線圖進(jìn)行比較，圖1B展示1dB頻率而不是3dB頻率。然而在此實(shí)例中，1dB頻率大約是3dB頻率的一半。因此，為了增加電路的帶寬，必須減小電阻或電容。由于電阻通常用于設(shè)定前一級的增益，因此通常需要減小寄生電容。然而，在任何給定的工藝技術(shù)或應(yīng)用中，對寄生電容可以減小的程度存在實(shí)際的限制。因此，通常需要減小寄生電容對正在由電路的每一級處理的信號的"影響"。圖1C是現(xiàn)有技術(shù)級間電路100C。在此電路中，第一級包含晶體管(Ml)101，其具有經(jīng)耦合以接收輸入信號的柵極和具有寄生電容CpM,的漏極。晶體管101的輸出節(jié)點(diǎn)具有歸因于布線的來自寄生電容的進(jìn)一步寄生電容CpK。由于所述電容是并聯(lián)的，所以這些寄生電容將相加并可由如圖示的單個電容器表示。類似地，第二級包含晶體管(M2)102，其具有經(jīng)耦合以接收前一級的輸出信號的柵極。對第二級的輸入具有寄生電容CpM2。無源網(wǎng)絡(luò)104提供于晶體管101的輸出與晶體管102的輸入之間。在此電路中，無源網(wǎng)絡(luò)的輸入耦合到晶體管101的漏極輸出，且無源網(wǎng)絡(luò)104的輸出耦合到晶體管102的柵極。網(wǎng)絡(luò)104包含電感器(L2)105、輸入電容CpM,和CpR、輸出電容CpM2以及電阻器103。網(wǎng)絡(luò)104是在第一級的輸出與第二級的輸入之間的三階濾波器。在此電路中，寄生電容被吸收入網(wǎng)絡(luò)104中，且系統(tǒng)的總帶寬可增加。在此情況下，網(wǎng)絡(luò)的輸出包含用于設(shè)定前一級的增益的負(fù)載。然而，帶寬通常受到第二級的輸入處的寄生電容(這里是M2的柵極電容)的限制。因此，對于給定的增益要求，帶寬將通常受到由M2的寄生輸入電容引起的濾波器輸出處的電容性負(fù)載的約束。圖1D說明使用較高階網(wǎng)絡(luò)的類似方法。網(wǎng)絡(luò)120是5階濾波器，其具有連接到第一級的輸出(即，Ml的漏極)的輸入和連接到第二級的輸入(即，M2的柵極)的輸出。網(wǎng)絡(luò)120包含電感器(L2)121和(L3)123、輸入電容CpMI和CpR、中間電容(Cfl)122、輸出電容CpM2以及電阻器103。如前，網(wǎng)絡(luò)輸出處的電阻器可用于設(shè)定負(fù)載阻抗(即，增益)，且寄生電容被吸收入網(wǎng)絡(luò)120的輸入和輸出中。因此，系統(tǒng)的帶寬增加。盡管圖1C和圖1D中的現(xiàn)有技術(shù)電路有益于增加帶寬，但這些電路仍然受到寄生電容大小的限制。舉例來說，使用MOS裝置實(shí)施的級的輸入將通常具有大的寄生柵極電容。在許多應(yīng)用中，可能需要優(yōu)化電路的增益和帶寬。因此，對于給定的增益要求，將需要較小的寄生電容值。類似地，常常需要增加M2裝置的大小，使得例如后續(xù)級可傳遞較多電流。因此，通常需要使第二級的輸入處可容許的寄生電容最大，同時維持最大帶寬和增益。因此，需要改進(jìn)的寬帶電路和方法。
發(fā)明內(nèi)容本發(fā)明的實(shí)施例包含減小電容對帶寬和增益的不利影響的電路和方法。在一個實(shí)施例中，本發(fā)明包含一種電路，其包括具有輸出端子的第一級，所述輸出端子具有相應(yīng)的第一寄生電容；具有輸入端子的第二級，所述輸入端子具有相應(yīng)的第二寄生電容；以及無源網(wǎng)絡(luò)，其具有耦合到所述第一級的輸出端子的輸入端子以及耦合到所述第二級的輸入端子的中間節(jié)點(diǎn)，其中所述第一寄生電容被包含作為所述無源網(wǎng)絡(luò)的輸入電容，且所述第二寄生電容被包含作為所述無源網(wǎng)絡(luò)的中間節(jié)點(diǎn)的電容，且其中所述第二寄生電容是所述無源網(wǎng)絡(luò)中的最大電容。在一個實(shí)施例中，所述無源網(wǎng)絡(luò)是四階或更高的網(wǎng)絡(luò)。在一個實(shí)施例中，所述第二寄生電容至少對應(yīng)于MOS晶體管的柵極。在一個實(shí)施例中，所述無源網(wǎng)絡(luò)包含耦合在所述第一級的輸出與所述中間節(jié)點(diǎn)之間的第一電感器，以及耦合在所述中間節(jié)點(diǎn)與電阻器的第一端子之間的第二電感器。在一個實(shí)施例中，所述無源網(wǎng)絡(luò)進(jìn)一步包括耦合在所述電阻器的第一端子與參考電壓之間的電容器。在一個實(shí)施例中，所述無源網(wǎng)絡(luò)包含耦合在所述第一級與第二級之間的第一兩端口網(wǎng)絡(luò)，以及包含耦合到所述中間節(jié)點(diǎn)的電阻器的第二單端口網(wǎng)絡(luò)。在一個實(shí)施例中，所述無源網(wǎng)絡(luò)在所述中間節(jié)點(diǎn)處具有帶有從第一低頻率到所述無源網(wǎng)絡(luò)的轉(zhuǎn)角頻率的小于三分貝(3dB)紋波的頻率響應(yīng)。在一個實(shí)施例中，所述第一低頻率小于三(3)千兆赫且所述轉(zhuǎn)角頻率為至少十(10)千兆赫。在一個實(shí)施例中，所述第一級是低噪聲放大器或混頻器。在另一實(shí)施例中，本發(fā)明包含一種電路，其包括具有輸出端子的第一級，所述輸出端子具有相應(yīng)的第一寄生電容；具有輸入端子的第二級，所述輸入端子具有相應(yīng)的第二寄生電容；及串聯(lián)耦合在所述第一級輸出端子與第一中間節(jié)點(diǎn)之間的一個或一個以上第一電感器，以及串聯(lián)耦合在所述第一中間節(jié)點(diǎn)與負(fù)載電阻器的第一端子之間的一個或一個以上第二電感器，其中所述第二級輸入端子和相應(yīng)的第二寄生電容耦合到所述第一中間節(jié)點(diǎn)。在一個實(shí)施例中，所述一個或一個以上第一電感器是耦合在所述第一級輸出端子與所述第一中間節(jié)點(diǎn)之間的兩個或兩個以上電感器，且其中電容器耦合在所述兩個或兩個以上電感器的一個或一個以上第二中間節(jié)點(diǎn)之間。在一個實(shí)施例中，本發(fā)明進(jìn)一步包括一個或一個以上電容器，其中所述一個或一個以上第一電感器、所述一個或一個以上第二電感器以及所述一個或一個以上電容器配置為四階或更高的梯形網(wǎng)絡(luò)。在一個實(shí)施例中，所述第二寄生電容是耦合到所述第一或第二電感器的最大電容。在一個實(shí)施例中，所述第二級具有帶有相應(yīng)第三寄生電容的第二輸入端子，且其中所述第二級的所述第二輸入端子和相應(yīng)的第三寄生電容耦合到第二中間節(jié)點(diǎn)。在另一實(shí)施例中，本發(fā)明包含一種方法，其包括在第一級中在輸出端子處產(chǎn)生第一信號，所述輸出端子具有相應(yīng)的第一寄生電容；將所述第一信號耦合到具有輸入端子的第二級，所述輸入端子具有相應(yīng)的第二寄生電容；以及在具有耦合到所述第一級的輸出端子的輸入端子以及耦合到所述第二級的輸入端子的中間節(jié)點(diǎn)的網(wǎng)絡(luò)中處理所述第一信號，其中所述第一寄生電容被包含作為所述網(wǎng)絡(luò)的輸入電容，且所述第二寄生電容被包含作為所述網(wǎng)絡(luò)的所述中間節(jié)點(diǎn)的電容，且其中所述第二寄生電容是所述網(wǎng)絡(luò)中的最大電容。在一個實(shí)施例中，所述網(wǎng)絡(luò)是四階或更高的網(wǎng)絡(luò)。在一個實(shí)施例中，所述第一級是低噪聲放大器或混頻器。在一個實(shí)施例中，所述網(wǎng)絡(luò)包括一個或一個以上第一電感器、至少一個電容器、一個或一個以上第二電感器以及電阻器，且其中所述一個或一個以上第一電感器、所述一個或一個以上第二電感器、所述至少一個電容器、所述電阻器以及所述第一和第二寄生電容配置為四階或更高的梯形網(wǎng)絡(luò)，其中所述電阻器耦合到所述網(wǎng)絡(luò)的最后節(jié)點(diǎn)。在一個實(shí)施例中，所述第一和第二電感器的電感、所述至少一個電容器的電容以及所述第一和第二電容的電容在所述中間節(jié)點(diǎn)處提供大致平坦升高到所述網(wǎng)絡(luò)的轉(zhuǎn)角頻率的頻率響應(yīng)。在另一實(shí)施例中，本發(fā)明包含一種電子電路，其包括差分級，其具有第一和第二輸出端子；第一無源網(wǎng)絡(luò)，其具有耦合到所述差分級的所述第一輸出端子的輸入端子，所述第一無源網(wǎng)絡(luò)包括第一電阻性負(fù)載；第二無源網(wǎng)絡(luò)，其具有耦合到所述差分級的所述第二輸出端子的輸入端子，所述第二無源網(wǎng)絡(luò)包括第二電阻性負(fù)載；第一電流注入電路，其具有耦合到所述第一無源網(wǎng)絡(luò)中第一節(jié)點(diǎn)的控制輸入以及耦合到所述第二無源網(wǎng)絡(luò)中第二節(jié)點(diǎn)的輸出；以及第二電流注入電路，其具有耦合到所述第二無源網(wǎng)絡(luò)中第三節(jié)點(diǎn)的控制輸入以及耦合到所述第一無源網(wǎng)絡(luò)中第四節(jié)點(diǎn)的輸出。在一個實(shí)施例中，所述第一和第二無源網(wǎng)絡(luò)是對稱的。在一個實(shí)施例中，所述第一和第二無源網(wǎng)絡(luò)是四階或更高的網(wǎng)絡(luò)。在一個實(shí)施例中，所述第一和第二無源網(wǎng)絡(luò)是LC梯形網(wǎng)絡(luò)。在一個實(shí)施例中，所述第一和第二無源網(wǎng)絡(luò)是切比雪夫(Chebyshew)濾波器。13在一個實(shí)施例中，所述第一和第二無源網(wǎng)絡(luò)是巴特沃斯(Butterworth)濾波器。在一個實(shí)施例中，所述第一電流注入電路包括至少一個MOS晶體管，且所述第二電流注入電路包括至少一個MOS晶體管。在一個實(shí)施例中，所述第一電流注入電路的控制輸入耦合到所述第一無源網(wǎng)絡(luò)的輸入，且所述第二電流注入電路的所述控制輸入耦合到所述第二無源網(wǎng)絡(luò)的輸入。在一個實(shí)施例中，所述第一電流注入電路的控制輸入耦合到所述第一無源網(wǎng)絡(luò)的中間節(jié)點(diǎn)，且所述第二電流注入電路的控制輸入耦合到所述第二無源網(wǎng)絡(luò)的中間節(jié)點(diǎn)。在一個實(shí)施例中，所述第一電流注入電路的控制輸入耦合到所述第一無源網(wǎng)絡(luò)的最后節(jié)點(diǎn)，且所述第二電流注入電路的控制輸入耦合到所述第二無源網(wǎng)絡(luò)的最后節(jié)點(diǎn)。在一個實(shí)施例中，所述第一電流注入電路的輸出耦合到所述第二無源網(wǎng)絡(luò)的第二電阻性負(fù)載，且所述第二電流注入電路的所述輸出耦合到所述第一無源網(wǎng)絡(luò)的第一電阻性負(fù)載。'在一個實(shí)施例中，所述第一電流注入電路的輸出耦合到所述第二無源網(wǎng)絡(luò)的中間節(jié)點(diǎn)，且所述第二電流注入電路的輸出耦合到所述第一無源網(wǎng)絡(luò)的中間節(jié)點(diǎn)。在一個實(shí)施例中，所述第一電流注入電路的輸出耦合到所述第二無源網(wǎng)絡(luò)的輸入，且所述第二電流注入電路的輸出耦合到所述第一無源網(wǎng)絡(luò)的輸入。在一個實(shí)施例中，所述第一電流注入電路的輸出耦合到所述第二無源網(wǎng)絡(luò)的最后節(jié)點(diǎn)，且所述第二電流注入電路的輸出耦合到所述第一無源網(wǎng)絡(luò)的最后節(jié)點(diǎn)。在一個實(shí)施例中，本發(fā)明進(jìn)一步包括第三和第四電流注入電路，其中所述第三電流注入電路包含耦合到所述第一或第二無源網(wǎng)絡(luò)中的節(jié)點(diǎn)的控制輸入以及與所述第一或第二無源網(wǎng)絡(luò)中控制輸入耦合到相同或不同節(jié)點(diǎn)的輸出，其中所述第四電流注入電路包含耦合到所述第一或第二無源網(wǎng)絡(luò)中的節(jié)點(diǎn)的控制輸入以及與所述第一或第二無源網(wǎng)絡(luò)中所述控制輸入耦合到相同或不同節(jié)點(diǎn)的輸出，且其中所述第三電流注入電路或第四電流注入電路均不具有與所述第一或第二電流注入電路的所述控制輸入耦合到相同節(jié)點(diǎn)的控制輸入以及與所述第一或第二電流注入電路的輸出耦合到相同節(jié)點(diǎn)的輸出兩者。在一個實(shí)施例中，本發(fā)明進(jìn)一步包括第三和第四電流注入電路，其中所述第一電流注入電路的控制輸入與所述第三電流注入電路的控制輸入耦合到所述第一無源網(wǎng)絡(luò)中的不同節(jié)點(diǎn)，其中所述第二電流注入電路的所述控制輸入與所述第四電流注入電路的控制輸入耦合到所述第二無源網(wǎng)絡(luò)中的不同節(jié)點(diǎn)。在一個實(shí)施例中，本發(fā)明進(jìn)一步包括第三和第四電流注入電路，其中所述第一電流注入電路的控制輸入與所述第三電流注入電路的控制輸入耦合到所述第一無源網(wǎng)絡(luò)中的相同節(jié)點(diǎn)，且所述第一電流注入電路的輸出與所述第三電流注入電路的輸出耦合到不同節(jié)點(diǎn)，且其中所述第二電流注入電路的控制輸入與所述第四電流注入電路的控制輸入耦合到所述第二無源網(wǎng)絡(luò)中的相同節(jié)點(diǎn)，且所述第二電流注入電路的輸出與所述第四電流注入電路的輸出耦合到不同節(jié)點(diǎn)。在一個實(shí)施例中，所述第一電流注入電路的控制輸入耦合到所述第一無源網(wǎng)絡(luò)的輸入，所述第一電流注入電路的輸出耦合到所述第二無源網(wǎng)絡(luò)的第二電阻性負(fù)載，所述第二電流注入電路的控制輸入耦合到所述第二無源網(wǎng)絡(luò)的輸入，且所述第二電流注入電路的輸出耦合到所述第一無源網(wǎng)絡(luò)的第一電阻性負(fù)載，所述電路進(jìn)一步包括第三電流注入電路，其具有耦合到所述第一無源網(wǎng)絡(luò)的第一電阻性負(fù)載的控制輸入以及耦合到所述第二無源網(wǎng)絡(luò)的所述輸入的輸出，以及第四電流注入電路，其具有耦合到所述第二無源網(wǎng)絡(luò)的第二電阻性負(fù)載的控制輸入以及耦合到所述第一無源網(wǎng)絡(luò)的所述輸入的輸出。在一個實(shí)施例中，所述第一電流注入電路包括第一MOS晶體管，所述第二電流注入電路包括第二MOS晶體管，所述第三電流注入電路包括第三MOS晶體管，且所述第四電流注入電路包括第四MOS晶體管。在一個實(shí)施例中，所述第一級是功率放大器、低噪聲放大器或混頻器。在一個實(shí)施例中，本發(fā)明進(jìn)一步包括第二差分級，所述第二差分級具有耦合到所述第一無源網(wǎng)絡(luò)中的中間節(jié)點(diǎn)的第一輸入端子以及耦合到所述第二無源網(wǎng)絡(luò)中的中間節(jié)點(diǎn)的第二輸入端子。在一個實(shí)施例中，所述第二差分級的所述第一和第二輸入端子具有相應(yīng)的第一和第二寄生電容，且其中所述第一寄生電容被包含作為所述第一無源網(wǎng)絡(luò)的所述中間節(jié)點(diǎn)的電容，且所述第二寄生電容被包含作為所述第二無源網(wǎng)絡(luò)的所述中間節(jié)點(diǎn)的電容。在一個實(shí)施例中，所述第一寄生電容是所述第一無源網(wǎng)絡(luò)中的最大電容，且其中所述第二寄生電容是所述第二無源網(wǎng)絡(luò)中的最大電容。在另一實(shí)施例中，本發(fā)明包含一種電子電路，其包括第一級，其具有第一輸出端子；無源網(wǎng)絡(luò)，其具有耦合到所述第一級的所述第一輸出端子的輸入端子；以及第一電流注入電路，其具有耦合到所述第一無源網(wǎng)絡(luò)中的節(jié)點(diǎn)的控制輸入以及耦合到所述第一無源網(wǎng)絡(luò)中的另一節(jié)點(diǎn)的輸出。在一個實(shí)施例中，本發(fā)明進(jìn)一步包括第二電流注入電路，所述第二電流注入電路具有耦合到所述第一無源網(wǎng)絡(luò)中的節(jié)點(diǎn)的控制輸入以及耦合到所述第一無源網(wǎng)絡(luò)中的另一節(jié)點(diǎn)的輸出，其中所述第一電流注入電路和所述第二電流注入電路不是并聯(lián)耦合。在一個實(shí)施例中，所述第一無源網(wǎng)絡(luò)是四階或更高的網(wǎng)絡(luò)、LC梯形網(wǎng)絡(luò)、切比雪夫?yàn)V波器或巴特沃斯濾波器。在一個實(shí)施例中，所述第一電流注入電路包括至少一個MOS晶體管。在一個實(shí)施例中，所述第一級是功率放大器、低噪聲放大器或混頻器。在一個實(shí)施例中，本發(fā)明進(jìn)一步包括第二級，所述第二級具有耦合到所述第一無源網(wǎng)絡(luò)中的中間節(jié)點(diǎn)的第一輸入端子。在一個實(shí)施例中，所述第二級的所述第一輸入端子具有相應(yīng)的第一寄生電容，且其中所述第一寄生電容被包含作為所述第一無源網(wǎng)絡(luò)的所述中間節(jié)點(diǎn)的電容。在一個實(shí)施例中，所述第一寄生電容是所述第一無源網(wǎng)絡(luò)中的最大電容。在另一實(shí)施例中，本發(fā)明包含一種電子電路，其包括差分級，其具有第一和第二輸出端子；第一LC梯形網(wǎng)絡(luò)，其具有耦合到所述差分級的所述第一輸出端子的輸入端子，所述第一LC梯形網(wǎng)絡(luò)包括第一電阻器；第二LC梯形網(wǎng)絡(luò)，其具有耦合到所述差分級的所述第二輸出端子的輸入端子，所述第二LC梯形網(wǎng)絡(luò)包括第二電阻器；第一MOS晶體管，其具有耦合到所述第一LC梯形網(wǎng)絡(luò)的輸入的控制輸入以及耦合到所述第二無源網(wǎng)絡(luò)中的所述第二電阻器的輸出；以及第二MOS晶體管，其具有耦合到所述第二LC梯形網(wǎng)絡(luò)的輸入的控制輸入以及耦合到所述第一無源網(wǎng)絡(luò)中的所述第一電阻器的輸出。在一個實(shí)施例中，本發(fā)明進(jìn)一步包括第三MOS晶體管，其具有耦合到所述第一無源網(wǎng)絡(luò)中的所述第一電阻器的控制輸入以及耦合到所述第二無源網(wǎng)絡(luò)的輸入的輸出；以及第四MOS晶體管，其具有耦合到所述第二無源網(wǎng)絡(luò)中的所述第二電阻器的控制輸入以及耦合到所述第一無源網(wǎng)絡(luò)的輸入的輸出。在一個實(shí)施例中，所述第一MOS晶體管的所述控制輸入通過第一電阻器耦合到偏置電壓，且所述第二MOS晶體管的所述控制輸入通過第二電阻器耦合到偏置電壓。在一個實(shí)施例中，所述第一MOS晶體管的所述控制輸入通過第一電容器耦合到所述第一LC梯形網(wǎng)絡(luò)的輸入，且所述第二MOS晶體管的所述控制輸入通過第二電容器耦合到所述第二LC梯形網(wǎng)絡(luò)的輸入。在一個實(shí)施例中，所述第一和第二LC梯形網(wǎng)絡(luò)是切比雪夫?yàn)V波器。在一個實(shí)施例中，所述第一和第二LC梯形網(wǎng)絡(luò)是巴特沃斯濾波器。在一個實(shí)施例中，所述第一和第二LC梯形網(wǎng)絡(luò)是四階或更高的網(wǎng)絡(luò)。在一個實(shí)施例中，本發(fā)明進(jìn)一步包括第二差分級，所述第二差分級具有耦合到所述第一LC梯形網(wǎng)絡(luò)中的中間節(jié)點(diǎn)的第一輸入端子以及耦合到所述第二LC梯形網(wǎng)絡(luò)中的中間節(jié)點(diǎn)的第二輸入端子。在一個實(shí)施例中，所述第二差分級的所述第一和第二輸入端子具有相應(yīng)的第一和第二寄生電容，且其中所述第一寄生電容被包含作為所述第一LC梯形網(wǎng)絡(luò)的所述中間節(jié)16點(diǎn)的電容，且所述第二寄生電容被包含作為所述第二LC梯形網(wǎng)絡(luò)的所述中間節(jié)點(diǎn)的電容。在一個實(shí)施例中，所述第一寄生電容是所述第一LC梯形網(wǎng)絡(luò)中的最大電容，且其中所述第二寄生電容是所述第二LC梯形網(wǎng)絡(luò)中的最大電容。在一個實(shí)施例中，所述第一級是功率放大器、低噪聲放大器或混頻器。在另一實(shí)施例中，本發(fā)明包含一種處理電子信號的方法，其包括在第一級中在第一和第二輸出端子處產(chǎn)生第一和第二差分信號；在具有耦合到所述差分級的所述第一輸入端子的輸入端子的第一無源網(wǎng)絡(luò)中處理所述第一差分信號，所述第一無源網(wǎng)絡(luò)包括第一電阻性負(fù)載；在具有耦合到所述差分級的所述第二輸入端子的輸入端子的第二無源網(wǎng)絡(luò)中處理所述第二差分信號，所述第二無源網(wǎng)絡(luò)包括第二電阻性負(fù)載；基于所述第二無源網(wǎng)絡(luò)的至少一個節(jié)點(diǎn)上的電壓將第一電流注入所述第一無源網(wǎng)絡(luò)的至少一個節(jié)點(diǎn)中；以及基于所述第一無源網(wǎng)絡(luò)的至少一個節(jié)點(diǎn)上的電壓將第二電流注入所述第二無源網(wǎng)絡(luò)的至少一個節(jié)點(diǎn)中。在一個實(shí)施例中，所述第一電流基于所述第二無源網(wǎng)絡(luò)的輸入處的電壓耦合到所述第一電阻性負(fù)載，且所述第二電流基于所述第一無源網(wǎng)絡(luò)的輸入處的電壓耦合到所述第二電阻性負(fù)載。在一個實(shí)施例中，所述方法進(jìn)一步包括基于所述第二無源網(wǎng)絡(luò)的所述第二電阻性負(fù)載上的電壓f第三電流注入所述第一無源網(wǎng)絡(luò)的輸入中，以及基于所述第一無源網(wǎng)絡(luò)的所述第一電阻性負(fù)載上的電壓將第四電流注入所述第二無源網(wǎng)絡(luò)的輸入中。以下詳細(xì)描述和附圖提供對本發(fā)明的性質(zhì)和優(yōu)點(diǎn)的更好理解。圖1A說明多個電路級。圖1B說明由電路級中的寄生電容引起的帶寬限制。圖1C展示現(xiàn)有技術(shù)3階網(wǎng)絡(luò)，其具有連接到第一級的輸出的網(wǎng)絡(luò)輸入以及連接到第二級的輸入的網(wǎng)絡(luò)輸出。圖1D展示現(xiàn)有技術(shù)5階網(wǎng)絡(luò)，其具有連接到第一級的輸出的網(wǎng)絡(luò)輸入以及連接到第二級的輸入的網(wǎng)絡(luò)輸出。圖2A說明根據(jù)本發(fā)明一個實(shí)施例的寬帶電路。圖2B說明根據(jù)本發(fā)明另一實(shí)施例的寬帶電路。圖3是用于在晶體管的漏極與另一晶體管的柵極之間耦合信號的寬帶電路的實(shí)例。圖4A是根據(jù)本發(fā)明一個實(shí)施例的寬帶電路的實(shí)例。圖4B是圖4A的寬帶電路的等效電路。圖4C展示在圖4B中網(wǎng)絡(luò)的輸出節(jié)點(diǎn)處針對特定組件值的頻率響應(yīng)。圖4D展示在圖4B中網(wǎng)絡(luò)的中間節(jié)點(diǎn)處針對特定組件值的頻率響應(yīng)。圖4E展示在圖4B中網(wǎng)絡(luò)的中間節(jié)點(diǎn)處針對特定組件值的頻率響應(yīng)。圖4F展示在圖4B中網(wǎng)絡(luò)的輸出節(jié)點(diǎn)處針對特定組件值的頻率響應(yīng)。圖5是根據(jù)本發(fā)明一個實(shí)施例的寬帶電路的實(shí)例。圖6是根據(jù)本發(fā)明另一實(shí)施例的寬帶電路的實(shí)例。圖7是包含根據(jù)本發(fā)明一個實(shí)施例的寬帶電路的無線系統(tǒng)的實(shí)例。圖8是包含根據(jù)本發(fā)明另一實(shí)施例的寬帶電路的低噪聲放大器的實(shí)例。圖9是包含根據(jù)本發(fā)明另一實(shí)施例的寬帶電路的混頻器的實(shí)例。圖10展示圖4E的寬帶電路的頻率響應(yīng)。圖UA說明根據(jù)本發(fā)明另一實(shí)施例的寬帶電路。圖IIB是根據(jù)本發(fā)明另一實(shí)施例的寬帶電路的實(shí)例。圖IIC是根據(jù)本發(fā)明另一實(shí)施例的寬帶電路的實(shí)例。圖12是根據(jù)本發(fā)明一個實(shí)施例的寬帶混頻器電路的實(shí)例。圖13是根據(jù)本發(fā)明另一實(shí)施例的寬帶電路的實(shí)例。圖14是根據(jù)本發(fā)明另一實(shí)施例的寬帶電路的實(shí)例。圖15是根據(jù)本發(fā)明另一實(shí)施例的寬帶電路的實(shí)例。具體實(shí)施例方式本文描述用于寬帶電路的電路和方法。在以下描述中，出于解釋的目的，陳述許多實(shí)例和特定細(xì)節(jié)，以便提供對本發(fā)明的詳盡理解。然而，所屬領(lǐng)域的技術(shù)人員將顯而易見，本發(fā)明的實(shí)施例可包含其它等效的實(shí)施例或?qū)ο挛恼故镜膶?shí)例的基本修改。舉例來說，盡管使用NMOS晶體管來呈現(xiàn)下文的實(shí)施例和實(shí)例，但可使用其它適用于高頻率的晶體管。因此，如權(quán)利要求書界定的本發(fā)明可單獨(dú)包含這些實(shí)例中的一些或所有特征，或者與下文描述的其它特征連同等效物的組合。圖2A說明根據(jù)本發(fā)明一個實(shí)施例的寬帶電路。寬帶電路200A包含第一級201、第二級202和網(wǎng)絡(luò)210A。級201接收輸入信號"In"并在輸出端子處產(chǎn)生輸出信號。網(wǎng)絡(luò)210A包含輸入端子213、第一網(wǎng)絡(luò)部分211、第二網(wǎng)絡(luò)部分212、最后節(jié)點(diǎn)214以及電阻器203。級201的輸出端子耦合到網(wǎng)絡(luò)210A的輸入端子213。電阻器203耦合到網(wǎng)絡(luò)210A的最后節(jié)點(diǎn)214，且可設(shè)定級201的增益。在圖2A所示的實(shí)例中，第一網(wǎng)絡(luò)部分211是單端兩端口網(wǎng)絡(luò)(single-endedtwo-portnetwork),其意味著第一網(wǎng)絡(luò)部分具有一個輸入端子和一個輸出端子。第二網(wǎng)絡(luò)部分212是包含電阻器203的單端口網(wǎng)絡(luò)，其意味著第二網(wǎng)絡(luò)部分具有提供阻抗負(fù)載的一個輸入端子，但沒有輸出端子。盡管本實(shí)例在單端電路方面說明本發(fā)明的一個實(shí)施例，但如下文說明也可使用差分電路。第一和第二網(wǎng)絡(luò)部分211和212在中間節(jié)點(diǎn)215處耦合在一起。中間節(jié)點(diǎn)是與輸入節(jié)點(diǎn)分隔至少一個組件且與最后節(jié)點(diǎn)分隔至少一個組件的電路節(jié)點(diǎn)。級202包含耦合到網(wǎng)絡(luò)210A的中間節(jié)點(diǎn)215的輸入端子。級201的輸出端子具有相應(yīng)的第一寄生電容。類似地，級202的輸入端子具有相應(yīng)的第二寄生電容。第一寄生電容可包含作為網(wǎng)絡(luò)的輸入電容，且第二寄生電容可包含作為網(wǎng)絡(luò)的中間節(jié)點(diǎn)的電容。如下文更詳細(xì)描述，對于第二級的輸入端子處的給定寄生電容和電阻器203的特定電阻值，中間節(jié)點(diǎn)可提供比網(wǎng)絡(luò)210A的最后節(jié)點(diǎn)處可用的帶寬寬的帶寬。網(wǎng)絡(luò)210A的響應(yīng)可經(jīng)修整以在中間節(jié)點(diǎn)處提供大致平坦上升到網(wǎng)絡(luò)的轉(zhuǎn)角頻率的頻率響應(yīng)。本發(fā)明的各種實(shí)施方案和實(shí)施例可包含不同的轉(zhuǎn)角頻率和不同的紋波量。在一個實(shí)施例中，可將網(wǎng)絡(luò)設(shè)定為在中間節(jié)點(diǎn)處具有帶有從第一低頻率(例如，OHz)到網(wǎng)絡(luò)的轉(zhuǎn)角頻率的小于三分貝(3dB)紋波的頻率響應(yīng)。在另一實(shí)施例中，轉(zhuǎn)角頻率可定義為輸出衰減一分貝(ldB)的頻率，且紋波可為大約ldB或更小。舉例來說，在無線應(yīng)用中，第一低頻率可小于三(3)千兆赫，且ldB轉(zhuǎn)角頻率可為至少十(10)千兆赫。圖2B說明根據(jù)本發(fā)明另一實(shí)施例的寬帶電路。寬帶電路200B包含第一級201、第二級202和網(wǎng)絡(luò)210B。級201接收輸入信號"In"并在輸出端子處產(chǎn)生輸出信號。網(wǎng)絡(luò)210B包含輸入端子213、第一網(wǎng)絡(luò)部分211、第二網(wǎng)絡(luò)部分212、第三網(wǎng)絡(luò)部分217、最后節(jié)點(diǎn)214和電阻器203。級201的輸出端子耦合到網(wǎng)絡(luò)210B的輸入端子213。電阻器203耦合到網(wǎng)絡(luò)210B的最后節(jié)點(diǎn)214，且可設(shè)定級201的增益。在圖2B所示的實(shí)例中，第一和第二網(wǎng)絡(luò)部分211-212是單端兩端口網(wǎng)絡(luò)。第三網(wǎng)絡(luò)部分217是包含電阻器203的單端口網(wǎng)絡(luò)。第一和第二網(wǎng)絡(luò)部分211和212在中間節(jié)點(diǎn)215處耦合在一起，且第二和第三網(wǎng)絡(luò)部分212和217在中間節(jié)點(diǎn)216處耦合在一起。級202包含通過加法電路220耦合到網(wǎng)絡(luò)210B的中間節(jié)點(diǎn)215與216兩者的輸入端子。因此，中間節(jié)點(diǎn)處的信號可加在一起并提供到級202。因此，本發(fā)明的實(shí)施例可組合來自網(wǎng)絡(luò)210B不同部分的不同信號，以實(shí)現(xiàn)所需的帶寬和通帶響應(yīng)。在一個實(shí)施例中，網(wǎng)絡(luò)210A和210B是梯形網(wǎng)絡(luò)。梯形網(wǎng)絡(luò)是具有一輸入節(jié)點(diǎn)和在一個或一個以上節(jié)點(diǎn)處耦合在一起的一系列組件的網(wǎng)絡(luò)，且每一節(jié)點(diǎn)進(jìn)一步具有耦合到參考電壓(例如，接地)的組件。示范性梯形網(wǎng)絡(luò)是在輸入節(jié)點(diǎn)與最后節(jié)點(diǎn)之間耦合在一起的一系列電感器，其中在電感器之間的節(jié)點(diǎn)是網(wǎng)絡(luò)的中間節(jié)點(diǎn)。梯形中的所有節(jié)點(diǎn)可具有例如到接地的電容。梯形網(wǎng)絡(luò)可進(jìn)一步具有耦合在最后節(jié)點(diǎn)與參考電壓之間的電阻器。圖3是用于在晶體管的漏極與另一晶體管的柵極之間耦合信號的寬帶電路的實(shí)例。寬帶電路300說明可如何將輸出寄生電容和輸入寄生電容包含在網(wǎng)絡(luò)中以增強(qiáng)帶寬。在此實(shí)例中，第一級包含MOS晶體管(Ml)301,其在漏極端子上提供輸出信號。第二級也是MOS晶體管(M2)302，其接收已由網(wǎng)絡(luò)310處理的信號。在此實(shí)例中，網(wǎng)絡(luò)310是無源網(wǎng)絡(luò)，其具有耦合到晶體管301的漏極的輸入端子和耦合到晶體管302的柵極的中間節(jié)點(diǎn)315。盡管此實(shí)例說明第二級的輸入為柵極端子，但可使用其它第二級輸入配置。晶體管301的漏極端子將具有相應(yīng)的寄生電容Cp,。類似地，晶體管302的柵極端子將具有相應(yīng)的寄生電容Cp2。無源電路313可包含在漏極端子與中間節(jié)點(diǎn)315之間?？苫谠O(shè)計(jì)標(biāo)準(zhǔn)使用多種無源電路。經(jīng)組合網(wǎng)絡(luò)310優(yōu)選為四階或更高的網(wǎng)絡(luò)(即，4階、5階等)。網(wǎng)絡(luò)的階是從網(wǎng)絡(luò)中包含寄生電容的能量存儲元件(例如，電感器和電容)的數(shù)目確定的。將寄生漏極電容并入作為無源電路313的輸入電容，且將寄生柵極電容并入作為中間節(jié)點(diǎn)315的電容。中間節(jié)點(diǎn)還耦合到同樣可為無源網(wǎng)絡(luò)的第二網(wǎng)絡(luò)部分312的輸入。網(wǎng)絡(luò)部分312包含連接于網(wǎng)絡(luò)中最后節(jié)點(diǎn)處的電阻器303。電阻器303可設(shè)定例如M1級的增益?？舍槍o定的電阻值、寄生漏極電容和寄生柵極電容來設(shè)計(jì)和定制網(wǎng)絡(luò)310，以在中間節(jié)點(diǎn)315處獲得最大帶寬。如下文更詳細(xì)說明，對于給定的寄生柵極電容和電阻器值，M2的柵極處的電路帶寬可大于在M2的柵極連接到網(wǎng)絡(luò)310中最后節(jié)點(diǎn)處的電阻器303情況下可用的帶寬。因此，例如可使用較大的第二級輸入裝置。圖4A是根據(jù)本發(fā)明一個實(shí)施例的寬帶電路的實(shí)例。在此實(shí)例中，第一級包含MOS晶體管(Ml)401，其具有相應(yīng)的寄生電容(Cpl)450。類似地，第二級包含MOS晶體管(M2)402，其具有相應(yīng)的寄生電容(Cp2)452。寄生電容被包含作為包括電容(Cpl)450、電感器(Ll)451、電容(Cp2)452、電感器(L2)453、電容(Cn)454和電阻器(R)455的網(wǎng)絡(luò)的部分。電感器451耦合在Ml的漏極與中間節(jié)點(diǎn)415之間，中間節(jié)點(diǎn)415耦合到M2的柵極。電感器453耦合在中間節(jié)點(diǎn)415與網(wǎng)絡(luò)的最后節(jié)點(diǎn)之間，網(wǎng)絡(luò)的最后節(jié)點(diǎn)是電阻器455的第一端子。電阻器455的第二端子可耦合到例如Vdd的參考電壓。電容454也耦合在最后節(jié)點(diǎn)與參考電壓(例如，接地)之間。電容45420可為例如寄生電容或電容器組件。電路400A中的寄生電容和無源組件構(gòu)成5階梯形網(wǎng)絡(luò)。圖4B-F說明此電路中的中間節(jié)點(diǎn)可如何用于獲得系統(tǒng)的較寬帶寬。圖4B是圖4A中的寬帶電路的等效電路。出于理解本發(fā)明的改進(jìn)的目的，在以下表1中提供組件的特定示范性值<table>tableseeoriginaldocumentpage21</column></row><table>表1以上濾波器的值是基于用于在通帶中具有一分貝(ldB)紋波的網(wǎng)絡(luò)的5階切比雪夫?yàn)V波器。圖4C說明圖4B中的電路在電路中最后節(jié)點(diǎn)(即，節(jié)點(diǎn)C)處的頻率響應(yīng)。在此實(shí)例中，頻率響應(yīng)是互阻抗，因?yàn)榫W(wǎng)絡(luò)的輸入是電流且輸出是電壓。如圖4C所示，電路具有大約10GHz的帶寬。然而，如果最后節(jié)點(diǎn)處的電容為340千萬億分之一法拉，那么電路將僅實(shí)現(xiàn)此帶寬。對于實(shí)際應(yīng)用，可能不可能或不需要在下一級的柵極處具有如此低的電容。已注意到中間節(jié)點(diǎn)處的電容幾乎兩倍于最后節(jié)點(diǎn)處的電容。圖4D展示在圖4B中網(wǎng)絡(luò)的中間節(jié)點(diǎn)處的頻率響應(yīng)。從圖4D可見，在中間節(jié)點(diǎn)處存在處于截止頻率附近的響應(yīng)的峰化。然而，通過修整組件值，可使中間節(jié)點(diǎn)處的頻率響應(yīng)平坦化，使得實(shí)現(xiàn)寬帶寬以及較高的電容容限。圖4E展示在針對平坦帶寬調(diào)整組件值之后在圖4B中網(wǎng)絡(luò)的中間節(jié)點(diǎn)處的頻率響應(yīng)。圖4B中電路的導(dǎo)致圖4E中頻率響應(yīng)的組件值在表2中展示<table>tableseeoriginaldocumentpage21</column></row><table>表2此實(shí)例說明，可在相同增益級(即，電阻器R的相同值)實(shí)現(xiàn)寬帶寬，但對于第二級的電容具有實(shí)質(zhì)的容限增加。還應(yīng)注意到，輸入電容上的容限已增加。為了進(jìn)一步說明此改進(jìn)，有用的是將現(xiàn)有技術(shù)與由此實(shí)例說明的本發(fā)明的實(shí)施例進(jìn)行比較。根據(jù)現(xiàn)有技術(shù)，第二級的輸入連接到網(wǎng)絡(luò)中的最后節(jié)點(diǎn)，其被視為現(xiàn)有技術(shù)中的輸出。如果第二級具有固定的寄生電容600fF，且如果第二級的柵極輸入連接到5階切比雪夫?yàn)V波器網(wǎng)絡(luò)的最后節(jié)點(diǎn)，那么其它組件值如表3所示。Cpi935ffLl2.23nHCn1120ffL22.03nHCp2600fFR50Q表3請注意在現(xiàn)有技術(shù)中，對第二級的輸入沒有耦合到中間節(jié)點(diǎn)，而是耦合到網(wǎng)絡(luò)的最后節(jié)點(diǎn)。因此在表3中，第二級的寄生電容Cp2隨著電容器Cn而改變位置。表3的電路的帶寬在圖4F中展示。將表2和3中的組件值與圖4E和4F所示的頻率響應(yīng)進(jìn)行比較，明顯，對于給定的第二級電容，如果第二級連接到網(wǎng)絡(luò)中的最后節(jié)點(diǎn)，那么電路的帶寬將大致較小。然而，如果第二級耦合到中間節(jié)點(diǎn)，那么可容許較多的電容。特定來說，對于600fF的輸入電容，圖4E中電路的帶寬為lOGHz，但圖4F中電路的帶寬僅為大約5.5GHz。以上實(shí)例還說明本發(fā)明的另一實(shí)施例，其中第二級的寄生電容(例如，CP2)是網(wǎng)絡(luò)中的最大電容。在此情況下，可優(yōu)化其它組件值以在網(wǎng)絡(luò)的輸入與中間節(jié)點(diǎn)之間獲得最大頻率響應(yīng)。在以上實(shí)例中，將網(wǎng)絡(luò)初始配置為5階切比雪夫?yàn)V波器?；谠鲆妗捄图纳娙菁s束來選擇濾波器組件。接著可修改組件值以使得所需中間節(jié)點(diǎn)處的頻率響應(yīng)經(jīng)"平坦化"以提供大致平坦的通帶直到網(wǎng)絡(luò)轉(zhuǎn)角頻率。轉(zhuǎn)角頻率通常是在其以上網(wǎng)絡(luò)的頻率響應(yīng)(例如，互阻抗)低于某一所需電平(例如ldB或3dB)的頻率。電路的通帶是信號大致無衰減(例如，小于3dB衰減)通過的頻率范圍。不同的應(yīng)用可能對通帶中的紋波具有不同的要求。在一個應(yīng)用中，可將網(wǎng)絡(luò)設(shè)定為在中間節(jié)點(diǎn)處具有帶有從第一低頻率(例如，OHz)到網(wǎng)絡(luò)的轉(zhuǎn)角頻率的小于三分貝(3dB)紋波的頻率響應(yīng)。在一些實(shí)施例中，可選擇濾波器中的組件以實(shí)現(xiàn)更小的紋波，例如大約1.5dB或ldB的紋波。在無線應(yīng)用中，可將組件定制為從小于三(3)千兆赫的低頻率和高達(dá)十(10)千兆赫的轉(zhuǎn)角頻率大致是平坦的。盡管以上組件值是從切比雪夫?yàn)V波器獲得的，但應(yīng)了解，可使用例如巴特沃斯或貝塞爾(Bessel)濾波器等其它濾波器獲得組件的初始值。圖5是根據(jù)本發(fā)明一個實(shí)施例的寬帶電路的實(shí)例。電路500是7階梯形網(wǎng)絡(luò)的實(shí)例。電路500包含包括輸出晶體管501的第一級、無源網(wǎng)絡(luò)以及包括輸入晶體管502的第二級。無源網(wǎng)絡(luò)包含第一級的寄生電容Cp卜電感器550、電容器551、電感器552、第二級晶體管502的寄生電容Cp2、電感器553、電容器554以及耦合到網(wǎng)絡(luò)中最后節(jié)點(diǎn)的電阻器555。晶體管501的漏極的寄生電容連同對應(yīng)于第一級輸出節(jié)點(diǎn)的其它可能寄生電容(例如，布線電容)一起被包含作為無源網(wǎng)絡(luò)的輸入電容。電感器550和551串聯(lián)耦合在第一級輸出端子與耦合到晶體管502柵極的中間節(jié)點(diǎn)之間。電感器553耦合在中間節(jié)點(diǎn)與負(fù)載電阻器555的第一端子之間。較高階網(wǎng)絡(luò)可包含處于網(wǎng)絡(luò)的輸入節(jié)點(diǎn)與輸出節(jié)點(diǎn)之間的額外電感器。電感器550與552之間的節(jié)點(diǎn)也是電路中的中間節(jié)點(diǎn)。然而，電感器550與552之間的中間節(jié)點(diǎn)耦合到電容器551的一個端子。電容器551的另一端子耦合到接地。類似地，電感器553與電阻器555之間的最后節(jié)點(diǎn)耦合到電容器554的一個端子，且電容器554的另一端子耦合到接地。電感器552與553之間的中間節(jié)點(diǎn)耦合到晶體管502的柵極。因此，來自柵極的寄生電容被包含作為網(wǎng)絡(luò)的中間節(jié)點(diǎn)的電容。如上文提到，用于獲得組件值的技術(shù)可包含初始將網(wǎng)絡(luò)作為濾波器(例如，切比雪夫?yàn)V波器)來對待。可獲得最后節(jié)點(diǎn)處針對給定帶寬的組件值。接著，可通過使用數(shù)字方法修改組件值來使晶體管502的柵極處的響應(yīng)平坦化。對于晶體管502柵極處的電阻和寄生電容的給定值，當(dāng)來自晶體管502柵極的寄生電容是網(wǎng)絡(luò)中的最大電容時，中間節(jié)點(diǎn)處的頻率響應(yīng)可能非常大。圖6是根據(jù)本發(fā)明另一實(shí)施例的寬帶電路的實(shí)例。電路600是與圖5中大致相同的7階梯形網(wǎng)絡(luò)的實(shí)例。然而，在此電路中的第二級包含兩個輸入晶體管602、603。如圖5中，晶體管603具有耦合到位于電感器(L2)652與電感器(L3)653之間的中間節(jié)點(diǎn)的柵極，且來自晶體管603的柵極的寄生電容被包含作為L2與L3之間的中間節(jié)點(diǎn)的電容。另外，晶體管602具有耦合到位于電感器(Ll)650與電感器(L2)652之間的中間節(jié)點(diǎn)的柵極，且來自晶體管602的柵極的寄生電容被包含作為Ll與L2之間的中間節(jié)點(diǎn)的電容。中間節(jié)點(diǎn)處的電壓將被轉(zhuǎn)換為晶體管602和603的漏極處的電流?？墒褂美绨姼衅?67、電感器668和電阻器669的網(wǎng)絡(luò)將這些電流相加。應(yīng)了解，此實(shí)例僅僅是用于將來自多個中間節(jié)點(diǎn)的信號相加的一種技術(shù)?？墒褂闷渌夹g(shù)將電流相加。中間節(jié)點(diǎn)處的頻率響應(yīng)可經(jīng)修整以獲得大致平坦的寬帶寬。在此實(shí)例中，一個中間節(jié)點(diǎn)處的經(jīng)衰減信號頻率可與另一中間節(jié)點(diǎn)處的經(jīng)放大信號頻率求和，以消除衰減并擴(kuò)展帶寬。舉例來說，一個中間節(jié)點(diǎn)可包含在轉(zhuǎn)角頻率附近的峰化以擴(kuò)展帶寬，且另一中間節(jié)點(diǎn)可在此頻率滑降。然而，當(dāng)將信號加在一起時，可消除峰化以實(shí)現(xiàn)在所關(guān)注的頻率范圍上的大致平坦的帶寬。圖7是包含根據(jù)本發(fā)明一個實(shí)施例的寬帶電路的無線系統(tǒng)的實(shí)例。圖7是可使用本發(fā)明實(shí)施例的直接轉(zhuǎn)換架構(gòu)的實(shí)例。無線系統(tǒng)700包含通過開關(guān)701耦合到接收信道和傳輸信道的天線710。接收信道包含低噪聲放大器711("LNA")、混頻器712、頻率合成器730、濾波器714、自動增益控制715("AGC")以及模擬到數(shù)字轉(zhuǎn)換器716("A/D")。LNA711用于放大來自天線710的高頻率信號，且必須具有足夠的帶寬、增益和噪聲性能以滿足系統(tǒng)要求。在一個實(shí)施例中，本發(fā)明包含使用上述寬帶電路技術(shù)的耦合到混頻器級的LNA級?；祛l器712還接收來自頻率合成器730的處于載波頻率的本機(jī)振蕩器信號("LO")，并解調(diào)來自LNA711的RF輸入信號。接收信道可包含兩個混頻器和隨后的并聯(lián)路徑以用于同相和正交路徑(僅展示一個路徑)。在直接轉(zhuǎn)換系統(tǒng)中，將輸入信號向下解調(diào)到基帶，且不使用中間頻率。應(yīng)了解，本發(fā)明的實(shí)施例可用于直接轉(zhuǎn)換系統(tǒng)中或使用中間頻率的系統(tǒng)中。濾波器714用于從經(jīng)解調(diào)信號中提取所關(guān)注的信號，且AGC715提供適當(dāng)?shù)脑鲆?，使得對A/D716的輸入盡可能接近A/D的全范圍。接收信道的輸出經(jīng)由例如N位數(shù)字信號線耦合到基帶處理器720以用于解碼和進(jìn)一步處理。在傳輸期間，基帶處理器720編碼語音或數(shù)據(jù)信號。經(jīng)編碼信號由數(shù)字到模擬轉(zhuǎn)換器721("D/A")接收作為例如N位數(shù)字信號，且轉(zhuǎn)換為模擬信號。D/A721的輸出通過濾波器722和混頻器723。混頻器723接收來自頻率合成器730的處于載波頻率的本機(jī)振蕩器信號("LO")，且對混頻器的輸入由LO調(diào)制以產(chǎn)生經(jīng)調(diào)制的輸出信號。系統(tǒng)可包含兩個傳輸路徑用于在放大之前加在一起的同相和正交信號(未圖示)。經(jīng)調(diào)制的混頻器輸出信號由功率放大器725接收，功率放大器725放大信號中的功率以驅(qū)動天線710。在另一實(shí)施例中，本發(fā)明包含使用上述寬帶電路技術(shù)耦合到放大器級的混頻器級。圖8是包含根據(jù)本發(fā)明另一實(shí)施例的寬帶電路的低噪聲放大器的實(shí)例。低噪聲放大器("LNA")801在輸出端子處產(chǎn)生輸出信號。輸出端子具有相應(yīng)的寄生電容(Cpl)802。來自LNA的信號在具有耦合到LNA輸出端子的輸入端子的網(wǎng)絡(luò)中處理。在此實(shí)例中的網(wǎng)絡(luò)包含寄生電容802、電感器(Ll)803、電感器(L2)805、電容器(Cfl)806、電阻器(R)807以及對應(yīng)于一個或一個以上混頻器電路的輸入的寄生電容(Cp2)804。寄生電容可包含例如漏極電容、柵極電容或布線電容。在電路800中的網(wǎng)絡(luò)中，電容806為純寄生，其可由電感器805與電阻器807之間的布線電容引起。對混頻器級的輸入耦合到網(wǎng)絡(luò)的中間節(jié)點(diǎn)而不是耦合到電阻器807處網(wǎng)絡(luò)的最后節(jié)點(diǎn)。因此，網(wǎng)絡(luò)處理LNA輸出處的信號，且經(jīng)處理信號由混頻器從中間節(jié)點(diǎn)接收。中間節(jié)點(diǎn)可具有寬帶寬，其中混頻器輸入的寄生電容是網(wǎng)絡(luò)中的最大電容。表4展示可使用的組件的示范性值。<table>tableseeoriginaldocumentpage25</column></row><table>表4圖9是包含根據(jù)本發(fā)明另一實(shí)施例的寬帶電路的混頻器的實(shí)例?；祛l器900包含包括晶體管901-902和904-905的交叉耦合的級。每個混頻器級包含混頻器輸入電路903和卯6?；祛l器900接收差分輸入信號(in2+、in2-)，其由本機(jī)振蕩器信號(inl+、inl-)調(diào)制。每個級產(chǎn)生可通過將輸出耦合到共用負(fù)載而加在一起的差分電流。這里，共用負(fù)載由上述類型的兩個寬帶網(wǎng)絡(luò)提供。晶體管901和904的輸出耦合到第一網(wǎng)絡(luò)，第一網(wǎng)絡(luò)包括寄生電容(Cpl)910、電感器(Ll)911、電感器(L2)913、電容器(Cfl)914、電阻器(R)915以及對應(yīng)于差分放大器級的一個輸入的寄生電容(Cp2)912。類似地，晶體管卯2和905的輸出耦合到第二網(wǎng)絡(luò)，第二網(wǎng)絡(luò)包括寄生電容(Cp3)920、電感器(L3)921、電感器(L4)923、電容器(Cn)924、電阻器(R)925以及對應(yīng)于差分放大器級的第二輸入的寄生電容(Cp4)922。寄生電容910和920可起因于例如經(jīng)組合的混頻器輸出的漏極電容和布線電容。從圖9可見，寬帶網(wǎng)絡(luò)是對稱的梯形網(wǎng)絡(luò)。表5說明網(wǎng)絡(luò)的組件的示范性值，且進(jìn)一步說明當(dāng)網(wǎng)絡(luò)的中間節(jié)點(diǎn)處包含的寄生電容是網(wǎng)絡(luò)中的最大電容時可實(shí)現(xiàn)寬帶性能。<table>tableseeoriginaldocumentpage25</column></row><table>表5圖IO展示圖4E的寬帶電路的頻率響應(yīng)。從圖10中的圖可見，本發(fā)明實(shí)施例的另一優(yōu)點(diǎn)是明顯的。圖10展示對于三個不同電阻值的頻率響應(yīng)。本發(fā)明一些實(shí)施例的一個額外特征是工藝不敏感性。舉例來說，裝置的特性將在制造工藝運(yùn)行中改變。例如電阻器可在工藝中變化多達(dá)20%。圖10展示對于三個電阻器值R={40Q,50Q，600}的頻率響應(yīng)(即，Z(f)=Vout/Iin)。曲線圖展示從大約3GHz到8GHz,通帶極為平坦，其中對于所有電阻值具有大約ldB的紋波。圖11A說明根據(jù)本發(fā)明另一實(shí)施例的寬帶電路。寬帶電路1100A是本發(fā)明另一實(shí)施例的單端實(shí)施方案的實(shí)例。電路1100A包含接收輸入信號并提供輸出信號的第一級1101。級1101可為例如放大器、混頻器或低噪聲放大器。級IIOOA的輸出耦合到網(wǎng)絡(luò)1110。網(wǎng)絡(luò)1110可為電感器和電容器(例如，寄生電容或電容器)的無源網(wǎng)絡(luò)，且可包含例如電阻性負(fù)載1103。網(wǎng)絡(luò)lllO包含耦合到級1101的輸出的輸入端子1103。網(wǎng)絡(luò)lllO可包含在中間節(jié)點(diǎn)1115處耦合到第二網(wǎng)絡(luò)部分1112的第一網(wǎng)絡(luò)部分1111。在此實(shí)施例中，第二網(wǎng)絡(luò)部分1U2在網(wǎng)絡(luò)中的最后節(jié)點(diǎn)U14處耦合到電阻性負(fù)載1103。電阻性負(fù)載1103的另一端子耦合到電源電壓Vdd。本發(fā)明的實(shí)施例包含將電流注入網(wǎng)絡(luò)的節(jié)點(diǎn)以增加電路的增益-帶寬乘積。舉例來說，寬帶電路1100A包含電流注入電路1104。電流注入電路U04響應(yīng)于在控制輸入處接收的信號(例如，電壓)而產(chǎn)生電流。電流注入電路的輸出可耦合到任何網(wǎng)絡(luò)節(jié)點(diǎn)，且控制輸入可耦合到任何其它網(wǎng)絡(luò)節(jié)點(diǎn)。舉例來說，在一個實(shí)施例中，控制輸入耦合到網(wǎng)絡(luò)的輸入端子，且輸出耦合到最后節(jié)點(diǎn)。因此，電流注入電路可將電流注入最后節(jié)點(diǎn)1114。電流注入電路可例如注入AC或DC電流或此兩者。圖11B是根據(jù)本發(fā)明另一實(shí)施例的寬帶電路的實(shí)例。在此實(shí)例中，電流注入電路包括MOS晶體管1190，其具有耦合到網(wǎng)絡(luò)1110的輸入端子的控制輸入，其還耦合到級UOl的輸出。晶體管ll卯的一個端子耦合到參考電壓(例如，Vdd)且晶體管1190的另一端子耦合到電阻性負(fù)載1114，其在此實(shí)例中也是網(wǎng)絡(luò)1110的最后節(jié)點(diǎn)。在此實(shí)例中，晶體管1190將DC與AC信號提供到最后節(jié)點(diǎn)1190。晶體管1190的柵極通過電阻器("Rb")1192經(jīng)DC偏置。DC偏置將致使晶體管1190將電流注入節(jié)點(diǎn)1114，這可能允許電路以例如較低電源電壓電平操作。晶體管U90的柵極通過電容器("Cc")1191而AC耦合到級1113的輸出。將信號耦合于級1113的輸出(網(wǎng)絡(luò)1110的輸入端子)可用于擴(kuò)展電路的增益-帶寬。后續(xù)級1102的輸入端子可例如耦合到中間節(jié)點(diǎn)1115，如上所述。圖11C是根據(jù)本發(fā)明另一實(shí)施例的寬帶電路的實(shí)例。寬帶電路1100C包含接收至少一個差分輸入信號(inl—diff禾Hin2—diff)的差分級UOl、第二差分級1102以及兩個網(wǎng)絡(luò)U10A-B。第一級1101可為例如寬帶低噪聲放大器(LNA)、混頻器或功率放大器的一個級。級1101接收差分輸入信號并在差分輸出端子處產(chǎn)生差分輸出信號。網(wǎng)絡(luò)1110A包含輸入端子1113A、第一網(wǎng)絡(luò)部分1111、第二網(wǎng)絡(luò)部分1112、最后節(jié)點(diǎn)111426以及電阻器1103A。網(wǎng)絡(luò)1110B包含輸入端子U13B、第一網(wǎng)絡(luò)部分1121、第二網(wǎng)絡(luò)部分1122、最后節(jié)點(diǎn)1124以及電阻器U03B。級1101的輸出端子耦合到網(wǎng)絡(luò)1110A的輸入端子1113A和網(wǎng)絡(luò)1110B的輸入端子U13B。電阻器1103A和1103B分別耦合到網(wǎng)絡(luò)1110A和1U0B的最后節(jié)點(diǎn)1114和1124，且可設(shè)定級1101的增益。每一網(wǎng)絡(luò)的第一和第二網(wǎng)絡(luò)部分在中間節(jié)點(diǎn)1115和1125處耦合在一起。級1102包含耦合到每個網(wǎng)絡(luò)的中間節(jié)點(diǎn)的差分輸入端子。在一個實(shí)施例中，可使用如上所述的進(jìn)一步包含電流注入電路U04A和U04B的級間網(wǎng)絡(luò)將差分級耦合在一起。電流注入電路1104A-B可用于擴(kuò)展電路的帶寬。這些電路也可用于減小所需的電源電壓或減小電路的功率消耗，或此兩種情況。電流注入電路1104A-B包含響應(yīng)于來自差分電路的相對側(cè)的信號的控制輸入。電路基于控制輸入而輸出電流?？蓪㈦娏魈峁┑骄W(wǎng)絡(luò)1110A-B中包含輸入節(jié)點(diǎn)1113A-B的任何節(jié)點(diǎn)、任何中間節(jié)點(diǎn)(例如，1115和1125)或最后節(jié)點(diǎn)(例如，1114或1124)。在此實(shí)例中，電流注入電路耦合到每個網(wǎng)絡(luò)的最后節(jié)點(diǎn)。注入電路的控制輸入可交叉耦合到相對差分電路的節(jié)點(diǎn)。舉例來說，電流注入電路1104A-B可具有響應(yīng)于來自差分輸出級的相對側(cè)或網(wǎng)絡(luò)中節(jié)點(diǎn)之一的信號的控制輸入。舉例來說，控制輸入A可耦合到網(wǎng)絡(luò)1110B的節(jié)點(diǎn)1113B、1124或1125,且控制輸入B可耦合到網(wǎng)絡(luò)1110A的節(jié)點(diǎn)1U3A、1114或1115。在一些實(shí)施例中，可如上所述使用較高階網(wǎng)絡(luò)。因此，電流注入電路的控制輸入可交叉耦合到例如其它網(wǎng)絡(luò)部分之間的其它中間節(jié)點(diǎn)。電流注入電路1104A和1104B可提供DC電流以在級1101的輸出處偏置裝置。通過使用電流注入電路將DC電流注入電路，需要較少電流流過電阻器1103A和1103B。因此，可使用較低電源電壓。另外，當(dāng)電流注入電路1104A和1104B的控制輸入交叉耦合到相對網(wǎng)絡(luò)1110A-B中的節(jié)點(diǎn)時，所得電路的增益-帶寬乘積("GBW")可增加。因此，電路可經(jīng)縮放以使用較小晶體管，其導(dǎo)致較低的電流消耗。圖12是根據(jù)本發(fā)明一個實(shí)施例的寬帶混頻器電路的實(shí)例?；祛l器1200包含交叉耦合的級，所述級包括晶體管1201-1202和1204-1205。每個混頻器級包含混頻器輸入電路1203和1206?；祛l器1200接收差分輸入信號(in2+、in2-)，其由本機(jī)振蕩器信號(inl+、inl-)調(diào)制。每個級產(chǎn)生可通過將輸出耦合到幾乎相同的負(fù)載而加在一起的差分電流。這里，通過上述類型的兩個對稱寬帶LC網(wǎng)絡(luò)來提供共用負(fù)載。晶體管1201和1204的輸出耦合到第一網(wǎng)絡(luò)1250，第一網(wǎng)絡(luò)1250包括寄生電容(Cpl)1210、電感器(Ll)1211、電感器(L2)1213、電容(Cfl)1214、電阻器(R)1215以及對應(yīng)于例如差分放大器級的一個輸入("Amp輸入")的寄生電容(Cp2)1212。類似地，晶體管1202和1205的輸出耦合到第二網(wǎng)絡(luò)1260，第二網(wǎng)絡(luò)1260包括寄生電容(Cp3)1220、電感器(L3)1221、電感器(L4)1223、電容(Cfi)1224、電阻器(R)1225以及對應(yīng)于差分放大器級的第二輸入("Amp輸入")的寄生電容(Cp4)1222。寄生電容1210和1220可起因于例如經(jīng)組合的混頻器輸出的漏極電容和布線電容。從圖12可見，寬帶網(wǎng)絡(luò)1250和1260是對稱梯形網(wǎng)絡(luò)。此實(shí)例包含電流注入電路1216和1226以提供與負(fù)載電阻1215和1225并聯(lián)的再生性負(fù)載。通常，負(fù)載電阻規(guī)定給定電路的增益量。在寬帶電路中，需要在寄生電容開始使增益減小的頻率處改進(jìn)增益的性能。電流注入電路1216和1226增加高頻率下的負(fù)載阻抗，并從而補(bǔ)償由寄生和具有相應(yīng)增益增加的其它無源組件引起的增益損失。通過基于來自差分電路的相對側(cè)(例如，網(wǎng)絡(luò)的輸入、網(wǎng)絡(luò)的中間節(jié)點(diǎn)或網(wǎng)絡(luò)的最后節(jié)點(diǎn))的信號將電流引入負(fù)載(或網(wǎng)絡(luò)的其它節(jié)點(diǎn))，電路的增益-帶寬乘積可增加。分別對電流注入電路1216和1226的控制輸入A和B可交叉耦合到相對的梯形網(wǎng)絡(luò)上的節(jié)點(diǎn)。舉例來說，控制輸入A可耦合到網(wǎng)絡(luò)1260的電阻器1225與電感器1223之間的節(jié)點(diǎn)，且控制輸入B可耦合到網(wǎng)絡(luò)1250中的電阻器1215與電感器1213之間的節(jié)點(diǎn)。作為另一實(shí)例，控制輸入A可耦合到網(wǎng)絡(luò)1260的晶體管1202和1205的源極與電感器1221之間的節(jié)點(diǎn)，且控制輸入B可耦合到網(wǎng)絡(luò)1250中的晶體管1201和1204的源極與電感器1211之間的節(jié)點(diǎn)?？刂戚斎胍部神詈系揭粋€或一個以上中間節(jié)點(diǎn)，例如電感器1211與1213之間的節(jié)點(diǎn)以及電感器1221與1223之間的節(jié)點(diǎn)。圖13是根據(jù)本發(fā)明另一實(shí)施例的寬帶電路的實(shí)例。圖13說明差分輸出級的AC等效電路，其中電流注入電路以跨導(dǎo)級實(shí)施，所述跨導(dǎo)級的輸入交叉耦合到相對網(wǎng)絡(luò)的輸入。差分電路1370耦合到兩個對稱網(wǎng)絡(luò)1350和1360。將電流注入電路表示為分別接收控制電壓Va和Vb且具有跨導(dǎo)grru和grtiB的跨導(dǎo)級。在此實(shí)例中，輸入Va1317耦合到L31321與Cp31320之間的共用點(diǎn)，且輸入Vb1326耦合到Ll1311與Cpl1310之間的共用點(diǎn)?？刂齐妷篤a產(chǎn)生進(jìn)入電阻器1315與電感器1313之間的節(jié)點(diǎn)中的電流，且控制電壓Vb產(chǎn)生進(jìn)入電阻器1325與電感器1323之間的節(jié)點(diǎn)中的電流。在DC下，注入的電流與負(fù)載1315和1325中的電流組合以偏置級1370。因?yàn)槠眉?370所需的電流中的一些是由電流注入電路1351和1361提供，所以電阻器具有較低的電壓降，其允許電路以較低電源電壓操作。由每個電流注入電路提供的注入電流取決于級1370的每一輸出處的復(fù)合相位關(guān)系以及電流注入電路本身的頻率響應(yīng)。對每一輸出級阻抗的影響還涉及級1370的輸出處由每一網(wǎng)絡(luò)修改的信號相位。以級1370驅(qū)動每一網(wǎng)絡(luò)以及將差分信號耦合到每一網(wǎng)絡(luò)的相對側(cè)(或耦合到中間節(jié)點(diǎn))導(dǎo)致增加的增益-帶寬乘積。圖14是根據(jù)本發(fā)明另一實(shí)施例的寬帶電路的實(shí)例。在此實(shí)施例中，電流注入電路已用PMOS晶體管Ml1451和M21461實(shí)施。每個晶體管通過將柵極通過電阻器(例如，電阻器Rb)耦合到電源電壓而偏置。電容器Cc將包括電感器L3/L4和電容C4-6的網(wǎng)絡(luò)的輸入節(jié)點(diǎn)耦合到Ml的柵極，且電容器Cc將包括電感器Ll/L2和電容Cl-3的網(wǎng)絡(luò)的輸入節(jié)點(diǎn)耦合到M2的柵極。下表展示晶體管M1、M2、M3和M4的大小、無源組件值以及可使用的偏置電流。出于說明目的展示偏置晶體管M5和M6以展示可如何偏置此電路。<table>tableseeoriginaldocumentpage29</column></row><table>表6一些單端或差分級可包含額外的電流注入電路。在一個實(shí)施例中，單端級可包含兩個電流注入電路1104和1105，其兩者均具有控制輸入且每一者響應(yīng)于在控制輸入上接收的信號而提供輸出電流。所述兩個電流注入電路可具有耦合到網(wǎng)絡(luò)中不同節(jié)點(diǎn)的控制輸入或輸出。對于電流注入電路1104和1105，多種配置是可能的，只要兩個電流注入電路不將控制輸入均耦合到相同節(jié)點(diǎn)且不將輸出耦合到相同節(jié)點(diǎn)(即，并聯(lián)，在此情況下其將構(gòu)成單一電流注入電路)。舉例來說。參看圖UA，如果電流注入電路1104具有耦合到輸入節(jié)點(diǎn)1113的控制輸入和耦合到最后節(jié)點(diǎn)1114的輸出，第二電流注入電路1105可具有耦合到最后節(jié)點(diǎn)1114或中間節(jié)點(diǎn)1115的控制輸入以及耦合到網(wǎng)絡(luò)輸入節(jié)點(diǎn)1113的輸出。作為另一實(shí)例，第二電流注入電路1105可具有耦合到與電流注入電路1104相同節(jié)點(diǎn)的輸出，但具有耦合到與電流注入電路1104不同節(jié)點(diǎn)控制輸入節(jié)點(diǎn)。因此，可使用控制輸入和輸出耦合到不同網(wǎng)絡(luò)節(jié)點(diǎn)、控制輸入耦合到相同節(jié)點(diǎn)且輸出耦合到不同節(jié)點(diǎn)、或輸出耦合到相同節(jié)點(diǎn)且控制輸入耦合到不同節(jié)點(diǎn)的兩個電流注入電路。類似地，在差分應(yīng)用中，可使用額外的電流注入電路。舉例來說，參看圖UB，第三和第四電流注入電路1104C-D可分別具有耦合到網(wǎng)絡(luò)1110A-B的最后節(jié)點(diǎn)1114和1124的控制輸入，及耦合到網(wǎng)絡(luò)輸入節(jié)點(diǎn)1113A-B的輸出。作為另一實(shí)例，第二對電流注入電路1104C-D可分別具有耦合到與網(wǎng)絡(luò)1110A-B中每一相應(yīng)電流注入電路1104A-B相同的節(jié)點(diǎn)的輸出，但具有耦合到與電流注入電路1104A-B不同的網(wǎng)絡(luò)節(jié)點(diǎn)的控制輸入節(jié)點(diǎn)。作為一般實(shí)例，第三電流注入電路可包含耦合到第一或第二無源網(wǎng)絡(luò)中的節(jié)點(diǎn)的控制輸入以及耦合到與第一或第二無源網(wǎng)絡(luò)中的控制輸入相同或不同的節(jié)點(diǎn)的輸出。類似地，第四電流注入電路可包含耦合到第一或第二無源網(wǎng)絡(luò)中的節(jié)點(diǎn)的控制輸入以及耦合到與第一或第二無源網(wǎng)絡(luò)中的控制輸入相同或不同的節(jié)點(diǎn)的輸出。因此在一個實(shí)施例中，一個或一個以上電流注入電路的控制輸入可耦合到與輸出相同的節(jié)點(diǎn)。對于電流注入電路，多種配置是可能的，只要兩個電流注入電路不具有耦合到相同節(jié)點(diǎn)的控制輸入及耦合到相同節(jié)點(diǎn)的輸出(即，并聯(lián))。因此，第三電流注入電路或第四電流注入電路均不具有耦合到與第一或第二電流注入電路的控制輸入相同的節(jié)點(diǎn)的控制輸入及耦合到與第一或第二電流注入電路的輸出相同的節(jié)點(diǎn)的輸出。因此，可使用用于每一網(wǎng)絡(luò)的兩個電流注入電路對，其中控制輸入和輸出耦合到不同網(wǎng)絡(luò)節(jié)點(diǎn)、控制輸入耦合到相同節(jié)點(diǎn)且輸出耦合到不同節(jié)點(diǎn)、或輸出耦合到相同節(jié)點(diǎn)且控制輸入耦合到不同節(jié)點(diǎn)。圖15是根據(jù)本發(fā)明另一實(shí)施例的寬帶電路的實(shí)例。在此實(shí)例中，差分放大器耦合到兩個網(wǎng)絡(luò)。第一網(wǎng)絡(luò)包含電容器Cl-C3以及電感器Ll和L2(Ll-2網(wǎng)絡(luò))。第二網(wǎng)絡(luò)包含電容器C4-C6以及電感器L3和L4(L3-4網(wǎng)絡(luò))。在此實(shí)施例中，每個網(wǎng)絡(luò)包含兩個交叉耦合的電流注入電路。在此實(shí)例中，一個電流注入電路具有耦合到差分放大器級的在M4漏極處的一個輸出的控制輸入，及耦合到Ll-2網(wǎng)絡(luò)的在電阻器1515處的最后節(jié)點(diǎn)的輸出。第二電流注入電路具有耦合到L3-4網(wǎng)絡(luò)中的最后節(jié)點(diǎn)的控制輸入，及耦合到Ll-2網(wǎng)絡(luò)的輸入節(jié)點(diǎn)的輸出。類似地，第三電流注入電路具有耦合到差分放大器級的在M3漏極處的另一輸出的控制輸入，及耦合到L3-4網(wǎng)絡(luò)的在電阻器1525處的最后節(jié)點(diǎn)的輸出。第四電流注入電路具有耦合到Ll-2網(wǎng)絡(luò)中的最后節(jié)點(diǎn)的控制輸入，及耦合到L3-4網(wǎng)絡(luò)的輸入節(jié)點(diǎn)的輸出。在此實(shí)施例中，電流注入電路已用PMOS晶體管Ml1551、M21561、M71552、M81562、相應(yīng)的電阻器偏置電路以及耦合電容器Cc實(shí)施。以上描述說明本發(fā)明的各種實(shí)施例以及可如何實(shí)施本發(fā)明各方面的實(shí)例。以上實(shí)例30和實(shí)施例不應(yīng)視為僅有的實(shí)施例，且將其呈現(xiàn)以說明如所附權(quán)利要求書界定的本發(fā)明的靈活性和優(yōu)點(diǎn)。特定來說，盡管使用NMOS晶體管呈現(xiàn)以上的實(shí)施例和實(shí)例，但也可使用例如PMOS或雙極的其它晶體管。晶體管、電感器、電容器和電阻器中的一些或全部可集成在單個集成電路上。另外，本發(fā)明的實(shí)施例可用于多種高頻應(yīng)用中，例如射頻應(yīng)用(RF)或光電子系統(tǒng)。示范性應(yīng)用可包含在放大器(例如，功率放大器)、線路驅(qū)動器中的內(nèi)部級之間或在高速接收器或發(fā)射器(例如，光纖或無線)中使用具有低噪聲放大器(LNA)、混頻器的中間網(wǎng)絡(luò)。還應(yīng)了解，中間網(wǎng)絡(luò)可為低通或帶通的?；谝陨辖沂緝?nèi)容和所附權(quán)利要求書，所屬領(lǐng)域的技術(shù)人員將明了其它布置、實(shí)施例、實(shí)施方案和等效物，且可在不脫離如權(quán)利要求書界定的本發(fā)明精神和范圍的情況下使用所述其它布置、實(shí)施例、實(shí)施方案和等效物。3權(quán)利要求1.一種電路，其包括第一級，其具有輸出端子，所述輸出端子具有相應(yīng)的第一寄生電容；第二級，其具有輸入端子，所述輸入端子具有相應(yīng)的第二寄生電容；以及無源網(wǎng)絡(luò)，其具有耦合到所述第一級的所述輸出端子的輸入端子以及耦合到所述第二級的所述輸入端子的中間節(jié)點(diǎn)，其中所述第一寄生電容被包含作為所述無源網(wǎng)絡(luò)的輸入電容，且所述第二寄生電容被包含作為所述無源網(wǎng)絡(luò)的所述中間節(jié)點(diǎn)的電容，且其中所述第二寄生電容是所述無源網(wǎng)絡(luò)中的最大電容。2.根據(jù)權(quán)利要求1所述的電路，其中所述無源網(wǎng)絡(luò)是四階或更高的網(wǎng)絡(luò)。3.根據(jù)權(quán)利要求1所述的電路，其中所述第二寄生電容至少對應(yīng)于MOS晶體管的柵極。4.根據(jù)權(quán)利要求1所述的電路，其中所述無源網(wǎng)絡(luò)包含耦合在所述第一級的輸出與所述中間節(jié)點(diǎn)之間的第一電感器，以及耦合在所述中間節(jié)點(diǎn)與電阻器的第一端子之間的第二電感器。5.根據(jù)權(quán)利要求4所述的電路，其中所述無源網(wǎng)絡(luò)進(jìn)一步包括耦合在所述電阻器的所述第一端子與參考電壓之間的電容器。6.根據(jù)權(quán)利要求1所述的電路，其中所述無源網(wǎng)絡(luò)包含耦合在所述第一級與第二級之間的第一兩端口網(wǎng)絡(luò)，以及包含耦合到所述中間節(jié)點(diǎn)的電阻器的第二單端口網(wǎng)絡(luò)。7.根據(jù)權(quán)利要求1所述的電路，其中所述無源網(wǎng)絡(luò)在所述中間節(jié)點(diǎn)處具有帶有從第一低頻率到所述無源網(wǎng)絡(luò)的轉(zhuǎn)角頻率的小于三分貝(3dB)紋波的頻率響應(yīng)。8.根據(jù)權(quán)利要求1所述的電路，其中所述第一低頻率小于三(3)千兆赫且所述轉(zhuǎn)角頻率為至少十(10)千兆赫。9.根據(jù)權(quán)利要求1所述的電路，其中所述第一級是功率放大器、低噪聲放大器或混頻器。10.—種電路，其包括第一級，其具有輸出端子，所述輸出端子具有相應(yīng)的第一寄生電容；第二級，其具有輸入端子，所述輸入端子具有相應(yīng)的第二寄生電容；以及一個或一個以上第一電感器，其串聯(lián)耦合在所述第一級輸出端子與第一中間節(jié)點(diǎn)之間，以及一個或一個以上第二電感器，其串聯(lián)耦合在所述第一中間節(jié)點(diǎn)與負(fù)載電阻器的第一端子之間，其中所述第二級輸入端子和相應(yīng)的第二寄生電容耦合到所述第一中間節(jié)點(diǎn)。11.根據(jù)權(quán)利要求IO所述的電路，其中所述一個或一個以上第一電感器是耦合在所述第一級輸出端子與所述第一中間節(jié)點(diǎn)之間的兩個或兩個以上電感器，且其中一電容器耦合在所述兩個或兩個以上電感器的一個或一個以上第二中間節(jié)點(diǎn)之間。12.根據(jù)權(quán)利要求IO所述的電路，其進(jìn)一步包括一個或一個以上電容器，其中所述一個或一個以上第一電感器、所述一個或一個以上第二電感器以及所述一個或一個以上電容器被配置為四階或更高的梯形網(wǎng)絡(luò)。13.根據(jù)權(quán)利要求12所述的電路，其中所述第二寄生電容是耦合到所述第一或第二電感器的最大電容。14.根據(jù)權(quán)利要求IO所述的電路，其中所述第二級具有帶有相應(yīng)第三寄生電容的第二輸入端子，且其中所述第二級的所述第二輸入端子和相應(yīng)的第三寄生電容耦合到第二中間節(jié)點(diǎn)。15.根據(jù)權(quán)利要求IO所述的電路，其中所述第一級是功率放大器、低噪聲放大器或混頻器。16.—種方法，其包括在第一級中在輸出端子處產(chǎn)生第一信號，所述輸出端子具有相應(yīng)的第一寄生電容；在具有輸入端子和中間節(jié)點(diǎn)的網(wǎng)絡(luò)中處理所述第一信號，其中所述網(wǎng)絡(luò)輸入端子耦合到所述第一級的所述輸出端子；以及將所述經(jīng)處理第一信號耦合到具有耦合到所述中間節(jié)點(diǎn)的輸入端子的第二級，所述輸入端子具有相應(yīng)的第二寄生電容，其中所述第一寄生電容被包含作為所述網(wǎng)絡(luò)的輸入電容，且所述第二寄生電容被包含作為所述網(wǎng)絡(luò)的所述中間節(jié)點(diǎn)的電容，且其中所述第二寄生電容是所述網(wǎng)絡(luò)中的最大電容。17.根據(jù)權(quán)利要求16所述的方法，其中所述網(wǎng)絡(luò)是四階或更高的網(wǎng)絡(luò)。18.根據(jù)權(quán)利要求16所述的方法，其中所述第一級是功率放大器、低噪聲放大器或混頻器。19.根據(jù)權(quán)利要求16所述的方法，其中所述網(wǎng)絡(luò)包括一個或一個以上第一電感器、至少一個電容器、一個或一個以上第二電感器以及一電阻器，且其中所述一個或一個以上第一電感器、所述一個或一個以上第二電感器、所述至少一個電容器、所述電阻器以及所述第一和第二寄生電容被配置為四階或更高的梯形網(wǎng)絡(luò)，其中所述電阻器耦合到所述網(wǎng)絡(luò)的最后節(jié)點(diǎn)。20.根據(jù)權(quán)利要求19所述的方法，其中所述第一和第二電感器的電感、所述至少一個電容器的電容以及所述第一和第二電容的電容在所述中間節(jié)點(diǎn)處提供大致平坦直到所述網(wǎng)絡(luò)的轉(zhuǎn)角頻率的頻率響應(yīng)。21.—種電子電路，其包括差分級，其具有第一和第二輸出端子；第一無源網(wǎng)絡(luò)，其具有耦合到所述差分級的所述第一輸出端子的輸入端子，所述第一無源網(wǎng)絡(luò)包括第一電阻性負(fù)載；第二無源網(wǎng)絡(luò)，其具有耦合到所述差分級的所述第二輸出端子的輸入端子，所述第二無源網(wǎng)絡(luò)包括第二電阻性負(fù)載；第一電流注入電路，其具有耦合到所述第一無源網(wǎng)絡(luò)中第一節(jié)點(diǎn)的控制輸入以及耦合到所述第二無源網(wǎng)絡(luò)中第二節(jié)點(diǎn)的輸出；以及第二電流注入電路，其具有耦合到所述第二無源網(wǎng)絡(luò)中第三節(jié)點(diǎn)的控制輸入以及耦合到所述第一無源網(wǎng)絡(luò)中第四節(jié)點(diǎn)的輸出。22.根據(jù)權(quán)利要求21所述的電路，其中所述第一和第二無源網(wǎng)絡(luò)是對稱的。23.根據(jù)權(quán)利要求21所述的電路，其中所述第一和第二無源網(wǎng)絡(luò)是四階或更高的網(wǎng)絡(luò)。24.根據(jù)權(quán)利要求21所述的電路，其中所述第一和第二無源網(wǎng)絡(luò)是LC梯形網(wǎng)絡(luò)。25.根據(jù)權(quán)利要求21所述的電路，其中所述第一和第二無源網(wǎng)絡(luò)是切比雪夫?yàn)V波器。26.根據(jù)權(quán)利要求21所述的電路，其中所述第一和第二無源網(wǎng)絡(luò)是巴特沃斯濾波器。27.根據(jù)權(quán)利要求21所述的電路，其中所述第一電流注入電路包括至少一個MOS晶體管，且所述第二電流注入電路包括至少一個MOS晶體管。28.根據(jù)權(quán)利要求21所述的電路，其中，所述第一電流注入電路的所述控制輸入耦合到所述第一無源網(wǎng)絡(luò)的輸入，且所述第二電流注入電路的所述控制輸入耦合到所述第二無源網(wǎng)絡(luò)的輸入。29.根據(jù)權(quán)利要求21所述的電路，其中，所述第一電流注入電路的所述控制輸入耦合到所述第一無源網(wǎng)絡(luò)的中間節(jié)點(diǎn)，且所述第二電流注入電路的所述控制輸入耦合到所述第二無源網(wǎng)絡(luò)的中間節(jié)點(diǎn)。30.根據(jù)權(quán)利要求21所述的電路，其中，所述第一電流注入電路的所述控制輸入耦合到所述第一無源網(wǎng)絡(luò)的最后節(jié)點(diǎn)，且所述第二電流注入電路的所述控制輸入耦合到所述第二無源網(wǎng)絡(luò)的最后節(jié)點(diǎn)。31.根據(jù)權(quán)利要求21所述的電路，其中，所述第一電流注入電路的所述輸出耦合到所述第二無源網(wǎng)絡(luò)的所述第二電阻性負(fù)載，且所述第二電流注入電路的所述輸出耦合到所述第一無源網(wǎng)絡(luò)的所述第一電阻性負(fù)載。32.根據(jù)權(quán)利要求21所述的電路，其中，所述第一電流注入電路的所述輸出耦合到所述第二無源網(wǎng)絡(luò)的中間節(jié)點(diǎn)，且所述第二電流注入電路的所述輸出耦合到所述第一無源網(wǎng)絡(luò)的中間節(jié)點(diǎn)。33.根據(jù)權(quán)利要求21所述的電路，其中，所述第一電流注入電路的所述輸出耦合到所述第二無源網(wǎng)絡(luò)的所述輸入，且所述第二電流注入電路的所述輸出耦合到所述第一無源網(wǎng)絡(luò)的所述輸入。34.根據(jù)權(quán)利要求21所述的電路，其中，所述第一電流注入電路的所述輸出耦合到所述第二無源網(wǎng)絡(luò)的所述最后節(jié)點(diǎn)，且所述第二電流注入電路的所述輸出耦合到所述第一無源網(wǎng)絡(luò)的所述最后節(jié)點(diǎn)。35.根據(jù)權(quán)利要求21所述的電路，其進(jìn)一步包括第三和第四電流注入電路，其中所述第三電流注入電路包含耦合到所述第一或第二無源網(wǎng)絡(luò)中的節(jié)點(diǎn)的控制輸入以及與所述第一或第二無源網(wǎng)絡(luò)中所述控制輸入耦合到相同或不同節(jié)點(diǎn)的輸出，其中所述第四電流注入電路包含耦合到所述第一或第二無源網(wǎng)絡(luò)中的節(jié)點(diǎn)的控制輸入以及與所述第一或第二無源網(wǎng)絡(luò)中所述控制輸入耦合到相同或不同節(jié)點(diǎn)的輸出，且其中所述第三電流注入電路和第四電流注入電路均不具有與所述第一或第二電流注入電路的所述控制輸入耦合到相同節(jié)點(diǎn)的控制輸入以及與所述第一或第二電流注入電路的所述輸出耦合到相同節(jié)點(diǎn)的輸出兩者。36.根據(jù)權(quán)利要求21所述的電路，其進(jìn)一步包括第三和第四電流注入電路，其中所述第一電流注入電路的所述控制輸入與所述第三電流注入電路的所述控制輸入耦合到所述第一無源網(wǎng)絡(luò)中的不同節(jié)點(diǎn)，其中所述第二電流注入電路的所述控制輸入與所述第四電流注入電路的所述控制輸入耦合到所述第二無源網(wǎng)絡(luò)中的不同節(jié)點(diǎn)。37.根據(jù)權(quán)利要求21所述的電路，其進(jìn)一步包括第三和第四電流注入電路，其中所述第一電流注入電路的所述控制輸入與所述第三電流注入電路的所述控制輸入耦合到所述第一無源網(wǎng)絡(luò)中的相同節(jié)點(diǎn)，且所述第一電流注入電路的所述輸出與所述第三電流注入電路的所述輸出耦合到不同節(jié)點(diǎn)，且其中所述第二電流注入電路的所述控制輸入與所述第四電流注入電路的所述控制輸入耦合到所述第二無源網(wǎng)絡(luò)中的相同節(jié)點(diǎn)，且所述第二電流注入電路的所述輸出與所述第四電流注入電路的所述輸出耦合到不同節(jié)點(diǎn)。38.根據(jù)權(quán)利要求21所述的電路，其中，所述第一電流注入電路的所述控制輸入耦合到所述第一無源網(wǎng)絡(luò)的所述輸入，所述第一電流注入電路的所述輸出耦合到所述第二無源網(wǎng)絡(luò)的所述第二電阻性負(fù)載，所述第二電流注入電路的所述控制輸入耦合到所述第二無源網(wǎng)絡(luò)的所述輸入，所述第二電流注入電路的所述輸出耦合到所述第一無源網(wǎng)絡(luò)的所述第一電阻性負(fù)載，所述電路進(jìn)一步包括第三電流注入電路，其具有耦合到所述第一無源網(wǎng)絡(luò)的所述第一電阻性負(fù)載的控制輸入以及耦合到所述第二無源網(wǎng)絡(luò)的所述輸入的輸出，以及第四電流注入電路，其具有耦合到所述第二無源網(wǎng)絡(luò)的所述第二電阻性負(fù)載的控制輸入以及耦合到所述第一無源網(wǎng)絡(luò)的所述輸入的輸出。39.根據(jù)權(quán)利要求38所述的電路，其中所述第一電流注入電路包括第一MOS晶體管，所述第二電流注入電路包括第二MOS晶體管，所述第三電流注入電路包括第三MOS晶體管，且所述第四電流注入電路包括第四MOS晶體管。40.根據(jù)權(quán)利要求21所述的電路，其中所述第一級是功率放大器、低噪聲放大器或混頻器。41.根據(jù)權(quán)利要求21所述的電路，其進(jìn)一步包括第二差分級，所述第二差分級具有耦合到所述第一無源網(wǎng)絡(luò)中的中間節(jié)點(diǎn)的第一輸入端子以及耦合到所述第二無源網(wǎng)絡(luò)中的中間節(jié)點(diǎn)的第二輸入端子。42.根據(jù)權(quán)利要求41所述的電路，其中所述第二差分級的所述第一和第二輸入端子具有相應(yīng)的第一和第二寄生電容，且其中所述第一寄生電容被包含作為所述第一無源網(wǎng)絡(luò)的所述中間節(jié)點(diǎn)的電容，且所述第二寄生電容被包含作為所述第二無源網(wǎng)絡(luò)的所述中間節(jié)點(diǎn)的電容。43.根據(jù)權(quán)利要求42所述的電路，其中所述第一寄生電容是所述第一無源網(wǎng)絡(luò)中的最大電容，且其中所述第二寄生電容是所述第二無源網(wǎng)絡(luò)中的最大電容。44.一種電子電路，其包括第一級，其具有第一輸出端子；無源網(wǎng)絡(luò)，其具有耦合到所述第一級的所述第一輸出端子的輸入端子；以及第一電流注入電路，其具有耦合到所述第一無源網(wǎng)絡(luò)中的節(jié)點(diǎn)的控制輸入以及耦合到所述第一無源網(wǎng)絡(luò)中的另一節(jié)點(diǎn)的輸出。45.根據(jù)權(quán)利要求44所述的電路，其進(jìn)一步包括第二電流注入電路，所述第二電流注入電路具有耦合到所述第一無源網(wǎng)絡(luò)中的節(jié)點(diǎn)的控制輸入以及耦合到所述第一無源網(wǎng)絡(luò)中的另一節(jié)點(diǎn)的輸出，其中所述第一電流注入電路和所述第二電流注入電路不是并聯(lián)耦合。46.根據(jù)權(quán)利要求44所述的電路，其中所述第一無源網(wǎng)絡(luò)是四階或更高的網(wǎng)絡(luò)。其中所述第一無源網(wǎng)絡(luò)是LC梯形網(wǎng)絡(luò)。其中所述第一無源網(wǎng)絡(luò)是切比雪夫?yàn)V波器。其中所述第一無源網(wǎng)絡(luò)是巴特沃斯濾波器。其中所述第一電流注入電路包括至少一個MOS晶47.根據(jù)權(quán)利要求44所述的電路48.根據(jù)權(quán)利要求44所述的電路49.根據(jù)權(quán)利要求44所述的電路50.根據(jù)權(quán)利要求44所述的電路體管。51.根據(jù)權(quán)利要求44所述的電路頻器。52.根據(jù)權(quán)利要求44所述的電路其中所述第一級是功率放大器、低噪聲放大器或混其進(jìn)一步包括具有耦合到所述第一無源網(wǎng)絡(luò)中的中間節(jié)點(diǎn)的第一輸入端子的第二級。53.根據(jù)權(quán)利要求52所述的電路，其中所述第二級的所述第一輸入端子具有相應(yīng)的第一寄生電容，且其中所述第一寄生電容被包含作為所述第一無源網(wǎng)絡(luò)的所述中間節(jié)點(diǎn)的電容。54.根據(jù)權(quán)利要求53所述的電路，其中所述第一寄生電容是所述第一無源網(wǎng)絡(luò)中的最大電容。一種電子電路，其包括差分級，其具有第一和第二輸出端子；第一LC梯形網(wǎng)絡(luò)，其具有耦合到所述差分級的所述第一輸出端子的輸入端子，所述第一LC梯形網(wǎng)絡(luò)包括第一電阻器；第二LC梯形網(wǎng)絡(luò)，其具有耦合到所述差分級的所述第二輸出端子的輸入端子，55.所述第二LC梯形網(wǎng)絡(luò)包括第二電阻器；第一MOS晶體管，其具有耦合到所述第一LC梯形網(wǎng)絡(luò)的輸入的控制輸入以及耦合到所述第二無源網(wǎng)絡(luò)中的所述第二電阻器的輸出；以及第二MOS晶體管，其具有耦合到所述第二LC梯形網(wǎng)絡(luò)的輸入的控制輸入以及耦合到所述第一無源網(wǎng)絡(luò)中的所述第一電阻器的輸出。56.根據(jù)權(quán)利要求55所述的電路，其進(jìn)一步包括第三MOS晶體管，其具有耦合到所述第一無源網(wǎng)絡(luò)中的所述第一電阻器的控制輸入以及耦合到所述第二無源網(wǎng)絡(luò)的輸入的輸出；以及第四MOS晶體管，其具有耦合到所述第二無源網(wǎng)絡(luò)中的所述第二電阻器的控制輸入以及耦合到所述第一無源網(wǎng)絡(luò)的輸入的輸出。57.根據(jù)權(quán)利要求55所述的電路，其中所述第一MOS晶體管的所述控制輸入通過第一電阻器耦合到偏置電壓，且所述第二MOS晶體管的所述控制輸入通過第二電阻器耦合到偏置電壓。58.根據(jù)權(quán)利要求55所述的電路，其中所述第一MOS晶體管的所述控制輸入通過第一電容器耦合到所述第一LC梯形網(wǎng)絡(luò)的輸入，且所述第二MOS晶體管的所述控制輸入通過第二電容器耦合到所述第二LC梯形網(wǎng)絡(luò)的輸入。59.根據(jù)權(quán)利要求55所述的電路，其中所述第一和第二LC梯形網(wǎng)絡(luò)是切比雪夫?yàn)V波器o60.根據(jù)權(quán)利要求55所述的電路，其中所述第一和第二LC梯形網(wǎng)絡(luò)是巴特沃斯濾波器。61.根據(jù)權(quán)利要求55所述的電路，其中所述第一和第二LC梯形網(wǎng)絡(luò)是四階或更高的網(wǎng)絡(luò)。62.根據(jù)權(quán)利要求55所述的電路，其進(jìn)一步包括第二差分級，所述第二差分級具有耦合到所述第一LC梯形網(wǎng)絡(luò)中的中間節(jié)點(diǎn)的第一輸入端子以及耦合到所述第二LC梯形網(wǎng)絡(luò)中的中間節(jié)點(diǎn)的第二輸入端子。63.根據(jù)權(quán)利要求62所述的電路，其中所述第二差分級的所述第一和第二輸入端子具有相應(yīng)的第一和第二寄生電容，且其中所述第一寄生電容被包含作為所述第一LC梯形網(wǎng)絡(luò)的所述中間節(jié)點(diǎn)的電容，且所述第二寄生電容被包含作為所述第二LC梯形網(wǎng)絡(luò)的所述中間節(jié)點(diǎn)的電容。64.根據(jù)權(quán)利要求63所述的電路，其中所述第一寄生電容是所述第一LC梯形網(wǎng)絡(luò)中的最大電容，且其中所述第二寄生電容是所述第二LC梯形網(wǎng)絡(luò)中的最大電容。65.根據(jù)權(quán)利要求55所述的電路，其中所述第一級是功率放大器、低噪聲放大器或混頻器。66.—種處理電子信號的方法，其包括在第一級中在第一和第二輸出端子處產(chǎn)生第一和第二差分信號；在具有耦合到所述差分級的所述第一輸出端子的輸入端子的第一無源網(wǎng)絡(luò)中處理所述第一差分信號，所述第一無源網(wǎng)絡(luò)包括第一電阻性負(fù)載在具有耦合到所述差分級的所述第二輸出端子的輸入端子的第二無源網(wǎng)絡(luò)中處理所述第二差分信號，所述第二無源網(wǎng)絡(luò)包括第二電阻性負(fù)載；基于所述第二無源網(wǎng)絡(luò)的至少一個節(jié)點(diǎn)上的電壓，將第一電流注入所述第一無源網(wǎng)絡(luò)的至少一個節(jié)點(diǎn)中；以及基于所述第一無源網(wǎng)絡(luò)的至少一個節(jié)點(diǎn)上的電壓，將第二電流注入所述第二無源網(wǎng)絡(luò)的至少一個節(jié)點(diǎn)中。67.根據(jù)權(quán)利要求66所述的方法，其中所述第一電流基于所述第二無源網(wǎng)絡(luò)的輸入處的電壓耦合到所述第一電阻性負(fù)載，且所述第二電流基于所述第一無源網(wǎng)絡(luò)的輸入處的電壓耦合到所述第二電阻性負(fù)載。68.根據(jù)權(quán)利要求67所述的方法，其進(jìn)一步包括基于所述第二無源網(wǎng)絡(luò)的所述第二電阻性負(fù)載上的電壓將第三電流注入所述第一無源網(wǎng)絡(luò)的輸入中，以及基于所述第一無源網(wǎng)絡(luò)的所述第一電阻性負(fù)載上的電壓將第四電流注入所述第二無源網(wǎng)絡(luò)的輸入中。69.根據(jù)權(quán)利要求66所述的方法，其中所述第一和第二無源網(wǎng)絡(luò)是四階或更高的網(wǎng)絡(luò)。70.根據(jù)權(quán)利要求66所述的方法，其中所述第一和第二無源網(wǎng)絡(luò)是LC梯形網(wǎng)絡(luò)。71.根據(jù)權(quán)利要求66所述的方法，其中所述第一和第二無源網(wǎng)絡(luò)是切比雪夫?yàn)V波器。72.根據(jù)權(quán)利要求66所述的方法，其中所述第一和第二無源網(wǎng)絡(luò)是巴特沃斯濾波器。73.根據(jù)權(quán)利要求66所述的方法，其中所述第一級是功率放大器、低噪聲放大器或混頻器。全文摘要本發(fā)明的實(shí)施例包含具有寬帶寬的電路和方法。在一個實(shí)施例中，第一級的輸出和第二級的輸入的寄生電容包含在網(wǎng)絡(luò)中。第一級的輸出耦合到所述網(wǎng)絡(luò)的輸入，且所述第二級的輸入耦合到所述網(wǎng)絡(luò)的中間節(jié)點(diǎn)。在一個實(shí)施例中，所述第二級的寄生電容是所述網(wǎng)絡(luò)中的最大電容。在另一實(shí)施例中，無源網(wǎng)絡(luò)耦合到級的輸出，且一個或一個以上電流注入電路可用于擴(kuò)展所述電路的帶寬。文檔編號H03F3/191GK101501984SQ200680045843公開日2009年8月5日申請日期2006年10月20日優(yōu)先權(quán)日2005年10月21日發(fā)明者伊德里斯·羅斯塔米,拉希姆·巴蓋里,艾哈邁德·米爾扎尼,邁赫迪·巴蓋里,阿巴斯·科米賈尼,馬蘇德·賈法里申請人:維林克斯公司