專利名稱：一種驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種CMOS集成電路的設(shè)計(jì)，具體涉及一種驅(qū)動(dòng)電壓為0到2 倍電源電壓的驅(qū)動(dòng)電路輸出級(jí)的電路結(jié)構(gòu)，可實(shí)現(xiàn)輸入輸出的線性關(guān)系。
背景技術(shù)：
現(xiàn)有技術(shù)中，常見(jiàn)的CMOS驅(qū)動(dòng)電路，主要用于提高驅(qū)動(dòng)負(fù)載的能力， 提高驅(qū)動(dòng)電流等等。其中，對(duì)于電壓的驅(qū)動(dòng)，驅(qū)動(dòng)電壓范圍通常在0-VDD之 內(nèi)，能夠?qū)崿F(xiàn)驅(qū)動(dòng)電壓的提高的電路較為少見(jiàn)。電荷泵結(jié)構(gòu)是一種能達(dá)到2 倍電源電壓的結(jié)構(gòu)，它有倍壓型和反壓型2種基本電路，但是它是相對(duì)于2 種狀態(tài)而言的，即其輸出的是高低電平，不能輸出高低電平之間的驅(qū)動(dòng)電壓。
為了獲得較高的輸出電壓，通常要求驅(qū)動(dòng)電路中的MOS管具有更高的擊 穿電壓，進(jìn)而造成CMOS電路設(shè)計(jì)上的困難。
中國(guó)發(fā)明專利申請(qǐng)CN1440124A公開(kāi)了 一種驅(qū)動(dòng)電路，包括電平平移電路 (或稱電壓平移電路)和振幅放大電路，通過(guò)電壓平移，在控制電路的控制下， 可以實(shí)現(xiàn)2倍的驅(qū)動(dòng)電壓輸出，而其中的MOS管可以采用較低擊穿電壓的元 件。然而，這種用于PWM的驅(qū)動(dòng)電路，其輸出的是電壓幅值為2倍的脈沖信 號(hào)，并不能實(shí)現(xiàn)0-2VDD的驅(qū)動(dòng)電壓的連續(xù)輸出。
因此，可以認(rèn)為，要實(shí)現(xiàn)連續(xù)輸出0-2VDD的驅(qū)動(dòng)電壓的電路是很困難的， 特別是對(duì)于可以應(yīng)用于CMOS集成電路設(shè)計(jì)的上述驅(qū)動(dòng)電路的設(shè)計(jì)，是本領(lǐng) 域所面臨的一個(gè)難點(diǎn)。

發(fā)明內(nèi)容
本發(fā)明目的是提供一種可以實(shí)現(xiàn)連續(xù)輸出0-2VDD范圍內(nèi)的驅(qū)動(dòng)電壓的 驅(qū)動(dòng)電路，其中采用的功率開(kāi)關(guān)元件的工作電壓都不超過(guò)電源電壓VDD。
為達(dá)到上述目的，本發(fā)明采用的技術(shù)方案是 一種驅(qū)動(dòng)電路，包括電壓平 移電路和驅(qū)動(dòng)電壓輸出電路，所述驅(qū)動(dòng)電壓輸出電路包括，與電壓平移電路的
輸入端連接的第一輸入線，與電壓平移電路的輸出端連接的第二輸入線，電源 電壓輸入線；在所述第一輸入線和第二輸入線之間依次連接有P型的第一 MOS管和N型的第二 MOS管，第一 MOS管的源極連接第二輸入線，第二 MOS管的源極連接第一輸入線，第一 MOS管和第二 MOS管的柵極共同連接 電源電壓輸入線，漏極共同連接，并作為驅(qū)動(dòng)電壓輸出端子；在所述第一 MOS 管上并聯(lián)有第一電流補(bǔ)償電路，在所述第二 MOS管上并聯(lián)有第二電流補(bǔ)償電 路。
上述技術(shù)方案中，利用N型場(chǎng)效應(yīng)管和P型場(chǎng)效應(yīng)管同時(shí)導(dǎo)通的工作狀 態(tài)，將傳統(tǒng)的反向器結(jié)構(gòu)加以改進(jìn)，柵極輸入改為源極輸入，N管和P管的2 個(gè)源極分別接第一輸入和第二輸入，2個(gè)管子的柵極接電源電壓VDD，這樣在 保征毎個(gè)管子的Vds， VGs都不超過(guò)電源電壓的情況下，輸出0-2VDD范圍內(nèi) 的驅(qū)動(dòng)電壓。電流補(bǔ)償電路可以保證輸出驅(qū)動(dòng)電壓的線性。
上述技術(shù)方案中，所述第一電流補(bǔ)償電路為P型的第三MOS管，第三 MOS管的源極連接第一輸入線，柵極和漏極共同連接至輸出端子；所述第二 電流補(bǔ)償電路為N型的第四MOS管，第四MOS管的源極連接第二輸入線， 柵極和漏極共同連接至輸出端子。
上述技術(shù)方案中，所述電壓平移電路的輸出電壓與輸入電壓之差與所述電 源電壓相當(dāng)。
上述技術(shù)方案中，所述電壓平移電路的目的是通過(guò)對(duì)第一輸入電壓的平移 獲得第二輸入電壓，又可以稱為自舉升壓電路，可以選用各種現(xiàn)有技術(shù)方案， 為了便于制作CMOS集成電路，優(yōu)選的技術(shù)方案是，所述電壓平移電路包括 相當(dāng)于2倍電源電壓的平移電路電源線，第五、第六、第七、第八4個(gè)P型 的MOS管，所述第五MOS管的源極連接平移電路電源線，漏極和第六MOS 管的源極連接，第六MOS管的漏極和第七M(jìn)OS管的源極連接，第七M(jìn)OS 管的漏極和第八MOS管的源極連接，第八MOS管的漏極接地；第五、第六、 第七3個(gè)MOS管的柵極和漏極連接，構(gòu)成二極管方式，第八MOS管的柵極 連接第一輸入線；第五MOS管的漏極和第六MOS管的源極共同連接第二輸 入線，構(gòu)成平移電路的輸出端。
由于上述技術(shù)方案運(yùn)用，本發(fā)明與現(xiàn)有技術(shù)相比具有下列優(yōu)點(diǎn) 1. 本發(fā)明通過(guò)對(duì)一對(duì)P型和N型MOS管的連接結(jié)構(gòu)的設(shè)計(jì)，以及與電 壓平移電路的配合，實(shí)現(xiàn)了 0-2VDD范屈內(nèi)的驅(qū)動(dòng)電壓的輸出，而每個(gè)管子的 耐壓不超過(guò)電源電壓VDD，因而當(dāng)用于CMOS電路設(shè)計(jì)時(shí)，可以有效提高面 積效率；
2. 本發(fā)明輸出的驅(qū)動(dòng)電壓，可以跟隨輸入電壓，在0至2VDD之間變動(dòng)， 通過(guò)調(diào)節(jié)驅(qū)動(dòng)級(jí)MOS管的參數(shù)，可以任意調(diào)整驅(qū)動(dòng)電壓的擺幅和斜率。
3. 由于設(shè)置了第一和第二電流補(bǔ)償電路，保證了驅(qū)動(dòng)電壓在0—2VDD范 圍內(nèi)實(shí)現(xiàn)線性輸出。


附圖1是本發(fā)明施例一的電路框附圖2是實(shí)施例一中電壓平移電路的結(jié)構(gòu)原理附圖3是實(shí)施例一中驅(qū)動(dòng)電壓輸出電路的結(jié)構(gòu)原理附圖4是圖3中一種工作狀態(tài)的等效電路附圖5是圖3中另一種工作狀態(tài)的等效電路附圖6是實(shí)施例一的電壓平移電路的輸入、輸出情況示意附圖7是實(shí)施例一中驅(qū)動(dòng)電路的輸出結(jié)果測(cè)試圖。
具體實(shí)施方式
下面結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步描述
實(shí)施例一參見(jiàn)附圖l所示， 一種驅(qū)動(dòng)電路，由電壓平移電路和驅(qū)動(dòng)電壓 輸出電路構(gòu)成，整個(gè)電路的輸入是第一輸入線Vill一L，輸出是Voiit。
如附圖2所示，本實(shí)施例的電壓平移電路包括相當(dāng)于2倍電源電壓VDD 的平移電路電源線VDDH，第五、第六、第七、第八4個(gè)P型的MOS管，所 述第五MOS管M5的源極連接平移電路電源線VDDH，漏極和第六MOS管 M6的源極連接，第六MOS管M6的漏極和第七M(jìn)OS管M7的源極連接，第 七M(jìn)OS管M7的漏極和第八MOS管M8的源極連接，第八MOS管M8的漏 極接地；第五、第六、第七3個(gè)MOS管M5、 M6、 M7的柵極和漏極連接， 構(gòu)成二極管方式，第八MOS管M8的柵極連接第一輸入線Vin—L;第五MOS
管M5的漏極和第六MOS管M6的源極共同連接第二輸入線Vin_H，構(gòu)成平 移電路的輸出端。
該電壓平移電路也可稱為自舉升壓電路，用于產(chǎn)生圖3所需要的輸入值 Vin—H。
通過(guò)調(diào)整4個(gè)管子的寬長(zhǎng)比，可以得到合適的平移輸入電壓；調(diào)整M5和 M8的寬長(zhǎng)比可以保證在不同的情況下平移量是相等的。VDDH的取值為 2VDD，圖6所示為輸入電壓和抬升后的輸出電壓。
如附圖3所示，本實(shí)施例的驅(qū)動(dòng)電壓輸出電路包括，與電壓平移電路的輸 入端連接的第一輸入線Vin—L，與電壓平移電路的輸出端連接的第二輸入線 Vin_H,電源電壓輸入線VDD;在所述第一輸入線和第二輸入線之間依次連接 有P型的第一 MOS管Ml和N型的第二 MOS管M2，第一 MOS管Ml的源 極連接第二輸入線Vin—H，第二 MOS管M2的源極連接第一輸入線Vin—L， 第一 MOS管Ml和第二 MOS管M2的柵極共同連接電源電壓輸入線VDD， 漏極共同連接，并作為驅(qū)動(dòng)電壓輸出端子Vout;在所述第一 MOS管Ml上并 聯(lián)有第一電流補(bǔ)償電路，在所述第二 MOS管M2上并聯(lián)有第二電流補(bǔ)償電路。
本實(shí)施例中，所述第一電流補(bǔ)償電路為P型的第三MOS管M3，第三MOS 管M3的源極連接第一輸入線Vin一H，柵極和漏極共同連接至輸出端子Vout， 構(gòu)成二極管方式連接；所述第二電流補(bǔ)償電路為N型的第四MOS管M4，第 四MOS管的源極連接第二輸入線Viii一L，柵極和漏極共同連接至輸出端子 Vout構(gòu)成二極管方式連接。
上述驅(qū)動(dòng)電壓輸出電路，不僅輸出擺幅可以達(dá)到0-2VDD，而且輸入輸出 呈線性關(guān)系。
上述電路結(jié)構(gòu)保證了 Vin—L和Vin一H之間始終存在通路，并且通路電流 不變，從而使Vout隨Vin_L和Vin一H的改變而線性改變。其中，由于電壓平 移電路的作用，Vin—H=Vin_L+VDD。設(shè)MOS管的兩個(gè)閾值電壓分別為VL 和VH，上述電路的工作過(guò)程解釋如下
1、當(dāng)輸入0《Vin—L《VL時(shí)，經(jīng)電壓平移電路的作用，VDD《Vin_H《 VL+VDD,此時(shí)，Ml關(guān)斷，M2導(dǎo)通，M3與M2形成通路，構(gòu)成了線性區(qū)的 放大電路，由于M2上的壓降很小，未達(dá)到M4的開(kāi)啟閾值，其等效電路圖如
圖4所示。隨著Vin一L的增大，輸出電壓Vout增大，M2的Vcs減小，電流減小。
2 、當(dāng)輸入VL《Vin_L《VH時(shí)，經(jīng)電壓平移，VDD+VL《Vin—H《 VH+VDD,此時(shí)，Ml、 M2同時(shí)導(dǎo)通，M3， M4作為補(bǔ)償，保證通路電流，由 于M3、 M4的補(bǔ)償作用，輸出的線性得以保證。
3、當(dāng)輸入VH《Vin_L《VDD時(shí)，經(jīng)電壓平移，VDD+VH《VinH《2VDD， 此時(shí)，Ml導(dǎo)通，M2關(guān)斷，M1與M4形成通路，電流相等。其等效電路圖如 圖5所示。
圖7所示為本驅(qū)動(dòng)電路的輸出結(jié)果。在這里，Vii^L的范圍為0-3.3v，Vin—H 的范圍為3.3v-6.6v。
從圖7可以看出，本實(shí)施例的電路獲得了 0至2VDD范圍內(nèi)的線性輸出。
權(quán)利要求
1.一種驅(qū)動(dòng)電路，包括電壓平移電路和驅(qū)動(dòng)電壓輸出電路，其特征在于所述驅(qū)動(dòng)電壓輸出電路包括，與電壓平移電路的輸入端連接的第一輸入線，與電壓平移電路的輸出端連接的第二輸入線，電源電壓輸入線；在所述第一輸入線和第二輸入線之間依次連接有P型的第一MOS管和N型的第二MOS管，第一MOS管的源極連接第二輸入線，第二MOS管的源極連接第一輸入線，第一MOS管和第二MOS管的柵極共同連接電源電壓輸入線，漏極共同連接，并作為驅(qū)動(dòng)電壓輸出端子；在所述第一MOS管上并聯(lián)有第一電流補(bǔ)償電路，在所述第二MOS管上并聯(lián)有第二電流補(bǔ)償電路。
2. 根據(jù)權(quán)利要求1所述的驅(qū)動(dòng)電路，其特征在于所述第一電流補(bǔ)償電 路為P型的第三MOS管，第三MOS管的源極連接第一輸入線，柵極和漏極 共同連接至輸出端子；所述第二電流補(bǔ)償電路為N型的第四MOS管，第四 MOS管的源極連接第二輸入線，柵極和漏極共同連接至輸出端子。
3. 根據(jù)權(quán)利要求1所述的驅(qū)動(dòng)電路，其特征在于所述電壓平移電路的 輸出電壓與輸入電壓之差與所述電源電壓相當(dāng)。
4. 根據(jù)權(quán)利要求3所述的驅(qū)動(dòng)電路，其特征在于所述電壓平移電路包 括相當(dāng)于2倍電源電壓的平移電路電源線，第五、第六、第七、第八4個(gè)P 型的MOS管，所述第五MOS管的源極連接平移電路電源線，漏極和第六MOS 管的源極連接，第六MOS管的漏極和第七M(jìn)OS管的源極連接，第七M(jìn)OS 管的漏極和第八MOS管的源極連接，第八MOS管的漏極接地；第五、第六、 第七3個(gè)MOS管的柵極和漏極連接，構(gòu)成二極管方式，第八MOS管的柵極 連接第一輸入線；第五MOS管的漏極和第六MOS管的源極共同連接第二輸 入線，構(gòu)成平移電路的輸出端。
全文摘要
本發(fā)明公開(kāi)了一種驅(qū)動(dòng)電路，包括電壓平移電路和驅(qū)動(dòng)電壓輸出電路，其特征在于所述驅(qū)動(dòng)電壓輸出電路包括，與電壓平移電路的輸入端連接的第一輸入線，與輸出端連接的第二輸入線，電源電壓輸入線；在第一輸入線和第二輸入線之間依次連接有P型的第一MOS管和N型的第二MOS管，第一MOS管的源極連接第二輸入線，第二MOS管的源極連接第一輸入線，第一MOS管和第二MOS管的柵極共同連接電源電壓輸入線，漏極共同連接，并作為驅(qū)動(dòng)電壓輸出端子；在所述第一MOS管上并聯(lián)有第一電流補(bǔ)償電路，在所述第二MOS管上并聯(lián)有第二電流補(bǔ)償電路。本發(fā)明實(shí)現(xiàn)了0-2VDD范圍內(nèi)的驅(qū)動(dòng)電壓的線性輸出，且每個(gè)管子的耐壓不超過(guò)電源電壓VDD。
文檔編號(hào)H03K17/10GK101110584SQ20071002580
公開(kāi)日2008年1月23日 申請(qǐng)日期2007年8月1日 優(yōu)先權(quán)日2007年8月1日
發(fā)明者蘭 吳, 吳爭(zhēng)艷, 張耀輝, 馬文龍 申請(qǐng)人:蘇州納米技術(shù)與納米仿生研究所