專利名稱：基于邏輯類型交替的異步時(shí)鐘域信號(hào)切換結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及到異步時(shí)鐘域信號(hào)切換電路設(shè)計(jì)領(lǐng)域，特指一種基于邏輯類型交替的異步時(shí)鐘域信號(hào)切換結(jié)構(gòu)。
背景技術(shù)：
在數(shù)字電路設(shè)計(jì)中，絕大部分設(shè)計(jì)都是同步時(shí)序設(shè)計(jì)，即所有的觸發(fā)器都是在同一個(gè)時(shí)鐘節(jié)拍下翻轉(zhuǎn)，這樣就簡(jiǎn)化了整個(gè)系統(tǒng)的分析和設(shè)計(jì)過(guò)程。但在實(shí)際的應(yīng)用系統(tǒng)中，特別是基于IP的片上系統(tǒng)等設(shè)計(jì)中，使用一個(gè)時(shí)鐘控制整個(gè)系統(tǒng)幾乎是不可能的，很多情況下不可避免地需要完成不同時(shí)鐘域間的數(shù)據(jù)傳遞。這時(shí)，如何保持系統(tǒng)的穩(wěn)定，同時(shí)高效地完成信號(hào)的傳輸就成為一個(gè)重要的，棘手的問(wèn)題。
在異步時(shí)鐘域間傳輸數(shù)據(jù)，其通信過(guò)程與在同一時(shí)鐘域間的通信過(guò)程基本類似。主要區(qū)別是在兩個(gè)時(shí)鐘域間傳遞數(shù)據(jù)有效指示等狀態(tài)信號(hào)時(shí)，存在亞穩(wěn)態(tài)問(wèn)題，即輸入信號(hào)不能滿足觸發(fā)器的建立時(shí)間或保持時(shí)間要求，導(dǎo)致輸出信號(hào)不穩(wěn)定。通常使用兩級(jí)同步器(見圖1)同步兩個(gè)異步時(shí)鐘域間的信號(hào)。圖1是兩級(jí)同步器的電路圖。輸入信號(hào)為InA，其所在的時(shí)鐘域?yàn)镃lkA，輸出信號(hào)為OutB1和OutB2，其所在時(shí)鐘域?yàn)镃lkB。如果信號(hào)InA變化的時(shí)刻非常接近ClkB的采樣邊沿，則信號(hào)InA不能滿足第一級(jí)觸發(fā)器所要求的輸入信號(hào)建立時(shí)間或保持時(shí)間，那么將導(dǎo)致輸出信號(hào)OutB1不準(zhǔn)確甚至振蕩，即陷入亞穩(wěn)態(tài)。第二級(jí)觸發(fā)器與第一級(jí)觸發(fā)器屬于同一時(shí)鐘域，因此當(dāng)?shù)诙?jí)采樣OutB1時(shí)，只要OutB1不處于振蕩狀態(tài)，就能夠采樣到穩(wěn)定的OutB1信號(hào)，保證了OutB2穩(wěn)定地反映InA的狀態(tài)?；趦杉?jí)同步器實(shí)現(xiàn)的信號(hào)切換電路有多種結(jié)構(gòu)，其中轉(zhuǎn)換效率較高且廣泛應(yīng)用的是基于格雷碼的異步時(shí)鐘域信號(hào)切換結(jié)構(gòu)，見圖3。圖3是基于格雷碼的異步時(shí)鐘域間信號(hào)切換詳細(xì)結(jié)構(gòu)圖。該結(jié)構(gòu)包含輸入緩沖單元和輸出產(chǎn)生單元兩部分。輸入緩沖單元主要由二進(jìn)制計(jì)數(shù)器502、格雷碼計(jì)數(shù)器503和結(jié)果指針同步器505構(gòu)成，其中二進(jìn)制計(jì)數(shù)器502記錄被轉(zhuǎn)換信號(hào)使用到的指針位置，這一指針位置經(jīng)過(guò)二進(jìn)制到格雷碼的轉(zhuǎn)換邏輯，送給格雷碼計(jì)數(shù)器503，再由格雷碼計(jì)數(shù)器503傳遞給輸出產(chǎn)生單元。同時(shí)，結(jié)果指針同步器505得到的轉(zhuǎn)換結(jié)果指針位置與當(dāng)前格雷碼計(jì)數(shù)器503相比較，判斷是否還有空余指針，如果沒(méi)有則輸入緩沖單元滿信號(hào)full，通知外部在有空余指針前不能再轉(zhuǎn)換新信號(hào)。輸出產(chǎn)生單元主要由二進(jìn)制計(jì)數(shù)器603、格雷碼計(jì)數(shù)器601和輸入指針同步器604構(gòu)成，其中二進(jìn)制計(jì)數(shù)器603以二進(jìn)制方式記錄當(dāng)前轉(zhuǎn)換到的結(jié)果指針位置，該位置信息經(jīng)二進(jìn)制到格雷碼的轉(zhuǎn)換邏輯產(chǎn)生以格雷碼方式表示的結(jié)果指針位置，交給格雷碼計(jì)數(shù)器601，再由格雷碼計(jì)數(shù)器601反饋到輸入緩沖單元。輸入指針同步器604使用兩級(jí)同步器結(jié)構(gòu)，同步輸入緩沖單元的輸入指針，輸入指針與當(dāng)前結(jié)果指針比較，如果不等則產(chǎn)生一個(gè)輸出時(shí)鐘周期的有效結(jié)果信號(hào)sig_out，同時(shí)結(jié)果指針位置加1。
上述基于格雷碼的異步時(shí)鐘域信號(hào)切換結(jié)構(gòu)充分利用了格雷碼計(jì)數(shù)器在相鄰數(shù)值間變換時(shí)，僅有一位發(fā)生改變的特性，保證了信號(hào)在兩個(gè)時(shí)鐘域間傳輸時(shí)的可靠性。但是該切換結(jié)構(gòu)需要使用大量的寄存器，對(duì)于被轉(zhuǎn)換信號(hào)連續(xù)有效深度為x的序列，計(jì)數(shù)器的位數(shù)為 且所有計(jì)數(shù)器和同步器的位數(shù)都至少為N，共需8N+1個(gè)觸發(fā)器發(fā)明內(nèi)容本發(fā)明要解決的技術(shù)問(wèn)題就在于針對(duì)現(xiàn)有技術(shù)存在的器件使用量大的問(wèn)題，本發(fā)明提供一種基于正負(fù)邏輯電平交替的方法，通過(guò)改進(jìn)兩級(jí)同步器發(fā)明了一種基于邏輯類型交替的異步時(shí)鐘域信號(hào)切換結(jié)構(gòu)。該結(jié)構(gòu)顯著降低了器件使用個(gè)數(shù)，且信號(hào)切換可實(shí)現(xiàn)流水傳輸，切換過(guò)程的絕對(duì)延遲時(shí)間短，另外此方法同時(shí)適用于半定制和全定制設(shè)計(jì)，具有較寬的應(yīng)用范圍。
為解決上述技術(shù)問(wèn)題，本發(fā)明提出的解決方案為一種基于邏輯類型交替的異步時(shí)鐘域信號(hào)切換電路，其特征在于它包括輸入計(jì)數(shù)單元、輸出保持單元、輸出同步單元和結(jié)果反饋單元，輸入計(jì)數(shù)單元是計(jì)算待轉(zhuǎn)換信號(hào)個(gè)數(shù)的計(jì)數(shù)電路；輸出保持單元在待轉(zhuǎn)換信號(hào)未被轉(zhuǎn)換到輸出時(shí)鐘域前，一直維持當(dāng)前的有效狀態(tài)，在信號(hào)被成功轉(zhuǎn)換后，將轉(zhuǎn)換過(guò)程切換到下一個(gè)有效狀態(tài)；輸出同步單元的內(nèi)部交替使用正邏輯和負(fù)邏輯電平類型來(lái)產(chǎn)生轉(zhuǎn)換結(jié)果信號(hào)，這一交替次序與輸出保持電路的交替次序保持一致；結(jié)果反饋單元將轉(zhuǎn)換結(jié)果通知給輸入計(jì)數(shù)單元和輸出保持單元，使得輸入計(jì)數(shù)單元遞減待轉(zhuǎn)換信號(hào)個(gè)數(shù)，并將輸出保持單元置于轉(zhuǎn)換下一個(gè)信號(hào)狀態(tài)。
所述輸入計(jì)數(shù)單元是一個(gè)計(jì)算待轉(zhuǎn)換信號(hào)個(gè)數(shù)的計(jì)數(shù)電路，輸入計(jì)數(shù)單元由1個(gè)觸發(fā)器、N位寄存器、4選1選擇器、N位加法器和1個(gè)N輸入或門構(gòu)成，輸入信號(hào)sig_in經(jīng)觸發(fā)器同步后生成計(jì)數(shù)器遞增信號(hào)inc，與遞減信號(hào)dec一起選擇加法器的一個(gè)加數(shù)，另一個(gè)加數(shù)由N位寄存器給出，加法器結(jié)果經(jīng)N輸入或門產(chǎn)生非空信號(hào)not_empty。
所述輸出保持單元輸出的信號(hào)交替使用正負(fù)邏輯類型，正邏輯即高電平表示邏輯值“1”，負(fù)邏輯即低電平表示邏輯值“1”，即out2信號(hào)線上連續(xù)出現(xiàn)的邏輯電平“1”是以高電平-低電平-高電平-低電平……這樣的物理電平值交替表示的。
所述輸出同步單元是一個(gè)兩級(jí)同步器，其第一級(jí)寄存器的輸出結(jié)果交替正邏輯或負(fù)邏輯電平類型，這一交替次序與輸出保持電路的交替次序保持一致，即當(dāng)輸出保持單元工作于正邏輯時(shí)，輸出同步單元采樣到的信號(hào)也使用正邏輯進(jìn)行轉(zhuǎn)換，當(dāng)輸出保持單元工作于負(fù)邏輯時(shí)，輸出同步單元采樣到的信號(hào)也使用負(fù)邏輯進(jìn)行轉(zhuǎn)換，保證被轉(zhuǎn)換信號(hào)邏輯值的一致性。
與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)就在于使用的器件個(gè)數(shù)明顯低于使用格雷碼方式實(shí)現(xiàn)的信號(hào)切換結(jié)構(gòu)，而且在快速時(shí)鐘域到慢速時(shí)鐘域的信號(hào)切換應(yīng)用中，能夠保持同樣的切換效率。在轉(zhuǎn)換連續(xù)有效周期數(shù)為x的信號(hào)序列時(shí)，比較圖3和圖4的兩種電路結(jié)構(gòu)，基于格雷碼的信號(hào)切換結(jié)構(gòu)中，計(jì)數(shù)器的位數(shù)為至少為 且所有計(jì)數(shù)器和同步器的位數(shù)都至少為N，全電路結(jié)構(gòu)共需8N+1個(gè)觸發(fā)器；而基于邏輯類型交替的信號(hào)切換結(jié)構(gòu)中，其計(jì)數(shù)器位數(shù)同樣至少為 但此切換電路僅需一個(gè)計(jì)數(shù)器，因此全部所需的觸發(fā)器個(gè)數(shù)僅為N+8。在絕大部分的電路應(yīng)用中，計(jì)數(shù)器位數(shù)都在2個(gè)以上，因此本發(fā)明所使用的器件個(gè)數(shù)明顯低于使用格雷碼方式實(shí)現(xiàn)的信號(hào)切換結(jié)構(gòu)。


圖1是兩級(jí)同步器的電路原理示意圖；圖2是輸入計(jì)數(shù)單元電路結(jié)構(gòu)示意圖；圖3是基于格雷碼的異步時(shí)鐘域間信號(hào)切換詳細(xì)結(jié)構(gòu)示意圖；圖4是基于邏輯類型交替的異步時(shí)鐘域信號(hào)切換電路結(jié)構(gòu)示意圖。
具體實(shí)施例方式
以下將結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明做進(jìn)一步詳細(xì)說(shuō)明。
參見圖4所示，本發(fā)明基于邏輯類型交替的異步時(shí)鐘域信號(hào)切換電路，它包括輸入計(jì)數(shù)單元、輸出保持單元、輸出同步單元和結(jié)果反饋單元，整個(gè)切換結(jié)構(gòu)的輸入信號(hào)有輸入時(shí)鐘clk_in、輸入復(fù)位rst_in、待轉(zhuǎn)換信號(hào)sig_in、輸出時(shí)鐘clk_out和輸出復(fù)位rst_out共五個(gè)信號(hào)，輸出信號(hào)為轉(zhuǎn)換結(jié)果信號(hào)sig_out。其中，輸入計(jì)數(shù)單元是計(jì)算待轉(zhuǎn)換信號(hào)個(gè)數(shù)的計(jì)數(shù)電路；輸出保持單元在待轉(zhuǎn)換信號(hào)未被轉(zhuǎn)換到輸出時(shí)鐘域前，一直維持當(dāng)前的有效狀態(tài)，在信號(hào)被成功轉(zhuǎn)換后，將轉(zhuǎn)換過(guò)程切換到下一個(gè)有效狀態(tài)；輸出同步單元是一個(gè)改進(jìn)的兩級(jí)同步器，內(nèi)部交替使用正邏輯和負(fù)邏輯電平類型來(lái)產(chǎn)生轉(zhuǎn)換結(jié)果信號(hào)，這一交替次序與輸出保持電路的交替次序保持一致；結(jié)果反饋單元將轉(zhuǎn)換結(jié)果通知給輸入計(jì)數(shù)單元和輸出保持單元，使得輸入計(jì)數(shù)單元遞減待轉(zhuǎn)換信號(hào)個(gè)數(shù)，并將輸出保持單元置于轉(zhuǎn)換下一個(gè)信號(hào)狀態(tài)。
本實(shí)施例中，輸入計(jì)數(shù)單元(詳細(xì)結(jié)構(gòu)圖見圖2)是一個(gè)計(jì)算待轉(zhuǎn)換信號(hào)個(gè)數(shù)的計(jì)數(shù)電路，其采樣時(shí)鐘為輸入時(shí)鐘clk_in，遞增端口接待轉(zhuǎn)換信號(hào)sig_in，遞減端口接結(jié)果反饋信號(hào)dec，計(jì)數(shù)器輸出的結(jié)果為待轉(zhuǎn)換信號(hào)個(gè)數(shù)的非零指示信號(hào)not_empty。輸入計(jì)數(shù)單元由1個(gè)觸發(fā)器、N位寄存器、4選1選擇器、N位加法器和1個(gè)N輸入或門構(gòu)成。輸入信號(hào)sig_in經(jīng)觸發(fā)器同步后生成計(jì)數(shù)器遞增信號(hào)inc，與遞減信號(hào)dec一起選擇加法器的一個(gè)加數(shù)，另一個(gè)加數(shù)由N位寄存器給出，加法器結(jié)果經(jīng)N輸入或門產(chǎn)生非空信號(hào)not_empty。本實(shí)施例中，如圖2所示，輸入計(jì)數(shù)單元由1個(gè)觸發(fā)器101、N位寄存器104、4選1選擇器102、N位加法器103和1個(gè)N輸入或門105構(gòu)成。輸入信號(hào)sig_in經(jīng)觸發(fā)器101同步后生成計(jì)數(shù)器遞增信號(hào)inc，與遞減信號(hào)dec一起選擇加法器的一個(gè)加數(shù)，另一個(gè)加數(shù)由N位寄存器104給出，加法器103結(jié)果經(jīng)N輸入或門105產(chǎn)生非空信號(hào)not_empty。
本實(shí)施例中，輸出保持單元的主要功能是在待轉(zhuǎn)換信號(hào)未被轉(zhuǎn)換到輸出時(shí)鐘域前，一直維持當(dāng)前的有效狀態(tài)(即out2信號(hào)線的狀態(tài))，在信號(hào)被成功轉(zhuǎn)換后，切換到下一個(gè)有效狀態(tài)。此輸出保持單元的重要特點(diǎn)是其輸出的信號(hào)交替使用正負(fù)邏輯類型(正邏輯即高電平表示邏輯值“1”，負(fù)邏輯即低電平表示邏輯值“1”)，即out2信號(hào)線上連續(xù)出現(xiàn)的邏輯電平“1”是以高電平-低電平-高電平-低電平……這樣的物理電平值交替表示的。
本實(shí)施例中，輸出同步單元是一個(gè)改進(jìn)的兩級(jí)同步器，其第一級(jí)寄存器的輸出結(jié)果交替正邏輯或負(fù)邏輯電平類型，這一交替次序與輸出保持電路的交替次序保持一致，即當(dāng)輸出保持單元工作于正邏輯時(shí)，輸出同步單元采樣到的信號(hào)也使用正邏輯進(jìn)行轉(zhuǎn)換，當(dāng)輸出保持單元工作于負(fù)邏輯時(shí)，輸出同步單元采樣到的信號(hào)也使用負(fù)邏輯進(jìn)行轉(zhuǎn)換，保證被轉(zhuǎn)換信號(hào)邏輯值的一致性。
本實(shí)施例中，結(jié)果反饋單元的功能是將當(dāng)前信號(hào)已被轉(zhuǎn)換到輸出時(shí)鐘域的信息通知給輸入計(jì)數(shù)單元和輸出保持單元，使得輸入計(jì)數(shù)單元遞減待轉(zhuǎn)換信號(hào)個(gè)數(shù)，并將輸出保持單元置于轉(zhuǎn)換下一個(gè)信號(hào)狀態(tài)。
從圖4可以得出，對(duì)于被轉(zhuǎn)換信號(hào)連續(xù)有效深度為x的序列，計(jì)數(shù)器位數(shù)同樣為 但此切換電路僅需一個(gè)計(jì)數(shù)器，因此全部所需的觸發(fā)器個(gè)數(shù)僅為m＝N+8。
除輸出保持單元的輸出信號(hào)和輸出同步單元的輸入級(jí)交替改變電平邏輯類型外，其余單元均使用正邏輯。下面提到的邏輯值“0”和“1”均為正邏輯值。下面以一次信號(hào)轉(zhuǎn)換過(guò)程為例，本發(fā)明進(jìn)行信號(hào)切換的執(zhí)行過(guò)程如下
1.復(fù)位信號(hào)rst_in和rst_out置高電平，維持至少一個(gè)時(shí)鐘周期后置為低電平，使各觸發(fā)器的初始值均置為0，復(fù)位過(guò)程結(jié)束。
2.以連續(xù)轉(zhuǎn)換3個(gè)時(shí)鐘周期的sig_in信號(hào)為例，在輸入時(shí)鐘節(jié)拍0，將sig_in信號(hào)置為1，保持3個(gè)輸入時(shí)鐘周期。
3.在節(jié)拍1上升沿，輸入計(jì)數(shù)單元中的觸發(fā)器101采樣到sig_in信號(hào)，改變遞增信號(hào)inc值為1，4選1選擇器102選擇加數(shù)1，因此加法器103的計(jì)算結(jié)果count為1，經(jīng)或門105產(chǎn)生非空信號(hào)out1為1。當(dāng)前電平邏輯為正邏輯(sel1為0)，2選1選擇器203輸出信號(hào)o2in為高電平；4.在節(jié)拍1下降沿，觸發(fā)器204采樣到o2in信號(hào)，將信號(hào)線out2置為高電平。隨后出現(xiàn)的輸出時(shí)鐘clk_out的上升沿，輸出同步單元的第一級(jí)觸發(fā)器301采樣到out2信號(hào)線，置信號(hào)線out3為高電平，此時(shí)輸出同步單元也使用正邏輯，因此信號(hào)sigo_tmp為高電平。在下一個(gè)輸出時(shí)鐘上升沿，第二級(jí)觸發(fā)器304采樣sigo_tmp，置輸出信號(hào)sig_out為1。
5.在第4步的out3為高電平時(shí)，out1、out2仍在維持其原狀態(tài)——高電平，因此結(jié)果反饋單元的異或非門401和與門402的運(yùn)算結(jié)果為高電平，即dec1為高電平。在輸入時(shí)鐘節(jié)拍2的下降沿，觸發(fā)器403采樣dec1，采樣值為1?？芍Y(jié)果反饋單元中觸發(fā)器的輸入端信號(hào)為高電平；在輸出時(shí)鐘clk_out的下一個(gè)時(shí)鐘周期，輸出同步單元的第二級(jí)觸發(fā)器采樣sigo_tmp，將其值輸出到sig_out信號(hào)，作為本次信號(hào)轉(zhuǎn)換操作的結(jié)果值；6.在輸入時(shí)鐘節(jié)拍3的上升沿，觸發(fā)器404采樣到觸發(fā)器403的輸出后置信號(hào)線dec為1。遞減信號(hào)dec同時(shí)送入輸入計(jì)數(shù)單元和正負(fù)邏輯選擇電路，由于此時(shí)inc信號(hào)也為1，故計(jì)數(shù)器維持原值2不變。2選1選擇器202的輸出sel1變?yōu)?，使得輸出保持單元的輸出信號(hào)使用負(fù)邏輯，開始下一個(gè)輸入信號(hào)的轉(zhuǎn)換過(guò)程。
后續(xù)信號(hào)的轉(zhuǎn)換過(guò)程類似于上述步驟3-6，這里不再贅述。
權(quán)利要求
1.一種基于邏輯類型交替的異步時(shí)鐘域信號(hào)切換結(jié)構(gòu)，其特征在于它包括輸入計(jì)數(shù)單元、輸出保持單元、輸出同步單元和結(jié)果反饋單元，所述輸入計(jì)數(shù)單元是計(jì)算待轉(zhuǎn)換信號(hào)周期數(shù)的計(jì)數(shù)電路；輸出保持單元在待轉(zhuǎn)換信號(hào)未被轉(zhuǎn)換到輸出時(shí)鐘域前，一直維持當(dāng)前的有效狀態(tài)，在信號(hào)被成功轉(zhuǎn)換后，將轉(zhuǎn)換過(guò)程切換到下一個(gè)有效狀態(tài)；輸出同步單元的內(nèi)部交替使用正邏輯和負(fù)邏輯電平類型來(lái)產(chǎn)生轉(zhuǎn)換結(jié)果信號(hào)，這一交替次序與輸出保持單元的交替次序保持一致；結(jié)果反饋單元將轉(zhuǎn)換結(jié)果通知給輸入計(jì)數(shù)單元和輸出保持單元，使得輸入計(jì)數(shù)單元遞減待轉(zhuǎn)換信號(hào)個(gè)數(shù)，并將輸出保持單元置于轉(zhuǎn)換下一個(gè)信號(hào)狀態(tài)。
2.根據(jù)權(quán)利要求1所述的基于邏輯類型交替的異步時(shí)鐘域信號(hào)切換電路，其特征在于所述輸入計(jì)數(shù)單元是一個(gè)計(jì)算待轉(zhuǎn)換信號(hào)周期數(shù)的計(jì)數(shù)電路，輸入計(jì)數(shù)單元由1個(gè)觸發(fā)器、N位寄存器、4選1選擇器、N位加法器和1個(gè)N輸入或門構(gòu)成，輸入信號(hào)sig_in經(jīng)觸發(fā)器同步后生成計(jì)數(shù)器遞增信號(hào)inc，與遞減信號(hào)dec一起選擇加法器的一個(gè)加數(shù)，另一個(gè)加數(shù)由N位寄存器給出，加法器結(jié)果經(jīng)N輸入或門產(chǎn)生非空信號(hào)not_empty。
3.根據(jù)權(quán)利要求1或2所述的基于邏輯類型交替的異步時(shí)鐘域信號(hào)切換電路，其特征在于所述輸出保持單元輸出的信號(hào)交替使用正負(fù)邏輯類型，正邏輯即高電平表示邏輯值“1”，負(fù)邏輯即低電平表示邏輯值“1”，即out2信號(hào)線上連續(xù)出現(xiàn)的邏輯電平“1”是以高電平—低電平—高電平—低電平……這樣的物理電平值交替表示的。
4.根據(jù)權(quán)利要求3所述的基于邏輯類型交替的異步時(shí)鐘域信號(hào)切換電路，其特征在于所述輸出同步單元是一個(gè)兩級(jí)同步器，其第一級(jí)寄存器的輸出結(jié)果交替正邏輯或負(fù)邏輯電平類型，這一交替次序與輸出保持電路的交替次序保持一致，即當(dāng)輸出保持單元工作于正邏輯時(shí)，輸出同步單元采樣到的信號(hào)也使用正邏輯進(jìn)行轉(zhuǎn)換，當(dāng)輸出保持單元工作于負(fù)邏輯時(shí)，輸出同步單元采樣到的信號(hào)也使用負(fù)邏輯進(jìn)行轉(zhuǎn)換，保證被轉(zhuǎn)換信號(hào)邏輯值的一致性。
全文摘要
本發(fā)明公開了一種基于邏輯類型交替的異步時(shí)鐘域信號(hào)切換結(jié)構(gòu)，包括輸入計(jì)數(shù)單元、輸出保持單元、輸出同步單元和結(jié)果反饋單元，輸入計(jì)數(shù)單元用來(lái)計(jì)算待轉(zhuǎn)換信號(hào)個(gè)數(shù)；輸出保持單元在待轉(zhuǎn)換信號(hào)未被轉(zhuǎn)換到輸出時(shí)鐘域前，一直維持當(dāng)前的有效狀態(tài)，在信號(hào)被成功轉(zhuǎn)換后，將轉(zhuǎn)換過(guò)程切換到下一個(gè)有效狀態(tài)；輸出同步單元的內(nèi)部交替使用正邏輯和負(fù)邏輯電平類型來(lái)產(chǎn)生轉(zhuǎn)換結(jié)果信號(hào)，交替次序與輸出保持電路的交替次序保持一致；結(jié)果反饋單元將轉(zhuǎn)換結(jié)果通知給輸入計(jì)數(shù)單元和輸出保持單元，使輸入計(jì)數(shù)單元遞減待轉(zhuǎn)換信號(hào)個(gè)數(shù)，將輸出保持單元置于轉(zhuǎn)換下一個(gè)信號(hào)狀態(tài)。本發(fā)明可實(shí)現(xiàn)流水傳輸，切換過(guò)程的絕對(duì)延遲時(shí)間短，使用范圍廣。
文檔編號(hào)H03K19/00GK101047377SQ200710034579
公開日2007年10月3日 申請(qǐng)日期2007年3月19日 優(yōu)先權(quán)日2007年3月19日
發(fā)明者張明, 馬馳遠(yuǎn), 陳海燕, 高軍, 李晉文, 衣曉飛, 穆長(zhǎng)富, 陽(yáng)柳, 曾獻(xiàn)君, 李勇, 倪曉強(qiáng), 唐遇星, 張承義, 楊學(xué)軍, 張民選, 邢座程, 蔣江 申請(qǐng)人:中國(guó)人民解放軍國(guó)防科學(xué)技術(shù)大學(xué)