專利名稱：脈沖合成方式的占空比可調(diào)n次分頻電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及到具有CMOS晶體管的分頻電路領(lǐng)域，特指一種脈沖合成方式的占空比可調(diào)N次分頻電路。
背景技術(shù)：
在高速串行總線中，并串/串并轉(zhuǎn)換電路作為重要的組成部分，將低速并行數(shù)據(jù)轉(zhuǎn)換為高速串行數(shù)據(jù)流輸出，或者接收高速串行數(shù)據(jù)流并轉(zhuǎn)換位低速并行數(shù)據(jù)。在并/串或者串/并的轉(zhuǎn)換過程中，同樣存在著時鐘頻率的轉(zhuǎn)換，明顯可見N位并行數(shù)據(jù)傳輸?shù)臅r鐘與串行數(shù)據(jù)傳輸?shù)臅r鐘比值為K＝1/N。
傳統(tǒng)的分頻電路多采用計數(shù)器或者移位反饋寄存器鏈兩種方法。計數(shù)器方式原理簡單，即通過計數(shù)方式對輸入時鐘沿進行計數(shù)，計數(shù)器計滿復(fù)位后即可得到對應(yīng)的分頻時鐘。此種結(jié)構(gòu)通用性強，缺點是電路中需要對雙沿進行采樣計數(shù)，整個電路的性能決定于計數(shù)器的最高工作頻率，且電路邏輯較復(fù)雜。附圖4所示，移位反饋寄存器鏈方式采用邊沿觸發(fā)器鏈的輸出反饋方式，通過將相位不同的移位時鐘進行反饋，即可得到分頻時鐘。此方法邏輯結(jié)構(gòu)簡單，通用性較低。但以上所述兩種方法均不易實現(xiàn)奇數(shù)次或者任意次，以及占空比可調(diào)的分頻電路。

發(fā)明內(nèi)容
本發(fā)明要解決的問題就在于針對現(xiàn)有技術(shù)存在的技術(shù)問題，本發(fā)明提供一種結(jié)構(gòu)簡單、采用脈沖合成方式、占空比可調(diào)且任意次分頻的脈沖合成方式的占空比可調(diào)N次分頻電路。
為解決上述技術(shù)問題，本發(fā)明提出的解決方案為一種脈沖合成方式的占空比可調(diào)N次分頻電路，其特征在于它包括脈沖時鐘產(chǎn)生單元由N個動態(tài)型鎖存器構(gòu)造的移位寄存器級聯(lián)而成，其中N為輸入時鐘的分頻比，奇數(shù)級移位寄存器與偶數(shù)級移位寄存器的控制時鐘反接，最后一級移位寄存器的輸出通過一個反相器后反饋回第一級移位寄存器的輸入端，脈沖時鐘產(chǎn)生單元在高速輸入時鐘信號CLOCK的控制下產(chǎn)生多路相位移位為1/2個周期的多相時鐘信號，并利用該多相時鐘信號間的相位差，通過異或門電路產(chǎn)生兩路每N個CLOCK周期的單脈沖信號；
控制時鐘合成單元由或非門和三個驅(qū)動反相器組成，脈沖時鐘產(chǎn)生單元產(chǎn)生的兩路脈沖信號PUL1和PUL2通過控制時鐘合成單元后，將合成為兩路每N個CLOCK周期的互補雙脈沖信號，三個驅(qū)動反相器用來將合成的時鐘信號分為正反兩路信號PUL_C及PUL_CN；分頻時鐘合成單元由兩個移位寄存器和輸出信號調(diào)節(jié)單元組成，兩個移位寄存器在反接的時鐘控制下構(gòu)成一個動態(tài)型觸發(fā)器，并將輸出通過一個反相器后反饋回輸入，在控制時鐘合成單元產(chǎn)生的PUL_C及PUL_CN信號的控制下，動態(tài)觸發(fā)器在每一個信號脈沖作用下反饋反轉(zhuǎn)，即每兩個信號脈沖產(chǎn)生一個N次分頻時鐘。
所述移位鎖存器由傳輸門和反相器級聯(lián)而成，在時鐘CLK及CLKN的控制下，該動態(tài)寄存器只在時鐘CLK的高電平階段導(dǎo)通，此時輸入可直接輸出至反相器；當(dāng)時鐘CLK為低電平時，傳輸門關(guān)斷，此時輸出在反相器輸出端寄存。
與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點就在于1、本發(fā)明的脈沖合成方式的占空比可調(diào)N次分頻電路可以產(chǎn)生不同分頻比的分頻信號，滿足高速Serdes電路和其他時鐘產(chǎn)生電路中多個模塊的時鐘信號產(chǎn)生；2、本發(fā)明的脈沖合成方式的占空比可調(diào)N次分頻電路克服了傳統(tǒng)方式的分頻工作頻率低和占空比不可調(diào)的難題，最高工作頻率達2.0GHz；3、在本發(fā)明中采用了改進型動態(tài)電路結(jié)構(gòu)，使得電路工作的穩(wěn)定性很好，抗PVT變化能力強，可應(yīng)用于各種環(huán)境比較惡劣的場合。


圖1是本發(fā)明具體實施例的框架結(jié)構(gòu)示意圖；圖2是本發(fā)明具體實施例的電路原理示意圖；圖3是本發(fā)明具體實施例中動態(tài)移位鎖存器的電路原理示意圖。
圖4是現(xiàn)有技術(shù)中移位反饋寄存器鏈構(gòu)成分頻電路的框架結(jié)構(gòu)示意圖。
具體實施例方式
以下將結(jié)合附圖和具體實施例對本發(fā)明做進一步詳細說明。
本發(fā)明采用動態(tài)邊沿觸發(fā)寄存器，利用時鐘信號的相位差產(chǎn)生每N個輸入時鐘信號周期產(chǎn)生兩次正沿/負沿跳變的雙脈沖信號，并利用該雙脈沖信號得到N次分頻輸出。如圖1和圖2所示，本發(fā)明的脈沖合成方式的占空比可調(diào)N次分頻電路，它包括脈沖時鐘產(chǎn)生單元由N個動態(tài)型觸發(fā)器構(gòu)造的移位鎖存器級聯(lián)而成，其中N為輸入時鐘的分頻比(本實施例中為10級)，奇數(shù)級移位寄存器與偶數(shù)級移位寄存器的控制時鐘反接，最后一級移位寄存器的輸出通過一個反相器后反饋回第一級移位寄存器的輸入端，脈沖時鐘產(chǎn)生單元在高速輸入時鐘信號CLOCK的控制下產(chǎn)生多路相位移位為1/2個周期的多相時鐘信號，并利用該多相時鐘信號間的相位差，通過異或門電路產(chǎn)生兩路每N個CLOCK周期的單脈沖信號；控制時鐘合成單元由或非門和三個驅(qū)動反相器組成，脈沖時鐘產(chǎn)生單元產(chǎn)生的兩路脈沖信號PUL1和PUL2通過控制時鐘合成單元后，將合成為兩路每N個CLOCK周期的互補雙脈沖信號，三個驅(qū)動反相器用來將合成的時鐘信號分為正反兩路PUL_C及PUL_CN，并增強輸出驅(qū)動能力，此處應(yīng)當(dāng)注意正反信號的延遲匹配問題。；分頻時鐘合成單元由兩個移位鎖存器和輸出信號調(diào)節(jié)單元組成，兩個移位鎖存器在反接的時鐘控制下構(gòu)成一個動態(tài)型觸發(fā)器，并將輸出通過一個反相器后反饋回輸入，在控制時鐘合成單元產(chǎn)生的PUL_C及PUL_CN信號的控制下，動態(tài)觸發(fā)器在每一個信號脈沖作用下反饋反轉(zhuǎn)，即每兩個信號脈沖產(chǎn)生一個N次分頻時鐘。其中，本實施例中，移位鎖存器由傳輸門和反相器級聯(lián)而成，在時鐘CLK及CLKN的控制下，該動態(tài)寄存器只在時鐘CLK的-高電平階段導(dǎo)通，此時輸入可直接輸出至反相器；當(dāng)時鐘CLK為低電平時，傳輸門關(guān)斷，此時輸出在反相器輸出端寄存。
工作原理在本實施例中，如圖2所示，在輸入時鐘信號CLOCK的控制下，級聯(lián)的移位寄存器產(chǎn)生多路移位相位1/2個周期的多相時鐘信號組(C1、C2和C3、C4)，利用該多相時鐘信號組間的相位差，通過異或門及反相器邏輯運算后產(chǎn)生兩路周期頻率CLOCK/N的單脈沖信號(PUL1和PUL2)。兩路脈沖信號PUL1和PUL2通過控制時鐘合成單元后，在由或非門和反相器組成的的控制時鐘單元作用下，將合成為兩路每N個CLOCK周期的互補雙脈沖信號(PUL_C和PUL_CN)。5分頻時鐘合成單元由動態(tài)型觸發(fā)器構(gòu)造的移位鎖存器鏈和輸出信號波形調(diào)節(jié)電路組成。由兩級傳輸門和反相器構(gòu)成的觸發(fā)器，在互補雙脈沖信號PUL_C和PUL_CN的控制下產(chǎn)生5分頻信號，并通過由多級反相器組成的輸出驅(qū)動buffer調(diào)節(jié)電路調(diào)整分頻后信號輸出。
權(quán)利要求
1.一種脈沖合成方式的占空比可調(diào)N次分頻電路，其特征在于它包括脈沖時鐘產(chǎn)生單元由N個動態(tài)型鎖存器構(gòu)造的移位寄存器級聯(lián)而成，其中N為輸入時鐘的分頻比，奇數(shù)級移位寄存器與偶數(shù)級移位寄存器的控制時鐘反接，最后一級移位寄存器的輸出通過一個反相器后反饋回第一級移位寄存器的輸入端，脈沖時鐘產(chǎn)生單元在高速輸入時鐘信號CLOCK的控制下產(chǎn)生多路相位移位為1/2個周期的多相時鐘信號，并利用該多相時鐘信號間的相位差，通過異或門電路產(chǎn)生兩路每N個CLOCK周期的單脈沖信號；控制時鐘合成單元由或非門和三個驅(qū)動反相器組成，脈沖時鐘產(chǎn)生單元產(chǎn)生的兩路脈沖信號PUL1和PUL2通過控制時鐘合成單元后，將合成為兩路每N個CLOCK周期的互補雙脈沖信號，三個驅(qū)動反相器用來將合成的時鐘信號分為正反兩路信號PUL_C及PUL_CN；分頻時鐘合成單元由兩個移位寄存器和輸出信號調(diào)節(jié)單元組成，兩個移位鎖存器在反接的時鐘控制下構(gòu)成一個動態(tài)型觸發(fā)器，并將輸出通過一個反相器后反饋回輸入，在控制時鐘合成單元產(chǎn)生的PUL_C及PUL_CN信號的控制下，動態(tài)觸發(fā)器在每一個信號脈沖作用下反饋反轉(zhuǎn)，即每兩個信號脈沖產(chǎn)生一個N次分頻時鐘。
2.根據(jù)權(quán)利要求1所述的一種脈沖合成方式的占空比可調(diào)N次分頻電路，其特征在于所述移位鎖存器由傳輸門和反相器級聯(lián)而成，在時鐘CLK及CLKN的控制下，該動態(tài)寄存器只在時鐘CLK的高電平階段導(dǎo)通，此時輸入可直接輸出至反相器；當(dāng)時鐘CLK為低電平時，傳輸門關(guān)斷，此時輸出在反相器輸出端寄存。
全文摘要
本發(fā)明公開了一種脈沖合成方式的占空比可調(diào)N次分頻電路，它包括脈沖時鐘產(chǎn)生單元由N個動態(tài)型鎖存器構(gòu)造的移位寄存器級聯(lián)而成，其中N為輸入時鐘的分頻比，奇數(shù)級移位寄存器與偶數(shù)級移位寄存器的控制時鐘反接，最后一級移位寄存器的輸出通過一個反相器后反饋回第一級移位寄存器的輸入端；控制時鐘合成單元由或非門和三個驅(qū)動反相器組成；分頻時鐘合成單元由兩個移位鎖存器和輸出信號調(diào)節(jié)單元組成，兩個移位鎖存器在反接的時鐘控制下構(gòu)成一個動態(tài)型觸發(fā)器，并將輸出通過一個反相器后反饋回輸入。本發(fā)明是一種結(jié)構(gòu)簡單、采用脈沖合成方式、占空比可調(diào)且任意次分頻的脈沖合成方式的占空比可調(diào)N次分頻電路。
文檔編號H03L7/16GK101087141SQ20071003533
公開日2007年12月12日 申請日期2007年7月10日 優(yōu)先權(quán)日2007年7月10日
發(fā)明者陳吉華, 歐陽干, 李少青, 張民選, 趙振宇, 陳怒興, 馬劍武, 徐煒遐, 吳宏, 何小威, 劉征, 王建軍, 鄒金安, 雷建武, 鄭東裕 申請人:中國人民解放軍國防科學(xué)技術(shù)大學(xué)