專利名稱：Cmos驅(qū)動電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種開關(guān)驅(qū)動電路，特別涉及一種CMOS驅(qū)動電路。
技術(shù)背景隨著半導(dǎo)體行業(yè)的飛速發(fā)展，各類功率芯片的應(yīng)用領(lǐng)域不斷擴(kuò)大，例如， 交流電機的控制、平板顯示器的驅(qū)動電路、打印機驅(qū)動電路以及聲音功放系 統(tǒng)等等，而這些驅(qū)動芯片都需要驅(qū)動負(fù)載。功率晶體管(MOSFET)具有導(dǎo)通電阻低、負(fù)載電流大的優(yōu)點，因而非 常適合用作開關(guān)電源(switch-mode power supplies, SMPS)的整流組件。功 率MOSFET重要特4正就是其導(dǎo)通電阻Ao" ， 越大，說明功率MOSFET的 輸出功率越大，轉(zhuǎn)換效率越高。理想狀態(tài)下導(dǎo)通電阻^"為零，功率MOSFET 在實際工作中，導(dǎo)通電阻由如下公式表示7 o" =-^~~^/^Cm(VGS - Kr)其中，//為載流子的遷移率，C。^為功率MOSFET的單位面積的柵極電容；L為功率MOSFET的寬長比；(V。s-r》為過驅(qū)動電壓，其中Vcs為功率 MOSFET的柵極上加的調(diào)制驅(qū)動電壓，、為功率MOSFET的閾值電壓。由上式可以看出，T越大，(vgs-"越大，"朋越小。在現(xiàn)有技術(shù)中，通常通過增加功率MOSFET的寬長比L即通過增加功率MOSFET的面積來提高功率 MOSFET的輸出功率。但是，增加面積就增加了集成電路的成本。同時，由 上式還可以看出，功率MOSFET的《0"還與過驅(qū)動電壓(^3-^)有關(guān)，過驅(qū)動電壓匸v。s—W越大，i o"越小，表明功率MOSFET的輸出功率越大，功率 MOSFET輸入的調(diào)制驅(qū)動電壓vcs通常通過驅(qū)動電^^實現(xiàn)。當(dāng)前，通常采用具有至少一級緩沖級的CMOS驅(qū)動電路驅(qū)動功率 MOSFET。所述CMOS驅(qū)動電路的每個緩沖級在電源與地之間有一個PMOS 晶體管和一個NMOS晶體管，CMOS結(jié)構(gòu)可以實現(xiàn)在一個控制信號的前提下， PMOS晶體管為開啟態(tài)(關(guān)閉態(tài))時候，NMOS晶體管為關(guān)閉態(tài)(開啟態(tài))。 當(dāng)PMOS晶體管為開啟態(tài)、NMOS晶體管為關(guān)閉態(tài)的時候，輸出端與電源短 接，輸出高電位；而當(dāng)PMOS晶體管為關(guān)閉態(tài)、NMOS晶體管為開啟態(tài)的時 候，輸出端與地短接，輸出低電位。專利號為7126388的美國專利公開一種CMOS驅(qū)動電路，參照附圖1給 出現(xiàn)有技術(shù)的CMOS驅(qū)動電路100的兩級緩沖級27,該專利公開的CMOS 驅(qū)動電路由多級緩沖級構(gòu)成，每個緩沖級的PMOS晶體管55的源極與直流 電壓輸入端41相連、漏極與NMOS晶體管56漏極相連并且引出作為本級緩 沖級的輸出端49; NMOS晶體管56的源極接端口 50,端口 50—般情況下接 地；PMOS晶體管55的^f冊極與NMOS晶體管56的柵極相連且與上一緩沖級 的輸出端相連；首級緩沖級的PMOS晶體管的柵極與NMOS晶體管的柵極輸 入由時鐘產(chǎn)生的時序信號，末級緩沖級的輸出端與功率晶體管的柵極相連， 每個緩沖級的PMOS晶體管和NMOS晶體管的面積比上一緩沖級的晶體管的 面積要大，以獲得4交大的驅(qū)動電流。但是采用上述CMOS驅(qū)動電路驅(qū)動功率晶體管，其輸出的調(diào)制驅(qū)動電壓 為單一電壓，如果這個電壓比較低，功率晶體管的輸出功率就比較小。要增 大功率晶體管的輸出功率，需要增大功率晶體管的面積，這就增加了生產(chǎn)成 本。在有些多電壓系統(tǒng)中，比如電壓變換電路中，現(xiàn)有技術(shù)的CMOS驅(qū)動電 路未能靈活利用高電壓的驅(qū)動能力。

發(fā)明內(nèi)容
本發(fā)明解決的問題提供一種CMOS驅(qū)動電路，充分利用多電壓系統(tǒng)中電 壓變換電路的高電壓作為其中一個直流輸入電壓，通過將兩個直流輸入電壓 中較高電壓轉(zhuǎn)換成調(diào)制驅(qū)動電壓并通過輸出端輸出，提高了 CMOS驅(qū)動電路 的驅(qū)動負(fù)載能力。
為解決上述問題，本發(fā)明提供一種CMOS驅(qū)動電路，包括
第一直流輸入端，用于輸入第一直流輸入電壓；
第二直流輸入端，用于輸入第二直流輸入電壓；
第一多級緩沖級，與第一直流輸入端相連，所述第一多級緩沖級包括至 少一級緩沖級，用于逐級放大輸出電流；
第二多級緩沖級，與第二直流輸入端相連，所述第二多級緩沖級包括至 少一級緩沖級，用于逐級放大輸出電流；
輸出緩沖級，根據(jù)第一、第二直流輸入電壓的大小比較結(jié)果和多級緩沖 級的末級輸出的時序信號，將第一、第二直流輸入電壓中較大者轉(zhuǎn)換成調(diào)制 驅(qū)動電壓輸出。
所述輸出緩沖級包括
比較器，用于比較第一、第二直流輸入電壓的大?。?br> 第一轉(zhuǎn)換電路，當(dāng)?shù)谝恢绷鬏斎腚妷捍笥诘诙绷鬏斎腚妷簳r，所述第 一轉(zhuǎn)換電路根據(jù)第 一多級緩沖級的末級輸出的時序信號將第 一直流輸入電壓 轉(zhuǎn)換成調(diào)制驅(qū)動電壓并通過CMOS驅(qū)動電路的輸出端輸出；
第二轉(zhuǎn)換電路，當(dāng)?shù)诙绷鬏斎腚妷捍笥诘谝恢绷鬏斎腚妷簳r，所述第 二轉(zhuǎn)換電路根據(jù)第二多級緩沖級的末級輸出的時序信號將第二直流輸入電壓 轉(zhuǎn)換成調(diào)制驅(qū)動電壓并通過CMOS驅(qū)動電路的輸出端輸出。所述第一轉(zhuǎn)換電路包括
第一PMOS晶體管，體電極與第一直流輸入端相連；
第一晶體管開關(guān)，由PMOS晶體管構(gòu)成，與第一PMOS晶體管相連成背 對背的二^L管并引出兩端， 一端與第一直流輸入端相連、另一端作為CMOS 驅(qū)動電路的輸出端，第一晶體管開關(guān)的體電極與CMOS驅(qū)動電路的輸出端或 者第二直流輸入端相連；
第一NMOS晶體管，漏極與輸出端相連，體電極與源極相連并接地；
所述第二轉(zhuǎn)換電路包括
第二PMOS晶體管，體電極與第二直流輸入端相連；
第二晶體管開關(guān)，由PMOS晶體管構(gòu)成，與第二PMOS晶體管相連成背 對背的二極管并引出兩端， 一端與第二輸入直流端相連、另一端作為CMOS 驅(qū)動電路的輸出端，第二晶體管開關(guān)的體電極與CMOS驅(qū)動電路的輸出端或 者第一直流輸入端相連；
第二NMOS晶體管，所述第二NMOS晶體管漏極與輸出端相連、體電極 與源極相連并接地；
當(dāng)?shù)?一 直流輸入電壓高于第二直流輸入電壓時，第 一轉(zhuǎn)換電路的第 一 晶 體管開關(guān)輸入比較器輸出的比較信號使第一晶體管開關(guān)導(dǎo)通，第二轉(zhuǎn)換電路 的第二晶體管開關(guān)斷開，第一PMOS晶體管和第一NMOS晶體管的柵極輸入 第一多級緩沖級的末級輸出的第一時序信號，第二PMOS晶體管的柵極輸入 第二直流輸入電壓、第二 NMOS晶體管的柵極輸入零電位；
當(dāng)?shù)诙绷鬏斎腚妷焊哂诘谝恢绷鬏斎腚妷簳r，第一轉(zhuǎn)換電路的第一晶 體管開關(guān)輸入比較器輸出的比較信號使第一晶體管開關(guān)斷開，第二轉(zhuǎn)換電路 的第二晶體管開關(guān)導(dǎo)通，第二PMOS晶體管和第二NMOS晶體管的柵極輸入第二多級緩沖級的末級輸出的第二時序信號，第一PMOS晶體管的柵極輸入
第一直流輸入電壓、第一NMOS晶體管的柵極輸入零電位。
所述輸出緩沖級還包括第一、第二偵測電路，分別輸入第一、第二直流 輸入電壓，產(chǎn)生第一、第二電壓。
所述比較器輸入端同時輸入第一、第二電壓，輸出端與第一晶體管開關(guān) 的柵極和反相器的輸入端相連，反相器的輸出端與第二晶體管開關(guān)的柵極相連。
所述CMOS驅(qū)動電路的輸出端與功率晶體管相連。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點本發(fā)明的CMOS驅(qū)動電路通過 在現(xiàn)有技術(shù)的CMOS驅(qū)動電路的末級緩沖級加入帶有晶體管開關(guān)的輸出緩沖 級用以驅(qū)動功率晶體管。所述輸出緩沖級具有兩個直流輸入電壓輸入端，充 分利用了多電壓系統(tǒng)中電壓變換電路的高電壓作為其中一個直流輸入電壓， 通過將兩個直流輸入電壓中較高電壓轉(zhuǎn)換成調(diào)制驅(qū)動電壓并通過輸出端輸 出，提高了 CMOS驅(qū)動電路的驅(qū)動負(fù)載能力，使得與輸出緩沖級相連的功率 晶體管的導(dǎo)通電阻降低，減少了功率晶體管上的功率消耗，提高了輸出能力， 在相同輸出功率時，可以降低功率晶體管的面積。


圖1是現(xiàn)有技術(shù)的具有兩級緩沖級的CMOS驅(qū)動電路；
圖2是本發(fā)明的一個實施例的CMOS驅(qū)動電路的模塊圖3A至3D給出本發(fā)明的一個實施例的第一轉(zhuǎn)換電路和第二轉(zhuǎn)換電路；
圖4是本發(fā)明的一個實施例的輸出緩沖級電路；
圖5是采用本發(fā)明的一個實施例的CMOS驅(qū)動電路輸出的調(diào)制驅(qū)動電壓。
具體實施方式
本發(fā)明提供一種CMOS驅(qū)動電路，在現(xiàn)有CMOS驅(qū)動電路的末級緩沖級
加入帶有晶體管開關(guān)的輸出緩沖級用以驅(qū)動功率晶體管。所述輸出緩沖級具 有兩個直流輸入電壓輸入端，通過將兩個直流輸入電壓中較高電壓轉(zhuǎn)換成調(diào)
制驅(qū)動電壓并通過輸出端輸出，提高了 CMOS驅(qū)動電路的驅(qū)動負(fù)載能力，使 得與輸出緩沖級相連的功率晶體管的導(dǎo)通電阻降低，減少了功率晶體管上的 功率消耗，提高了輸出能力，在相同輸出功率時，可以降低功率晶體管的面 積。
本發(fā)明首先提供一種CMOS驅(qū)動電路， 一種CMOS驅(qū)動電路，包括第 一直流輸入端，用于輸入第一直流輸入電壓；第二直流輸入端，用于輸入第 二直流輸入電壓；第一多級緩沖級，與第一直流輸入端相連，所述第一多級 緩沖級包括至少一級緩沖級，用于逐級放大輸出電流；第二多級緩沖級，與 第二直流輸入端相連，所述第二多級緩沖級包括至少一級緩沖級，用于逐級 放大輸出電流；輸出緩沖級，根據(jù)第一、第二直流輸入電壓的大小比較結(jié)果 和多級緩沖級的末級輸出的時序信號，將第一、第二直流輸入電壓中較大者 轉(zhuǎn)換成調(diào)制驅(qū)動電壓輸出。
參照圖2給出本發(fā)明的CMOS驅(qū)動電路的模塊圖，所述CMOS驅(qū)動電路 200包括第 一直流輸入端，用于輸入第 一 直流輸入電壓V1:第二直流輸入 端，用于輸入第一直流輸入電壓V2?？蛇x的實施方式為，第一直流輸入電壓 VI為通過電池產(chǎn)生；所述第二直流輸入電壓V2為通過直流/直流轉(zhuǎn)換器 (DC-DC converter)產(chǎn)生。
所述CMOS驅(qū)動電路200還包括第一多級緩沖級100,與第一直流輸入 端相連，所述第一多級緩沖級100包括至少一級緩沖級，用于逐級放大輸出 電流；第二多級緩沖級100，，與第二直流輸入端相連，所述第二多級緩沖級 100，包括至少一級緩沖級，用于逐級放大輸出電流；所述第一多級緩沖級100 和第二多級緩沖級100'即為現(xiàn)有技術(shù)的CMOS驅(qū)動電路，詳見圖1。所述第一多級緩沖級ioo、第二多級緩沖級IOO，可以相同，也可以不同。
所述CMOS驅(qū)動電路200還包括輸出緩沖級，所述輸出緩沖級進(jìn)一步包
括
比4吏器206，用于比較第一直流輸入電壓VI和第二直流輸入電壓V2的 大小，比較器的比較信號分別輸入第一轉(zhuǎn)換電路204和第二轉(zhuǎn)換電路205。
第一轉(zhuǎn)換電路204，與第一多級緩沖級100的末級輸出端相連，當(dāng)?shù)谝恢?流輸入電壓VI大于第二直流輸入電壓V2，所述第一轉(zhuǎn)換電路204將第一直 流輸入電壓VI轉(zhuǎn)換成調(diào)制驅(qū)動電壓并通過CMOS驅(qū)動電路200的輸出端輸 出。
第二轉(zhuǎn)換電路205,與第二多級緩沖級100'的末級輸出端相連，當(dāng)?shù)诙?直流輸入電壓V2大于第一直流輸入電壓VI,所述第二轉(zhuǎn)換電路205將第二 直流輸入電壓V2轉(zhuǎn)換成調(diào)制驅(qū)動電壓并通過CMOS驅(qū)動電路200的輸出端 輸出。
參照圖3A至3D給出本發(fā)明的第一轉(zhuǎn)換電路204和第二轉(zhuǎn)換電路205。 首先參照圖3A，所述第一轉(zhuǎn)換電路204包括
第一 PMOS晶體管Pl，所述第一 PMOS晶體管Pl的體電極與第一直流 輸入端相連；
第一晶體管開關(guān)P2，所述第一晶體管開關(guān)P2由PMOS晶體管構(gòu)成，所 述第一PMOS晶體管Pl和第一晶體管開關(guān)P2相連成背對背的二極管并引出 兩端， 一端與第一輸入直流端相連、 一端作為CMOS驅(qū)動電路的輸出端，第 一晶體管開關(guān)P2的體電極與CMOS驅(qū)動電路的輸出端相連；
第一 NMOS晶體管Nl,所述第一 NMOS晶體管Nl的漏極與CMOS驅(qū) 動電路的輸出端相連、體電極與源極相連并接地。所述第二轉(zhuǎn)換電路包括第二 PMOS晶體管P3，所述第二 PMOS晶體管P3的體電極與第二直流 輸入端相連，；第二晶體管開關(guān)P4，所述第二晶體管開關(guān)P4由PMOS晶體管構(gòu)成，所 述第二 PMOS晶體管P3和第二晶體管開關(guān)P4相連成背對背的二極管并引出 兩端， 一端與第二輸入直流端相連、 一端作為CMOS驅(qū)動電路的輸出端，第 二晶體管開關(guān)P4的體電極與CMOS驅(qū)動電路的輸出端相連；第二 NMOS晶體管N2，所述第二 NMOS晶體管N2的漏極與CMOS驅(qū) 動電路輸出端相連、體電極與源極相連并接地。當(dāng)?shù)谝恢绷鬏斎腚妷篤1高于第二直流輸入電壓V2時，第一轉(zhuǎn)換電路204 的比較器206輸出的比較信號Sl輸入至第一晶體管開關(guān)P2,使第一晶體管開 關(guān)P2導(dǎo)通，使第二轉(zhuǎn)換電路205的第二晶體管開關(guān)P4斷開，第一PMOS晶 體管Pl和第一NMOS晶體管Nl的柵極輸入第一多級緩沖級100的末級輸出 的第一時序信號，第二PMOS晶體管的柵極輸入第二直流輸入電壓V2、第二 NMOS晶體管的4冊極輸入零電位；當(dāng)?shù)诙绷鬏斎腚妷篤2高于第一直流輸入電壓VI時，比較器206輸出 的比較信號S2輸入至第一轉(zhuǎn)換電路204的第一晶體管開關(guān)P2，使第一晶體管 開關(guān)P2斷開，使第二轉(zhuǎn)換電路205的第二晶體管開關(guān)P4導(dǎo)通，第二PMOS 晶體管P3和第二 NMOS晶體管N2的柵極輸入第二多級緩沖級100，的末級 輸出的第二時序信號，第一 PMOS晶體管Pl的柵極輸入第一直流輸入電壓 VI、第一 NMOS晶體管Nl的柵極輸入零電位。本實施例的第一 PMOS晶體管Pl和第一 NMOS晶體管Nl是第 一多級緩 沖級100末級的PMOS晶體管和NMOS晶體管面積的3-20倍；第二 PMOS 晶體管P3和第二 NMOS晶體管N2的面積是第二多級緩沖級100，末級的PMOS晶體管和NMOS晶體管面積的3-20倍。本實施例中的第一PMOS晶體管Pl和第一晶體管開關(guān)P2相連成背對背 的二極管和第二 PMOS晶體管P3和第二晶體管開關(guān)P4相連成背對背的二極 管的連接方式有多種，參照圖3B，與圖3A的區(qū)別在于第一晶體管開關(guān)P2的 體電極與第二直流輸入端相連、第二晶體管開關(guān)P4的體電極與第一直流輸入 端相連。參照圖3C,將第一PMOS晶體管Pl和第一晶體管開關(guān)P2位置顛倒； 將第二PMOS晶體管P3和第二晶體管開關(guān)P4位置顛倒；第一PMOS晶體管 Pl的體電極與第一直流輸入端相連，第一晶體管開關(guān)P2的體電極與CMOS 驅(qū)動電路的輸出端相連；第二 PMOS晶體管P3的體電極與第二直流輸入端相 連，第二晶體管開關(guān)P4的體電極與CMOS驅(qū)動電路的輸出端相連。參照圖 3D，與圖3C的不同在于第一晶體管開關(guān)P2的體電極與第 一直流輸入端相連， 第二晶體管開關(guān)P4的體電極與第二直流輸入端相連。第一 PMOS晶體管Pl和第一晶體管開關(guān)P2、第二 PMOS晶體管P3和第 二晶體管開關(guān)P4的連接方式除了圖3A至3D還有其它形式，比如將第一轉(zhuǎn) 換電路204的第一 PMOS晶體管Pl和第一晶體管開關(guān)P2位置顛倒如圖3C 和3D中的第一轉(zhuǎn)換電路204;而第二轉(zhuǎn)換電路205的第二 PMOS晶體管P3 和第二晶體管開關(guān)P4的位置不顛倒，如圖3A和3B中的第二轉(zhuǎn)換電路205。 經(jīng)過上述變形，均滿足以下條件即第一轉(zhuǎn)換電路204的第一PMOS晶體管 Pl的體電極與第一直流輸入端相連、第一晶體管開關(guān)P2的體電極與CMOS 驅(qū)動電路200的輸出端或者第二直流輸入端相連；第二轉(zhuǎn)換電路205的第二 PMOS晶體管P3的體電極與第一直流輸入端相連，第二晶體管開關(guān)P4的體 電極與CMOS驅(qū)動電^各200的輸出端或者第二直流輸入端相連。在此不應(yīng)過 多限制本發(fā)明的保護(hù)范圍。參照圖4給出本發(fā)明的一個實施例的輸出緩沖級的具體結(jié)構(gòu)。所述輸出 緩沖級的第一轉(zhuǎn)換電路204和第二轉(zhuǎn)換電路205按照圖3A的連接方式，此部分不作贅述。所述輸出緩沖級還包括第一偵測電路202，用于產(chǎn)生第一電壓V3。所述 第一偵測電^各202與第一直流輸入端相連，第一偵測電^各202包括串聯(lián)的第 一電阻R1、第二電阻R2，第二電阻R2的一端接地，經(jīng)過第二電阻R2分壓， 產(chǎn)生第一電壓值V3。所述輸出緩沖級還包括第二偵測電路203,用于產(chǎn)生第二電壓V4。所述 第二偵測電路203與第二直流輸入端相連，第二偵測電路203包括串聯(lián)的第 三電阻R3、第四電阻R4，第四電阻R4的另一端4妄地，經(jīng)過第四電阻R4的 分壓，產(chǎn)生第二電壓值V4。所述第二電阻R2與第四電阻R4的分壓比例相同，即R2/(R1+R2)與 R4/(R3+R4)比值相同，相對應(yīng)地，V3/V1與V4/V2的比值相同。所述輸出緩沖級的比較器206輸入端同時輸入第一電壓V3、第二電壓 V4,輸出端與第一晶體管開關(guān)P2的柵極和反相器INV的輸入端相連，反相 器INV的輸出端與第二晶體管開關(guān)P4的柵極相連。所述輸出緩沖級的輸出端與功率晶體管相連。繼續(xù)參照圖4，下面給出本發(fā)明的輸出緩沖級200具體工作描述。首先輸出緩沖級的第一、第二直流輸入端分別輸入第一直流輸入電壓VI 和第二直流輸入電壓V2 。第 一偵測電路202和第二偵測電路203產(chǎn)生第 一 電壓V3和第二電壓V4, 并JU命入比較-器206的兩個，t入端 當(dāng)?shù)谝浑妷篤3大于第二電壓V4即第一直流輸入電壓VI大于第二直流 輸入電壓V2時，比較器206輸出的比較信號Sl為零電壓信號輸入第一轉(zhuǎn)換 電路204的第一晶體管開關(guān)P2的柵極，此時第一晶體管開關(guān)P2開啟；同時比較信號經(jīng)過反相器INV，產(chǎn)生比較信號的反相并且輸入第二轉(zhuǎn)換電路205 的第二晶體管開關(guān)P4的柵極，此時第二晶體管開關(guān)P4斷開，第二轉(zhuǎn)換電路 205不能形成通路。為了保證第二轉(zhuǎn)換電路的不工作，同時，第二轉(zhuǎn)換電路 205的第二 PMOS晶體管P3的柵極輸入第二直流輸入電壓，第二 NMOS晶 體管N2的一冊極輸入零電壓。第一 PMOS晶體管Pl和第一 NMOS晶體管Nl的柵極上輸入的第 一時序 信號為由第一多級緩沖級100產(chǎn)生(未示出)。當(dāng)?shù)谝粫r序信號為低電壓信號 時刻，第一轉(zhuǎn)換電路204的第一 PMOS晶體管Pl開啟，第一 NMOS晶體管 Nl不開啟；此時輸出端輸出的電壓Vout為第一直流輸入電壓VI值。在第一PMOS晶體管P1和第一NMOS晶體管N1的一冊極上的第一時序信 號為高電壓信號時刻，第一轉(zhuǎn)換電路204的第一PMOS晶體管Pl不開啟，第 一NMOS晶體管N1開啟；此時輸出端輸出的電壓Vout為零電壓信號。隨著時序信號的變換，輸出端輸出電壓Vout為低電壓為零、高電壓為VI 的調(diào)制驅(qū)動電壓。當(dāng)?shù)谝浑妷篤3小于第二電壓V4即第一直流輸入電壓V1小于第二直流 輸入電壓V2時，比較器206輸出的比較信號為高電壓信號，即第一轉(zhuǎn)換電路 204的第一晶體管開關(guān)P2的柵極輸入的比較信號Sl為高電壓信號，此時第一 晶體管開關(guān)P2斷開，第一轉(zhuǎn)換電路204不導(dǎo)通；比較信號經(jīng)過反相器INV, 比較信號Sl變?yōu)镾2即為零電壓信號并且輸入第二轉(zhuǎn)換電路205的第二晶體 管開關(guān)P4的柵極，此時第二晶體管開關(guān)P4開啟。同時，為了保證第一轉(zhuǎn)換丄-A卞"t 乂A r^n cU~ — ti"n mo 曰/備r i aA 4niL477 、 夢 一 古、、六務(wù)& 、 rb n: 夢^y分zi、，l1^1 "、j ， >p — r丄v丄v^。日日'r十、'巨 r丄口viwi乂利'j v不_ //'uwj v ^tu/工，不一NMOS晶體管Nl的柵極輸入零電壓。第二PMOS晶體管P3和第二NMOS晶體管N2的柵極上輸入的第二時序 信號為由第二多級緩沖級100，產(chǎn)生(未示出)。在第二時序信號為低電壓信號時刻，第二轉(zhuǎn)換電3各205的第二 PMOS晶體管P3開啟，第二 NMOS晶體 管N2不開啟；此時輸出端輸出的電壓Vout為第二直流輸入電壓V2值。在第二PMOS晶體管P3和第二NMOS晶體管N2的柵極上的第二時序信 號為高電壓信號時刻，第二轉(zhuǎn)換電路205的第二PMOS晶體管P3不開啟，第 二NMOS晶體管N2開啟；此時輸出端輸出的電壓Vout為零電壓信號。隨著時序信號的變換，輸出端輸出電壓Vout為低電壓為零、高電壓為V2 的調(diào)制驅(qū)動電壓。圖5為采用本發(fā)明的CMOS驅(qū)動電路的輸出結(jié)果，第一直流輸入端輸入 的第一直流輸入電壓VI為電池電壓，電壓為1.0V;第二直流輸入端輸入的 第二直流輸入電壓V2為直流/直流轉(zhuǎn)換電路(DC-DC converter)的輸出電壓。 當(dāng)直流/直流轉(zhuǎn)換電路的輸出電壓即第二直流輸入電壓V2小于第一直流輸入 電壓VI時，對應(yīng)于圖中5中1.186ms時刻之前，輸出緩沖級的輸出端輸出的 輸出電壓Vout為高電壓為VI、低電壓為零伏的調(diào)制驅(qū)動電壓；當(dāng)直流/直流 轉(zhuǎn)換電路的輸出電壓即第二直流輸入電壓V2 (2.5V)大于第一直流輸入電壓 VI時，對應(yīng)于圖中5中1.19ms時刻之后，輸出緩沖級的輸出端輸出的輸出電 壓Vout為高電壓為V2、 4氐電壓為零伏的調(diào)制驅(qū)動電壓。本發(fā)明的CMOS驅(qū)動電路通過在現(xiàn)有技術(shù)的CMOS驅(qū)動電路的末級緩沖 級加入帶有晶體管開關(guān)的輸出緩沖級用以驅(qū)動功率晶體管。所述輸出緩沖級 具有兩個直流輸入電壓輸入端，充分利用了多電壓系統(tǒng)中電壓變換電路的高 電壓作為其中一個直流輸入電壓，通過將兩個直流輸入電壓中較高電壓轉(zhuǎn)換 成調(diào)制驅(qū)動電壓并通過輸出端輸出，提高了 CMOS驅(qū)動電路的驅(qū)動負(fù)載能力， 使得與輸出緩沖級相連的功率晶體管的導(dǎo)通電阻降低，減少了功率晶體管上 的功率消耗，提高了輸出能力，在相同輸出功率時，可以降低功率晶體管的 面積。雖然本發(fā)明己以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本 領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改， 因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種CMOS驅(qū)動電路，其特征在于，包括第一直流輸入端，用于輸入第一直流輸入電壓；第二直流輸入端，用于輸入第二直流輸入電壓；第一多級緩沖級，與第一直流輸入端相連，所述第一多級緩沖級包括至少一級緩沖級，用于逐級放大輸出電流；第二多級緩沖級，與第二直流輸入端相連，所述第二多級緩沖級包括至少一級緩沖級，用于逐級放大輸出電流；輸出緩沖級，根據(jù)第一、第二直流輸入電壓的大小比較結(jié)果和多級緩沖級的末級輸出的時序信號，將第一、第二直流輸入電壓中較大者轉(zhuǎn)換成調(diào)制驅(qū)動電壓輸出。
2. 根據(jù)權(quán)利要求1所述的CMOS驅(qū)動電路，其特征在于，所述輸出緩沖級包 括比較器，用于比較第一、第二直流輸入電壓的大??；第一轉(zhuǎn)換電路，當(dāng)?shù)谝恢绷鬏斎腚妷捍笥诘诙绷鬏斎腚妷簳r，所述第一 轉(zhuǎn)換電路根據(jù)第一多級緩沖級的末級輸出的時序信號將第一直流輸入電壓轉(zhuǎn) 換成調(diào)制驅(qū)動電壓并通過CMOS驅(qū)動電路的輸出端輸出；第二轉(zhuǎn)換電路，當(dāng)?shù)诙绷鬏斎腚妷捍笥诘谝恢绷鬏斎腚妷簳r，所述第二 轉(zhuǎn)換電路根據(jù)第二多級緩沖級的末級輸出的時序信號將第二直流輸入電壓轉(zhuǎn) 換成調(diào)制驅(qū)動電壓并通過CMOS驅(qū)動電路的輸出端輸出。
3. 根據(jù)權(quán)利要求2所迷的CMOS驅(qū)動電路，其特征在于，所述第一轉(zhuǎn)換電路 包括第一PMOS晶體管，體電極與第一直流輸入端相連； 第一晶體管開關(guān)，由PMOS晶體管構(gòu)成，與第一 PMOS晶體管相連成背 對背的二極管并引出兩端， 一端與第一直流輸入端相連、另一端作為CMOS驅(qū)動電路的輸出端，第一晶體管開關(guān)的體電極與CMOS驅(qū)動電路的輸出端或者第二直流輸入端相連；第一NMOS晶體管，漏極與輸出端相連，體電極與源極相連并接地； 所述第二轉(zhuǎn)換電路包括第二PMOS晶體管，體電極與第二直流輸入端相連；第二晶體管開關(guān)，由PMOS晶體管構(gòu)成，與第二 PMOS晶體管相連成背 對背的二極管并引出兩端， 一端與第二輸入直流端相連、另一端作為CMOS 驅(qū)動電路的輸出端，第二晶體管開關(guān)的體電極與CMOS驅(qū)動電路的輸出端或 者第 一直流輸入端相連；第二NMOS晶體管，所述第二NMOS晶體管漏極與輸出端相連、體電極 與源極相連并接地；當(dāng)?shù)谝恢绷鬏斎腚妷焊哂诘诙绷鬏斎腚妷簳r，第一轉(zhuǎn)換電路的第一晶體 管開關(guān)輸入比較器輸出的比較信號使第一晶體管開關(guān)導(dǎo)通，第二轉(zhuǎn)換電路的 第二晶體管開關(guān)斷開，第一PMOS晶體管和第一NMOS晶體管的柵極輸入第 一多級緩沖級的末級輸出的第一時序信號，第二PMOS晶體管的柵極輸入第 二直流輸入電壓、第二 NMOS晶體管的4冊;f及輸入零電位；當(dāng)?shù)诙绷鬏斎腚妷焊哂诘谝恢绷鬏斎腚妷簳r，第 一轉(zhuǎn)換電^^的第 一晶體 管開關(guān)輸入比較器輸出的比較信號使第一晶體管開關(guān)斷開，第二轉(zhuǎn)換電路的 第二晶體管開關(guān)導(dǎo)通，第二PMOS晶體管和第二NMOS晶體管的柵極輸入第 二多級緩沖級的末級輸出的第二時序信號，第一 PMOS晶體管的柵極輸入第 一直流輸入電壓、第一 NMOS晶體管的柵極輸入零電位。
4. 根據(jù)權(quán)利要求3所述的CMOS驅(qū)動電路，其特征在于，所述輸出緩沖級還 包括第一、第二偵測電路，分別輸入第一、第二直流輸入電壓，產(chǎn)生第一、 第二電壓。
5. 根據(jù)權(quán)利要求4所述的CMOS驅(qū)動電路，其特征在于，所述比較器輸入端同時輸入第一、第二電壓，輸出端與第一晶體管開關(guān)的柵極和反相器的輸 入端相連，反相器的輸出端與第二晶體管開關(guān)的柵極相連。
6.根據(jù)權(quán)利要求1至5中任一所述的CMOS驅(qū)動電路，其特征在于，所述 CM 0 S驅(qū)動電路的輸出端與功率晶體管相連。
全文摘要
一種CMOS驅(qū)動電路，通過在現(xiàn)有技術(shù)的CMOS驅(qū)動電路的末級緩沖級加入帶有晶體管開關(guān)的輸出緩沖級用以驅(qū)動功率晶體管。所述輸出緩沖級具有兩個直流輸入電壓輸入端，充分利用了多電壓系統(tǒng)中的電壓變換電路的高電壓作為其中一個直流輸入電壓，通過將兩個直流輸入電壓中較高電壓轉(zhuǎn)換成調(diào)制驅(qū)動電壓并通過輸出端輸出，提高了CMOS驅(qū)動電路的驅(qū)動負(fù)載能力，使得與輸出緩沖級相連的功率晶體管的導(dǎo)通電阻降低，減少了功率晶體管上的功率消耗，提高了輸出能力，在相同輸出功率時，可以降低功率晶體管的面積。
文檔編號H03K19/00GK101295975SQ20071004024
公開日2008年10月29日 申請日期2007年4月24日 優(yōu)先權(quán)日2007年4月24日
發(fā)明者丁建國, 林慶龍 申請人:中芯國際集成電路制造(上海)有限公司