專利名稱：集成電路中的可編程多周期信號(hào)傳輸?shù)闹谱鞣椒?br> 技術(shù)領(lǐng)域：
本發(fā)明通常涉及集成電路，尤其涉及集成電路中通過相對(duì)較長距離的信號(hào)傳輸。
背景技術(shù)：
典型地，集成電路包括在其上傳輸信號(hào)的信號(hào)路徑或“導(dǎo)線”。信號(hào)使用有限的時(shí)間沿導(dǎo)線傳播。在此，該時(shí)間被稱為“傳播延遲”。導(dǎo)線的傳播延遲可能受很多因素的影響。例如，傳播延遲可能受導(dǎo)線的物理尺寸、導(dǎo)線的電學(xué)特性、諸如溫度之類的環(huán)境因素等的影響。
圖1示出現(xiàn)有技術(shù)中的集成電路。集成電路100包括通過導(dǎo)線114耦合的時(shí)序元件110和112。時(shí)鐘分配電路120向時(shí)序元件110提供時(shí)鐘信號(hào)CLK1，并且還向時(shí)序元件112提供時(shí)鐘信號(hào)CLK2。典型地，時(shí)鐘分配電路120包括匹配的電路以盡可能地以接近相位匹配的形式分配CLK1和CLK2。
傳播延遲“tpd”描述了信號(hào)沿導(dǎo)線114在時(shí)序元件110和時(shí)序元件112之間傳播所用的時(shí)間量。只要導(dǎo)線114的傳播延遲小于時(shí)鐘信號(hào)CLK1和CLK2的周期，時(shí)序元件110和時(shí)序元件112之間就可以發(fā)生同步通信。當(dāng)集成電路規(guī)模加大導(dǎo)致時(shí)鐘信號(hào)頻率提高以及傳播延遲增加時(shí)，傳播延遲可能大于時(shí)鐘周期，從而在同步通信中引入誤差。


圖1示出現(xiàn)有技術(shù)中的集成電路；圖2示出使用多周期信號(hào)傳輸方案的電路；
圖3示出利用可編程多周期信號(hào)傳輸?shù)碾娐罚粓D4示出依照本發(fā)明各個(gè)實(shí)施例的相位發(fā)生器；圖5是示出圖4中的相位發(fā)生器的操作的時(shí)序圖；圖6示出依照本發(fā)明各個(gè)實(shí)施例的基于相位的信號(hào)插入電路；圖7示出基于相位的信號(hào)解碼電路；圖8和9示出對(duì)可編程多周期信號(hào)傳輸系統(tǒng)的操作進(jìn)行說明的時(shí)序圖；圖10示出依照本發(fā)明各個(gè)實(shí)施例的流程圖；以及圖11和12示出依照本發(fā)明各個(gè)實(shí)施例的電子系統(tǒng)的示圖。
具體實(shí)施例方式
在以下的詳細(xì)說明中，參考附圖，其以圖解的方式示出其中可以實(shí)施本發(fā)明的具體實(shí)施例。非常詳細(xì)地介紹了這些實(shí)施例，以使得本領(lǐng)域的技術(shù)人員能夠?qū)嵤┍景l(fā)明。應(yīng)該理解的是，雖然本發(fā)明的各個(gè)實(shí)施例是不同的，但是沒有必要相互排斥。例如，在不脫離本發(fā)明的精神和范圍的情況下，這里結(jié)合某一實(shí)施例描述的特定的特征、結(jié)構(gòu)，或特性可以在其它的實(shí)施例中實(shí)施。另外，應(yīng)該理解的是，在不脫離本發(fā)明的精神和范圍的情況下，可以修改每一個(gè)公開的實(shí)施例中的單個(gè)元件的位置或設(shè)置。因此，不應(yīng)限制性地理解以下詳細(xì)描述，并且本發(fā)明的范圍只由連同權(quán)利要求所賦予的等價(jià)物的整個(gè)范圍一起恰當(dāng)?shù)亟忉尩乃綑?quán)利要求來限定。在附圖中，所有的圖中的類似的附圖標(biāo)記表示相同的或相似的功能性。
圖2示出使用多周期信號(hào)傳輸方案的電路。電路200包括時(shí)序元件202和250，其以時(shí)鐘信號(hào)1xCLK提供的頻率同步通信。時(shí)序元件202在節(jié)點(diǎn)208接收同步數(shù)字?jǐn)?shù)據(jù)206，并且同步元件250在節(jié)點(diǎn)252重新生成數(shù)字?jǐn)?shù)據(jù)流206的副本作為數(shù)字?jǐn)?shù)據(jù)流256。
時(shí)鐘信號(hào)1xCLK的頻率決定了數(shù)字?jǐn)?shù)據(jù)流206和256的數(shù)字?jǐn)?shù)據(jù)速率(rate)。某些實(shí)施例中，電路200被包括在大的集成電路中，并且時(shí)序元件202和250之間的物理距離使得在時(shí)鐘信號(hào)1xCLK的頻率下，無法可靠地維持直接的同步通信。例如，時(shí)序元件202和250之間的導(dǎo)線的傳播延遲可能超過1xCLK的時(shí)鐘周期。
時(shí)序元件212、214和216以及多路復(fù)用器230提供了一個(gè)多周期信號(hào)傳輸方案，其允許時(shí)序元件202和250之間以1xCLK的頻率進(jìn)行可靠的同步通信。例如，時(shí)序元件212、214和216均接收時(shí)序元件202的輸出，并且各自由不同的相位控制信號(hào)(Φ0、Φ1、Φ2)來提供時(shí)鐘，生成如導(dǎo)線222、224和226上所示的信號(hào)。通過使用不同的相位信號(hào)來提供時(shí)序元件212、214和216的時(shí)鐘，數(shù)字?jǐn)?shù)據(jù)流206被多路分配于多條導(dǎo)線222、224和226上。出現(xiàn)在所述多條導(dǎo)線上的每個(gè)信號(hào)的周期均大于1xCLK的周期。在圖2所示的實(shí)施例中，數(shù)字信號(hào)流206被多路分配成三個(gè)單獨(dú)的多周期數(shù)據(jù)流，并且每個(gè)多周期數(shù)據(jù)流的周期為數(shù)字?jǐn)?shù)據(jù)流206的周期的三倍。這里，導(dǎo)線222、224和226上的數(shù)據(jù)流被稱為“多周期”的原因是每個(gè)數(shù)據(jù)流均有一周期或“循環(huán)期”，而該周期是初始數(shù)字?jǐn)?shù)據(jù)流206的周期的倍數(shù)。在圖2所示的例子中，導(dǎo)線222、224和226上的每個(gè)數(shù)據(jù)流的周期均為初始數(shù)字?jǐn)?shù)據(jù)流周期的三倍。
多路復(fù)用器230把多周期信號(hào)多路轉(zhuǎn)換(multiplex)為由1xCLK提供時(shí)鐘的時(shí)序元件250的輸入，從而在節(jié)點(diǎn)252上重新產(chǎn)生數(shù)字?jǐn)?shù)據(jù)流256。多路復(fù)用器響應(yīng)于圖2中標(biāo)記為“PHASE COUNT”的信號(hào)表示的“相位計(jì)數(shù)”把多周期引導(dǎo)(steer)到時(shí)序元件250。在圖2所示的實(shí)施例中，相位計(jì)數(shù)信號(hào)是通過對(duì)三個(gè)值進(jìn)行重復(fù)計(jì)數(shù)以引導(dǎo)多路復(fù)用器230的信號(hào)。在某些實(shí)施例中，相位計(jì)數(shù)也用于生成相位控制信號(hào)Φ0、Φ1和Φ2。相位計(jì)數(shù)和相位控制信號(hào)將參考后續(xù)附圖在下面進(jìn)行進(jìn)一步說明。
示出的電路200具有三條并行的導(dǎo)線，其中每條導(dǎo)線均有一周期為初始數(shù)據(jù)流的周期的三倍的多周期信號(hào)。在某些實(shí)施例中，使用“N”條并行的導(dǎo)線并且每個(gè)多周期信號(hào)的周期均為初始數(shù)字?jǐn)?shù)據(jù)流的周期的“N”倍。任何給出的實(shí)施例中并行導(dǎo)線的數(shù)量可根據(jù)時(shí)鐘信號(hào)1xCLK的最大可能頻率、并行導(dǎo)線的傳播延遲和其它因素進(jìn)行選擇。
時(shí)序元件212、214和216被示為觸發(fā)器，然而這并不是對(duì)本發(fā)明的限制。例如，時(shí)序元件212、214和216可以是電平敏感鎖存器或其它任何能夠在一定時(shí)間段內(nèi)保持?jǐn)?shù)據(jù)的時(shí)序元件。此外，為時(shí)序元件212、214和216提供時(shí)鐘的不同的相位時(shí)鐘信號(hào)可以以多種不同的方式生成，并且可以至少部分基于驅(qū)動(dòng)何種類型的時(shí)序元件而具有不同的周期。
時(shí)序元件212、214和216響應(yīng)相位控制信號(hào)，在并行導(dǎo)線上產(chǎn)生多周期信號(hào)。這里，該操作稱之為“基于相位的信號(hào)插入”?；谙辔坏男盘?hào)插入操作把數(shù)字?jǐn)?shù)據(jù)流多路分配到多個(gè)多周期數(shù)字?jǐn)?shù)據(jù)流，其中基于相位控制信號(hào)Φ0、Φ1和Φ2的相位特性，不同的數(shù)據(jù)值被插入到多周期數(shù)據(jù)流中。類似地，多路復(fù)用器230的操作在這里被稱之為“基于相位的信號(hào)解碼”。基于相位計(jì)數(shù)的特性，多路復(fù)用器230選擇不同的多周期數(shù)字?jǐn)?shù)據(jù)流并將其提供給時(shí)序元件250。
在某些實(shí)施例中，電路200的相對(duì)時(shí)序可通過改變?yōu)闀r(shí)序元件212、214及216提供時(shí)鐘的相位控制信號(hào)的時(shí)序和改變控制多路復(fù)用器230的PHASE COUNT信號(hào)來進(jìn)行修改。此外，在某些實(shí)施例中，相對(duì)時(shí)序可通過存儲(chǔ)于寄存器中的配置信息而被設(shè)定為可編程的。可編程多周期信號(hào)傳輸?shù)母鱾€(gè)實(shí)施例將結(jié)合下面的附圖進(jìn)一步說明。
圖3示出利用可編程多周期信號(hào)傳輸?shù)碾娐?。電?00包括基于相位的信號(hào)插入電路310，基于相位的信號(hào)解碼電路320，相位發(fā)生器330和配置寄存器340?；谙辔坏男盘?hào)插入電路310接收?qǐng)D示為SIGA的信號(hào)，并提供在312圖示為SIGA_P0至SIGA(N-1)的“N”個(gè)多周期信號(hào)。此外，基于相位的信號(hào)解碼電路320接收多周期信號(hào)312并重新生成初始信號(hào)SIGA。
在操作中，基于相位的信號(hào)插入電路310執(zhí)行類似于時(shí)序元件202、212、214和216(圖2)的功能。此外，基于相位的信號(hào)解碼電路320執(zhí)行類似于多路復(fù)用器230和時(shí)序元件250(圖2)的功能。
電路300還包括相位發(fā)生器330。相位發(fā)生器330記錄相位計(jì)數(shù)并生成彼此同相的多個(gè)PHASE COUNT信號(hào)。如圖3所示，相位發(fā)生器330生成兩個(gè)PHASE COUNT信號(hào)，以提供給基于相位的信號(hào)插入電路310和基于相位的信號(hào)解碼電路320。在某些實(shí)施例中，相位發(fā)生器330可能是鎖相環(huán)的一部分。此外，在某些實(shí)施例中，相位發(fā)生器330可以分布在集成電路管芯(die)周圍。下面參照?qǐng)D4和5對(duì)相位發(fā)生器330的示例實(shí)施例進(jìn)行說明。
配置寄存器340可包括可以被編程來影響基于相位的信號(hào)插入電路310和基于相位的信號(hào)解碼電路320的操作的信息。例如，現(xiàn)在重新參見圖2，配置寄存器340可以保持修改相位控制信號(hào)Φ0、Φ1和Φ2的相對(duì)相位的信息。配置寄存器340還可保持配置位以控制基于相位的信號(hào)解碼電路能夠捕獲多周期數(shù)據(jù)的粒度(granularity)。這將結(jié)合圖7-9在下面進(jìn)行更加詳細(xì)地說明。
在某些實(shí)施例中，基于集成電路的操作頻率對(duì)配置寄存器340中的信息進(jìn)行“編程”。例如，特定的集成電路可能支持不同的時(shí)鐘頻率，并且配置寄存器340可包括基于操作頻率以不同的值來編程的可編程字?？梢皂憫?yīng)于可編程字來改變相位控制信號(hào)的相位關(guān)系。
示出的電路300為單個(gè)數(shù)字?jǐn)?shù)據(jù)流SIGA提供可編程多周期信號(hào)傳輸方案。在本發(fā)明的各個(gè)實(shí)施例中，在集成電路內(nèi)提供了多個(gè)這種多周期信號(hào)傳輸方案。例如，大的集成電路可能有許多以高頻在集成電路管芯上進(jìn)行長距離傳輸?shù)耐叫盘?hào)。在這些實(shí)施例中，每個(gè)信號(hào)可被多路分配在多個(gè)并行導(dǎo)線上，其中每個(gè)導(dǎo)線均傳送多周期數(shù)字?jǐn)?shù)據(jù)流，并且可以利用基于相位的解碼電路在導(dǎo)線遠(yuǎn)端重新產(chǎn)生每個(gè)信號(hào)。
圖4示出依照本發(fā)明各個(gè)實(shí)施例的相位發(fā)生器，而圖5是示出其操作的時(shí)序圖。相位發(fā)生器400可被用作電路300中的相位發(fā)生器330(圖3)。相位發(fā)生器400包括多個(gè)級(jí)(stage)，在圖4中示為410、430和450。相位發(fā)生器400可包括任意個(gè)級(jí)，并不限定為圖4中所示的三個(gè)。
相位發(fā)生器400維持相位計(jì)數(shù)，該相位計(jì)數(shù)提供給部分或整個(gè)集成電路上的基于相位的信號(hào)插入電路和基于相位的解碼電路。相位計(jì)數(shù)以“PHASE COUNT x”信號(hào)的形式提供給不同的電路，其中“x”可從0到M-1，其中相位發(fā)生器具有M個(gè)級(jí)。如圖5所示，當(dāng)所有級(jí)啟動(dòng)時(shí)存在一個(gè)啟動(dòng)瞬變過程，但是當(dāng)該瞬變過程消逝之后，所有相位計(jì)數(shù)信號(hào)在整個(gè)集成電路上提供相同的相位計(jì)數(shù)信息。
級(jí)410包括時(shí)序元件416、加法器412、比較器414和其它邏輯電路。時(shí)序元件416是一個(gè)保持多位數(shù)字信息以記錄相位計(jì)數(shù)值的寄存器。當(dāng)復(fù)位信號(hào)RST無效(de-asserted)時(shí)，寄存器416的值將為0，其在節(jié)點(diǎn)418上被驅(qū)動(dòng)以提供顯示為PHASE COUNT0的信號(hào)。級(jí)410在時(shí)鐘信號(hào)1xCLK指定的速率下進(jìn)行遞增計(jì)數(shù)操作，直到達(dá)到值“N-1”，此時(shí)寄存器416被復(fù)位歸0。因此，級(jí)410重復(fù)生成0到“N-1”之間的相位計(jì)數(shù)，并且該數(shù)據(jù)在418上被生成為PHASE COUNT 0。
級(jí)430和450也包括加法器、比較器和寄存器。級(jí)430和450可以是連接在一起的，并且分布在集成電路管芯周圍。級(jí)430和450均生成同步于PHASE COUNT 0表示的相位計(jì)數(shù)的相位計(jì)數(shù)輸出信號(hào)。在本發(fā)明的各個(gè)實(shí)施例中，許多附加的類似于級(jí)430和450的級(jí)被連接在一起以在集成電路周圍分配同步的相位計(jì)數(shù)信號(hào)。然后，這些相位計(jì)數(shù)信號(hào)可被提供到基于相位的信號(hào)插入電路和基于相位的信號(hào)解碼電路以把數(shù)字?jǐn)?shù)據(jù)流可靠地多路分配到并行導(dǎo)線上，并且在導(dǎo)線的遠(yuǎn)端可靠地重新產(chǎn)生初始數(shù)字?jǐn)?shù)據(jù)流。
圖6示出依照本發(fā)明各個(gè)實(shí)施例的基于相位的信號(hào)插入電路?；谙辔坏男盘?hào)插入電路600可被用作基于相位的信號(hào)插入電路310(圖3)?；谙辔坏男盘?hào)插入電路600包括時(shí)序元件602、612、614和616。時(shí)序元件612、614和616形成輸出電路以驅(qū)動(dòng)多個(gè)信號(hào)導(dǎo)線613、615和617中的每一個(gè)上的數(shù)字?jǐn)?shù)據(jù)的不同子集。例如，接收到數(shù)字?jǐn)?shù)據(jù)流SIGA，并且輸出電路驅(qū)動(dòng)在SIGA_P0到SIGA_P(N-1)中每一個(gè)上的SIGA的不同子集。
基于相位的信號(hào)插入電路600還包括相位控制信號(hào)發(fā)生器610。時(shí)序元件602被示為由時(shí)鐘信號(hào)1xCLK提供時(shí)鐘的觸發(fā)器，而時(shí)序元件612、614和616被示為由從相位控制信號(hào)發(fā)生器610輸出的信號(hào)Φ0、Φ1和Φ(N-1)所控制的鎖存器。因此，由基于相位的信號(hào)插入電路600輸出的多周期數(shù)據(jù)信號(hào)的時(shí)序受相位控制信號(hào)發(fā)生器610和向其輸入的信號(hào)所影響。
相位控制信號(hào)發(fā)生器610接收相位計(jì)數(shù)和多周期程序(MCP)選擇信號(hào)形式的配置信息，并產(chǎn)生相位控制信號(hào)Φ0到Φ(N-1)。相位控制信號(hào)具有對(duì)應(yīng)于配置信息和相位計(jì)數(shù)的邏輯組合的相位關(guān)系。相位控制信號(hào)發(fā)生器610包括在620概括示出的比較器，在630概括示出的多路復(fù)用器和在640概括示出的輸出觸發(fā)器。多路復(fù)用器630被多周期程序(MCP)選擇信號(hào)控制。該MCP選擇信號(hào)可由諸如配置寄存器340(圖3)之類的配置寄存器提供。在某些實(shí)施例中，該配置信息被保持為靜態(tài)的，使得多路復(fù)用器632、634和636中的每一個(gè)一致地選擇相同的輸入信號(hào)以提供給適當(dāng)?shù)妮敵鲇|發(fā)器。
相位控制信號(hào)發(fā)生器610還從相位發(fā)生器接收PHASE COUNT信號(hào)之一。該P(yáng)HASE COUNT信號(hào)輸入到比較器620，其隨后基于當(dāng)前相位計(jì)數(shù)值使輸入到多路復(fù)用器630的信號(hào)有效(assert)。例如，比較器622將相位計(jì)數(shù)值和0比較。當(dāng)相位計(jì)數(shù)值等于0時(shí)，節(jié)點(diǎn)624有效。進(jìn)一步，節(jié)點(diǎn)624耦合于每個(gè)多路復(fù)用器630分離的輸入端。從而，當(dāng)相位計(jì)數(shù)等于0時(shí)，多路復(fù)用器630之一將具有有效(asserted)輸出。類似地，當(dāng)相位計(jì)數(shù)等于1時(shí)，多路復(fù)用器之一將具有有效(asserted)輸出，并且這種模式對(duì)于每個(gè)相位計(jì)數(shù)值都是延續(xù)的。相位控制信號(hào)的相位通過修改MCP選擇信號(hào)進(jìn)行循環(huán)。在某些實(shí)施例中，使用配置寄存器中的位可以控制MCP選擇信號(hào)的值。在這些實(shí)施例中，控制時(shí)序元件612、614和616的相位控制信號(hào)的相位關(guān)系可以通過修改配置寄存器中的位而被修改。
在某些實(shí)施例中，基于相位的信號(hào)插入電路600不包括相位控制信號(hào)產(chǎn)生電路610。在這些實(shí)施例中，控制多周期信號(hào)的相位關(guān)系的相位控制信號(hào)具有基于相位計(jì)數(shù)值的固定關(guān)系。進(jìn)一步，這些實(shí)施例中，類似于相位控制信號(hào)產(chǎn)生電路610的電路可以被包括在相應(yīng)的基于相位的信號(hào)解碼電路中，該基于相位的信號(hào)解碼電路接收如圖6所示輸出的多周期信號(hào)。
圖7示出基于相位的信號(hào)解碼電路?；谙辔坏男盘?hào)解碼電路700可被用作基于相位的信號(hào)解碼電路320(圖3)?；谙辔坏男盘?hào)解碼電路700以類似于多路復(fù)用器230(圖2)的方式接收多周期信號(hào)和相位計(jì)數(shù)?；谙辔坏男盘?hào)解碼電路700包括多路復(fù)用器702和706、邏輯704和時(shí)序元件708。多路復(fù)用器702形成輸入電路以接收多周期信號(hào)。多路復(fù)用器702的輸出被輸入到多路復(fù)用器706，并且多路復(fù)用器706的輸出在時(shí)序元件708處被時(shí)鐘處理以重新生成初始數(shù)字?jǐn)?shù)據(jù)流。時(shí)序元件708由頻率為1xCLK的兩倍的時(shí)鐘信號(hào)2xCLK來提供時(shí)鐘。此外，多路復(fù)用器706被兩個(gè)信號(hào)2xCLK PHASE和HALF CLK PULL IN的邏輯組合控制。HALF CLK PULLIN可以是保持在如配置寄存器340(圖3)的配置寄存器中的信號(hào)。
如參考前述的附圖所述，基于相位的信號(hào)解碼電路700重新生成初始數(shù)字?jǐn)?shù)據(jù)流SIGA?；谙辔坏男盘?hào)解碼電路700還允許時(shí)序元件708使用1xCLK時(shí)鐘頻率的兩倍的粒度來為數(shù)字?jǐn)?shù)據(jù)提供時(shí)鐘。
圖8和9示出對(duì)包括類似于基于相位的信號(hào)插入電路600的基于相位的信號(hào)插入電路和類似于基于相位的信號(hào)解碼電路700的基于相位的信號(hào)解碼電路的可編程多周期信號(hào)傳輸系統(tǒng)的操作進(jìn)行說明的時(shí)序圖。在圖8和9所介紹的例子中，提供了三條并行導(dǎo)線，并且多周期信號(hào)的周期是1xCLK的三倍。
在圖8中，設(shè)置MCP選擇信號(hào)和HALF CLK PULL IN信號(hào)的組合以提供兩個(gè)半時(shí)鐘周期的建立(setup)時(shí)間和半個(gè)時(shí)鐘周期的保持時(shí)間。例如，設(shè)置MCP選擇以提供三個(gè)時(shí)鐘周期，并且使HALF CLK PULL IN信號(hào)有效以減少半個(gè)時(shí)鐘周期的建立時(shí)間。為了提供三個(gè)時(shí)鐘周期，當(dāng)N＝3時(shí)(例如MCP選擇＝01b)設(shè)置MCP選擇信號(hào)以選擇多路復(fù)用器630(圖6)的第三個(gè)輸入。
圖9示出了一個(gè)系統(tǒng)，其中MCP選擇信號(hào)和HALF CLK PULL IN信號(hào)的組合提供了兩個(gè)時(shí)鐘周期的建立時(shí)間和一個(gè)時(shí)鐘周期的保持時(shí)間。例如，MCP選擇被設(shè)置為選擇信號(hào)選擇多路復(fù)用器630(圖6)的第二個(gè)輸入(例如MCP選擇＝10b)，并且HALF CLK PULL IN信號(hào)不被有效。
圖10示出依照本發(fā)明各個(gè)實(shí)施例的流程圖。在某些實(shí)施例中，方法1000可用于進(jìn)行可編程多周期信號(hào)傳輸。方法1000并不限定于進(jìn)行該方法的特定類型的裝置。方法1000中的不同操作(actions)可按照當(dāng)前的順序執(zhí)行，也可按不同的順序執(zhí)行。此外，在某些實(shí)施例中，從方法1000中略去圖10中列出的某些操作。
方法1000開始于1010，其中第一頻率下的單個(gè)數(shù)字?jǐn)?shù)據(jù)流被多路分配為多個(gè)較低頻率的并行數(shù)據(jù)流。例如，如先前附圖中所示，基于相位的信號(hào)插入電路可接收數(shù)字?jǐn)?shù)據(jù)流并將其多路分配到多個(gè)并行導(dǎo)線上。
在某些實(shí)施例中，該單個(gè)數(shù)字?jǐn)?shù)據(jù)流被分為N個(gè)相位，其中N等于導(dǎo)線的數(shù)目。每個(gè)相位包括初始數(shù)據(jù)流的一個(gè)子集。此外，相位計(jì)數(shù)值可用于確定N個(gè)相位中的哪個(gè)將占有每個(gè)導(dǎo)線。在某些實(shí)施例中，對(duì)靜態(tài)配置數(shù)據(jù)的組合與相位計(jì)數(shù)值進(jìn)行邏輯組合來確定N個(gè)相位中的哪個(gè)將占有每個(gè)導(dǎo)線。
在1020，在具有的傳播延遲大于第一頻率的一個(gè)周期并小于較低頻率的一個(gè)周期的導(dǎo)線上驅(qū)動(dòng)多個(gè)數(shù)字?jǐn)?shù)據(jù)流。例如，在圖8和9所示的例子中，該較低的頻率的周期比較高頻率的周期長三倍。這些實(shí)施例中，并行導(dǎo)線上的傳播延遲可以在這兩個(gè)周期值之間。
在1030，所述多個(gè)數(shù)字?jǐn)?shù)據(jù)流被導(dǎo)線遠(yuǎn)端的電路所接收。例如，基于相位的解碼電路可接收所述多個(gè)數(shù)字?jǐn)?shù)據(jù)流。在1040，多個(gè)數(shù)字?jǐn)?shù)據(jù)流被多路轉(zhuǎn)換以重新產(chǎn)生第一頻率下的單個(gè)數(shù)字?jǐn)?shù)據(jù)流。在某些實(shí)施例中，可以響應(yīng)于相位計(jì)數(shù)來執(zhí)行解碼。此外，在某些實(shí)施例中，對(duì)靜態(tài)配置數(shù)據(jù)的組合與相位計(jì)數(shù)值進(jìn)行邏輯組合來確定解碼順序。
通過利用靜態(tài)配置數(shù)據(jù)與相位計(jì)數(shù)值的邏輯組合來控制多周期信號(hào)傳輸電路源端或目的地端的時(shí)序，目的地端的建立和保持時(shí)間可以是可編程的。
圖11示出依照本發(fā)明各個(gè)實(shí)施例的電子系統(tǒng)。電子系統(tǒng)1100包括處理器1110、存儲(chǔ)器控制器1120、存儲(chǔ)器1130、輸入/輸出(I/O)控制器1140、射頻(RF)電路1150和天線1160。在操作中，系統(tǒng)1100使用天線1160發(fā)射和接收信號(hào)，并且這些信號(hào)被圖11所示的各個(gè)元件所處理。天線1160可以是定向天線或全向天線。此處使用的術(shù)語全向天線是指在至少一個(gè)平面上具有基本上均勻方向圖的天線。例如，在某些實(shí)施例中，天線1160可以是一全向天線，例如偶極子天線或四分之一波長天線。又例如，在某些實(shí)施例中，天線1160可以是定向天線，例如拋物面天線、貼片天線或八木天線。在某些實(shí)施例中，天線1160可以包括多個(gè)物理天線。
射頻電路1150與天線1160和I/O控制器1140通信。在某些實(shí)施例中，RF電路1150包括對(duì)應(yīng)于通信協(xié)議的物理接口(PHY)。例如，RF電路1150可包括調(diào)制器、解調(diào)器、混頻器、頻率合成器、低噪聲放大器、功率放大器等等。在某些實(shí)施例中，RF電路1150可包括外差接收機(jī)，而在其它實(shí)施例中，RF電路1150可包括直接變換接收器。在某些實(shí)施例中，RF電路1150可包括多個(gè)接收器。例如，在具有多個(gè)天線1160的實(shí)施例中，每個(gè)天線可耦合于對(duì)應(yīng)的接收器。在操作中，RF電路1150從天線1160接收通信信號(hào)，并向I/O控制器1140提供模擬或數(shù)字信號(hào)。此外，I/O控制器1140可向RF電路1150提供信號(hào)，該RF電路1150對(duì)信號(hào)進(jìn)行操作并隨后將其傳輸?shù)教炀€1160。
處理器1110可是任何類型的處理設(shè)備。例如，處理器1110可以是微處理器、微控制器等等。此外，處理器1110可包括任意數(shù)量的處理內(nèi)核，或者可以包括任意數(shù)量的單獨(dú)的處理器。
存儲(chǔ)器控制器1120提供處理器1110和圖11中所示的其它設(shè)備之間的通信路徑。在某些實(shí)施例中，存儲(chǔ)器控制器1120是一也可提供其它功能的集線器設(shè)備的一部分。如圖11所示，存儲(chǔ)器控制器1120耦合于處理器1110、I/O控制器1140和存儲(chǔ)器1130。
存儲(chǔ)器1130可以是任何類型的存儲(chǔ)器技術(shù)。例如，存儲(chǔ)器1130可以是隨機(jī)存取存儲(chǔ)器(RAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、如FLASH存儲(chǔ)器之類的非易失性存儲(chǔ)器或其它類型的存儲(chǔ)器。
存儲(chǔ)器1130可表示一單個(gè)的存儲(chǔ)器設(shè)備或一個(gè)或多個(gè)存儲(chǔ)器模塊上的多個(gè)存儲(chǔ)器設(shè)備。存儲(chǔ)器控制器1120通過總線1122向存儲(chǔ)器1130提供數(shù)據(jù)并且響應(yīng)于讀取請(qǐng)求從存儲(chǔ)器1130接收數(shù)據(jù)。命令和/或地址可通過總線1122之外的導(dǎo)線或通過總線1122提供給存儲(chǔ)器1130。存儲(chǔ)器控制器1120可從處理器1110或從其它來源接收將被存儲(chǔ)于存儲(chǔ)器1130的數(shù)據(jù)。存儲(chǔ)器控制器1120可向處理器1110或其它目標(biāo)提供其從存儲(chǔ)器1130中接收的數(shù)據(jù)。總線1122可以是雙向總線或單向總線?？偩€1122可包括許多并行導(dǎo)線。信號(hào)可以是差分的或單端的。
存儲(chǔ)器控制器1120也耦合到I/O控制器1140，并提供處理器1110和I/O控制器1140之間的通信路徑。I/O控制器1140包括與例如串口、并口、通用串行總線(USB)接口等I/O電路通信的線路。如圖11所示，I/O控制器1140提供到RF電路1150的通信路徑。
系統(tǒng)1100中的任何電路均可利用上述可編程多周期信號(hào)傳輸實(shí)施例中的任何一個(gè)。例如，存儲(chǔ)器控制器1120可包括基于相位的信號(hào)插入電路和基于相位的解碼電路，以在集成電路中相對(duì)較長的距離上進(jìn)行同步通信。此外，存儲(chǔ)器控制器1120可具有一個(gè)或多個(gè)配置寄存器以保持配置信息，例如如上所述的MCP選擇信息。處理器1110可基于包括圖11所示的各個(gè)元件的工作頻率在內(nèi)的多個(gè)因素對(duì)MCP選擇信息進(jìn)行編程。
圖12示出依照本發(fā)明各個(gè)實(shí)施例的電子系統(tǒng)。電子系統(tǒng)1200包括存儲(chǔ)器1130、I/O控制器1140、RF電路1150和天線1160，所有這些元件在上面已經(jīng)參考圖11進(jìn)行了說明。電子系統(tǒng)1200還包括處理器1210和存儲(chǔ)器控制器1220。如圖12所示，存儲(chǔ)器控制器1220包含在處理器1210中。處理器1210可以是如上面參照處理器1110(圖11)所述的任何類型的處理器。處理器1210與處理器1110的區(qū)別在于，處理器1210包含存儲(chǔ)器控制器1220，而處理器1110不包含存儲(chǔ)器控制器。
圖11和12表示的示例系統(tǒng)包括臺(tái)式機(jī)、膝上電腦、移動(dòng)電話、個(gè)人數(shù)字助理、無線局域網(wǎng)接口或其它任何適合的系統(tǒng)。存在許多其它系統(tǒng)使用可編程多周期信號(hào)傳輸。例如，此處介紹的可編程多周期信號(hào)傳輸實(shí)施例可用于服務(wù)器計(jì)算機(jī)、網(wǎng)橋或路由器或其它任何帶有或不帶天線的系統(tǒng)。
雖然本發(fā)明是結(jié)合特定的實(shí)施例進(jìn)行說明的，然而，本領(lǐng)域技術(shù)人員應(yīng)容易理解，在不超出本發(fā)明精神和范圍的情況下可以采用各種修改與變化。這些修改與變化被認(rèn)為是在本發(fā)明和所附的權(quán)利要求的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種集成電路，包括第一數(shù)字電路，用于提供第一時(shí)鐘頻率的數(shù)字?jǐn)?shù)據(jù)；第二數(shù)字電路，用于接收所述第一時(shí)鐘頻率的所述數(shù)字?jǐn)?shù)據(jù)；和多個(gè)信號(hào)導(dǎo)線，將所述第一數(shù)字電路和所述第二數(shù)字電路相耦合；其中所述第一數(shù)字電路包括輸出電路，用于以低于所述第一時(shí)鐘頻率的頻率在所述多個(gè)信號(hào)導(dǎo)線中的每個(gè)導(dǎo)線上驅(qū)動(dòng)所述數(shù)字?jǐn)?shù)據(jù)的不同子集，并且其中所述第二數(shù)字電路包括輸入電路，用于將所述多個(gè)信號(hào)導(dǎo)線多路轉(zhuǎn)換回所述第一時(shí)鐘頻率的單個(gè)導(dǎo)線。
2.如權(quán)利要求1所述的集成電路，其中所述第一和第二數(shù)字電路在該集成電路上間隔得足夠遠(yuǎn)，使得所述多個(gè)信號(hào)導(dǎo)線中任一個(gè)上的傳播延遲均大于所述第一時(shí)鐘頻率下的一個(gè)時(shí)鐘周期。
3.如權(quán)利要求2所述的集成電路，進(jìn)一步包含相位發(fā)生器，用于向所述第一和第二數(shù)字電路提供數(shù)字計(jì)數(shù)值，其中數(shù)字計(jì)數(shù)值的總數(shù)等于所述多個(gè)信號(hào)導(dǎo)線中的信號(hào)導(dǎo)線的數(shù)量。
4.如權(quán)利要求3所述的集成電路，其中所述相位發(fā)生器包括分布于該集成電路周圍的多個(gè)加法器電路。
5.如權(quán)利要求3所述的集成電路，其中所述第一數(shù)字電路的所述輸出電路響應(yīng)于配置字和來自于所述相位信號(hào)發(fā)生器的所述數(shù)字計(jì)數(shù)值的邏輯組合，以確定在所述多個(gè)導(dǎo)線中的每個(gè)導(dǎo)線上驅(qū)動(dòng)所述數(shù)字?jǐn)?shù)據(jù)中的哪個(gè)子集。
6.如權(quán)利要求5所述的集成電路，其中所述輸入電路響應(yīng)于來自于所述相位信號(hào)發(fā)生器的所述數(shù)字計(jì)數(shù)值以確定多路復(fù)用器的時(shí)序，該時(shí)序用于將所述多個(gè)信號(hào)導(dǎo)線多路轉(zhuǎn)換回所述第一時(shí)鐘頻率的單個(gè)導(dǎo)線。
7.如權(quán)利要求5所述的集成電路，其中所述配置字表示第一時(shí)鐘頻率的頻率值。
8.如權(quán)利要求5所述的集成電路，其中所述第二數(shù)字電路的所述輸入電路進(jìn)一步包括同步元件，其工作在兩倍于所述第一時(shí)鐘頻率的頻率下；以及邏輯電路，用于允許該同步元件以兩倍于所述第一時(shí)鐘頻率的粒度來為所述數(shù)字?jǐn)?shù)據(jù)提供時(shí)鐘。
9.如權(quán)利要求3所述的集成電路，其中所述輸入電路響應(yīng)于配置字和來自于所述相位信號(hào)發(fā)生器的所述數(shù)字計(jì)數(shù)值的邏輯組合，以確定多路復(fù)用器的時(shí)序，該時(shí)序用于將所述多個(gè)信號(hào)導(dǎo)線多路轉(zhuǎn)換回所述第一時(shí)鐘頻率的單個(gè)導(dǎo)線。
10.一種方法，包括將第一頻率的單個(gè)數(shù)字?jǐn)?shù)據(jù)流多路分配為在較低頻率的多個(gè)并行數(shù)字?jǐn)?shù)據(jù)流；將所述多個(gè)數(shù)字?jǐn)?shù)據(jù)流驅(qū)動(dòng)到傳播延遲大于所述第一頻率的一個(gè)周期且小于所述較低頻率的一個(gè)周期的導(dǎo)線上；在所述導(dǎo)線遠(yuǎn)端的電路接收所述多個(gè)數(shù)字?jǐn)?shù)據(jù)流；以及多路轉(zhuǎn)換所述多個(gè)數(shù)字?jǐn)?shù)據(jù)流以重新生成在所述第一頻率的所述單個(gè)數(shù)字?jǐn)?shù)據(jù)流。
11.如權(quán)利要求10所述的方法，其中所述單個(gè)數(shù)字?jǐn)?shù)據(jù)流被分為N個(gè)相位，其中N是導(dǎo)線的數(shù)目，所述方法進(jìn)一步包括基于計(jì)數(shù)到值N的計(jì)數(shù)值來確定所述單個(gè)數(shù)字?jǐn)?shù)據(jù)流中的所述N個(gè)相位中的哪個(gè)將占有每個(gè)導(dǎo)線。
12.如權(quán)利要求11所述的方法，進(jìn)一步包括基于所述計(jì)數(shù)值和一配置字的邏輯組合來確定所述單個(gè)數(shù)字?jǐn)?shù)據(jù)流中的所述N個(gè)相位中的哪個(gè)將占有每個(gè)導(dǎo)線。
13.如權(quán)利要求12所述的方法，其中多路轉(zhuǎn)換包括基于所述計(jì)數(shù)值對(duì)所述多個(gè)數(shù)字?jǐn)?shù)據(jù)流進(jìn)行多路轉(zhuǎn)換。
14.如權(quán)利要求11所述的方法，其中多路轉(zhuǎn)換包括基于所述計(jì)數(shù)值和配置字的邏輯組合對(duì)所述多個(gè)數(shù)字?jǐn)?shù)據(jù)流進(jìn)行多路轉(zhuǎn)換。
15.一種系統(tǒng)，包括天線；射頻電路，其耦合于所述天線；以及集成電路，其耦合于所述射頻電路，所述集成電路包括第一數(shù)字電路，用于提供第一時(shí)鐘頻率的數(shù)字?jǐn)?shù)據(jù)；第二數(shù)字電路，用于接收所述第一時(shí)鐘頻率的所述數(shù)字?jǐn)?shù)據(jù)；以及多個(gè)信號(hào)導(dǎo)線，其將所述第一數(shù)字電路和所述第二數(shù)字電路相耦合，其中所述第一數(shù)字電路包括輸出電路，用于以低于所述第一時(shí)鐘頻率的頻率在所述多個(gè)信號(hào)導(dǎo)線中的每個(gè)導(dǎo)線上驅(qū)動(dòng)所述數(shù)字?jǐn)?shù)據(jù)的不同子集，并且其中所述第二數(shù)字電路包括輸入電路，用于將所述多個(gè)信號(hào)導(dǎo)線多路轉(zhuǎn)換回所述第一時(shí)鐘頻率的單個(gè)導(dǎo)線。
16.如權(quán)利要求15所述的系統(tǒng)，其中所述第一和第二數(shù)字電路在該集成電路上間隔得足夠遠(yuǎn)，使得所述多個(gè)信號(hào)導(dǎo)線中任一個(gè)的傳播延遲均大于所述第一時(shí)鐘頻率的一個(gè)時(shí)鐘周期。
17.如權(quán)利要求16所述的系統(tǒng)，其中所述集成電路進(jìn)一步包括相位發(fā)生器，用于向所述第一和第二數(shù)字電路提供數(shù)字計(jì)數(shù)值，其中數(shù)字計(jì)數(shù)值的總數(shù)等于所述多個(gè)信號(hào)導(dǎo)線中的信號(hào)導(dǎo)線的數(shù)量。
18.如權(quán)利要求17所述的系統(tǒng)，其中所述相位發(fā)生器包括分布于所述集成電路周圍的多個(gè)加法器電路。
19.如權(quán)利要求17所述的系統(tǒng)，其中所述第一數(shù)字電路的所述輸出電路響應(yīng)于配置字和來自于所述相位發(fā)生器的所述數(shù)字計(jì)數(shù)值的邏輯組合以確定在所述多個(gè)導(dǎo)線中的每個(gè)導(dǎo)線上驅(qū)動(dòng)所述數(shù)字?jǐn)?shù)據(jù)的哪個(gè)子集。
20.如權(quán)利要求19所述的系統(tǒng)，其中所述輸入電路響應(yīng)于來自于所述相位信號(hào)發(fā)生器的所述數(shù)字計(jì)數(shù)值以確定多路復(fù)用器的時(shí)序，該時(shí)序用于將所述多個(gè)信號(hào)導(dǎo)線多路轉(zhuǎn)換回所述第一時(shí)鐘頻率的單個(gè)導(dǎo)線。
全文摘要
一種可編程多周期信號(hào)傳輸方案提供相對(duì)較長距離上的同步通信。一輸入數(shù)字?jǐn)?shù)據(jù)流被多路分配到多個(gè)導(dǎo)線中。在導(dǎo)線遠(yuǎn)端重新產(chǎn)生所述數(shù)字?jǐn)?shù)據(jù)流。
文檔編號(hào)H03L7/00GK101079624SQ20071010531
公開日2007年11月28日 申請(qǐng)日期2007年4月2日 優(yōu)先權(quán)日2006年3月31日
發(fā)明者S·卡雷納哈里亞, Z·博金, C·H·泰赫 申請(qǐng)人:英特爾公司