專利名稱：糾錯(cuò)裝置和糾錯(cuò)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在對(duì)受到用于糾錯(cuò)的編碼的信息比特序列進(jìn)行糾錯(cuò)的糾錯(cuò) 裝置和糾錯(cuò)方法中的改進(jìn)。
背景技術(shù)：
眾所周知，當(dāng)在諸如硬盤或光盤的信息記錄介質(zhì)中記錄或從其再生信 息比特序列時(shí)，在記錄的情況下，在用于糾錯(cuò)的編碼之后記錄所述信息比 特序列，而在再生的情況下，基于糾錯(cuò)碼對(duì)從所述信息記錄介質(zhì)中讀取的 所述信息比特序列進(jìn)行糾錯(cuò)，從而恢復(fù)原始的信息比特序列。
同時(shí)，目前正在積極研究低密度奇偶校驗(yàn)(LDPC)碼，并且，作為 用于將被記錄的信息比特序列的下一代糾錯(cuò)編碼，其吸引了注意。所述 LDPC碼可以導(dǎo)致比turbo碼更少的錯(cuò)誤平底，但是，例如，當(dāng)將其引入 需要高可靠性的硬盤驅(qū)動(dòng)器(HDD)中時(shí)，仍然需要測(cè)量所述錯(cuò)誤平底。
在減小或補(bǔ)償所述錯(cuò)誤平底時(shí)，將諸如Reed-Solomon( RS )碼或BCH 碼的糾錯(cuò)碼連接到所述LDPC碼的外部被認(rèn)為是有效的。然而，在該方法 中，各個(gè)碼的編碼速率要比獨(dú)立使用所述LDPC碼和所述糾錯(cuò)碼時(shí)更高， 以維持格式效率的定值，從而不能充分發(fā)揮所述LDPC碼和所述糾錯(cuò)碼的 糾錯(cuò)能力。
日本專利申請(qǐng)公開公報(bào)2006-109019已經(jīng)公開了當(dāng)輸出軟數(shù)據(jù)的值等 于或超出閾值時(shí)，為來自Viterbi解碼器的輸出軟數(shù)據(jù)保存位置信息，并反 轉(zhuǎn)與保存了所述輸出軟數(shù)據(jù)的解碼塊的位置信息對(duì)應(yīng)的比特，然后當(dāng)循環(huán) 冗余校驗(yàn)(CRC)認(rèn)為所述輸出軟數(shù)據(jù)的硬判決結(jié)果為錯(cuò)-溪時(shí)，再次進(jìn)行 CRC判決。

發(fā)明內(nèi)容
考慮前述情況作出本發(fā)明，其致力于提供一種糾錯(cuò)裝置和糾錯(cuò)方法，
當(dāng)對(duì)具有LDPC碼外側(cè)的糾錯(cuò)碼的信息比特序列進(jìn)行糾錯(cuò)時(shí)，通過結(jié)合所 述LDPC碼和所述糾錯(cuò)碼的特征，提高糾錯(cuò)率。
根據(jù)本發(fā)明一個(gè)方面，提供了一種糾錯(cuò)裝置，其包括第一處理部分， 其被配置為在接收了作為接收到的比特序列的、已經(jīng)被以將糾錯(cuò)碼連接到 低密度奇偶校驗(yàn)(LDPC)碼的外側(cè)的形式進(jìn)行了用于糾錯(cuò)的編碼的信息 比特序列之后，對(duì)所述接收的比特序列進(jìn)行LDPC解碼，然后對(duì)受到所述 LDPC解碼的所述接收的比特序列進(jìn)行對(duì)應(yīng)于所述糾錯(cuò)碼的糾錯(cuò)；以及第 二處理部分，其#1配置為，當(dāng)不能進(jìn)行所述第一處理部分的對(duì)應(yīng)于所述糾 錯(cuò)碼的糾錯(cuò)時(shí)，在檢測(cè)到來自所述受到LDPC解碼的接收的比特序列的比 特之后，反轉(zhuǎn)具有低可靠性的比特，并且對(duì)所接收的具有所述反轉(zhuǎn)的比特 的比特序列進(jìn)行對(duì)應(yīng)于所述糾錯(cuò)碼的糾錯(cuò)。
根據(jù)本發(fā)明另一方面，提供了一種糾錯(cuò)方法，其包括第一處理，在 接收了作為接收到的比特序列的、已經(jīng)被以將糾錯(cuò)碼連接到LDPC碼的外 側(cè)的形式進(jìn)行了用于糾錯(cuò)的編碼的信息比特序列之后，對(duì)所述接收的比特 序列進(jìn)行LDPC解碼，然后對(duì)受到所述LDPC解碼的所述接收的比特序列 進(jìn)行對(duì)應(yīng)于所述糾錯(cuò)碼的糾錯(cuò)；以及第二處理，當(dāng)不能由所述第一處理進(jìn) 行對(duì)應(yīng)于所述糾錯(cuò)碼的糾錯(cuò)時(shí)，在檢測(cè)到來自所述受到LDPC解碼的接收 的比特序列的比特之后，反轉(zhuǎn)具有低可靠性的比特，并且對(duì)所述接收的具 有所述反轉(zhuǎn)的比特的比特序列進(jìn)行對(duì)應(yīng)于所述糾錯(cuò)碼的糾錯(cuò)。


圖l是結(jié)構(gòu)框圖，其示出了本發(fā)明的一個(gè)實(shí)施例，用于解釋HDD的 概況；
圖2是結(jié)構(gòu)框圖，其解釋了所述實(shí)施例中的在HDD中集成的解碼單 元的一個(gè)例子；
圖3是流程圖，其解釋了所述實(shí)施例中的解碼單元的整體處理操作的
一個(gè)例子；
圖4是流程圖，其解釋了所述實(shí)施例中的解碼單元的主要部分的處理 操作的一個(gè)例子；
圖5是流程圖，其解釋了所述實(shí)施例中的解碼單元的主要部分的處理 操作的另一個(gè)例子。
具體實(shí)施例方式
此后將參考附圖詳細(xì)描述本發(fā)明的一個(gè)實(shí)施例。圖1示意性示出了 HDD11的概況，其中，HDDll是本實(shí)施例中描述的信息記錄/再生裝置。 即，此HDD 11包括主機(jī)接口 (I/F) 13，用于向外部主機(jī)裝置12發(fā)送信 息/從外部主機(jī)裝置12接收信息。
此處，例如，主機(jī)裝置12是個(gè)人計(jì)算機(jī)(PC)。例如，當(dāng)執(zhí)行預(yù)定 應(yīng)用程序軟件時(shí)，此主機(jī)裝置12使用HDD 11來寫入和讀取信息，并且也 能夠使用HDD 11作為保存最終獲得的信息的目的地。
在這種情況下，主機(jī)裝置12產(chǎn)生用于請(qǐng)求HDD 11寫入或讀取所述信 息的命令。經(jīng)由主機(jī)I/F 13將此命令提供給主控制器14。此主控制器14 具有中央處理單元(CPU)，并且對(duì)由HDD ll進(jìn)行的各種操作具有總體 控制。
例如，當(dāng)從主機(jī)裝置12提供寫入請(qǐng)求命令時(shí)，經(jīng)由主機(jī)I/F13向主控 制器14提供此寫入請(qǐng)求命令，并在其中進(jìn)行分析。因而，主控制器14驅(qū) 動(dòng)調(diào)制單元15和編碼單元16，并經(jīng)由盤I/F17控制^f更盤18，以使石更盤18 進(jìn)入寫入狀態(tài)。
此外，經(jīng)由主機(jī)I/F 13向調(diào)制單元15提供將要寫入的信息比特序列。 此調(diào)制單元15對(duì)輸入的信息比特序列以對(duì)應(yīng)于來自HDD 11中的記錄/再 生系統(tǒng)的請(qǐng)求的形式進(jìn)行諸如行程調(diào)制的調(diào)制(例如，為防止零超出給定 長度的調(diào)制)。
向編碼單元16提供由所述調(diào)制單元15調(diào)制的信息比特序列。此編碼單元16以將諸如RS碼或BCH碼的糾錯(cuò)碼連接到LDPC碼的外側(cè)的形式 對(duì)所述輸入的信息比特序列進(jìn)行糾錯(cuò)編碼。
然后，經(jīng)由盤I/F 17將由編碼單元16進(jìn)行糾錯(cuò)編碼的信息比特序列寫 入所述硬盤18，由此執(zhí)行了基于來自主機(jī)裝置12的寫入請(qǐng)求將所述信息 比特序列寫入硬盤18的處理。
此外，當(dāng)從主機(jī)裝置12提供讀取請(qǐng)求命令時(shí)，經(jīng)由主機(jī)I/F13向主控 制器14提供讀取請(qǐng)求命令，并在其中進(jìn)行分析。因而，主控制器14驅(qū)動(dòng) 解碼單元19和解調(diào)單元20，并經(jīng)由盤I/F 17控制硬盤18，使硬盤18 ^ 讀取狀態(tài)。
然后，經(jīng)由盤I/F17向解碼單元19提供已從硬盤18讀取的、并受到 了用于糾錯(cuò)的編碼的信息比特序列。此解碼單元19對(duì)輸入的已接收比特序 列進(jìn)行與所述LDPC碼和糾錯(cuò)碼對(duì)應(yīng)的糾錯(cuò)，稍后詳細(xì)描述所述解碼單元 19。
向解調(diào)單元20提供由解碼單元19進(jìn)行糾錯(cuò)的已接收比特序列。此解 調(diào)單元20對(duì)輸入的已接收比特序列所受到的諸如行程調(diào)制的調(diào)制進(jìn)行解 調(diào)，并恢復(fù)原始的信息比特序列。
然后，經(jīng)由主機(jī)I/F 13向主機(jī)裝置12輸出由所述解調(diào)單元20解調(diào)的 已接收比特序列，由此執(zhí)行了基于來自主機(jī)裝置12的讀取請(qǐng)求的從硬盤 18讀取所述信息比特序列的處理。
圖2示出了解碼單元19的一個(gè)例子。即，解碼單元19包括控制器21, 其能夠向主控制器14發(fā)送數(shù)據(jù)/從主控制器14接收數(shù)據(jù)，并且，在主控制 器14控制下，其能夠?qū)τ山獯a單元19進(jìn)行的各種操作進(jìn)行總體控制。
解碼單元19進(jìn)一步包括Viterbi解碼單元22。 Viterbi解碼單元22基 于SOVA或max-log-map算法對(duì)輸入的已接收比特序列進(jìn)行軟判決 Viterbi解碼，并輸出指示例如各比特的"0"似然或"1"似然的概率值。
此外，解碼單元19包括LDPC解碼單元23。 LDPC解碼單元23以 LDPC碼的碼字為單位對(duì)輸入的已接收比特序列進(jìn)行LDPC解碼。LDPC 解碼單元23接收從Viterbi解碼單元22輸出的概率值，計(jì)算各個(gè)比特的似
然，并向糾錯(cuò)單元24輸出其硬判決結(jié)果。
糾錯(cuò)單元24基于諸如RS碼或BCH碼的糾錯(cuò)碼對(duì)所述硬判決的已接 收比特序列進(jìn)行糾錯(cuò)。當(dāng)作為糾錯(cuò)的結(jié)果能夠作出校正時(shí)，向解調(diào)單元20 按原樣提供經(jīng)過校正后的已接收比特序列，作為解碼單元19的輸出。
當(dāng)糾錯(cuò)單元24不能實(shí)現(xiàn)糾錯(cuò)時(shí)，即，當(dāng)出現(xiàn)的錯(cuò)誤個(gè)數(shù)超過糾錯(cuò)單元 24的糾4昔能力時(shí)，進(jìn)行以下處理。即，解碼單元19包括錯(cuò)誤比特位置估 計(jì)單元25。
錯(cuò)誤比特位置估計(jì)單元25從LDPC解碼單元23輸出的比特序列提取 具有低可靠性的比特的候選，或者基于在由LDPC解碼單元23進(jìn)行的解 碼處理中獲得的奇偶錯(cuò)誤信息和似然值以可靠性的升序放置所述比特，并 向比特反轉(zhuǎn)單元26輸出結(jié)果。
比特反轉(zhuǎn)單元26基于低可靠性的比特的候選以及從錯(cuò)誤比特位置估 計(jì)單元25輸出的次序反轉(zhuǎn)從LDPC解碼單元23輸出的比特，并向糾錯(cuò)單 元27輸出所述結(jié)果。糾錯(cuò)單元27基于諸如RS碼或BCH碼的糾錯(cuò)碼對(duì)輸 入的已接收比特序列進(jìn)行糾錯(cuò)。當(dāng)作為糾錯(cuò)的結(jié)果能夠作出校正時(shí)，向解 調(diào)單元20提供經(jīng)過校正后的已接收比特序列，作為解碼單元19的輸出。
當(dāng)糾錯(cuò)單元27不能實(shí)現(xiàn)糾錯(cuò)時(shí)，重復(fù)如下處理比特反轉(zhuǎn)單元26基 于下一個(gè)候選以及由錯(cuò)誤比特位置估計(jì)單元25指定的次序反轉(zhuǎn)從LDPC 解碼單元23輸出的比特，并向糾錯(cuò)單元27輸出所述結(jié)果，從而校正錯(cuò)誤。
在此，解釋由錯(cuò)誤比特位置估計(jì)單元25進(jìn)行的估計(jì)餘溪比特位置的方 法。即，當(dāng)在由LDPC解碼單元23進(jìn)行的解碼處理中，在LDPC碼的檢 查矩陣中的任何一行不滿足奇偶等式時(shí)，此行中必然存在被錯(cuò)誤地硬判決 的比特。例如，如果這個(gè)比特的似然低于其它比特的似然，則可以找到它 的位置。
即，在被錯(cuò)誤判決的比特具有低似然的條件下，基于在由LDPC解碼 單元23進(jìn)行的解碼處理中獲得的奇偶錯(cuò)誤信息或似然值識(shí)別錯(cuò)誤比特位 置，然后反轉(zhuǎn)所述比特，從而校正錯(cuò)誤，并且在糾錯(cuò)單元27中的糾錯(cuò)是可 能的。這可以提高糾錯(cuò)率，同時(shí)保持對(duì)錯(cuò)誤平底的抵抗性。 例如，當(dāng)從LDPC解碼單元23輸出的比特序列包含的錯(cuò)誤個(gè)數(shù)比糾 錯(cuò)單元27中能校正的錯(cuò)誤個(gè)數(shù)還多一個(gè)的時(shí)候，提取錯(cuò)誤比特位置的候 選，并反轉(zhuǎn)所提取的比特位置的比特，從而如果校正了這一個(gè)比特的錯(cuò)誤， 4綠個(gè)數(shù)則在糾錯(cuò)單元27的糾錯(cuò)能力范圍之內(nèi)，并且可以基于所述糾錯(cuò)碼 很好地使用所述糾錯(cuò)能力。
并且，在上述檢查矩陣中，根據(jù)由錯(cuò)誤比特位置估計(jì)單元25指定的次 序反轉(zhuǎn)具有奇偶錯(cuò)誤的行中的比特，直到能夠在糾錯(cuò)單元27中進(jìn)行糾錯(cuò)， 從而可以提高糾錯(cuò)率。
圖3示出的流程圖總結(jié)了解碼單元19中的糾錯(cuò)操作。即，當(dāng)開始所述 處理時(shí)(步驟Sl)，解碼單元19對(duì)由Viterbi解碼單元22輸入的已接收 比特序列進(jìn)行軟判決Viterbi解碼(在步驟S2)。
然后，在步驟S3，解碼單元19使LDPC解碼單元23對(duì)Viterbi解碼 單元22的輸出進(jìn)行LDPC解碼，并在步驟S4,使糾錯(cuò)單元24對(duì)從LDPC 解碼單元23輸出的比特序列進(jìn)行糾錯(cuò)，然后在步驟S5判斷是否不能由糾 錯(cuò)單元進(jìn)行糾錯(cuò)。
此處，當(dāng)判斷可能進(jìn)行糾錯(cuò)時(shí)("否")，解碼單元19向解調(diào)單元 20提供在糾錯(cuò)單元24中進(jìn)行了糾錯(cuò)的已接收比特序列，從而完成所述處 理(步驟S10 )。
當(dāng)在步驟S5判斷不能進(jìn)行糾錯(cuò)時(shí)("是")，在步驟S6解碼單元19 使錯(cuò)誤比特位置估計(jì)單元25估計(jì)從LDPC解碼單元23輸出的比特序列的 錯(cuò)誤比特位置，并在步驟S7使比特反轉(zhuǎn)單元26對(duì)從LDPC解碼單元23 輸出的比特序列中被指定為錯(cuò)誤比特位置的比特進(jìn)行反轉(zhuǎn)。
然后，在步驟S8解碼單元19使糾錯(cuò)單元27對(duì)從LDPC解碼單元23 輸出的具有反轉(zhuǎn)比特的比特序列進(jìn)行糾錯(cuò)，然后在步驟S9判斷是否不能由 糾錯(cuò)單元27進(jìn)行糾錯(cuò)。
此處，當(dāng)判斷能夠進(jìn)行糾錯(cuò)時(shí)("否")，解碼單元19向解調(diào)單元 20提供在糾錯(cuò)單元27中進(jìn)行了糾錯(cuò)的已接收比特序列，從而完成所述處 理(步驟S10 )。
當(dāng)在步驟S9判斷不能進(jìn)行糾錯(cuò)時(shí)("是")，解碼單元19返回步驟 S6的處理，并偵:錯(cuò)誤比特位置估計(jì)單元25估計(jì)錯(cuò)誤比特位置的下一個(gè)候 選，然后，進(jìn)行步驟S7的處理。
圖4和5示出的流程圖總結(jié)了當(dāng)通過反轉(zhuǎn)在餘誤比特位置估計(jì)單元25 中估計(jì)的錯(cuò)誤比特位置所指定的比特來進(jìn)行糾錯(cuò)時(shí)的具體操作例子。
首先，如圖4所示，當(dāng)開始所述處理時(shí)(步驟Sll)，在步驟S12解 碼單元19使g比特位置估計(jì)單元25提取險(xiǎn)查矩陣中存在奇偶錯(cuò)誤的行， 并在步驟S13進(jìn)一步從各個(gè)提取的行中以似然的升序提取3到5個(gè)比特。
然后，在步驟S14解碼單元19使比特反轉(zhuǎn)單元26在各行中反轉(zhuǎn)在錯(cuò) 誤比特位置估計(jì)單元25提取的比特中的一個(gè)，并在步驟S15使糾錯(cuò)單元
然后，在步驟S16解碼單元19判斷是否已經(jīng)消除了已接收的比特序列 中的錯(cuò)誤。當(dāng)解碼單元19判斷沒有消除所述錯(cuò)誤時(shí)("否")，在步驟 S17解碼單元19使比特反轉(zhuǎn)單元26在各行中反轉(zhuǎn)在錯(cuò)誤比特位置估計(jì)單 元25中提取的比特中的一個(gè)下一個(gè)候選，然后進(jìn)行到步驟S15的處理。當(dāng) 解碼單元19判斷已經(jīng)消除了所述已接收比特序列中的錯(cuò)誤時(shí)("是")， 完成所述處理(步驟S18)。
此外，如圖5所示，當(dāng)開始所述處理時(shí)(步驟S19)，在步驟S20解 碼單元19使錯(cuò)誤比特位置估計(jì)單元25在檢查矩陣中提取具有奇偶錯(cuò)誤的 行，并在步驟S21進(jìn)一步從提取的各行中提取具有最低似然的一個(gè)比特。
然后，在步驟S22解碼單元19判斷是否已經(jīng)在其它行中提取了所提取 的比特。當(dāng)解碼單元19判斷沒有在其它行中提取所提取比特時(shí)("否，，)， 完成所述處理(步驟S25 )。
當(dāng)在步驟S22解碼單元19判斷已經(jīng)在其它行中提取了所提取的比特時(shí) ("是")，在步驟S23解碼單元19使比特反轉(zhuǎn)單元26反轉(zhuǎn)該重疊的比 特，并在步驟S24使糾錯(cuò)單元27對(duì)從LDPC解碼單元23輸出的存在反轉(zhuǎn) 比特的比特序列進(jìn)行糾錯(cuò)，從而完成所述處理(步驟S25)。
可以注意到，本發(fā)明不限于上述實(shí)施例，無需脫離實(shí)施階段的精神，
可以以各種方式修改和實(shí)施各個(gè)組件。此外，上述實(shí)施例中公開的多個(gè)組 件的適當(dāng)組合可以得到各種發(fā)明。例如，可以去除實(shí)施例中公開的全部組 件中的一些。并且，可以適當(dāng)?shù)慕M合不同實(shí)施例中的組件。
權(quán)利要求
1.一種糾錯(cuò)裝置，其特征在于，包括第一處理部分(23，24)，其被配置為，在接收了作為接收到的比特序列的、已經(jīng)被以將糾錯(cuò)碼連接到低密度奇偶校驗(yàn)(LDPC)碼的外側(cè)的形式進(jìn)行了用于糾錯(cuò)的編碼的信息比特序列之后，對(duì)所述接收的比特序列進(jìn)行LDPC解碼，并且對(duì)受到所述LDPC解碼的所述接收的比特序列進(jìn)行對(duì)應(yīng)于所述糾錯(cuò)碼的糾錯(cuò)；以及第二處理部分(25到27)，其被配置為，當(dāng)所述第一處理部分(23，24)不能進(jìn)行對(duì)應(yīng)于所述糾錯(cuò)碼的糾錯(cuò)時(shí)，在檢測(cè)到來自所述受到LDPC解碼的接收的比特序列的比特之后，反轉(zhuǎn)具有低可靠性的比特，并且對(duì)具有所述反轉(zhuǎn)的比特的所述接收的比特序列進(jìn)行對(duì)應(yīng)于所述糾錯(cuò)碼的糾錯(cuò)。
2. 根據(jù)權(quán)利要求1所述的糾錯(cuò)裝置，其特征k于，"""一 所述第二處理部分(25到27)被配置為，當(dāng)所述第一處理部分(23，24)不能進(jìn)行對(duì)應(yīng)于所述糾錯(cuò)碼的糾錯(cuò)時(shí)，基于在所述LDPC解碼過程中 獲得的信息，從所述受到LDPC解碼的接收的比特序列檢測(cè)具有低可靠性 的比特。
3. 根據(jù)權(quán)利要求2所述的糾錯(cuò)裝置，其特征在于， 所述第二處理部分(25到27 ) -故配置為，基于在所述LDPC解碼過程中獲得的奇偶錯(cuò)誤信息#測(cè)檢查矩陣中 的具有錯(cuò)誤比特的行，并且基于在所述LDPC'解碼過程中獲得的指示似然的信息來識(shí)別所述檢測(cè) 的行中具有低可靠性的比特。
4. 根據(jù)權(quán)利要求3所述的糾錯(cuò)裝置，其特征在于， 所述第二處理部分(25到27)被配置為，從基于所述奇偶錯(cuò)誤信息檢測(cè)到的行中以似然的升序提取預(yù)定數(shù)目的比特，以M轉(zhuǎn)所述提取的比特 中的一個(gè)，以對(duì)所述比特進(jìn)行對(duì)應(yīng)于所述糾錯(cuò)碼的糾錯(cuò)，以及當(dāng)不能進(jìn)行 此糾錯(cuò)時(shí)，則反轉(zhuǎn)所述提取的比特中的另一個(gè)比特，以對(duì)所述比特進(jìn)行對(duì) 應(yīng)于所述糾錯(cuò)碼的糾錯(cuò)。
5. 根據(jù)權(quán)利要求3所述的糾錯(cuò)裝置，其特征在于， 所述第二處理部分(25到27 )被配置為，從基于所述奇偶錯(cuò)誤信息檢測(cè)到的多行中的每行中提取具有最低似然的一個(gè)比特，并且當(dāng)在其它行中 也提取出所述比特時(shí)，反轉(zhuǎn)所述提取的比特。
6. 根據(jù)權(quán)利要求l所述的糾錯(cuò)裝置，其特征在于， 所述笫一處理部分(23， 24)包括LDPC解碼單元(23)，其被配置為，在接收了作為所述接收到的比 特序列的、已經(jīng)被以將所述糾錯(cuò)碼連接到所述LDPC碼的外側(cè)的形式進(jìn)行 了用于糾錯(cuò)的編碼的所述信息比特序列之后，對(duì)所述接收的比特序列進(jìn)行 所述LDPC解碼；并且第一糾錯(cuò)單元(24)被配置為對(duì)在所述LDPC解碼單元(23)中受到及所述第二處理部分(25到27)包括檢測(cè)單元(25),其被配置為，當(dāng)所述第一糾錯(cuò)單元(24)不能進(jìn)行 所述糾錯(cuò)時(shí)，檢測(cè)來自所述受到LDPC解碼的接收的比特序列的具有低可 靠性的比特；反轉(zhuǎn)單元(26)，其被配置為反轉(zhuǎn)在所述檢測(cè)單元(25)中檢測(cè)到的 所述比特；以及第二糾錯(cuò)單元(27)，其被配置為對(duì)包含了由所述反轉(zhuǎn)單元(26)進(jìn)
7. —種信息再生裝置，其特征在于，包括接收單元(13)，其被配置為接收已經(jīng)被以將糾錯(cuò)碼連接到LDPC碼 的外側(cè)的形式進(jìn)行了用于糾錯(cuò)的編碼的信息比特序列；LDPC解碼單元(23)，其被配置為，對(duì)在所述接收單元(13)中接 收的比特序列進(jìn)行LDPC解碼；第一糾錯(cuò)單元(24)，其被配置為對(duì)在所述LDPC解碼單元(23)中-"，曰*巧錯(cuò);檢測(cè)單元(25)，其被配置為，當(dāng)所述第一糾錯(cuò)單元(24)不能進(jìn)行 所述糾錯(cuò)時(shí)，檢測(cè)來自所述受到LDPC解碼的接收的比特序列的具有低可 靠性的比特；反轉(zhuǎn)單元(26)，其被配置為反轉(zhuǎn)在所述檢測(cè)單元(25)中檢測(cè)到的 所述比特；第二糾錯(cuò)單元(27)，其被配置為對(duì)包含了由所述反轉(zhuǎn)單元(26)進(jìn)及輸出單元(13, 20),其被配置為對(duì)所述第一或第二糾錯(cuò)單元(24， 27)的輸出進(jìn)行預(yù)定的解調(diào)處理，并將結(jié)果輸出到外部。
8. —種糾錯(cuò)方法，其特征在于，包括第一處理(S3， S4)，在接收了作為接收到的比特序列的、已經(jīng)被以 將糾錯(cuò)碼連接到LDPC碼的外側(cè)的形式進(jìn)行了用于糾錯(cuò)的編碼的信息比特 序列之后，對(duì)所述接收的比特序列進(jìn)行LDPC解碼，并且對(duì)受到所述LDPC 解碼的所述接收的比特序列進(jìn)行對(duì)應(yīng)于所述糾錯(cuò)碼的糾錯(cuò)；以及第二處理(S5到S8)，當(dāng)所述第一處理(S3, S4)不能進(jìn)行對(duì)應(yīng)于 所述糾錯(cuò)碼的所述糾錯(cuò)時(shí)，在檢測(cè)到來自所述受到LDPC解碼的接收的比 特序列的比特之后，反轉(zhuǎn)具有低可靠性的比特，并且對(duì)具有所述反轉(zhuǎn)的比 特的所述接收的比特序列進(jìn)行對(duì)應(yīng)于所述糾錯(cuò)碼的糾錯(cuò)。
9. 根據(jù)權(quán)利要求8所述的糾錯(cuò)方法，其特征在于， 所述第二處理(S5到S8)包括基于在所述LDPC解碼過程中獲得的奇偶錯(cuò)誤信息來檢測(cè)檢查矩陣中 的具有錯(cuò)誤比特的行；以及基于在所述LDPC解碼過程中獲得的指示似然的信息來識(shí)別所述檢測(cè) 的行中具有低可靠性的比特。
10. 根據(jù)權(quán)利要求9所述的糾錯(cuò)方法，其特征在于，所述第二處理(S5到S8)包括從基于所述奇偶錯(cuò)誤信息檢測(cè)到的 行中以似然的升序提取預(yù)定數(shù)目的比特，以及反轉(zhuǎn)所述提取的比特中的一 個(gè)，以對(duì)所述比特進(jìn)行對(duì)應(yīng)于所述糾錯(cuò)碼的糾錯(cuò)，并且當(dāng)不能進(jìn)行此糾錯(cuò) 時(shí)，則反轉(zhuǎn)所述提取的比特中的另一個(gè)比特，以對(duì)所述比特進(jìn)行對(duì)應(yīng)于所 述糾錯(cuò)碼的糾錯(cuò)。
11. 根據(jù)權(quán)利要求9所述的糾錯(cuò)方法，其特征在于， 所述第二處理(S5到S8)包括從基于所述奇偶錯(cuò)誤信息檢測(cè)到的所述多行中的每行中提取具有最低似然的一個(gè)比特，并且當(dāng)在其它行中也 提取出所述比特時(shí)，反轉(zhuǎn)所述提取的比特。
12. 根據(jù)權(quán)利要求8所述的糾錯(cuò)方法，其特征在于， 所述第一處理(S3, S4)包括在接收了作為所述接收到的比特序列的、已經(jīng)被以將所述糾錯(cuò)碼連接 到所述LDPC碼的外側(cè)的形式進(jìn)^f亍了用于糾錯(cuò)的編碼的所述信息比特序列 之后，對(duì)所述接收的比特序列進(jìn)行所述LDPC解碼(S3);以及的糾錯(cuò)(S4);以及第二處理(S5到S8)包括當(dāng)所述第一處理(S3, S4)不能進(jìn)行所迷糾錯(cuò)時(shí)，檢測(cè)來自所述受到 LDPC解碼的接收的比特序列的具有低可靠性的比特(S5, S6); 反轉(zhuǎn)所述檢測(cè)到的比特(S7);以及碼的糾錯(cuò)(S8)
全文摘要
在接收了作為接收到的比特序列的、已經(jīng)被以將糾錯(cuò)碼連接到LDPC碼的外側(cè)的形式進(jìn)行了用于糾錯(cuò)的編碼的信息比特序列之后，對(duì)所接收的比特序列進(jìn)行LDPC解碼，然后對(duì)其進(jìn)行對(duì)應(yīng)于糾錯(cuò)碼的糾錯(cuò)。當(dāng)不能進(jìn)行對(duì)應(yīng)于所述糾錯(cuò)碼的糾錯(cuò)時(shí)，檢測(cè)來自所述受到LDPC解碼的接收的比特序列的具有低可靠性的比特，反轉(zhuǎn)所述比特，并且然后對(duì)具有所述反轉(zhuǎn)的比特的所述接收的比特序列進(jìn)行對(duì)應(yīng)于所述糾錯(cuò)碼的糾錯(cuò)。
文檔編號(hào)H03M13/11GK101192834SQ200710170240
公開日2008年6月4日 申請(qǐng)日期2007年11月15日 優(yōu)先權(quán)日2006年11月30日
發(fā)明者吉田賢治, 近藤陽介 申請(qǐng)人:株式會(huì)社東芝