專利名稱：自啟動電流偏置電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電流偏置電路，特別是涉及一種針對低電流損耗振蕩器的自 啟動電流偏置電^各。
背景技術(shù)：
目前， 一般的電流偏置電路在整個芯片系統(tǒng)中是相對獨立的模塊，該模塊
的設(shè)計需要其能夠在使能后正常啟動以達(dá)到輸出恒定的偏置電流(bias current )。對于不同的啟動環(huán)境和電流損耗要求，自啟動電流偏置電路設(shè)計難度 差別很大。
圖1是現(xiàn)有的電流偏置電路的電路結(jié)構(gòu)示意圖。如圖l所示，該電路主要 由Ml 、 M2兩個P溝道MOS管(PMOS管)和M3 、 M4兩個N溝道MOS管 (NM()S管)以及電阻R6組成，VCC為電源電壓，VSS接地電壓。該電路需 要有外界的啟動信號輸入，啟動信號和偏置電流分別從圖中標(biāo)示的啟動信號輸 入端輸入和偏置電流輸出端輸出，此處的啟動信號指上電后的一個邏輯跳變信 號，例如可以用該邏輯信號觸發(fā)一個寬度約200ns的邏輯脈沖，用來暫時拉 高圖1中M4的柵極以迫使整個電路脫離零電流的平衡態(tài)。
但是，上述電流偏置電路需要有外界的啟動信號輸入，無法實現(xiàn)自啟動。
為使現(xiàn)有的偏置電路能夠自啟動，目前在現(xiàn)有偏置電路基礎(chǔ)上有3種改進(jìn) 的自啟動電流偏置電^各。
圖2是現(xiàn)有的自啟動電流偏置電路1的電路結(jié)構(gòu)示意圖。如圖2所示，該 電路是在現(xiàn)有偏置電路基礎(chǔ)上增加了由PMOS管M0、電阻R2以及電容CO組 成的啟動電路部分。該電路雖然不需要外界輸入啟動信號，但是，為保證啟動 電路部分的正常工作，要求電源上電時間遠(yuǎn)遠(yuǎn)小于電阻R2與電容CO的時間常
數(shù)，從而使得電流偏置電路的自啟動受到電源上電時間的限制。
圖3是現(xiàn)有的自啟動電流偏置電路2的電路結(jié)構(gòu)示意圖。如圖3所示，該 電路是在現(xiàn)有偏置電路基礎(chǔ)上增加了由兩個PMOS管M5、 M6以及電阻R3組 成的啟動電路部分。該電路不需要外界的啟動信號輸入，并且適用于電源電壓 VCC上電速度未知或者上電速度很慢的環(huán)境。由于該電路的啟動電流不直接參 與偏置電路啟動之后的正常工作，因此所產(chǎn)生的偏置電流不受啟動電路的影響。 但是，上述啟動電路部分產(chǎn)生的電流消耗較大，如果要降低電流消耗則需要電 阻R3具有較大的阻值從而增加電路面積。
假設(shè)需要電流偏置電路與啟動電路的平均電流消耗小于200nA、啟動電路 的平均電流小于30nA、且電源電壓VCC最高為5V，則圖3中電阻R3的阻值 需上百兆歐，這對于小封裝芯片是不可接受的。
圖4是現(xiàn)有的自啟動電流偏置電路3的電路結(jié)構(gòu)示意圖。將如圖1所示的 電流偏置電路中的PMOS管Ml替換為電阻R5，即可得到如圖4所示的自啟動 電流偏置電路3。該電路不需要外界的啟動信號輸入，并且適用于電源電壓VCC 上電速度未知或者上電速度很慢的環(huán)境。與現(xiàn)有的自啟動電流偏置電路2相比， 該電路所產(chǎn)生的偏置電流要受到啟動電流的影響、且電流消耗也比較大。與圖 3同理，如果要降低電流消耗則需要電阻R3具有較大的阻值從而增加電路面積。 如果將圖4中的電阻R5用長溝道PMOS管代替，考慮到電源電壓VCC變化范 圍(1.5V-5V),所需MOS管占硅片面積仍然較大，例如對于1.2um工藝， 溝道寬度W/溝道長度L: 1800/2的PMOS管，其所占電路面積約6300um2，并 且該PMOS管的溝道長度會遠(yuǎn)遠(yuǎn)超出工藝提供的器件模型(foundrymodel)所 能保證的范圍，因而難以實現(xiàn)。
可見，現(xiàn)有實現(xiàn)自啟動的偏置電路，或者受到電源上電速度的影響、或者 具有較大的電流損耗、或者需要占用較大的電路面積。

發(fā)明內(nèi)容
針對現(xiàn)有自啟動偏置電路存在的問題，本發(fā)明提出了一種自啟動電流偏 置電路，該電路能夠降低啟動電路的電流損耗、節(jié)省電路面積、且不受電源 上電速度的影響。
為解決上述技術(shù)問題，本發(fā)明提出的技術(shù)方案為
一種自啟動電流偏置電路，包括啟動信號發(fā)生器和偏置電路，其中， 所述啟動信號發(fā)生器包括晶體管、第一PMOS管、電阻、電容； 所述晶體管接收外部脈沖信號，并將該脈沖信號導(dǎo)通至所述第一 PMOS管
的柵極，所述脈沖信號的占空比低于預(yù)設(shè)第一閾值；
所述電阻的一端接至所述晶體管接收所述脈沖信號的一端，該電阻的另一
端接地；
所述電容的一端接至第一PMOS管的柵極，該電容的另一端接地； 所述第一PMOS管的源極接至電源，漏極接至所述偏置電路的啟動信號輸 入端；
所述偏置電路的偏置電流輸出端，接至所述外部脈沖信號的發(fā)生源。 所述晶體管為NPN三極管，
所述NPN三極管的基極接收外部脈沖信號，集電極接至所述第一 PMOS 管的源極、發(fā)射極接至所述第一 PMOS管的柵極。 所述晶體管為二極管，
所述二極管的陽極接收外部脈沖信號，陰極接至所述第一PMOS管的柵極。
所述外部脈沖信號的發(fā)生源可以為振蕩器，該振蕩器的偏置電流輸入端與 所述偏置電路的偏置電流輸出端相連。
所述自啟動電流偏置電路可以進(jìn)一步包括位于所述偏置電路的偏置電流 輸出端和所述振蕩器的偏置電流輸入端之間的第二PMOS管，所述第二PMOS 管的柵極接至所述偏置電路的偏置電流輸出端、源極接至所述電源、漏極接至 所述振蕩器的偏置電流輸入端。
所述第二 PMOS管可以位于所述振蕩器內(nèi)。
該振蕩器的電流損耗可以小于500納安。
所述電源的上電速度可以小于預(yù)設(shè)第二閾值。
所述啟動信號發(fā)生器的電阻的阻值可以小于1兆歐。
本發(fā)明還提供了一種啟動信號發(fā)生器，包括晶體管、第一PMOS管、電 阻、電容；
所述晶體管接收外部脈沖信號、并將該脈沖信號導(dǎo)通至所述第一PMOS管 的柵極，其中，所述脈沖信號的占空比低于預(yù)設(shè)第一閾值；
所述電阻的一端接至所述晶體管接收所述脈沖信號的一端、所述電阻的另 一端接地；
所述電容的一端接至第一PMOS管的柵極、所述電容的另一端接地；
所述PMOS管的源極接至電源、漏極接至外部偏置電路的啟動信號輸入端， 所述外部偏置電路的偏置電流輸出端接至所述外部脈沖信號的發(fā)生源。
由上述技術(shù)方案可見，本發(fā)明提出的一種自啟動電流偏置電路，當(dāng)偏置 電流產(chǎn)生后，外部振蕩器即會向啟動信號發(fā)生器輸入低占空比的脈沖信號， 當(dāng)輸入的邏輯為高時，該信號會驅(qū)動啟動信號發(fā)生器的NPN三極管基極使 NPN三極管向電容注入電荷，由于電容和NPN三極管發(fā)射極相連的一端對 地的漏電流遠(yuǎn)遠(yuǎn)小于來自NPN三極管發(fā)射極的注入電流，因此，經(jīng)過數(shù)個 充電周期，電容與NPN三極管發(fā)射極相連一端的電壓會升至電源電壓減去 NPN三極管的基極和發(fā)射極之間的電壓，又由于此刻第一 PMOS管的源極 至柵極之間的電壓等于NPN三極管的基極和發(fā)射極之間的電壓，且由于工 藝NPN三極管的基極和發(fā)射極之間的電壓小于第一 PMOS管的門限電壓， 因此可確定此時第一 PMOS管不再向偏置電^各注入啟動電流。
由此可見，由于脈沖信號具有較低占空比，從而能夠降低啟動電路的電 流損耗，并且也不需要大阻值電阻，從而節(jié)省了電路面積。而且，該電路還 不受電源上電速度的影響。


圖1是現(xiàn)有的電流偏置電路的電路結(jié)構(gòu)示意圖2是現(xiàn)有的自啟動電流偏置電路1的電路結(jié)構(gòu)示意圖；圖3是現(xiàn)有的自啟動電流偏置電路2的電路結(jié)構(gòu)示意圖4是現(xiàn)有的自啟動電流偏置電路3的電路結(jié)構(gòu)示意圖5是本發(fā)明自啟動電流偏置電路和外部振蕩器的連接框圖6是本發(fā)明實施例一中的自啟動電流偏置電路的電路結(jié)構(gòu)示意圖7是本發(fā)明實施例二中的自啟動電流偏置電路的電路結(jié)構(gòu)示意圖。
具體實施例方式
下面結(jié)合附圖和具體實施例對本發(fā)明作進(jìn) 一 步詳細(xì)的說明。 本發(fā)明是一種針對低電流損耗振蕩器的自啟動電流偏置電路，該電路為 同一芯片內(nèi)的振蕩器提供偏置電流，例如，電流損耗低于500nA的低電流損 耗振蕩器，并且該電路的偏置電流輸出即是振蕩器的啟動信號。
圖5是本發(fā)明自啟動電流偏置電路和外部振蕩器的連接框圖。如圖5所 示，本發(fā)明的自啟動電流偏置電路包括啟動信號發(fā)生器和偏置電路兩部分， 其中啟動信號發(fā)生器發(fā)出啟動信號至偏置電路，偏置電路輸出偏置電流至外 部的振蕩器，振蕩器發(fā)送低占空比脈沖信號至啟動信號發(fā)生器。在自啟動電 流偏置電路的偏置電流產(chǎn)生之前，振蕩器脈沖輸出信號為邏輯低，當(dāng)偏置電 流產(chǎn)生后，振蕩器開始振蕩，并且輸出邏輯時鐘信號。 實施例一
圖6是本發(fā)明實施例一中的自啟動電流偏置電路的電路結(jié)構(gòu)示意圖。如 圖6所示，該電路包括啟動信號發(fā)生器、偏置電路以及一個PMOS管M9。 其中，啟動信號發(fā)生器包括PMOS管M8、 NPN三極管QO、電阻R以及 電容C2。
QO的基極接收外部振蕩器的低占空比脈沖信號、集電極接至M8的源 極、發(fā)射極接至M8的柵極；電阻R的 一端接至QO的基極、另 一端接地； 電容C2的一端接至QO的發(fā)射極、另一端接地；M8的源極4妻至電源、漏極 接至所述偏置電路的啟動信號輸入端。
本實施例中的自啟動電流偏置電路中的偏置電路和現(xiàn)有技術(shù)的偏置電
路相同，偏置電路的偏置電流輸出端接至PMOS管M9的柵極；M9的源極 接至電源，漏極接至外部振蕩器的偏置電流輸入端，需要指出的是，M9主 要用于在接收到偏置電流后激活外部的振蕩器，既可以位于振蕩器內(nèi)，也可 以如圖6中所示位于偏置電路一側(cè)。也就是說，如果外部振蕩器內(nèi)已包括了 PMOS管M9，本實施例中的自啟動電流偏置電路則可以不包括該PMOS管 M9;否則，為了激活外部的振蕩器，本實施例中的自啟動電流偏置電路需 要通過PMOS管M9與外部振蕩器相連。
當(dāng)振蕩器未啟動且無輸出，即振蕩器輸出至啟動信號發(fā)生器的脈沖信號 可看作為邏輯低時，啟動信號發(fā)生器的電容C2到電源之間有M8柵極漏電 通路，對地有QO中寄生反向PN結(jié)以及C2對地漏電通路，調(diào)節(jié)M8與Q0， C2的比例以保證C2上電荷會被漏電釋放到地。
當(dāng)電源VCC上電，無論其上電速度快還是慢，只要電源電壓足夠高， M8就能夠向M4的柵極注入電荷，從而產(chǎn)生啟動信號并輸出至啟動偏置電 路的啟動信號輸入端，進(jìn)而電流偏置電路產(chǎn)生偏置電流。
振蕩器接收到偏置電路的M9漏極輸出的偏置電流后，即會啟動并輸出 脈沖信號，當(dāng)輸出的脈沖信號為邏輯高時，該信號會驅(qū)動Q0基極使Q0向 C2注入電荷，由于C2和QO發(fā)射極相連的一端對地的漏電流遠(yuǎn)遠(yuǎn)小于來自 Q0的注入電流，因此，經(jīng)過數(shù)個充電周期，C2的電壓會升至VCC-Vbe， 其中，Vbe是Q0的基極和發(fā)射極之間的電壓。由于此刻M8的源極至柵極 之間的電壓VsG二Vbe且已知工藝Vbe小于PMOS管的門限電壓，因此可確 定此時M8不再向偏置電路注入啟動電流。至此，電流偏置電路自啟動完畢。
由于振蕩器所產(chǎn)生的邏輯時鐘信號的占空比通常很小，因此，不論啟動 過程的時間長短、且不需要很大的電阻R，即可保證該自啟動電流偏置電路 中由電阻R所產(chǎn)生的電流損耗會較小。
例如，假設(shè)電源VCC的上電速度小于預(yù)設(shè)的第二闞值，例如為1V/S， 電阻R小于l兆歐，且振蕩器輸出的脈沖信號的占空比較小，則能夠保證啟 動電路的平均電流損耗小于10nA，且由于電阻R不需要很大，因此也不會
占用較大的電路面積。 實施例二
相比于實施例一，本實施例將圖6中的NPN三極管Q0替換為了二極 管D0。
圖7是本發(fā)明實施例二中的自啟動電流偏置電路的電路結(jié)構(gòu)示意圖。如 圖7所示，該電路包括啟動信號發(fā)生器、偏置電路以及一個PMOS管M9。 其中，啟動信號發(fā)生器包括PMOS管M8、 二極管D0、電阻R以及電容C2。
二極管D0的陽極接收外部振蕩器的低占空比脈沖信號、陰極接至 PMOS管M8的柵極；電阻R的一端接至DO的陽極、另 一端接地；電容C2 的一端接至DO的陰極、另一端接地；M8的源極接至電源、漏極接至所述 偏置電路的啟動信號輸入端。
本實施例中的自啟動電流偏置電路中的偏置電路和現(xiàn)有技術(shù)的偏置電 i 各相同，偏置電路的偏置電流輸出端接至PMOS管M9的柵極；M9的源極 接至電源，漏極接至外部振蕩器的偏置電流輸入端，需要指出的是，M9主 要用于給外部的振蕩器提供偏置電流，既可以位于振蕩器內(nèi)，也可以如圖7 中所示位于偏置電路一側(cè)。也就是說，如果外部振蕩器內(nèi)已包括了 PMOS 管M9,本實施例中的自啟動電流偏置電路則可以不包括該PMOS管M9; 否則，為了激活外部的振蕩器，本實施例中的自啟動電流偏置電路需要通過 PMOS管M9與外部振蕩器相連。
當(dāng)振蕩器未啟動且無輸出，即振蕩器輸出至啟動信號發(fā)生器的脈沖信號 可看作為邏輯低時，啟動信號發(fā)生器的電容C2到電源之間有M8柵極漏電 通路，對地有D0中寄生反向PN結(jié)以及C2對地漏電通路，調(diào)節(jié)M8與D0， C2的比例以保證C2上電荷會被漏電釋放到地。
當(dāng)電源VCC上電，無論其上電速度快還是慢，只要電源電壓足夠高， M8就能夠向M4的柵極注入電荷，從而產(chǎn)生啟動信號并輸出至啟動偏置電 路的啟動信號輸入端，進(jìn)而電流偏置電路產(chǎn)生偏置電流》振蕩器接收到偏置電路的M9漏極輸出的偏置電流后，即會啟動并輸出
脈沖信號，當(dāng)輸出的脈沖信號為邏輯高時，該信號會驅(qū)動D0陽極使D0向 C2注入電荷，由于C2上和D0陰極相連的一端對地的漏電流遠(yuǎn)遠(yuǎn)小于來自 DO的注入電流，因此，經(jīng)過數(shù)個充電周期，C2的電壓會升至VCC-Vpn, 其中，Vpn是二級管DO的正偏導(dǎo)通閾值電壓。由于此刻M8的源極至柵極 之間的電壓VSG=Vpn且已知工藝Vpn 'j、于PMOS管的門限電壓，因此可確 定此時M8不再向偏置電^各注入啟動電流。至此，電流偏置電^各自啟動完畢。
由于振蕩器所產(chǎn)生的邏輯時鐘信號的占空比通常很小，因此，不論啟動 過程的時間長短、且不需要很大的電阻R,即可保證該自啟動電流偏置電路 中由電阻R所產(chǎn)生的電流損耗會較小。
由上述兩個實施例可見，本發(fā)明所提供的自啟動電流偏置電路，不但能 夠?qū)崿F(xiàn)電流偏置電路的自啟動，還能夠降低啟動電路的電流損耗、節(jié)省電路 面積、且不受電源上電速度的影響。
相比之下，實施例一中采用了 NPN三極管Q0，其驅(qū)動能力要強(qiáng)于實施 例二中的二極管DO,因而啟動過程更快；但實施例二中的二極管DO對加工 工藝的要求更低，因而成本更低。實際應(yīng)用中，可根據(jù)需要選擇任意種實施 例。
總之，以上所述僅為本發(fā)明的較佳實施例而已，并非用于限定本發(fā)明的 保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改 進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1、一種自啟動電流偏置電路，其特征在于，該電路包括啟動信號發(fā)生器和偏置電路，其中，所述啟動信號發(fā)生器包括晶體管、第一PMOS管、電阻、電容；所述晶體管接收外部脈沖信號，并將該脈沖信號導(dǎo)通至所述第一PMOS管的柵極，所述脈沖信號的占空比低于預(yù)設(shè)第一閾值；所述電阻的一端接至所述晶體管接收所述脈沖信號的一端，該電阻的另一端接地；所述電容的一端接至第一PMOS管的柵極，該電容的另一端接地；所述第一PMOS管的源極接至電源，漏極接至所述偏置電路的啟動信號輸入端；所述偏置電路的偏置電流輸出端，接至所述外部脈沖信號的發(fā)生源。
2、 根據(jù)權(quán)利要求l所述的自啟動電流偏置電路，其特征在于，所述晶體管 為NPN三極管，所述NPN三極管的基極接收外部脈沖信號，集電極接至所述第一 PMOS 管的源極、發(fā)射極接至所述第一 PMOS管的柵極。
3、 根據(jù)權(quán)利要求1所述的自啟動電流偏置電路，其特征在于，所述晶體管 為二極管，所述二極管的陽極接收外部脈沖信號，陰極接至所述第一 PMOS管的4冊極。
4、 根據(jù)權(quán)利要求1至3任一項所述的自啟動電流偏置電路，其特征在于， 所述外部脈沖信號的發(fā)生源為振蕩器，該振蕩器的偏置電流輸入端與所述偏置 電的偏置電流輸出端相連。
5、 根據(jù)權(quán)利要求4所述的自啟動電流偏置電路，其特征在于，該電路進(jìn)一 步包括位于所述偏置電路的偏置電流輸出端和所述振蕩器的偏置電流輸入端 之間的第二PMOS管，所述第二PMOS管的柵極接至所述偏置電路的偏置電流 輸出端、源極接至所述電源、漏極接至所述振蕩器的偏置電流輸入端。
6、 根據(jù)權(quán)利要求5所述的自啟動電流偏置電路，其特征在于，所述第二PMOS管位于所述振蕩器內(nèi)。
7、 根據(jù)權(quán)利要求4所述的自啟動電流偏置電路，其特征在于，該振蕩器的 電流損耗小于500納安。
8、 根據(jù)權(quán)利要求1至3任一項所述的自啟動電流偏置電路，其特征在于， 所述電源的上電速度小于預(yù)設(shè)第二閾值。
9、 根據(jù)權(quán)利要求1至3任一項所述的自啟動電流偏置電路，其特征在于， 所述啟動信號發(fā)生器的電阻的阻值小于1兆歐。
10、 一種啟動信號發(fā)生器，其特征在于，包括晶體管、第一PMOS管、 電阻、電容；所述晶體管接收外部脈沖信號、并將該脈沖信號導(dǎo)通至所述第一PMOS管 的柵極，其中，所述脈沖信號的占空比低于預(yù)設(shè)第一閾值；所述電阻的一端接至所述晶體管接收所述脈沖信號的一端、所述電阻的另 一端接地；所述電容的一端接至第一PMOS管的柵極、所述電容的另一端接地； 所述PMOS管的源極接至電源、漏極接至外部偏置電路的啟動信號輸入端， 所述外部偏置電路的偏置電流輸出端接至所述外部脈沖信號的發(fā)生源。
全文摘要
本發(fā)明公開了一種自啟動電流偏置電路，包括啟動信號發(fā)生器和偏置電路，其中，所述啟動信號發(fā)生器包括晶體管、第一PMOS管、電阻、電容；所述晶體管接收外部脈沖信號，并將該脈沖信號導(dǎo)通至所述第一PMOS管的柵極，所述脈沖信號的占空比低于預(yù)設(shè)第一閾值；所述電阻的一端接至所述晶體管接收所述脈沖信號的一端，該電阻的另一端接地；所述電容的一端接至第一PMOS管的柵極，該電容的另一端接地；所述第一PMOS管的源極接至電源，漏極接至所述偏置電路的啟動信號輸入端；所述偏置電路的偏置電流輸出端，接至所述外部脈沖信號的發(fā)生源。該電路能夠降低啟動電路的電流損耗、節(jié)省電路面積、且不受電源上電速度的影響。
文檔編號H03K3/00GK101183862SQ20071017817
公開日2008年5月21日 申請日期2007年11月27日 優(yōu)先權(quán)日2007年11月27日
發(fā)明者航 尹, 釗 王, 田文博, 董賢輝 申請人:北京中星微電子有限公司