專利名稱：實(shí)時(shí)時(shí)鐘的頻率合成器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于計(jì)時(shí)器或計(jì)時(shí)^s技術(shù)領(lǐng)域，具,及到實(shí)時(shí)時(shí)鐘的頻率合成驅(qū)益。
背景技術(shù)：
電子實(shí)時(shí)時(shí)鐘計(jì)時(shí)準(zhǔn)確與否核心在于驅(qū)動(dòng)它的石英晶 蕩 率穩(wěn)定度水 平的高低。石英晶條蕩器產(chǎn)生的頻率信號(hào)作為時(shí)齢號(hào)用于實(shí)時(shí),產(chǎn)生秒、分、時(shí)、日、月、年m息。通常實(shí)時(shí)時(shí)鐘皿電路芯片夕港的32.768 KHz石英晶體 構(gòu)成的振蕩器頻率穩(wěn)定度只有士5X10—5量級(jí)，這種水平的頻率源驅(qū)動(dòng)實(shí)時(shí)時(shí)鐘計(jì) 時(shí)準(zhǔn)確性低，月計(jì)時(shí)皿可達(dá)正、負(fù)十五秒鐘以上，對(duì)高精ffi用的計(jì)時(shí)裝置來(lái)說(shuō)， 這樣大的時(shí)間皿是不充許的。高穩(wěn)定度頻率振蕩源可以提高實(shí)時(shí)時(shí)鐘長(zhǎng)期計(jì)時(shí)準(zhǔn) 確性，但穩(wěn)定度在l(T以上的高穩(wěn)定石英晶條蕩器以及穩(wěn)定度更高的銫原子鐘、 氫原子鐘、銣原子鐘等頻^l示準(zhǔn)，輸出頻率采用5MHz或10細(xì)z ^i[頻率輸出。 為了倉(cāng)縱l(T以上的高穩(wěn)定度頻M獲得32. 768 KHz頻率，需要鄉(xiāng)頻率合 將5MHz或10MHz等整數(shù)頻率變換為32. 768 KHz。 發(fā)明內(nèi)容本實(shí)用新型";W決的技術(shù)問題在于克Slh述實(shí)時(shí)時(shí)鐘的缺點(diǎn)， —種結(jié)構(gòu)簡(jiǎn) 單、成本低、制作調(diào)試方便的實(shí)時(shí)時(shí)鐘的頻率合成器。解^h述技術(shù)問JWf采用的技術(shù)方案是它包括單片鎖相環(huán),；小數(shù)分頻電 路，該鵬與單片鎖相環(huán)電路相連接；50分頻電路，該鵬的輸A^單片鎖相環(huán)電路。本實(shí)用新型的小數(shù)分頻電路為集成電路U7的11腳接單片鎖+W電路和集成電路U3A的6腳、14腳接單片鎖相環(huán)電路和 電路U3B的13腳以及50分頻電路、 4腳接集成^EU3B的9腳、5腳接15腳、1腳和9腳以及10腳相連接、12腳接 集成電路U3B的12腳、13腳接集成鵬U8的5腳和9腳以及11腳、3鵬誠(chéng) ■ U4的13腳、7腳接 118的14腳。集成 1]3丸的5腳g^電路U4 的1腳、4腳和2腳以及15腳接集成,U4的2腳、1 W^集成電路U3B的13腳和集成電路U1的4腳、3腳接集成電路U4的6腳。觸電路U4的2、 4、 5、 10、 11、 12腳相連接，集成電路U4的9JW^^電路U8的13腳。集成電路U8的4、 15、 1、 IO腳相連接，集成電路U8的2腳接集成電路U6A的2腳、6腳接集成電 路U6A的1腳、7腳接集成電路U9的5腳和15腳。集成電路U6A的12腳鶴成電 路U3B的14腳。集成,U9的9腳接皿電路U6A的13腳、S1 S4端接分別接 集成電路U5的1D 4D端、B1 B4端分別接集成電路U5的5Q 8Q、 7腳,成電 路U10的9腳和1腳、15腳和5腳i^電路U8的7腳。集成電路U5的5D 8D 端分別接集成電路U10的S1 S4端、1Q 4Q分別,成電路U10的B1 B4。集成 電路U10的15、 3、 5、 7腳相連接。本實(shí)用新型將高穩(wěn)定度頻^!I變換為可供實(shí)時(shí)B寸鐘使用的頻率信號(hào)，克服了實(shí) 時(shí)時(shí)鐘^柳普通32. 768 KHz石英晶條蕩常期計(jì)時(shí)準(zhǔn)確性低的缺點(diǎn)，使實(shí)時(shí)時(shí)鐘 長(zhǎng)期計(jì)時(shí)糊性隨頻頓穩(wěn)定度的提高而提高。采用了單片鎖相環(huán)電路，具有結(jié)構(gòu) 簡(jiǎn)單、^*低、制作調(diào)試方便的優(yōu)點(diǎn)，可作為將高穩(wěn)定度頻率振蕩源轉(zhuǎn)換為適合實(shí) 時(shí)時(shí)鐘頻率的頻率合成器。


圖1是本實(shí)用新型的電氣原理方框圖。圖2是本實(shí)用新型一個(gè)實(shí)施例的電子線路原理圖。
具體實(shí)施方式

以下結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型進(jìn)一步詳細(xì)說(shuō)明，但本實(shí)用新型不限于這 些實(shí)施例。圖1是本實(shí)用新型的電氣原理，圖，參見圖1。在圖1中，本實(shí)用新型是由 單片鎖相環(huán)電路、小數(shù)分頻電路、50分頻,連接構(gòu)成。單片鎖相環(huán)％1&的輸出端 接與小數(shù)分頻電路相連接、輸出端接50頒電路。單片鎖相環(huán)電路輸出1638.4KHz 信號(hào)分兩路，一路輸入50分頻電路，另一路輸入小數(shù)分頻電路，小數(shù)分頻電路為 81.92分頻。輸入50分頻電路的信號(hào)，經(jīng)50分頻后得到32. 768KHz信號(hào)，為實(shí)時(shí) 時(shí)鐘$1#1頻率信號(hào)源。輸入小數(shù)分頻喊的信號(hào)，經(jīng)81.92分頻，得到20KHz信號(hào)， 輸入單片鎖相環(huán)喊與外界輸入的高穩(wěn)定度20KHz頻率參考信號(hào)進(jìn)行比相，從而控 制單片鎖相環(huán)電路輸出1638.4KHz信號(hào)達(dá)到與參考信號(hào)源相當(dāng)?shù)母叻€(wěn)定度。在圖2中，本實(shí)施例的單片鎖相環(huán)電路由集成電路U1、電阻R1 電阻R4、電 容C1、電容C2、插座J1連接構(gòu)成，集成電路U1的型號(hào)為74HC4046。 20KHz高穩(wěn)定度參考頻率信號(hào)從插座Jl的2 Mf入到皿電路Ul的14腳，^電路W的9 腳通過電阻Rl接13腳、并通過電阻R2接電容Cl的一端、6腳和7腳分別接電 容C2的兩端、11腳ilii電阻R3接電容Cl的另一端、12腳通過電阻R4接電容Cl 的另一端、3腳接小數(shù)分頻電路、4腳接50分頻電路和小數(shù)分頻電路。本實(shí)施例的小數(shù)分頻電路由集成電路U3A、集成電路U3B、皿電路U4、集成 電路U5、 U6A、 U7、集成電路U8、集成電路U9、集成t^U10 連接構(gòu)成，誠(chéng)鵬IM和集成電路U3B的型號(hào)為SN74HC112，集成電路U4的型號(hào) 為SN74LS54，集成電路U5的型號(hào)為74HC273,集成電路U6A的型號(hào)為SN74HC27， 集成電路U7和集成電路U8的型號(hào)為SN74HC190，集成鵬U9和集成電路U10的型 號(hào)為廳74HC4560。集成電路U7的11腳^成電路Ul的3腳和集成電路U3A的6 腳、14腳接集成電路Ul的4腳和 電路U3B的13腳以及50分頻電路、4腳接 集成電路U3B的9腳、5腳接15腳、1腳和9腳以及10腳相連接、12腳,成電 路U3B的12腳、13P^成電路U8的5腳和9腳以及11腳、3,集成電路U4 的13腳、7腳麟成電路U8的14腳。誠(chéng)電路U3A的5腳接集成鵬U4的1腳、 4腳和2腳以及15腳接集成電路U4的2腳、1腳接集成電路U3B的13腳和集成電 路U1的4腳、3,集成電絡(luò)U4的6腳。集成電絡(luò)U4的2、 4、 5、 10、 11、 12 腳相連接，集成電路U4的9腳接集成電路U8的13腳。,電路U8的4、 15、 1、 10腳相連接，U8的2腳接集成電路U6A的2腳、6腳,成,U6A的1 腳、7腳接集成電路U9的5腳和15腳。集成電路U6A的12腳^K電路U3B的 14腳。集成電路U9的9腳接集成電路U6A的13腳、S1 S4端接分別接集成電 路U5的1D 4D端、B1 B4端分別接集成電路U5的5Q 8Q、 7腳接集成,U10 的9腳和1腳、15腳和5腳接集成電路U8的7腳。集成電路U5的5D 8D端分別 接集成鵬UIO的S1 S4端、1Q 4Q分別皿成電路U10的Bl B4。集成電路mO 的15、 3、 5、 7腳相連接。本實(shí)施例的50分頻電路由集成電路U2A、集成電路U2B、插座J2連接構(gòu)成， 集成^BI U2A和集成電路U2B的型號(hào)為SN74HC390。集成電路U2A的1腳^)l成電 路U1的4腳、4腳接3腳、7腳接誠(chéng)電路U2B的12腳。誠(chéng)鵬U2B的9鵬 插座J2的1 Wi出32.768KHz的頻率信號(hào)，供實(shí)時(shí)時(shí)鐘tffl 。插座J2的2 W^地。本實(shí)用新型的工作原理如下-夕卜輸入20KHz參考信號(hào)可以從5ffiz或10 MHz等高穩(wěn)定度頻^I圣M分頻后獲得。20Kfe參考信號(hào)ilii插座幾輸入到集成電路Ul的14腳，，電路Ul的4 腳輸出頻率為1638.4KHz信號(hào)，分兩路， 一路輸出到誠(chéng),U2A的1腳，經(jīng)集成 電路U2A分鵬由7 出到集成電路U2B的12腳，纟續(xù)成鵬U2B分頻后由9 腳輸出32. 768KHz的頻率信號(hào)，由插座J2輸出，供實(shí)時(shí)時(shí)鐘使用。集成電路Ul的4 i^f出另一路1638. 4KHz的頻率信號(hào)送到小數(shù)分頻％^，小 數(shù)分頻電路為81. 92小i^j^頻器。誠(chéng)電路U3B、集成鵬U6A、集成鵬U7、 集成電路U8組成+81/82雙模程序分頻器。集成電路U5、集成電路U9、集成電 路U10組自位累加器。相位累加器對(duì)小數(shù)0. 92及其余數(shù)相加，累加器的溢出脈 沖由集成電路U9的9腳輸出，經(jīng)集成電路U6A送至集成電路U3B的14腳。雙模程 序分頻驗(yàn)相位累加器有溢出時(shí)分頻比為+82，無(wú)溢出時(shí)頒比為+81。在20KHz 周期的時(shí)間內(nèi)，小數(shù)辦分頻器對(duì)1638.4KHz信號(hào)分頻比為81.92。集成電路U3A、 集成電路U4用于對(duì)信號(hào)選通，消除小數(shù),分頻器所產(chǎn)生的觸發(fā)噪聲。經(jīng)過小數(shù) 分頻電路分頻的20KHz信號(hào)由M電路U3A的6腳輸出到 電路Ul的3腳。集 成電路Ul的14腳和3腳為片內(nèi)鑒相器的兩輸入端，皿電路Ul的14 jWir入的 20KHz參考信號(hào)來(lái)自于高穩(wěn)定度振蕩器，集成電路Ul的3腳20KHz信號(hào)來(lái)自于小數(shù) ,分頻器，兩路20KHz信號(hào)在鑒相器中進(jìn)行相位差比較，根據(jù)相位差變化，鑒相 器輸出控制電壓，控制集成 1]1片內(nèi)壓控振蕩,出的1638.4KHz信號(hào)頻率， 使壓控振蕩器輸出的1638.4KHz信號(hào)頻率達(dá)到與外部高穩(wěn)定度振蕩器相當(dāng)?shù)姆€(wěn)定度 并由4腳輸出。
權(quán)利要求1. 一種實(shí)時(shí)時(shí)鐘的頻率合成器，其特征在于它包括單片鎖相環(huán)電路；小數(shù)分頻電路，該電路與單片鎖相環(huán)電路相連接；50分頻電路，該電路的輸入端接單片鎖相環(huán)電路。
2、 按照權(quán)利要求1戶皿的實(shí)時(shí)時(shí)鐘的頻率合成器，其特征在于所說(shuō)的小數(shù)分 頻電路為集成電路(U7)的ll腳接單片鎖相環(huán)電路和集成電路(U3A)的6腳、 14腳接單片鎖相環(huán)電路和集成電路(U3B)的13腳以及50分頻電路、4腳接集成 電路(U3B)的9腳、5腳接15腳、1腳和9腳以及10腳相連接、12腳接集成電 路(U3B)的12腳、13腳接集成電路(U8)的5腳和9腳以及11腳、3腳接集成 電路(U4)的13腳、7腳接集成電路(U8)的14腳；集成電路(U3A)的5腳接集 成電路(U4)的1腳、4腳和2腳以及15腳接集成電路(U4)的2腳、1腳接集成 電路(U3B)的13腳和集成電路(Ul)的4腳、3腳接集成電路(U4)的6腳；集 成電路(U4)的2、 4、 5、 10、 11、 12腳相連接，集成電路(U4)的9腳接集成電 路(U8)的13腳；集成電路(U8)的4、 15、 1、 IO腳相連接，集成電路(U8)的 2腳接集成電路(U6A)的2腳、6腳接集成電路(U6A)的1腳、7腳接集成電路(U9) 的5腳和15腳；集成電路(U6A)的12腳接集成電路(U3B)的14腳；集成電 路(U9)的9腳接集成電路(U6A)的13腳、S1 S4端接分別接集成電路(U5)的 1D 4D端、B1 B4端分別接集成電路(U5)的5Q 8Q、 7腳接集成電路(U10)的 9腳和1腳、15腳和5腳接集成電路(U8)的7腳；集成電路(U5)的5D 8D端 分別接集成電路(U10)的S1 S4端、1Q 4Q分別接集成電路(U10)的B1 B4; 集成電路(U10)的15、 3、 5、 7腳相連接。
專利摘要一種實(shí)時(shí)時(shí)鐘的頻率合成器，單片鎖相環(huán)電路；小數(shù)分頻電路，該電路與單片鎖相環(huán)電路相連接；50分頻電路，該電路的輸入端接單片鎖相環(huán)電路。本實(shí)用新型將高穩(wěn)定度頻率源變換為可供實(shí)時(shí)時(shí)鐘使用的頻率信號(hào)，克服了實(shí)時(shí)時(shí)鐘使用普通32.768KHz石英晶體振蕩常期計(jì)時(shí)準(zhǔn)確性低的缺點(diǎn)，使實(shí)時(shí)時(shí)鐘長(zhǎng)期計(jì)時(shí)準(zhǔn)確性隨頻率源穩(wěn)定度的提高而提高。采用了單片鎖相環(huán)電路，具有結(jié)構(gòu)簡(jiǎn)單、成本低、制作調(diào)試方便的優(yōu)點(diǎn)，可作為將高穩(wěn)定度頻率振蕩源轉(zhuǎn)換為適合實(shí)時(shí)時(shí)鐘頻率的頻率合成器。
文檔編號(hào)H03L7/197GK201118550SQ20072003210
公開日2008年9月17日 申請(qǐng)日期2007年6月22日 優(yōu)先權(quán)日2007年6月22日
發(fā)明者劉長(zhǎng)虹, 和康元 申請(qǐng)人:中國(guó)科學(xué)院國(guó)家授時(shí)中心