專利名稱：無縫級聯(lián)的多通道上電控制電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及集成電路技術(shù)領(lǐng)域，尤其指一種無縫級聯(lián)的多通道上電 控制電路。
背景技術(shù)：
隨著大規(guī)模集成電路的日益發(fā)展，電路中芯片需要的供電電壓種類越來 越多，同時各芯片對上電時序又存在不同的要求，大量的單板均需要多通道 的上電時序控制。為滿足集成電路中的多通道上電時序控制需求，目前有專用的上電控制芯片可以為集成電i^l供電源時序管理功能。例如圖1中的ISL8702芯片110， 其通過較少的外部元件即可實現(xiàn)四路可編程的延時時序控制，同時具有輸入 過欠壓保護(hù)功能。如圖所示，ISL8702芯片110的功能性管腳包括SEQ_EN， 用于控制上電時序的關(guān)斷及使能；ENABLE_A/B/C/D，上電控制通道A/B/C/D 的使能，其1/0 (Input/Output，輸入輸出)結(jié)構(gòu)為OD (Open Drain,漏極開 路)門；TB/C/D,上電控制通道B/C/D的相對延時控制管腳；TIME,上電有 效或SE(^一EN有效后上電通道A的延時控制管腳；及UC和VC分別為欠壓 保護(hù)檢測管腳及過壓保護(hù)檢測管腳，用于在管腳電壓高于或低于各自閾值時， 將ENABLE_A/B/C/D管腳置低。ISL8702芯片110則結(jié)合上述管腳并通過設(shè) 置電容C1及電阻R1、 R2、 R3實現(xiàn)四個通道的上電時間及時序控制。與集成電路的多通道上電時序控制需求相比，單個上電控制芯片能實現(xiàn) 的控制通道數(shù)量是有限的，如ISL8702芯片僅可實現(xiàn)四通道的上電控制。針 對大于自身控制通道數(shù)量的芯片上電時序控制需求，現(xiàn)有技術(shù)中主要通過多 個上電控制芯片的并聯(lián)實現(xiàn)。如圖1通過并聯(lián)的兩個ISL8702芯片110實現(xiàn) 七通道的上電時序控制示意圖所示，為滿足單板Vol至Vo7的上電順序，需 要選擇合適的U1、 U2時間參數(shù)，同時要結(jié)合考慮U1、 U2之間的時序。圖2
為圖1中ISL8702并聯(lián)應(yīng)用的上電時序圖，如圖所示，tl為Ul上電有效至 Ul的上電控制通道ENABLE—D打開之間的時間，t2為U2上電有效后至U2 的上電控制通道ENABLE一A打開之間的時間。由上述結(jié)合圖1及圖2所示可 知，并聯(lián)的ISL8702兩級之間的時間間隔由電路參數(shù)C1、 Rl、 R2、 R3及C2 共同決定。由上述現(xiàn)有技術(shù)的方案可知，通過多個上電控制芯片的并聯(lián)實現(xiàn)多通道 電源時序控制時，各級并聯(lián)芯片之間的上電時間間隔會受到電阻、電容等多 個電路參數(shù)的影響，從而不利于各芯片之間的時間延時控制，會造成較大誤 差；另外，并聯(lián)的上電控制芯片之間耦合性較差，后級不能感知前級芯片的 故障狀態(tài)，從而容易造成要求供電的元件的損壞。實用新型內(nèi)容本實用新型的目的是提供一種無縫級聯(lián)的多通道上電控制電路，以解決 現(xiàn)有技術(shù)中利用上電控制芯片并聯(lián)實現(xiàn)多通道電源時序控制造成的芯片間延 時不便控制及耦合性較差的缺陷。為達(dá)到上述目的，本實用新型提出一種無縫級聯(lián)的多通道上電控制電路， 包括多個上電控制芯片，所述上電控制芯片包括時序使能管腳及多個上電控 制管腳，前級所述上電控制芯片中最后時序的所述上電控制管腳，與后級所 述上電控制芯片的所述時序使能管腳連接，所述上電控制芯片的其他所述上 電控制管腳與待控制的外部供電電源連接。所述上電控制芯片為ISL8702,則所述時序使能管腳為SEQ一EN,所述上 電控制管腳包括ENABLE一A/B/C/D。前級所述ISL8702芯片的ENABLE—D管腳輸出連接至后級所述ISL8702 芯片的SEQ—EN管腳。所述ISL8702芯片還包括TIME管腳，所述TIME管腳與外部電容連接， 控制所述SEQ_EN有效至第一上電時序控制管腳ENABLE—A輸出有效的時 間。所述ISL8702芯片還包括TB/C/D管腳，所迷TB/C/D管腳分別與外部電
阻連接，并分別控制所述上電時序控制管腳ENABLE一B/C/D輸出有效的相對 延時。所述時序使能管腳，用于控制所述上電控制芯片的上電時序有效的關(guān)斷 及使能。所述上電控制管腳，輸出連接至待控制的外部供電電源，用于控制所述 外部供電電源的輸出時序。與現(xiàn)有技術(shù)相比，本實用新型通過上電控制芯片間的無縫級聯(lián)實現(xiàn)多通 道電源時序控制，前后級之間的耦合性較好，并便于控制前后級上電控制芯 片之間的延時。


圖1為現(xiàn)有技術(shù)中利用ISL8702并聯(lián)實現(xiàn)多通道電源時序控制示意圖； 圖2為圖1中ISL8702并聯(lián)應(yīng)用的上電時序圖； 圖3為本實用新型無縫級聯(lián)的多通道上電控制電路實施例一示意圖； 圖4為本實用新型無縫級聯(lián)的多通道上電控制電路實施例二示意圖； 圖5為圖4中本實用新型實施例二應(yīng)用的上電時序圖。
具體實施方式
下面以具體實施例結(jié)合附圖對本實用新型進(jìn)一步加以闡述。 本實用新型公開一種無縫級聯(lián)的多通道上電控制電路，其實施例一如圖3 所示，多個上電控制芯片310，每個上電控制芯片310均包括時序使能管腳 311及多個上電控制管腳312。其中，時序使能管腳311用于控制上電控制芯 片310的上電時序有效的關(guān)斷及使能；上電控制管腳312,輸出連接至待控制 的多個外部供電電源320,用于控制外部供電電源320的輸出時序。本實用新 型實施例一中，將前級上電控制芯片310中最后時序的上電控制管腳312，與 后級上電控制芯片310的時序使能管腳311連接；而在所有上電控制芯片310 上，除與后級上電控制芯片310中時序使能管腳311的上電控制管腳312之 夕卜，其他上電控制管腳312均連接至待控制的外部供電電源連接。
另夕卜，本實施例多通道上電控制電路還包括電路輸入電壓330，其與各上 電控制芯片310的電壓輸入管腳Vin313及各外部供電電源320連接。為保證 各外部供電電源320在無延時控制情況下的同時下電，應(yīng)使各上電控制芯片 310檢測的是同一個輸入電壓的欠壓，因此本實施例中各上電控制芯片310均 4吏用同一個輸入電壓330。本實用新型無縫級聯(lián)的多通道上電控制電路實施例一，利用前級上電控 制芯片310中最后時序的上電控制管腳312輸出去控制后級上電控制芯片310 的時序使能管腳311，當(dāng)前級上電控制芯片310的電壓輸入管腳Vin313的輸 入電壓高于一定閾值并經(jīng)過預(yù)設(shè)的一段時間后，各上電控制管腳312通道即 依次打開，分別控制各自輸出連接的外部供電電源320開始上電；而當(dāng)前級 上電控制芯片310的最后時序上電控制管腳312通道打開后，由于其輸出連 接至后級上電控制芯片310的時序使能管腳311,因此后級上電控制芯片310 也將在經(jīng)過預(yù)設(shè)的一段時間后，開始依次打開各上電控制管腳312的通道從 而控制外部供電電源320依次上電。上述本實用新型實施例，采用前級上電控制芯片中最后時序的上電控制 管腳輸出控制后級上電控制芯片的時序使能管腳，通過前后級聯(lián)的方法實現(xiàn) 多通道的電源時序控制，可以有效解決現(xiàn)有技術(shù)中采用并聯(lián)產(chǎn)生各上電控制 芯片之間的時間縫隙問題，并且能夠保證在前級上電控制芯片上電出現(xiàn)故障 的情況下，后級上電控制芯片不能啟動上電控制，同時利用時序使能管腳關(guān) 斷后級上電控制芯片的所有上電控制管腳，從而保護(hù)單板芯片。圖4為本實用新型無縫級聯(lián)的多通道上電控制電路實施例二示意圖，其 為利用兩個四通道的上電控制芯片ISL8702 411、 412實現(xiàn)七通道電源時序控 制的電路圖，ISL8702芯片為現(xiàn)有技術(shù)中廣泛應(yīng)用的一種低成本上電控制電 路，其利用SEQ_EN、 ENABLE—A/B/C/D、 TB/C/D、 TIME、 UC及VC等功 能性管腳并配合少量的外部電阻、電容器件即可完成四通道的電源時序控制， 具體在背景技術(shù)中已有說明，此處不加以贅述。如圖所示，本實施例中，通 過將前級ISL8702芯片411中最后時序的上電控制管腳ENABLE_D與后級 ISL8702芯片412的時序使能管腳SEQ_EN連接，實現(xiàn)前后級ISL8702芯片的無縫連接。此處需要說明的是，本實施例中上電控制管腳ENABLE—D與時 序使能管腳SEQ_EN為直聯(lián)，其首先是由于ISL8702芯片中上電控制管腳 ENABLE_D為OD門輸出結(jié)構(gòu)，而時序使能管腳SEQ_EN內(nèi)部有上拉電阻， 并且上拉到輸入電壓Vin,且最大允許輸入電壓Vin + 0.7V,因此兩個管腳的 輸入輸出特性保證其可以直接互聯(lián)；其次，上電控制管腳ENABLE—D輸出低 電平時表示時序控制不使能，而時序使能管腳SE(^EN輸入低電平時也為不使能，同樣保證可以直接互聯(lián)。而如果應(yīng)用本發(fā)明的上電控制芯片在i/o管腳特性和定義上與ISL8702芯片不同，則前級芯片的上電控制管腳與后級芯片 的時序使能管腳可能無法直接進(jìn)行互聯(lián)，而需要增加額外電路實現(xiàn)連接，例 如增加一級MOS (Metal Oxide Semiconductor,金屬氧化物半導(dǎo)體)管等，其 具體實現(xiàn)為現(xiàn)有技術(shù)，也應(yīng)落入本發(fā)明的保護(hù)范圍，此處不加以贅述。另外，本實施中電路還包括電路輸入電壓420，分別輸出至ISL8702芯片 410、 412的電壓輸入管腳Vin,并與待控制的外部供電電源431 ~ 437相連， 而外部供電電源431 -437則同時與前級ISL8702芯片411中上電控制管腳 ENABLE—A/B/C及后級ISL8702芯片412中上電控制管腳ENABLE—A/B/C /D 的輸出相連。如圖4所示的本實用新型實施例二電路圖中，由于ISL8702芯片411 、412 中所有的上電控制通道在Vin〉lV以后，各通道的OD門結(jié)構(gòu)會被拉低，從而 前級ISL8702芯片411的上電控制管腳ENABLE—D將后級ISL8702芯片412 的時序使能管腳SEQ_EN管腳拉低，因此保持后級ISL8702芯片412的所有 上電控制通道輸出為低。同時，前級ISL8702芯片411的各上電控制管腳 ENABLE_A/B/C/D將按照外部電阻Rl、 R2、 R3及電容Cl設(shè)置的時間參數(shù) 依次打開，從而控制與ENABLE_A/B/C相連的外部供電電源431 -433依次 上電；而當(dāng)前級ISL8702芯片411的上電控制管腳ENABLE一D通道打開后， 后級ISL8702芯片412的時序使能管腳SEQ_EN將內(nèi)部上拉至Vin,從而使 定時電容C2開始充電，并在C2充電至2V左右后，4吏后級ISL8702芯片412 的上電控制管腳ENABLE_A通道打開，其余通道則依次按照外部電阻R4、 R5、 R6設(shè)置的時間打開，從而控制外部供電電源434 437依次上電。
圖5為上述本實用新型實施例二應(yīng)用的上電時序圖，如圖所示，在tl時 間，ISL芯片411、 412實現(xiàn)了無縫的上電順序控制，在ISL芯片411中最后 時序的上電控制管腳ENABLE—D通道打開后，ISL芯片412的定時電容C2 開始充電，并在C2充到2V左右后，ISL芯片412中第一時序的上電控制管 腳ENABLE—A通道打開，其余通道則依次打開。上述本實用新型實施例二采用前級ISL8702芯片中最后時序的上電控制 管腳ENABLE一D輸出控制后級ISL8702芯片的時序使能管腳SEQ_EN,實現(xiàn) 通過前后級級聯(lián)的方法可以有效地解決現(xiàn)有技術(shù)中并聯(lián)方案產(chǎn)生的ISL8702 芯片之間的時間縫隙問題，并且能夠保證前級ISL8702芯片上電出現(xiàn)故障時， 后級ISL8702芯片不能啟動上電控制，同時關(guān)斷后級ISL8702芯片的所有上 電控制通道，保護(hù)單板芯片。另外，本實施例為描述方便僅以兩個ISL8702 芯片舉例說明，更多的ISL8702芯片之間仍可按本實施例的方法實現(xiàn)前后級 聯(lián)，其應(yīng)落入本實用新型的保護(hù)范圍內(nèi)，此處不加以贅述。以上公開的僅為本實用新型的幾個具體實施例，但是，本實用新型并非 局限于此，任何本領(lǐng)域的技術(shù)人員能思之的變化都應(yīng)落入本實用新型的保護(hù) 范圍。
權(quán)利要求1、 一種無縫級聯(lián)的多通道上電控制電路，包括多個上電控制芯片，所述 上電控制芯片包括時序使能管腳及多個上電控制管腳，其特征在于，前級所 述上電控制芯片中最后時序的所述上電控制管腳，與后級所述上電控制芯片 的所述時序使能管腳連接，所述上電控制芯片的其他所述上電控制管腳與待 控制的外部供電電源連接。
2、 如權(quán)利要求1所述無縫級聯(lián)的多通道上電控制電路，其特征在于，所 述上電控制芯片為ISL8702,則所述時序使能管腳為SEQ_EN,所述上電控制 管腳包括ENABLE—A/B/C/D。
3、 如權(quán)利要求2所述無縫級聯(lián)的多通道上電控制電路，其特征在于，前 級所述ISL8702芯片的ENABLE—D管腳輸出連接至后級所述ISL8702芯片的 SE(^EN管腳。
4、 如權(quán)利要求2所述無縫級聯(lián)的多通道上電控制電路，其特征在于，所 述ISL8702芯片還包括TIME管腳，所述TIME管腳與外部電容連接，控制所 述SEQ_EN有效至第 一上電時序控制管腳ENABLE_A輸出有效的時間。
5、 如權(quán)利要求2所述無縫級聯(lián)的多通道上電控制電路，其特征在于，所 述ISL8702芯片還包括TB/C/D管腳，所述TB/C/D管腳分別與外部電阻連接， 并分別控制所述上電時序控制管腳ENABLE一B/C/D輸出有效的相對延時。
6、 如權(quán)利要求1至5任一項所述無縫級聯(lián)的多通道上電控制電路，其特 征在于，所述時序使能管腳，用于控制所述上電控制芯片的上電時序有效的 關(guān)斷及使能。
7、 如權(quán)利要求1至5任一項所述無縫級聯(lián)的多通道上電控制電路，其特 征在于，所述上電控制管腳，輸出連接至待控制的外部供電電源，用于控制 所述外部供電電源的輸出時序。
專利摘要本實用新型提供一種無縫級聯(lián)的多通道上電控制電路，包括多個上電控制芯片，該上電控制芯片包括時序使能管腳及多個上電控制管腳；該電路將前級上電控制芯片中最后時序的上電控制管腳，與后級上電控制芯片的時序使能管腳連接，上電控制芯片的其他上電控制管腳則與待控制的外部供電電源連接。本實用新型通過上電控制芯片間的無縫級聯(lián)實現(xiàn)多通道電源時序控制，前后級之間的耦合性較好，并便于控制前后級上電控制芯片之間的延時。
文檔編號H03K19/00GK201039123SQ20072014794
公開日2008年3月19日 申請日期2007年4月28日 優(yōu)先權(quán)日2007年4月28日
發(fā)明者鵬 董 申請人:杭州華三通信技術(shù)有限公司