專利名稱：：施密特觸發(fā)電路的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種施密特觸發(fā)電路，特別涉及利用可調(diào)整磁滯寬度(hysteresis)的施密特觸發(fā)電路(Schmitttrigger)來作為電平檢測電路。技術(shù)背景為了克服先進(jìn)工藝的漏電問題，現(xiàn)在多域電源島(Multi-domain-voltageislands)的設(shè)計已成為主流的方式，多域電源島常常會碰到電源的開啟/關(guān)閉的需求，因此為了要讓多域電源島中的任何一域(domain)于電源開啟時正常運(yùn)作，每一域中通常都會設(shè)計電源檢測模塊。電源檢測模塊最主要的用途在于檢測電源的供應(yīng)狀況。一般來說，多域電源島的電源開關(guān)可分為頭型Oieader)和足型(footer)電源開關(guān)。頭型電源開關(guān)是由PMOS晶體管所組成，足型電源開關(guān)是由NMOS晶體管所組成。再者，頭型電源開關(guān)是連接至電源(power)與虛擬電源(virtualpower)，而足型電源開關(guān)是連接至地(ground)與虛擬接地(virtualground)。舉例來說，對于頭型電源開關(guān)來說，當(dāng)電源供應(yīng)器所提供的電壓經(jīng)由PMOS晶體管開關(guān)使得虛擬電源上升到達(dá)電源電壓(Vcc)的90%以上時，電源檢測模塊會產(chǎn)生第一電源準(zhǔn)備好信號(powerreadysignal)至集成電路中用以提供集成電路中的所有電路使得集成電路能夠正常運(yùn)作。再者，對于足型電源開關(guān)來說，當(dāng)電源供應(yīng)器所提供的電壓經(jīng)由NMOS晶體管開關(guān)使得虛擬接地下降到達(dá)電源電壓(Vcc)的10%以下時，電源檢測模塊會產(chǎn)生第二電源準(zhǔn)備好信號(powerreadysignal)至集成電路中用以指示電源供應(yīng)器已停止供應(yīng)電源電壓(Vcc)。為了要使得電源檢測模塊能夠準(zhǔn)確地檢測電源供應(yīng)器所提供的電源電壓(Vcc)，電源檢測模塊中的電平檢測電路(leveldetectioncircuit)即用來檢測電源供應(yīng)器所輸出的電壓電平。一般來說，電平檢測電路均是利用模擬電路來實(shí)現(xiàn)，而其缺點(diǎn)為電路布局面積太大或者有直流電的消耗，增加集成電路的設(shè)計成本?；蛘?，利用數(shù)字電路來實(shí)現(xiàn)，也就是先計算電源供應(yīng)器中的等效電阻與電容值并據(jù)以計算RC時間常數(shù)(RCtimeconstant),并利用數(shù)字計數(shù)器(counter)在電源開啟/關(guān)閉后計算充電/放電時間，并于適當(dāng)時間產(chǎn)生第一/第二電源準(zhǔn)備好信號。再者，由于施密特觸發(fā)電路具有簡單的結(jié)構(gòu)，且具有磁滯轉(zhuǎn)換函數(shù)(hysteresistransferfiinction)，因此，可以利用施密特觸發(fā)電路來作為電源檢測模塊中的電平檢測電路。請參照圖1，其所繪示為公知施密特觸發(fā)電路示意圖。所述施密特觸發(fā)電路公開于美國專利號US39884703，包括三個NMOS晶體管14、18、19以及三個PMOS晶體管13、16、17。施密特觸發(fā)電路具有輸入端(in)，所述輸入端(in)連接至NMOS晶體管14、19以及PMOS晶體管13、16的柵極。而PMOS晶體管16源極連接至電源電壓(Vcc)，PMOS晶體管16漏極連接至節(jié)點(diǎn)21;節(jié)點(diǎn)21連接至PMOS晶體管13源極，PMOS晶體管13漏極連接至輸出端(out);輸出端(out)連接至NMOS晶體管14漏極，NMOS晶體管14源極連接至節(jié)點(diǎn)22;節(jié)點(diǎn)22連接至NMOS晶體管19漏極，NMOS晶體管19源極連接至接地端。再者，PMOS晶體管17源極連接至節(jié)點(diǎn)21，PMOS晶體管17柵極連接至輸出端(out);PMOS晶體管17漏極連接至接地端；NMOS晶體管18源極連接至節(jié)點(diǎn)22;NMOS晶體管18柵極連接至輸出端(out)，NMOS晶體管18漏極連接至電源電壓(Vcc)。請參照圖2，其所繪示為公知施密特觸發(fā)電路的磁滯轉(zhuǎn)換函數(shù)(hysteresistransferfUnction)。假設(shè)電源電壓(Vcc)為10V，NMOS晶體管的閾值電壓(thresholdvoltage)均為正值的Vthn，PMOS晶體管的閾值電壓均為負(fù)值的Vthp。(I)當(dāng)輸入端為0V至Vthn之間時，PMOS晶體管13、16與NMOS晶體管18開啟(on)，PMOS晶體管17與NMOS晶體管14、19關(guān)閉(off)，此時，輸出端為Vcc，節(jié)點(diǎn)22的電壓為Vcc-Vthn。(II)當(dāng)輸入端上升至Vthn至Vcc/2+Vthn之間時，PMOS晶體管13、16與NMOS晶體管18、19開啟(on)，PMOS晶體管17與NMOS晶體管14關(guān)閉(off)，此時，輸出端為Vcc，節(jié)點(diǎn)22的電壓為Vcc/2。(III)當(dāng)輸入端上升至Vcc/2+Vthn至Vcc之間時，PMOS晶體管17與NMOS晶體管14、19開啟(on)，PMOS晶體管13、16與NMOS晶體管18關(guān)閉(off)，此時，輸出端為0V，節(jié)點(diǎn)21的電壓為-Vthp。(IV)當(dāng)輸入端為Vcc至Vcc+Vthp之間時，NMOS晶體管14、19與PMOS晶體管17開啟(on)，PMOS晶體管16、13與NMOS晶體管18關(guān)閉(off)，此時，輸出端為0V，節(jié)點(diǎn)21的電壓為-Vthp。(V)當(dāng)輸入端下降至Vcc+Vthp至Vcc/2+Vthp之間時，NMOS晶體管14、19與PMOS晶體管16、17開啟(on)，PMOS晶體管13與NMOS晶體管18關(guān)閉(off)，此時，輸出端為0V，節(jié)點(diǎn)21的電壓為Vcc/2。(VI)當(dāng)輸入端下降至Vcc/2+Vthp至0V之間時，PMOS晶體管13、16與NMOS晶體管18開啟(on)，PMOS晶體管17與NMOS晶體管14、19關(guān)閉(off)，此時，輸出端為Vcc，節(jié)點(diǎn)22的電壓為Vcc-Vthn。因此，由圖2可知，當(dāng)輸入電壓由0V上升至Vcc時，輸出端的轉(zhuǎn)態(tài)點(diǎn)(trippoint，V+)在Vcc/2+Vthn;當(dāng)輸入電壓由Vcc下降至0V時，輸出端的轉(zhuǎn)態(tài)點(diǎn)(V-)在Vcc/2+Vthp。而兩個轉(zhuǎn)態(tài)點(diǎn)的差即為磁滯的大小。然而，由上述的施密特觸發(fā)電路的磁滯轉(zhuǎn)換函數(shù)可知，其轉(zhuǎn)態(tài)點(diǎn)(V-)約在0.3Vcc而轉(zhuǎn)態(tài)點(diǎn)(V+)約在0.7Vcc。因此，所述施密特觸發(fā)電路無法作為電源檢測模塊中的電平檢測電路，其所需的轉(zhuǎn)態(tài)點(diǎn)至少需要在0.1Vcc以及0.9Vcc。再者，美國專利號US6870413提出一種利用可調(diào)整轉(zhuǎn)換點(diǎn)的施密特觸發(fā)電路(Schmitttriggercircuitwithadjustabletrippointvoltages)。如圖3所不的所述施密特觸發(fā)電路包括非門180、反相電路(inverterstage)120、兩個NMOS晶體管控制電路(NMOStransistorcontrolcircuit)、兩個PMOS晶體管控制電路、兩個NMOS晶體管T0、Tl與兩個PMOS晶體管T4、T5。所述施密特觸發(fā)電路具有輸入端(VIN)，所述輸入端(VIN)連接至NMOS晶體管T0、Tl以及PMOS晶體管T4、T5的柵極。而PMOS晶體管T4源極連接至電源電壓(Vcc)，PMOS晶體管T4漏極連接至節(jié)點(diǎn)140;節(jié)點(diǎn)140連接至PMOS晶體管T5源極，PMOS晶體管T5漏極連接至節(jié)點(diǎn)130;節(jié)點(diǎn)130連接至NMOS晶體管Tl漏極，NMOS晶體管Tl源極連接至節(jié)點(diǎn)150;節(jié)點(diǎn)150連接至NMOS晶體管TO漏極，NMOS晶體管TO源極連接至接地端(Vss)。再者，節(jié)點(diǎn)130連接至反相電路120輸入端，而反相電路120輸出端即為施密特觸發(fā)電路輸出端(VOUT)。選擇端(VCCSEL)輸入至非門180。而第一NMOS晶體管控制電路160包括NMOS晶體管Tll與T12，而NMOS晶體管T12漏極連接至電源電壓(Vcc)，NMOS晶體管T12柵極連接至節(jié)點(diǎn)130，NMOS晶體管T12源極連接至NMOS晶體管Tll漏極，NMOS晶體管Tll柵極連接至非門180輸出端(/VCCSEL)，NMOS晶體管Tll源極連接至節(jié)點(diǎn)150。第二NMOS晶體管控制電路165包括NMOS晶體管T13與T14，而NMOS晶體管T14漏極連接至電源電壓(Vcc)，NMOS晶體管T14柵極連接至節(jié)點(diǎn)130，NMOS晶體管T14源極連接至NMOS晶體管T13漏極，NMOS晶體管T13柵極連接至所述選擇端(VCCSEL)，NMOS晶體管T13源極連接至節(jié)點(diǎn)150。第一PMOS晶體管控制電路170包括PMOS晶體管T9與TIO，而PMOS晶體管T10漏極連接至接地端(Vss)，PMOS晶體管T10柵極連接至節(jié)點(diǎn)130，PMOS晶體管T10源極連接至PMOS晶體管T9漏極，PMOS晶體管T9柵極連接至所述選擇端(VCCSEL)，PMOS晶體管T9源極連接至節(jié)點(diǎn)140。而第二PMOS晶體管控制電路175包括PMOS晶體管T7與T8，而PMOS晶體管T8漏極連接至接地端(Vss)，PMOS晶體管T8柵極連接至節(jié)點(diǎn)130，PMOS晶體管T8源極連接至PMOS晶體管T7漏極，PMOS晶體管T7柵極連接至非門180輸出端(/VCCSEL)，PMOS晶體管T7源極連接至節(jié)點(diǎn)140。所述施密特觸發(fā)電路設(shè)計具有不同傳導(dǎo)參數(shù)(conductivityparameter)的第一NMOS晶體管控制電路160與第二NMOS晶體管控制電路165，以及具有不同傳導(dǎo)參數(shù)的第一PMOS晶體管控制電路170與第二PMOS晶體管控制電路175。并利用選擇端來致能(enable)第一NMOS晶體管控制電路160與第一PMOS晶體管控制電路170或者致能第二NMOS晶體管控制電路165與第二PMOS晶體管控制電路175。因此，如第圖4A與第圖4B所示，根據(jù)控制端的信號，所述施密特觸發(fā)電路可以改變轉(zhuǎn)態(tài)點(diǎn)使得所述施密特觸發(fā)電路具有兩個磁滯轉(zhuǎn)換函數(shù)。再者，美國專利號US6441663也提出一種可控制磁滯大小的施密特觸發(fā)電路(SOICMOSSchmitttriggercircuitswithcontrollablehysteresis)。如圖5所示的所述施密特觸發(fā)電路包括五個NMOS晶體管Nl、N2、N3、N4、N5以及五個PMOS晶體管P1、P2、P3、P4、P5。為了要解決晶體管的本體效應(yīng)(bodyeffect),NMOS晶體管Nl、N2、N3的本體極(body)連接至接地端，而PM0S晶體管P1、P2、P3的本體極連接至電源電壓(Vdd)，而NMOS晶體管N4、N5本體極個別連接至NMOS晶體管N4、N5的源極，而PMOS晶體管P4、P5本體極個別連接至PMOS晶體管P4、P5的源極。再者，所述施密特觸發(fā)電路具有輸入端(VIN)，所述輸入端(VIN)連接至畫OS晶體管Nl、N2、N3以及PMOS晶體管Pl、P2、P3的柵極。而PMOS晶體管Pl源極連接至電源電壓(Vcc)，PMOS晶體管Pl漏極連接至節(jié)點(diǎn)a;節(jié)點(diǎn)a連接至PMOS晶體管P2源極，PMOS晶體管P2漏極連接至節(jié)點(diǎn)b;節(jié)點(diǎn)b連接至PMOS晶體管P3源極，PMOS晶體管P3漏極連接至輸出端(VOUT);輸出端(VOUT)連接至NMOS晶體管N3漏極，NMOS晶體管N3源極連接至節(jié)點(diǎn)c;節(jié)點(diǎn)c連接至NMOS晶體管N2漏極，NMOS晶體管N2源極連接至節(jié)點(diǎn)d;節(jié)點(diǎn)d連接至NMOS晶體管Nl漏極，NMOS晶體管Nl源極連接至接地端。再者，PMOS晶體管P5、PMOS晶體管P4、NMOS晶體管N5、與NMOS晶體管P4可視為反饋晶體管(feedbackFET)。所述施密特觸發(fā)電路各利用兩排的反饋晶體管來控制所述施密特觸發(fā)電路的兩個轉(zhuǎn)態(tài)點(diǎn)(twotiresoffeedbackFETforbothV+andV-)。其中，PMOS晶體管P5源極連接至節(jié)點(diǎn)b，PMOS晶體管P5柵極連接至輸出端(VOUT);PMOS晶體管P5漏極連接至接地端；再者，PMOS晶體管P4源極連接至節(jié)點(diǎn)a，PMOS晶體管P4柵極連接至PMOS晶體管P5源極；PMOS晶體管P4漏極連接至接地端；NMOS晶體管N5源極連接至節(jié)點(diǎn)c;NMOS晶體管N5柵極連接至輸出端(VOUT)，NMOS晶體管N5漏極連接至電源電壓(Vcc);NMOS晶體管N4源極連接至節(jié)點(diǎn)d;NMOS晶體管N4柵極連接至NMOS晶體管N5源極，NMOS晶體管N4漏極連接至電源電壓(Vcc)。由于上述施密特觸發(fā)電路的反饋晶體管P4、P5、N4、N5的連接關(guān)系會造成反饋晶體管于開啟時節(jié)點(diǎn)b或者節(jié)點(diǎn)c的電壓的變化(variation)，使得施密特觸發(fā)電路的兩個轉(zhuǎn)態(tài)點(diǎn)(V+與V-)不準(zhǔn)確。也就是說，由于PMOS晶體管P4柵極連接至PMOS晶體管P5源極，會使得PMOS晶體管P4與P5開啟(on)時，節(jié)點(diǎn)b的電壓變化造成轉(zhuǎn)態(tài)點(diǎn)(V-)不準(zhǔn)確；同理，由于NMOS晶體管N4柵極連接至NMOS晶體管N5源極，會使得NMOS晶體管N4與N5開啟(on)時，節(jié)點(diǎn)c的電壓變化造成轉(zhuǎn)態(tài)點(diǎn)(V+)不準(zhǔn)確。因此，所述施密特觸發(fā)電路無法使用于電源檢測模塊中的電平檢測電路。
發(fā)明內(nèi)容本發(fā)明的目的在于提供一種施密特觸發(fā)電路，其可使用于電源檢測模塊中的電平檢測電路，且所述施密特觸發(fā)電路的兩個轉(zhuǎn)態(tài)點(diǎn)可以小于O.lVcc以及大于0.9Vcc。本發(fā)明提出一種施密特觸發(fā)電路，包括A個PMOS晶體管，所述A個PMOS晶體管的漏極與源極串接于電源電壓與輸出端之間，所述A個PMOS晶體管柵極連接至輸入端；B個NMOS晶體管，所述B個NMOS晶體管的漏極與源極串接于所述輸出端與接地端之間，所述B個NMOS晶體管的柵極連接至所述輸入端；C個PMOS反饋晶體管，每一所述PMOS反饋晶體管連接于PMOS晶體管漏極與PMOS晶體管源極連接的節(jié)點(diǎn)與接地端之間，每一所述PMOS反饋晶體管柵極連接至所述輸出端；以及，D個NMOS反饋晶體管，每一所述NMOS反饋晶體管連接于NMOS晶體管漏極與NMOS晶體管源極連接的節(jié)點(diǎn)與所述電源電壓之間，每一所述NMOS反饋晶體管柵極連接至所述輸出端；其中，A大于2且A大于C或者B大于2且B大于D。如上所述的施密特觸發(fā)電路，其中所述施密特觸發(fā)電路為電源檢測模塊中的電平檢測電路。本發(fā)明還提出一種施密特觸發(fā)電路，包括A個PMOS晶體管，所述A個PMOS晶體管的漏極與源極串接于電源電壓與輸出端之間，所述A個PMOS晶體管柵極連接至輸入端；B個NMOS晶體管，所述B個NMOS晶體管的漏極與源極串接于所述輸出端與接地端之間，所述B個NMOS晶體管的柵極連接至所述輸入端；C個PMOS反饋晶體管，每一所述PMOS反饋晶體管源極連接于PMOS晶體管漏極與PMOS晶體管源極連接的節(jié)點(diǎn)，每一所述PMOS反饋晶體管柵極連接至所述輸出端；D個NMOS反饋晶體管，每一所述NMOS反饋晶體管源極連接于NMOS晶體管漏極與NMOS晶體管源極連接的節(jié)點(diǎn)，每一所述NMOS反饋晶體管柵極連接至所述輸出端；以及，開關(guān)控制單元，連接于所述C個PMOS反饋晶體管漏極以及所述D個NMOS反饋晶體管漏極，所述開關(guān)控制單元可以將所述C個PMOS反饋晶體管漏極選擇性地連接至所述接地端，以及將所述D個NMOS反饋晶體管漏極選擇性地連接至所述電源電壓；其中，A大于2且A大于C或者B大于2且B大于D。如上所述的施密特觸發(fā)電路，其中所述施密特觸發(fā)電路為電源檢測模塊中的電平檢測電路。如上所述的施密特觸發(fā)電路，其中所述開關(guān)控制單元還連接至所述D個NMOS反饋晶體管漏極，以將所述D個NMOS反饋晶體管漏極選擇性地連接至所述電源電壓。如上所述的施密特觸發(fā)電路，其中所述開關(guān)控制單元包括C個開關(guān)，所述C個開關(guān)與所述C個PMOS反饋晶體管一對一相對應(yīng)，且每一所述開關(guān)連接于相對應(yīng)的PMOS反饋晶體管漏極與所述接地端之間，每一所述開關(guān)還包括控制端，用以根據(jù)所述控制端的信號來達(dá)成選擇性地連接相對應(yīng)的PMOS反饋晶體管漏極至所述接地端；以及D個開關(guān)，所述D個開關(guān)與所述D個NMOS反饋晶體管一對一相對應(yīng)，且每一所述開關(guān)連接于相對應(yīng)的NMOS反饋晶體管漏極與所述電源電壓之間，每一所述開關(guān)還包括控制端，用以根據(jù)所述控制端的信號來達(dá)成選擇性地連接相對應(yīng)的NMOS反饋晶體管漏極至所述電源電壓。綜上所述，本發(fā)明的優(yōu)點(diǎn)在于提供一種施密特觸發(fā)電路，其可使用于電源檢測模塊中的電平檢測電路。再者，本發(fā)明的施密特觸發(fā)電路還可以利用開關(guān)控制單元來動態(tài)地改變施密特觸發(fā)電路的的兩個轉(zhuǎn)態(tài)點(diǎn)。圖1所繪示為公知施密特觸發(fā)電路示意圖。圖2所繪示為公知施密特觸發(fā)電路的磁滯轉(zhuǎn)換函數(shù)。圖3所繪示為公知施密特觸發(fā)電路示意圖。圖4A與圖4B為公知施密特觸發(fā)電路的磁滯轉(zhuǎn)換函數(shù)。圖5所繪示為公知施密特觸發(fā)電路示意圖。圖6所繪示為本發(fā)明施密特觸發(fā)電路的第一實(shí)施例。圖7所繪示為第一實(shí)施例的施密特觸發(fā)電路的磁滯轉(zhuǎn)換函數(shù)。圖8所繪示為本發(fā)明施密特觸發(fā)電路的第二實(shí)施例。圖9所繪示為第二實(shí)施例的施密特觸發(fā)電路的磁滯轉(zhuǎn)換函數(shù)。并且，上述附圖中的各附圖標(biāo)記說明如下13、16、17PMOS晶體管14、18、19NMOS晶體管21、22節(jié)點(diǎn)120反相電路130、140、150節(jié)點(diǎn)160第一NMOS晶體管控制電路165第二NMOS晶體管控制電路170第一PMOS晶體管控制電路175第二PMOS晶體管控制電路180非門800開關(guān)控制單元具體實(shí)施例方式請參照圖6，其所繪示為本發(fā)明施密特觸發(fā)電路的第一實(shí)施例。所述施密特觸發(fā)電路包括五個NMOS晶體管nl、n2、n3、n4、n5以及五個PMOS晶體管pl、p2、p3、p4、p5。而所述施密特觸發(fā)電路具有輸入端(IN)，所述輸入端(IN)連接至NMOS晶體管nl、n2、n3以及PMOS晶體管pl、p2、p3的柵極。而PMOS晶體管pl源極連接至電源電壓(Vcc)，PMOS晶體管pl漏極連接至節(jié)點(diǎn)e;節(jié)點(diǎn)e連接至PMOS晶體管p2源極，PMOS晶體管p2漏極連接至節(jié)點(diǎn)f;節(jié)點(diǎn)f連接至PMOS晶體管p3源極，PMOS晶體管p3漏極連接至輸出端(OUT);輸出端(OUT)連接至NMOS晶體管n3漏極，NMOS晶體管n3源極連接至節(jié)點(diǎn)g;節(jié)點(diǎn)g連接至NMOS晶體管n2漏極，NMOS晶體管n2源極連接至節(jié)點(diǎn)h;節(jié)點(diǎn)h連接至NMOS晶體管nl漏極，NMOS晶體管nl源極連接至接地端。再者，PMOS晶體管p5、PMOS晶體管p4、NMOS晶體管n5、與NMOS晶體管n4可視為反饋晶體管(feedbackFET)。所述施密特觸發(fā)電路各利用兩排的反饋晶體管來控制所述施密特觸發(fā)電路的兩個轉(zhuǎn)態(tài)點(diǎn)(twotiresoffeedbackFETforbothV+andV-)。其中，PMOS晶體管p5源極連接至節(jié)點(diǎn)f，PMOS晶體管p5柵極連接至輸出端(OUT);PMOS晶體管p5漏極連接至接地端；再者，PMOS晶體管p4源極連接至節(jié)點(diǎn)e，PMOS晶體管p4柵極連接至輸出端(OUT);PMOS晶體管p4漏極連接至接地端；NMOS晶體管n5源極連接至節(jié)點(diǎn)g;NMOS晶體管n5柵極連接至輸出端(OUT)，NMOS晶體管n5漏極連接至電源電壓(Vcc);NMOS晶體管n4源極連接至節(jié)點(diǎn)h;NMOS晶體管n4柵極連接至輸出端(OUT)，NMOS晶體管n4漏極連接至電源電壓(Vcc)。本發(fā)明第一實(shí)施例的施密特觸發(fā)電路與圖5公知施密特觸發(fā)電路最主要的差異在于NMOS晶體管n4與PMOS晶體管p4的柵極均連接于輸出端(OUT)。也就是說，當(dāng)NMOS晶體管n4與PMOS晶體管p4開啟時，節(jié)點(diǎn)f或者節(jié)點(diǎn)g的電壓非常穩(wěn)定，使得施密特觸發(fā)電路的兩個轉(zhuǎn)態(tài)點(diǎn)(V+與V-)很準(zhǔn)確。因此，本發(fā)明的施密特觸發(fā)電路可使用于電源檢測模塊中的電平檢測電路。假設(shè)第一實(shí)施例的施密特觸發(fā)電路中所有NMOS晶體管的閾值電壓均為正值的Vthn，PMOS晶體管的閾值電壓均為負(fù)值的Vthp，而電源電壓為Vcc。(I)當(dāng)輸入端為0V至Vthn之間時，PMOS晶體管pl、p2、p3與NMOS晶體管n4、n5開啟，PMOS晶體管p4、p5與NMOS晶體管nl、n2、n3關(guān)閉，此時，輸出端為Vcc，節(jié)點(diǎn)h與節(jié)點(diǎn)g的電壓為Vcc-Vthn。(II)當(dāng)輸入端上升至Vthn至Vcc/2+Vthn之間時，PMOS晶體管pl、p2、p3與NMOS晶體管nl、n4、n5開啟，PMOS晶體管p4、p5與NMOS晶體管n2、n3關(guān)閉，此時，輸出端為Vcc，節(jié)點(diǎn)h的電壓為Vcc/2，節(jié)點(diǎn)g的電壓為Vcc-Vthn。(III)當(dāng)輸入端上升至Vcc/2+Vthn至(4/5)xVcc+Vthn之間時，PMOS晶體管pl、p2、p3與NMOS晶體管nl、n2、n4、n5開啟，PMOS晶體管p4、p5與NMOS晶體管n3關(guān)閉，此時，輸出端為Vcc，節(jié)點(diǎn)h的電壓為(3/5)xVcc，節(jié)點(diǎn)g的電壓為(4/5)Vcc。(IV)當(dāng)輸入端上升至(4/5)xVcc+Vthn至Vcc之間時，PMOS晶體管p4、p5與NMOS晶體管nl、n2、n3開啟，PMOS晶體管pl、p2、p3與NMOS晶體管n4、n5關(guān)閉，此時，輸出端為0V，節(jié)點(diǎn)e與節(jié)點(diǎn)f的電壓為-Vthp。也就是說，本發(fā)明的施密特觸發(fā)電路的一個轉(zhuǎn)態(tài)點(diǎn)(V+)電壓為(4/5)xVcc+Vthn。(V)當(dāng)輸入端為Vcc至Vcc+Vthp之間時，PMOS晶體管p4、p5與NMOS晶體管nl、n2、n3開啟，PMOS晶體管pl、p2、p3與NMOS晶體管n4、n5關(guān)閉，此時，輸出端為0V，節(jié)點(diǎn)e與節(jié)點(diǎn)f的電壓為-Vthp。(VI)當(dāng)輸入端下降至Vcc+Vthp至Vcc/2+Vthp之間時，PMOS晶體管pl、p4、p5與NMOS晶體管nl、n2、n3開啟，PMOS晶體管p2、p3與NMOS晶體管n4、n5關(guān)閉，此時，輸出端為0V，節(jié)點(diǎn)e的電壓為Vcc/2，節(jié)點(diǎn)f的電壓為-Vthp。(VII)當(dāng)輸入端下降至Vcc/2+Vthp至(l/5)xVcc+Vthp之間時，PMOS晶體管pl、p2、p4、p5與NMOS晶體管nl、n2、n3開啟，PMOS晶體管p3與NMOS晶體管n4、n5關(guān)閉，此時，輸出端為OV，節(jié)點(diǎn)e的電壓為(2/5)xVcc，節(jié)點(diǎn)f的電壓為(l/5)xVcc。(VIII)當(dāng)輸入端下降至(l/5)xVcc+Vthp至0V之間時，PMOS晶體管pl、p2、p3與NMOS晶體管n4、n5開啟，PMOS晶體管p4、p5與NMOS晶體管nl、n2、n3關(guān)閉，此時，輸出端為Vcc，節(jié)點(diǎn)h與節(jié)點(diǎn)g的電壓為Vcc-Vthn。也就是說，本發(fā)明的施密特觸發(fā)電路的另一個轉(zhuǎn)態(tài)點(diǎn)(V-)電壓為(1/5)xVcc+Vthp。請參照圖7，其所繪示為第一實(shí)施例的施密特觸發(fā)電路的磁滯轉(zhuǎn)換函數(shù)。假設(shè)電源電壓(Vcc)為IOV，NMOS晶體管的閾值電壓Vthn為IV,PMOS晶體管的閾值電壓Vthp為-lV。因此，由圖7可知，當(dāng)輸入電壓由OV上升至Vcc時，輸出端的轉(zhuǎn)態(tài)點(diǎn)(V+)在(4/5)Vcc+Vthn也就是9V;當(dāng)輸入電壓由Vcc下降至0V時，輸出端的轉(zhuǎn)態(tài)點(diǎn)(V-)在(l/5)xVcc+Vthp也就是IV。因此，所述施密特觸發(fā)電路可在O.lVcc以及0.9Vcc時輸出端產(chǎn)生變化，因此可作為電源檢測模塊中的電平檢測電路。根據(jù)本發(fā)明的實(shí)施例，本發(fā)明提供多個PMOS晶體管，其漏極與源極串接于電源電壓(Vcc)與輸出端之間，所述多個PMOS晶體管的數(shù)目大于2個以上但不限于3個，當(dāng)串接的PMOS晶體管的數(shù)目越多時，相對地，施密特觸發(fā)電路的轉(zhuǎn)態(tài)點(diǎn)(V-)會越低。同理，本發(fā)明提供多個NMOS晶體管，其漏極與源極串接于輸出端與接地端之間，所述多個NMOS晶體管的數(shù)目大于2個以上但并不限于3個，當(dāng)串接的NMOS晶體管的數(shù)目越多時，相對地，施密特觸發(fā)電路的轉(zhuǎn)態(tài)點(diǎn)(V+)會越高。舉例來說，當(dāng)串接的PMOS晶體管有A個時，則最多需要(A-l)個PMOS反饋晶體管，而每一個PMOS反饋晶體管分別連接于PMOS晶體管漏極與PMOS晶體管源極連接的節(jié)點(diǎn)與接地端之間，而每一個PMOS反饋晶體管柵極連接至所述輸出端。同理，當(dāng)串接的NMOS晶體管有B個時，則最多需要(B-l)個NMOS反饋晶體管，而每一個NMOS反饋晶體管分別連接于NMOS晶體管漏極與NMOS晶體管源極連接的節(jié)點(diǎn)與電源電壓之間，而每一個NMOS反饋晶體管柵極連接至所述輸出端c請參照圖8，其所繪示為本發(fā)明施密特觸發(fā)電路的第二實(shí)施例。于第二實(shí)施例的施密特觸發(fā)電路中還設(shè)計開關(guān)單元并利用開關(guān)單元來調(diào)整磁滯大小。由于串接的PMOS晶體管與串接的NMOS晶體管的動作原理類似，因此，本發(fā)明第二實(shí)施例中提出5個串接的NMOS晶體管來調(diào)整轉(zhuǎn)態(tài)點(diǎn)(V+)，本領(lǐng)域技術(shù)人員可以利用多個串接的PMOS晶體管來調(diào)整另一個轉(zhuǎn)態(tài)點(diǎn)(V-)。第二實(shí)施例的施密特觸發(fā)電路十個NMOS晶體管nlnl0與三個PMOS晶體管plp3。而所述施密特觸發(fā)電路具有輸入端(IN)，所述輸入端(IN)連接至NMOS晶體管nl、n2、n3、n4以及PMOS晶體管pl、p2的柵極。而PMOS晶體管pl源極連接至電源電壓(Vcc)，PMOS晶體管pl漏極連接至節(jié)點(diǎn)w;節(jié)點(diǎn)w連接至PMOS晶體管p2源極，PMOS晶體管p2漏極連接至輸出端(OUT);輸出端(OUT)連接至NMOS晶體管n4漏極，NMOS晶體管n4源極連接至節(jié)點(diǎn)x;節(jié)點(diǎn)x連接至NMOS晶體管n3漏極，NMOS晶體管n3源極連接至節(jié)點(diǎn)y;節(jié)點(diǎn)y連接至NMOS晶體管n2漏極，NMOS晶體管n2源極連接至節(jié)點(diǎn)z;節(jié)點(diǎn)z連接至NMOS晶體管nl漏極，NMOS晶體管nl源極連接至接地端。再者，PMOS晶體管p3、NMOS晶體管n5、n6、n7可視為反饋晶體管。PMOS晶體管p3源極連接至節(jié)點(diǎn)w，PMOS晶體管p3柵極連接至輸出端(OUT);PMOS晶體管p3漏極連接至接地端。而NMOS晶體管n5源極連接至節(jié)點(diǎn)z;NMOS晶體管n5柵極連接至輸出端(OUT)，NMOS晶體管n5漏極連接至開關(guān)控制單元800;NMOS晶體管n6源極連接至節(jié)點(diǎn)y;NMOS晶體管n6柵極連接至輸出端(OUT)，NMOS晶體管n6漏極連接至開關(guān)控制單元800;NMOS晶體管n7源極連接至節(jié)點(diǎn)x;NMOS晶體管n7柵極連接至輸出端(OUT)，NMOS晶體管n7漏極連接至開關(guān)控制單元800。根據(jù)本發(fā)明的第二實(shí)施例，所述開關(guān)控制單元800連接至NMOS反饋晶體管n5、n6、n7，用以控制NMOS反饋晶體管n5、n6、n7漏極與電源電壓(Vcc)的連接或者不連接。而所述開關(guān)控制單元800包括NMOS晶體管n8、n9、n10，NMOS晶體管n8源極連接至NMOS晶體管n5漏極，NMOS晶體管n8漏極連接至電源電壓(Vcc)，NMOS晶體管n8柵極連接至控制端C0;NMOS晶體管n9源極連接至NMOS晶體管n6漏極，NMOS晶體管n9漏極連接至電源電壓(Vcc)，NMOS晶體管n9柵極連接至控制端Cl;NMOS晶體管n10源極連接至NMOS晶體管n7漏極，NMOS晶體管n10漏極連接至電源電壓(Vcc)，NMOS晶體管n10柵極連接至控制端C2。請參照圖9，其所繪示為第二實(shí)施例的施密特觸發(fā)電路的磁滯轉(zhuǎn)換函數(shù)。假設(shè)電源電壓(Vcc)為IOV，NMOS晶體管的閾值電壓Vthn為IV，PMOS晶體管的閾值電壓Vthp為-lV。因此，由圖9可知，當(dāng)控制端(C0,C1,C2)的輸入電平改變時，輸入電壓由0V上升至Vcc時的轉(zhuǎn)態(tài)點(diǎn)會相對應(yīng)地產(chǎn)生變化。其中，當(dāng)開關(guān)控制單元800的控制端C0、Cl、C2均輸入高電平時，由分壓原理可知節(jié)點(diǎn)x具有較高的電壓，此時第二實(shí)施例的施密特觸發(fā)電路轉(zhuǎn)態(tài)點(diǎn)(V+)最高。同理，當(dāng)開關(guān)控制單元800的控制端C0、Cl、C2均輸入低電平時，由分壓原理可知節(jié)點(diǎn)x具有較低的電壓，此時第二實(shí)施例的施密特觸發(fā)電路轉(zhuǎn)態(tài)點(diǎn)(V+)最低。同理，當(dāng)改變開關(guān)控制單元800的控制端C0、Cl、C2的輸入電平時，即可動態(tài)地改變第二實(shí)施例的施密特觸發(fā)電路的轉(zhuǎn)態(tài)點(diǎn)(V+)。因此，本發(fā)明的優(yōu)點(diǎn)在于提供一種施密特觸發(fā)電路，其可使用于電源檢測模塊中的電平檢測電路。再者，本發(fā)明的施密特觸發(fā)電路還可以利用開關(guān)控制單元來動態(tài)地改變施密特觸發(fā)電路的的兩個轉(zhuǎn)態(tài)點(diǎn)。綜上所述，雖然本發(fā)明已以較佳實(shí)施例說明如上，但是其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍之內(nèi)，可作各種改動與潤飾，因此，本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求所界定的范圍為準(zhǔn)。權(quán)利要求1.一種施密特觸發(fā)電路，包括A個PMOS晶體管，所述A個PMOS晶體管的漏極與源極串接于電源電壓與輸出端之間，所述A個PMOS晶體管的柵極連接至輸入端；B個NMOS晶體管，所述B個NMOS晶體管的漏極與源極串接于所述輸出端與接地端之間，所述B個NMOS晶體管的柵極連接至所述輸入端；C個PMOS反饋晶體管，每一所述PMOS反饋晶體管連接于PMOS晶體管漏極與PMOS晶體管源極連接的節(jié)點(diǎn)與接地端之間，每一所述PMOS反饋晶體管的柵極連接至所述輸出端；以及D個NMOS反饋晶體管，每一所述NMOS反饋晶體管連接于NMOS晶體管漏極與NMOS晶體管源極連接的節(jié)點(diǎn)與所述電源電壓之間，每一所述NMOS反饋晶體管的柵極連接至所述輸出端；其中，A大于2且A大于C或者B大于2且B大于D。2.如權(quán)利要求1所述的施密特觸發(fā)電路，其中所述施密特觸發(fā)電路為電源檢測模塊中的電平檢測電路。3.—種施密特觸發(fā)電路，包括A個PMOS晶體管，所述A個PMOS晶體管的漏極與源極串接于電源電壓與輸出端之間，所述A個PMOS晶體管的柵極連接至輸入端；B個NMOS晶體管，所述B個NMOS晶體管的漏極與源極串接于所述輸出端與接地端之間，所述B個NMOS晶體管的柵極連接至所述輸入端；C個PMOS反饋晶體管，每一所述PMOS反饋晶體管的源極連接于PMOS晶體管漏極與PMOS晶體管源極連接的節(jié)點(diǎn)，每一所述PMOS反饋晶體管的柵極連接至所述輸出端；D個NMOS反饋晶體管，每一所述NMOS反饋晶體管的源極連接于NMOS晶體管漏極與NMOS晶體管源極連接的節(jié)點(diǎn)，每一所述NMOS反饋晶體管的柵極連接至所述輸出端；以及開關(guān)控制單元，連接于所述C個PMOS反饋晶體管的漏極，所述開關(guān)控制單元可以將所述C個PMOS反饋晶體管的漏極選擇性地連接至所述接地端；其中，A大于2且A大于C或者B大于2且B大于D。4.如權(quán)利要求3所述的施密特觸發(fā)電路，其中所述施密特觸發(fā)電路為電源檢測模塊中的電平檢測電路。5.如權(quán)利要求3所述的施密特觸發(fā)電路，其中所述開關(guān)控制單元還連接至所述D個NMOS反饋晶體管的漏極，以將所述D個NMOS反饋晶體管的漏極選擇性地連接至所述電源電壓。6.如權(quán)利要求5所述的施密特觸發(fā)電路，其中所述開關(guān)控制單元包括C個開關(guān)，所述C個開關(guān)與所述C個PMOS反饋晶體管一對一相對應(yīng)，且每一所述開關(guān)連接于相對應(yīng)的PMOS反饋晶體管漏極與所述接地端之間，每一所述開關(guān)還包括控制端，用以根據(jù)所述控制端的信號來達(dá)成選擇性地連接相對應(yīng)的PMOS反饋晶體管漏極至所述接地端；以及D個開關(guān)，所述D個開關(guān)與所述D個NMOS反饋晶體管一對一相對應(yīng)，且每一所述開關(guān)連接于相對應(yīng)的NMOS反饋晶體管漏極與所述電源電壓之間，每一所述開關(guān)還包括控制端，用以根據(jù)所述控制端的信號來達(dá)成選擇性地連接相對應(yīng)的NMOS反饋晶體管漏極至所述電源電壓。7.—種施密特觸發(fā)電路，包括A個PMOS晶體管，所述A個PMOS晶體管的漏極與源極串接于電源電壓與輸出端之間，所述A個PMOS晶體管的柵極連接至輸入端；B個NMOS晶體管，所述B個NMOS晶體管的漏極與源極串接于所述輸出端與接地端之間，所述B個NMOS晶體管的柵極連接至所述輸入端；C個PMOS反饋晶體管，每一所述PMOS反饋晶體管的源極連接于PMOS晶體管漏極與PMOS晶體管源極連接的節(jié)點(diǎn)，每一所述PMOS反饋晶體管的柵極連接至所述輸出端；D個NMOS反饋晶體管，每一所述NMOS反饋晶體管的源極連接于NMOS晶體管漏極與NMOS晶體管源極連接的節(jié)點(diǎn)，每一所述NMOS反饋晶體管的柵極連接至所述輸出端；以及開關(guān)控制單元，連接于所述D個NMOS反饋晶體管的漏極，所述開關(guān)控制單元可以將所述D個NMOS反饋晶體管的漏極選擇性地連接至所述電源電壓；其中，A大于2且A大于C或者B大于2且B大于D。全文摘要本發(fā)明涉及一種施密特觸發(fā)電路，包括A個PMOS晶體管，所述A個PMOS晶體管的漏極與源極串接于電源電壓與輸出端之間，所述A個PMOS晶體管柵極連接至輸入端；B個NMOS晶體管，所述B個NMOS晶體管的漏極與源極串接于所述輸出端與接地端之間，所述B個NMOS晶體管的柵極連接至所述輸入端；C個PMOS反饋晶體管，每一所述PMOS反饋晶體管連接于PMOS晶體管漏極與PMOS晶體管源極連接的節(jié)點(diǎn)與接地端之間，每一所述PMOS反饋晶體管柵極連接至所述輸出端；以及，D個NMOS反饋晶體管；其中，A大于2且A大于C或者B大于2且B大于D。本發(fā)明可使用于電源檢測模塊中的電平檢測電路。文檔編號H03K3/00GK101227183SQ20081000928公開日2008年7月23日申請日期2008年2月3日優(yōu)先權(quán)日2008年2月3日發(fā)明者吳政晃,陳省華申請人:智原科技股份有限公司