專利名稱：一種d類功率放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種D類功率放大器，特別是采用滯回調(diào)制的一種D類功率放大器。

背景技術(shù)：
D類功率放大器的效率比線性放大器如A/B類放大器高，由于其輸出部分在開關(guān)模式下工作，因此將功率消耗最小化。由輸出功率電路產(chǎn)生的方波可以用于對負載如揚聲器供電。通常，在輸出功率電路和負載揚聲器之間會添加額外的濾波器，濾波后的信號即是放大后的輸入信號。
如圖1所示的傳統(tǒng)D類放大器包括一個比較器CMP，它接收來自三角波發(fā)生器TG產(chǎn)生的三角波T和輸入信號S1。比較器CMP通過比較三角波信號T和輸入信號S1來產(chǎn)生占空比可變的方波S2。當輸入大于三角波T時，輸出S2為低；反之，當輸入小于三角波T時，輸出S2為高。于是，在比較器CMP的輸出端得到了一個占空比成比例變化于輸入信號S1的PWM信號，如圖2所示。接著這個脈沖寬度被調(diào)制的信號S2被傳送至門極控制電路，進而去控制輸出晶體管M1和M2的開通與關(guān)斷，也就是，產(chǎn)生一個放大的方波信號。然后，這個方波信號通過由電感和電容組成的濾波器電路被還原為放大的輸入信號。
圖1所示的D類放大器，由于在開關(guān)晶體管M1、M2導(dǎo)通時，降落在其兩端的電壓很小，所以它的效率特別高。這樣D類功率放大器可以有高達90％的效率。然而，如圖1所示的傳統(tǒng)D類功率放大器存在一些缺點。它需要一個三角波發(fā)生器TG或鋸齒波發(fā)生器來產(chǎn)生用來比較的載波三角波T或鋸齒波。三角波發(fā)生器或鋸齒波發(fā)生器在結(jié)構(gòu)上相對比較復(fù)雜，而且當它被集成在一個D類放大器芯片內(nèi)部時，需要很大的芯片尺寸。同時，作為載波的三角波或者鋸齒波的非線性也產(chǎn)生了總諧波畸變(Total Harmonic Distortion，THD)問題。


發(fā)明內(nèi)容
本發(fā)明的目的在于解決現(xiàn)有技術(shù)需要三角波發(fā)生器或鋸齒波發(fā)生器來產(chǎn)生載波而帶來的芯片尺寸較大、易產(chǎn)生總諧波畸變的問題，提供一種改進的D類功率放大器，該D類功率放大器結(jié)構(gòu)簡單，無需三角波發(fā)生器或鋸齒波發(fā)生器，同時削弱由載波的非線性引起的總諧波畸變。
本發(fā)明為一種D類功率放大器，包括放大器輸入端、積分器、方波輸出電路、反饋回路、門極控制電路、輸出功率電路、放大器輸出端，其中所述積分器包括兩個輸入端和一個輸出端，該輸出端與所述方波輸出電路的輸入端連接；所述方波輸出電路的輸出端與所述門極控制電路的輸入端連接；所述門極控制電路的輸出端與所述輸出功率電路的輸入端連接；所述輸出功率電路的輸出端與所述放大器輸出端連接；所述反饋回路連接于所述積分器的一個輸入端和所述放大器輸出端之間。
如本發(fā)明所述的一種D類功率放大器，所述反饋回路包括連接于所述放大器輸出端和所述積分器的所述輸入端之間的電阻。
如本發(fā)明所述的一種D類功率放大器，所述方波輸出電路包括第一比較器、第二比較器、直流偏置電路和邏輯電路，其中所述直流偏置電路的兩個輸出端分別與所述第一比較器的同相輸入端和所述第二比較器的反相輸入端連接；所述第一比較器的反相輸入端和第二比較器的同相輸入端連接后作為所述方波輸出電路的輸入端，與所述積分器的輸出端連接，所述第一比較器的輸出端和所述第二比較器的輸出端分別與邏輯電路的兩個輸入端連接；所述邏輯電路的輸出端與所述門極控制電路的輸入端連接。
如本發(fā)明所述的一種D類功率放大器，所述邏輯電路包括第一與非門和第二與非門，其中第一與非門的一個輸入端與第二與非門的輸出端連接，其另一個輸入端與第一比較器的輸出端連接；第二與非門的一個輸入端與第一與非門的輸出端連接，其另一個輸入端與第二比較器的輸出端連接；第一與非門的輸出端與門極控制電路的輸入端連接。
如本發(fā)明優(yōu)選實施例所述的一種D類功率放大器，所述直流偏置電路包括直流信號源、第一直流偏移源和第二直流偏移源；其中所述第一直流偏移源的正端與第一比較器的同相輸入端連接；所述第二直流偏移源的負端與第二比較器的反相輸入端連接；所述第一直流偏移源的負端和第二直流偏移源的正端和所述直流信號源的正端連接；所述直流信號源的負端接地。
如本發(fā)明優(yōu)選實施例所述的一種D類功率放大器，所述積分器包括運算放大器、電容和電阻，電容、電阻并聯(lián)連接于運算放大器的輸出端和反相輸入端之間，所述運算放大器的反相輸入端同時接收經(jīng)由反饋回路反饋回來的放大器輸出端的輸出信號，所述運算放大器的同相輸入端連接放大器輸入端。
如本發(fā)明優(yōu)選實施例所述的一種D類功率放大器，所述直流偏置電路包括直流去耦電路、直流偏置電源和直流偏置及電平移位電路，直流去耦電路的一個輸入端與放大器輸入端連接，其輸出端與直流偏置及電平移位電路連接，直流偏置及電平移位電路的另一個輸入端與直流偏置源連接，直流偏置及電平移位電路的兩個輸出端分別與第一比較器的同相輸入端和第二比較器的反相輸入端連接。
如本發(fā)明優(yōu)選實施例所述的一種D類功率放大器，所述積分器包括運算放大器、電容和電阻，電容、電阻并聯(lián)連接于運算放大器的輸出端和反相輸入端之間，所述運算放大器的反相輸入端同時接收經(jīng)由反饋回路反饋回來的放大器輸出端的輸出信號，所述運算放大器的同相輸入端與直流基準信號源連接。
本發(fā)明的優(yōu)點在于該D類功率放大器結(jié)構(gòu)簡單無需三角波發(fā)生器或鋸齒波發(fā)生器，因此該D類功率放大器集成在芯片內(nèi)部時，芯片尺寸將會很小，而且利用反饋回路調(diào)整精度高速度快，同時由載波的非線性引起的總諧波畸變也被大大削弱。



圖1示出現(xiàn)有技術(shù)中D類功率放大器的模塊圖； 圖2示出圖1所示的現(xiàn)有技術(shù)D類功率放大器的信號關(guān)系圖； 圖3示出根據(jù)本發(fā)明第一具體實施例的一種D類功率放大器的基本結(jié)構(gòu)圖； 圖4(A)示出根據(jù)本發(fā)明的一種D類功率放大器輸入信號的波形圖； 圖4(B)示出根據(jù)本發(fā)明的一種D類功率放大器負載輸出電流的波形圖； 圖4(C)示出根據(jù)本發(fā)明的一種D類功率放大器負載輸出電壓的波形圖； 圖5示出根據(jù)本發(fā)明第二具體實施例的D類功率放大器的基本結(jié)構(gòu)圖。

具體實施例方式 第一具體實施例 如圖3所示，為本發(fā)明的一個采用滯回調(diào)制的D類功率放大器的結(jié)構(gòu)圖。該D類功率放大器包括一個由電阻R2、電容C和運算放大器U0組成的積分器2，電阻R2、電容C并聯(lián)在運算放大器U0的輸出端與反相輸入端之間，本領(lǐng)域的技術(shù)人員應(yīng)該認識到，該積分器可為其他形式。
該D類功率放大器還包括包括放大器輸入端1、方波輸出電路3、反饋回路4、門極控制電路5、輸出功率電路6、放大器輸出端7，其中積分器2包括兩個輸入端和一個輸出端，該輸出端與所述方波輸出電路3的輸入端連接；方波輸出電路3的輸出端與所述門極控制電路5的輸入端連接；門極控制電路5的輸出端與所述輸出功率電路6的輸入端連接；輸出功率電路6的輸出端與所述放大器輸出端7連接；反饋回路4連接于所述積分器2的一個輸入端和所述放大器輸出端7之間。
運算放大器U0的同相輸入端接收輸入信號VIN，反相輸入端接收經(jīng)由反饋回路4反饋回來的輸出信號SW，本實施例中反饋回路4包括連接在放大器輸出端7和運算放大器U0的反相輸入端之間的電阻R1。反相輸入端接收的信號和同相輸入端接收的輸入信號VIN的差分被運算放大器U0放大積分在電容C上。
在本實施例中，方波輸出電路3包括第一比較器U1、第二比較器U2、直流偏置電路31和邏輯電路32，其中直流偏置電路31的兩個輸出端分別與所述第一比較器U1的同相輸入端和所述第二比較器U2的反相輸入端連接；第一比較器U1的反相輸入端和第二比較器U2的同相輸入端連接后作為所述方波輸出電路3的輸入端，與所述積分器2的輸出端連接，所述第一比較器U1的輸出端和所述第二比較器U2的輸出端分別與邏輯電路32的兩個輸入端連接；邏輯電路32的輸出端與所述門極控制電路5的輸入端連接。
而直流偏置電路31包括直流信號源310、第一直流偏移源311和第二直流偏移源312；其中第一直流偏移源311的正端與第一比較器U1的同相輸入端連接；第二直流偏移源312的負端與第二比較器U2的反相輸入端連接；第一直流偏移源311的負端和第二直流偏移源312的正端和所述直流信號源310的正端連接；直流信號源310的負端接地。
直流偏置電路31檢測輸入信號的直流分量來設(shè)置直流信號源310的直流偏置值VT，使兩者直流分量相同，以協(xié)同工作。同時，在直流偏置值VT上疊加兩個偏移量，直流偏置值VT疊加第一直流偏移源311的值為VT1的偏移量后連接至第一比較器U1的同相輸入端；直流偏置值VT疊加第二直流偏移源312的值為VT2的偏移量后連接至第二比較器U2的反相輸入端，在本實施例中，取VT1＝0.1V，VT2＝-0.1V，但是本領(lǐng)域的技術(shù)人員可以認識到，偏移量可以是其他值，而不是限制在本實施例所取的值。第一比較器U1的輸出端連接至第一與非門U5的一個輸入端；第二比較器U2的輸出端連接至第二與非門U6的一個輸入端。第二與非門U6的輸出端連接至第一與非門U5的另一個輸入端，第一與非門U5的輸出端連接至第二與非門U6的另一個輸入端，并且同時經(jīng)由門極控制電路5被傳送至由晶體管M1和M2組成的放大器輸出功率電路6，從而在放大器輸出端7得到輸出信號SW。晶體管M1和M2的門極均連接于門極控制電路5。上管P溝道晶體管M1的源極連接于電源電壓VCC，其漏極連接于下管N溝道晶體管M2的漏極和放大器輸出端7；下管N溝道晶體管M2的源極連接于地。輸出信號SW接著被由電感LF和電容CF組成的濾波器8濾波，從而供應(yīng)給負載9，如揚聲器；或者無需濾波器而直接供應(yīng)給感性負載。
由于運算放大器U0的增益相當高，其同相輸入端和反相輸入端的電壓可以看成相等(虛短)。運算放大器U0同相輸入端和反相輸入端之間的差分被積分在電容C上。運算放大器U0的輸出和偏置點的差異反映了誤差電壓，誤差主要由輸出信號SW產(chǎn)生。然后第一比較器U1和第二比較器U2分別對運算放大器U0的輸出和直流偏置電路輸出的第一和第二門限電平的信號進行比較來決定開關(guān)頻率和占空比。即，當運算放大器U0的輸出小于第二門限電平“VT+VT2”，第一比較器U1輸出為高，用“1”表示，第二比較器U2輸出為低，用“0”表示，于是第一與非門U5輸出一個低電平至門極控制電路5，此時輸出功率電路6的上晶體管M1導(dǎo)通，放大器輸出端7處的電平VOUT＝VCC，使得輸出信號SW變高，從而經(jīng)過反饋后運算放大器U0的輸出也變高；當運算放大器U0的輸出慢慢增大至介于第二門限電平“VT+VT2”和第一門限電平“VT+VT1”之間時，第一比較器U1輸出為高，用“1”表示，第二比較器U2輸出也為高，用“1”表示，于是第一與非門U5保持它之前的輸出狀態(tài)，輸出功率電路6的兩個晶體管的導(dǎo)通狀態(tài)也保持不變；當運算放大器U0的輸出繼續(xù)增大以致大于第一門限電平“VT+VT1”時，第一比較器U1輸出為低，用“0”表示，第二比較器U2輸出為高，用“1”表示，于是第一與非門U5輸出一個高電平至門極控制電路5，此時輸出功率電路6的下晶體管M2導(dǎo)通，放大器輸出端7處電平VOUT＝0，使得輸出信號SW變低，從而經(jīng)過反饋后運算放大器U0的輸出也變低；當運算放大器U0的輸出慢慢減小至介于第二門限電平“VT+VT2”和第一門限電平“VT+VT1”之間時，第一比較器U1輸出為高，用“1”表示，第二比較器U2輸出也為高，用“1”表示，于是第一與非門U5保持它之前的輸出狀態(tài)，輸出功率電路6的兩個晶體管的導(dǎo)通狀態(tài)也保持不變；當運算放大器U0的輸出繼續(xù)減小直至小于第二門限電平“VT+VT2”，就重復(fù)上面的運行狀態(tài)。因此，第一與非門U5的輸出給門極控制電路5提供了一個電平高低變化的信號。相應(yīng)地，晶體管M1和M2隨著PWM信號而開通或者關(guān)斷。這樣，在放大器輸出端7處得到了一個方波。一方面，放大器輸出端7處的輸出信號SW經(jīng)由濾波器8被送至負載；另一方面，輸出信號SW經(jīng)反饋回路4被反饋至運算放大器U0的反相輸入端，反饋信號的可聽部分和輸入信號VIN抵消。如上所述，運算放大器U0的同相輸入端和反相輸入端近乎相等。反饋信號的高頻部分被電容C所積分得到的高頻調(diào)制信號與第一比較器U1和第二比較器U2的門極電平進行比較得到PWM波。從而，在不需要任何三角波發(fā)生器或者鋸齒波發(fā)生器的條件下，放大器采用滯回調(diào)制得到了PWM信號。
如上所述，可以看出滯環(huán)電壓值VHY＝VT1-VT2。理想情況下，滯環(huán)電壓值代表輸出信號SW與輸入信號VIN所得誤差積分后的范圍。如果忽略高頻調(diào)制信號的影響，輸出信號SW的電壓VOUT應(yīng)該由輸入信號VIN決定。運算放大器U0的輸出等于直流偏置值VT，它應(yīng)該和輸入信號VIN的直流分量VOFF也相等。假設(shè)運算放大器U0的增益足夠大，則運算放大器U0的同相輸入端和反相輸入端相等，運算放大器U0輸出的微小信號應(yīng)該成比例于輸入的微小信號。所以增益G等式可以表示如下 因為開關(guān)頻率遠遠高于音頻帶寬，可以用VINP表示獨立于時間的輸入電壓VIN的一點，并且在整個開關(guān)周期內(nèi)保持恒定。當上晶體管M1導(dǎo)通時，VOUT＝VCC，當下晶體管M2導(dǎo)通時，VOUT＝0V，所以計算式表示如下 上晶體管M1導(dǎo)通而下晶體管M2關(guān)斷時，其中tr為上晶體管M1導(dǎo)通而下晶體管M2關(guān)斷的時長 上晶體管M1關(guān)斷而下晶體管M2導(dǎo)通時，其中tf為上晶體管M1關(guān)斷而下晶體管M2導(dǎo)通的時長 開關(guān)周期TSW為 從等式(7)可以看出此采用滯環(huán)調(diào)制的D類放大器的開關(guān)頻率跟隨輸入信號的變化而變化。
根據(jù)等式(4)、(6)、(7)，占空比為 從等式(8)可以看出，此采用滯環(huán)調(diào)制的D類放大器的占空比跟隨輸入信號的變化而變化。
圖4(A)、圖4(B)、圖4(C)示出了本發(fā)明采用滯回調(diào)制的D類運算放大器輸入信號，負載上的輸出電流、輸出電壓的波形圖。
第二具體實施例 圖5所示為本發(fā)明第二具體實施例的D類運算放大器的基本結(jié)構(gòu)圖。在此結(jié)構(gòu)中，與第一具體實施例相同，存在一個由電阻R2、電容C、運算放大器U0組成的積分器。運算放大器U0的輸出端連接至比較器U1的反相輸入端和比較器U2的同相輸入端。與第一具體實施例不同之處在于，運算放大器U0的同相輸入端接一個直流電平值為VRef的直流基準信號10，反相端接收經(jīng)由反饋回路4反饋回來的輸出信號SW，本實施例中反饋回路4與第一具體實施例一樣包括電阻R1；同時本實施例采用直流去耦電路U8對輸入信號進行去除直流分量，之后在直流偏置及電平移位電路U7處，用值也為VRef的直流偏置源VBias對輸入信號重新設(shè)置直流分量，并且疊加兩個直流偏移量，從而得到兩個具有不同直流偏移量的信號，所述兩個不同直流偏移量的信號被直接連接至第一比較器U1的同相輸入端和第二比較器U2的反相輸入端。即，首先對輸入信號的直流分量進行隔直，然后在直流偏置及電平移位電路U7部分將其直流分量重新設(shè)置為直流偏置源VBias的偏置值，并且VIN(dc)＝VRef，得到VIN(ac)+VRef，其中VIN(dc)表示輸入信號被重新設(shè)置的直流分量，VIN(ac)表示輸入信號的交流分量。然后在VIN(ac)+VRef上面疊加一個偏移量為VT1的直流偏移而得到輸入至第一比較器U1同相輸入端的第一信號V1，該V1作為此實施例的第一門限電平，其值為V1＝VIN(ac)+VRef+VT1，同時在VIN(ac)+VRef上面再疊加一個偏移量為VT2的直流偏移而得到輸入至第二比較器U2反相輸入端的第二信號V2，該V2作為此實施例的第二門限電平，其值為V2＝VIN(ac)+VRef+VT2。在本實施例中，VT1＝0.1V，VT2＝-0.1V。電路其他部分的連接方式與圖3所示的第一具體實施例電路一樣，不再重復(fù)，并且與圖3相同的部分采用相同的附圖標記。
由于運算放大器U0的增益相當高，其同相端和反相端的電壓可以看成相等(虛短)。運算放大器U0同相輸入端接收的參考電平VRef和反相輸入端接收的信號的差分被積分在電容C上。運算放大器U0的輸出被運算放大器增益放大，并在直流偏置VRef點附近浮動。運算放大器U0的輸出和偏置點的差異反映了誤差電壓，誤差主要由輸出信號SW產(chǎn)生。然后第一比較器U1和第二比較器U2對運算放大器U0的輸出和所設(shè)門限電平進行比較來決定開關(guān)頻率和占空比。即，當運算放大器U0的輸出小于第二門限電平V2，第一比較器U1輸出為高，用“1”表示，第二比較器U2輸出為低，用“0”表示，于是第一與非門U5輸出一個低電平至門極控制電路5，此時輸出功率電路6的上管M1導(dǎo)通，放大器輸出端7處電平VOUT＝VCC，使得輸出信號SW變高從而經(jīng)過反饋后運算放大器U0的輸出也變高；當運算放大器U0的輸出慢慢增大至介于第二門限電平V2和第一門限電平V1之間時，第一比較器U1輸出為高，用“1”表示，第二比較器U2輸出也為高，用“1”表示，于是第一與非門U5保持它之前的輸出狀態(tài)，輸出功率電路6的兩個晶體管的導(dǎo)通狀態(tài)也保持不變；當運算放大器U0的輸出繼續(xù)增大以致大于第一門限電平V1時，第一比較器U1輸出為低，用“0”表示，第二比較器U2輸出為高，用“1”表示，于是第一與非門U5輸出一個高電平至門極驅(qū)動電路5，此時輸出功率電路6的下管M2導(dǎo)通，放大器輸出端7處電平VOUT＝0，使得輸出信號SW變低從而經(jīng)過反饋后運算放大器U0的輸出也變低；當運算放大器U0的輸出慢慢減小至介于第二門限電平V2和第一門限電平V1之間時，第一比較器U1輸出為高，用“1”表示，第二比較器U2輸出也為高，用“1”表示，于是第一與非門U5保持它之前的輸出狀態(tài)，輸出功率電路6的兩個晶體管的導(dǎo)通狀態(tài)也保持不變；當運算放大器U0的輸出繼續(xù)減小直至小于第二門限電平V2，就重復(fù)上面的運行狀態(tài)。因此，第一與非門U5的輸出給門極控制電路5提供了一個電平高低變化的信號。相應(yīng)地，晶體管M1和M2隨著PWM信號而開通或者關(guān)斷。這樣，在放大器輸出端7處得到了一個方波。一方面，放大器輸出端7處的輸出信號SW經(jīng)由濾波器被送至負載；另一方面，輸出信號SW經(jīng)由反饋回路4被反饋至運算放大器U0的反相輸入端。在運算放大器U0處，反饋信號的直流偏置和參考電平VRef抵消。如上所述，運算放大器U0的同相輸入端和反相輸入端近乎相等。反饋信號的高頻部分被電容C積分得到高頻調(diào)制信號，它和低頻部分疊加的結(jié)果與輸入信號VIN和比較器U1和U2的門極電平疊加結(jié)果進行比較得到電平高低變化的信號。從而，在不需要任何三角波發(fā)生器或者鋸齒波發(fā)生器的條件下得到了PWM波。
與在第一具體實施例中采用滯回調(diào)制的D類運算放大器的基本結(jié)構(gòu)一樣，第二具體實施例所述的采用滯回調(diào)制的D類運算放大器的頻率和占空比也跟隨輸入信號的變化而變化。
可以看到，第一與非門U5和第二與非門U6起著RS觸發(fā)器的作用。即第一與非門U5起復(fù)位作用，相當于R；第二與非門U6起置位作用，相當于S。當R＝1，S＝0時，第一與非門U5輸送給門極控制電路5的電平為低；當R＝0，S＝1時，第一與非門U5輸送給門極控制電路5的電平為高；當R＝1，S＝1時，第一與非門U5輸送給門極控制電路5的電平為保持原來輸出狀態(tài)。因此，本領(lǐng)域技術(shù)人員應(yīng)該認識到，本放大器可以采用有其他類似功能的模塊代替第一與非門U5與第二與非門U6，而不僅限于本發(fā)明所揭示的第一與非門U5與第二與非門U6。同時，輸出功率電路6的開關(guān)管不僅限于PMOS與NMOS的組合，還可以其他相應(yīng)組合；并且可以是全橋電路，而不僅限于本發(fā)明所揭示的單端半橋電路。
以上，是為了本領(lǐng)域技術(shù)人員理解本發(fā)明，而對本發(fā)明所進行的詳細描述，但可以想到，在不脫離本發(fā)明的權(quán)利要求所涵蓋的范圍內(nèi)還可以做出其它的變化和修改，這些變化和修改均在本發(fā)明的的權(quán)利要求所保護的范圍內(nèi)。
權(quán)利要求
1.一種D類功率放大器，包括放大器輸入端(1)、積分器(2)、方波輸出電路(3)、反饋回路(4)、門極控制電路(5)、輸出功率電路(6)、放大器輸出端(7)，其中
所述積分器(2)包括兩個輸入端和一個輸出端，該輸出端與所述方波輸出電路(3)的輸入端連接；
所述方波輸出電路(3)的輸出端與所述門極控制電路(5)的輸入端連接；
所述門極控制電路(5)的輸出端與所述輸出功率電路(6)的輸入端連接；
所述輸出功率電路(6)的輸出端與所述放大器輸出端(7)連接；
所述反饋回路(4)連接于所述放大器輸出端(7)和所述積分器(2)的一個輸入端之間。
2.如權(quán)利要求1所述的一種D類功率放大器，其特征在于，所述反饋回路(4)包括連接于所述積分器(2)的所述輸入端和所述放大器輸出端(7)之間的電阻(R1)。
3.如權(quán)利要求2所述的一種D類功率放大器，其特征在于，所述方波輸出電路(3)包括第一比較器(U1)、第二比較器(U2)、直流偏置電路(31)和邏輯電路(32)，其中
所述直流偏置電路(31)的兩個輸出端分別與所述第一比較器(U1)的同相輸入端和所述第二比較器(U2)的反相輸入端連接；
所述第一比較器(U1)的反相輸入端和第二比較器(U2)的同相輸入端連接后作為所述方波輸出電路(3)的輸入端，與所述積分器(2)的輸出端連接，所述第一比較器(U1)的輸出端和所述第二比較器(U2)的輸出端分別與邏輯電路(32)的兩個輸入端連接；
所述邏輯電路(32)的輸出端與所述門極控制電路(5)的輸入端連接。
4.如權(quán)利要求3所述的一種D類功率放大器，其特征在于，所述邏輯電路(32)包括第一與非門(U5)和第二與非門(U6)，其中
第一與非門(U5)的一個輸入端與第二與非門(U6)的輸出端連接，其另一個輸入端與第一比較器(U1)的輸出端連接；
第二與非門(U6)的一個輸入端與第一與非門(U5)的輸出端連接，其另一個輸入端與第二比較器(U2)的輸出端連接；
第一與非門(U5)的輸出端與門極控制電路(5)的輸入端連接。
5.如權(quán)利要求4所述的一種D類功率放大器，其特征在于，所述直流偏置電路(31)包括直流信號源(310)、第一直流偏移源(311)和第二直流偏移源(312)；其中
所述第一直流偏移源(311)的正端與第一比較器(U1)的同相輸入端連接；
所述第二直流偏移源(312)的負端與第二比較器(U2)的反相輸入端連接；
所述第一直流偏移源(311)的負端和第二直流偏移源(312)的正端和所述直流信號源(310)的正端連接；
所述直流信號源(310)的負端接地。
6.如權(quán)利要求5所述的一種D類功率放大器，其特征在于，所述積分器(2)包括運算放大器(U0)、電容(C)和電阻(R2)，電容(C)、電阻(R2)并聯(lián)連接于運算放大器(U0)的輸出端和反相輸入端之間，所述運算放大器(U0)的反相輸入端同時接收經(jīng)由反饋回路(4)反饋回來的放大器輸出端(7)的輸出信號，所述運算放大器(U0)的同相輸入端連接放大器輸入端(1)。
7.如權(quán)利要求4所述的一種D類功率放大器，其特征在于，所述直流偏置電路(31)包括直流去耦電路(U8)、直流偏置電源(VBias)和直流偏置及電平移位電路(U7)，直流去耦電路(U8)的一個輸入端與放大器輸入端(1)連接，其輸出端與直流偏置及電平移位電路(U7)的一個輸入端連接，直流偏置及電平移位電路(U7)的另一個輸入端與直流偏置電源(VBias)連接，直流偏置及電平移位電路(U7)的兩個輸出端分別與第一比較器(U1)的同相輸入端和第二比較器(U2)的反相輸入端連接。
8.如權(quán)利要求7所述的一種D類功率放大器，其特征在于，所述積分器(2)包括運算放大器(U0)、電容(C)和電阻(R2)，電容(C)、電阻(R2)并聯(lián)連接于運算放大器(U0)的輸出端和反相輸入端之間，所述運算放大器(U0)的反相輸入端同時接收經(jīng)由反饋回路(4)反饋回來的放大器輸出端(7)的輸出信號，所述運算放大器(U0)的同相輸入端與直流基準信號源(10)連接。
全文摘要
本發(fā)明為一種D類功率放大器，涉及一種功率放大器，目的在于解決現(xiàn)有技術(shù)需要三角波發(fā)生器或鋸齒波發(fā)生器來產(chǎn)生載波而帶來的芯片尺寸較大、易產(chǎn)生總諧波畸變的問題，包括放大器輸入端、積分器、方波輸出電路、反饋回路、門極控制電路、輸出功率電路、放大器輸出端，其中所述積分器包括兩個輸入端和一個輸出端，該輸出端與方波輸出電路的輸入端連接；方波輸出電路的輸出端與門極控制電路的輸入端連接；門極控制電路的輸出端與所述輸出功率電路的輸入端連接；輸出功率電路的輸出端與所述放大器輸出端連接；反饋回路連接于所述放大器輸出端和所述積分器的一個輸入端之間。
文檔編號H03F1/34GK101527546SQ20081004490
公開日2009年9月9日 申請日期2008年3月7日 優(yōu)先權(quán)日2008年3月7日
發(fā)明者銳 王 申請人:成都芯源系統(tǒng)有限公司