專利名稱：一種上電復位電路的制作方法
技術領域：
本發(fā)明涉及集成電路領域，特別是一種上電復位電路。
背景技術：
所述上電復位即集成電路上電后的初始化邏輯(簡稱POR)，以保證所有內部邏輯 的正確性。
POR電路的實現(xiàn)方式一般是利用如圖1所示的RC充放電的延時來實現(xiàn)。具體地 說，就是在上電的過程中，比較器的輸入電壓VTH跟隨電源電壓VDD而變化；當 VTH值小于比較器的翻轉閾值時，比較器輸出為低。當VTH值大于比較器的翻轉閾 值時，比較器輸出為高。
一般情況，所需要C值比較大，以實現(xiàn)足夠的POR輸出延時。在集成電路版圖設 計中，大的C值就意味了在版圖上需要比較大的面積；由于上電過程結束后，POR電 路的輸出保持不變，且不能影響到其他電路的正常工作，因此POR電路的功耗應盡可 能的小。

發(fā)明內容
本發(fā)明提供了一種4:電復位電路，不僅可以實現(xiàn)足夠的POR輸出延時，，而且不需 要大的C值，同時在電源穩(wěn)定后，該電路的靜態(tài)功耗非常小。 本發(fā)明的技術方案如下
一種上電復位電路，其特征在于包括分壓跟隨\鎖存模塊、斯密特觸發(fā)器
(schmittertrigger)、控制信號產生模塊、整形輸出模塊；所述分壓跟隨\鎖存模塊的分壓 跟隨電路包括2路分壓跟隨電路，其中一路分壓跟隨電路的輸出作為斯密特觸發(fā)器的 輸入，鎖存電路用于將2路分壓跟隨電路產生的微小電壓差鎖存到固定狀態(tài)；所述斯 密特觸發(fā)器的輸出信號控制控制信號產生模塊的產生的控制信號；所述控制信號產生
模塊產生的控制信號用于控制分壓跟隨\鎖存模塊的狀態(tài)轉換；所述整形輸出模塊輸出
POR信號。
所述上電復位電路的工作原理是在上電過程中，先通過分壓跟隨\鎖存模塊的2
路分壓跟隨電路跟隨電源電壓的變化，同時將其中的一路分壓跟隨電路的輸出作為斯 密特觸發(fā)器的輸入；當電源電壓上升到設定值時，所述作為斯密特觸發(fā)器輸入的分壓 跟隨電路的輸出值(即斯密特觸發(fā)器的輸入值)將高于斯密特觸發(fā)器的上翻轉閾值，斯密 特觸發(fā)器發(fā)生翻轉，同時也產生一路控制信號；所述控制信號使2路分壓跟隨電路由 分壓跟隨狀態(tài)轉換到鎖存狀態(tài)；在鎖存狀態(tài)下，鎖存器的鎖存特性將2路分壓跟隨電 路產生的微小電壓差鎖存到固定狀態(tài)，在上電過程結束后，產生穩(wěn)定的POR信號。利 用斯密特觸發(fā)器電路特有的滯洄特性，可以確保上電完成后電源電壓微小的變化不會 導致POR信號發(fā)生錯誤的翻轉。
所述分壓跟隨\鎖存模塊的分壓跟隨由MP/N2、 MP/N5、電阻R1-R4、 MP/N—CAP1 實現(xiàn)，鎖存由MP/N1、 MP/N3、 MP/N4、電阻R1-R4實現(xiàn)，其中電阻 R1;R2=R4>R3。
所述分壓跟隨\鎖存模塊各個元器件的連接關系如下
PMOS管(P型金屬-氧化物-半導體場效應晶體管)MP2源端接電源，柵端接控制信 號PU—ENN，漏端通過連線N一R1與電阻R1串聯(lián)；電阻R1另一端通過連線. LATCH—N與電阻R2串聯(lián)；電阻R2另一端通過連線N—R2與NMOS管(N型金屬-氧 化物-半導體場效應晶體管)MN2的漏端串聯(lián)；NMOS管MN2柵端接控制信號 PU-EN，源端接地；PMOS管MP—CAP1源\漏端同時接電源，柵端與電阻R1/電阻R2 串聯(lián)的連線L^TCH一N相接；以上連接構成1支分壓跟隨支路，LATCH一N為該支路 的輸出；
PMOS管MP5源端接電源，柵端接控制信號PU—ENN，漏端通過連線N—R3與電 阻R3串聯(lián)；電阻R3另一端通過連線LATCH—P與電阻R4串聯(lián)；電阻R4另一端通過 連線N—R4與NMOS管MN5的漏端串聯(lián)；NMOS管MN5柵端接控制信號PU一EN， 源端接地；NMOS管MN一CAP1源X漏端同時接地，柵端與電阻R3池阻R4串聯(lián)的連 線LATCH一P相接；以上連接構成1條分壓跟隨支路，LATCH—P為該支路的輸出；
以上連接構成2路分壓跟隨電路；
PMOS管MPl源端接電源，柵端接控制信號PILEN，漏端通過連線LATJi與 PMOS管MP3的源端串聯(lián)；PMOS管MP3柵端與電阻R3/電阻R4串聯(lián)的連線 LATCH—P相接，漏端與電阻R1通過連線N一R1串聯(lián)；電阻R1另一端通過連線
LATCH—N與電阻R2串聯(lián)；電阻R2另一端通過連線N—R2與NMOS管MN3的漏端 串聯(lián)；NMOS管MN3柵端與電阻R3/電阻R4串聯(lián)的連線LATCH一P相接，源端通過 連線LAT_L與NMOS管MN1的漏端串聯(lián)；NMOS管MN1柵端接控制信號 PU—ENN，源端接地；PMOS管MP4源端通過連線LAT一H與PMOS管MPl的漏端串 聯(lián)，柵端與電阻R1/電阻R2串聯(lián)的連線LATCH—N相接，漏端與電阻R3通過連線 N_R3串聯(lián)；電阻R3另一端通過連線LATCH—P與電阻R4串聯(lián)；電阻R4另一端通過 連線N—R4與NMOS管MN4的漏端串聯(lián)；NMOS管MN4柵端與電阻Rl/電阻R2串 聯(lián)的連線LATCH—N相接，源端通過連線LAT一L與NMOS管MN1的漏端串聯(lián)；以上 連接夠成鎖存支路，LATCH—P/LATCH—N為該鎖存支路的輸入，同時LATCH_P也 作為該鎖存支路的輸出；
分壓跟隨電路與鎖存電路是串聯(lián)關系，同時復用電阻R1-R4。 所述斯密特觸發(fā)器由MP/N6、 MP/N7、 MP/N8實現(xiàn)，各個連接關系如下 PMOS管MP6源端接電源，柵端與電阻R3/電阻R4串聯(lián)的連線LATCH一P相 接，漏端與PMOS管MP7源端串聯(lián)；PMOS管MP7柵端與電阻R3/電阻R4串聯(lián)的連 線LATCH—P相接，漏端通過連線ST—0與NMOS管MN6漏端串聯(lián)；NMOS管MN6 柵端與電阻R3/電阻R4串聯(lián)的連線LATCH—P相接，源端與NMOS管MN7 ^端串 聯(lián)；NMOS管MN7柵端與電阻R3/電阻R4串聯(lián)的連線LATCH一P相接，源端接地； PMpS管MP8源端與PMOS管MP6漏端串聯(lián)，柵端通過連線ST—O與NMOS管 MN8柵端串聯(lián)，漏端接地；NMOS管MN8源端與NMOS管MN6源端串聯(lián)，漏端接 電源；以上連接構成所述斯密特觸發(fā)器，LATCH—P為該斯密特觸發(fā)器的輸入，ST—O 為該斯密特觸發(fā)器的輸出。
.所述控制信號產生模塊由MP/N9、 MP/N10實現(xiàn)，各個連接關系如下 PMOS管MP9與NMOS管MN9串聯(lián)構成反向器，輸入與STJD相連，輸出為 PU—ENN; PMOS管MP10與NMOS管MN10串聯(lián)構成反向器，輸入為PU—ENN,輸出 為PU一EN.以上連接構成了控制信號產生模塊，其中ST一O為控制信號產生模塊的輸 入，PU—EN \ PU一ENN為控制信號產生模塊的輸出。
所述整形輸出模塊由MP/N11、 MP/N12、 MP/N13實現(xiàn)，各個連接關系如下 PMOS管MPU與NMOS管MN11串聯(lián)構成反向器，出入為ST—O,輸出作為PMOS管MP12與NMOS管MN12串聯(lián)構成的反向器的輸入；PMOS管MI512與 NMOS管MN12串聯(lián)構成的反向器的輸出作為PMOS管MP13與NMOS管MN13串 聯(lián)構成的反向器的輸入；PMOS管MP13與NMOS管MN13串聯(lián)構成的反向器的輸出 為POR.以上連接構成了整形輸出模l央，其中ST一O為整形輸出模塊的輸入，POR為整 形輸出模塊的輸出。
所述上電復位電路在上電的初始階段，分壓跟隨\鎖存模塊中的 MP_CAP1/MN—CAP1避免了 LATCH—N/LATCH—P處于不定態(tài)而導致后續(xù)電路出現(xiàn)錯 誤的狀態(tài)，同時確保在上電過程中LATCH一P的變化過程是由低到高；在上電的初始 階段，電源電壓較低，各個模塊在一小段時間里處于不正常的工作狀態(tài)。當電源電壓 上升到略高于管子的導通電壓后，電路開始正常工作；由于分壓跟隨\鎖存模塊中的 MP_CAP1/MN—CAP1的作用，LATCH一P仍然處于低電位(小于斯密特觸發(fā)器在該電源 電壓時的上翻轉閾值)，因此斯密特觸發(fā)器的輸出ST一O為高；控制信號產生模塊產生 的控制信號PU—EN為高，PU—ENN的狀態(tài)與PU—EN相反，因此分壓跟隨\鎖存模塊中 MP/N2, MP/N5導通，MP/N1關斷，分壓跟隨\鎖存模塊處于跟隨分壓跟隨的工作模 式，LATCH一P跟隨電源電壓的上升而上升；輸出整形模塊的電路輸出的POR信號為 低。
在電源電壓低于設計比較值閩值(2.9V)的過程中，LATCH一P的值將一直小于斯密 特觸發(fā)器在該電源電壓時的上翻轉閾值，斯密特觸發(fā)器的輸出ST—O為高，控制信號 產生模塊產生的控制信號PU—EN為高，PU—ENN.的狀態(tài)與PU一EN相反，因此分壓跟 隨\鎖存模塊仍然處于跟隨分壓跟隨的工作模式，由于電阻R1-R2-R4〉R3，因此 LATCH_P>LATCH—N ;輸出整形模塊的電路輸出的POR信號為低。
當電源電壓上升到2.9V時，LATCH—P的值將大于斯密.特觸發(fā)器的在電源電壓為 2.9V時的上翻轉閾值，此時斯密特觸發(fā)器的輸出發(fā)生翻轉，輸出ST一O為低；控制信 號產生模塊產生的控制信號PU一EN為低，PU—ENN的狀態(tài)與PILEN相反；因此分壓 跟隨\鎖存模塊中MP/N2， MP/N5關斷，MP/N1導通；MP/N1， MP/N3， MP/N4， Rl-R4構成的鎖存器開始工作，分壓跟隨\鎖存模塊由分壓跟隨的工作模式轉換到鎖存模 式；由于在轉換為鎖存模式時LATCHJ^LATCH一N，通過分壓跟隨\鎖存模塊的鎖存 器的作用，LATCH一P被鎖存為高狀態(tài)，這個狀態(tài)在此后電源電壓上升的過程中不再被
改變；所以斯密特觸發(fā)器的輸出ST一O保持為低，控制信號產生模塊產生的控制信號 PU_EN保持為低,PU一ENN保持為與PU_EN相反的狀態(tài)，分壓跟隨\鎖存模塊一直出于 鎖存的狀態(tài)，輸出整形模塊的電路輸出的POR信號將保持為高。 本發(fā)明的優(yōu)點如下
該電路在實現(xiàn)足夠的POR輸出延時的同時不需要大的C值；同時可以通過調節(jié)斯 密特觸發(fā)器的翻轉閾值來改變監(jiān)測電源電壓達到有效值時的刻度；在上電結束后，該 電路的靜態(tài)功耗非常?。煌瑫r在上電結束后，即使電源電壓上有小的波動，輸出的 POR信號不會發(fā)生錯誤的翻轉。


圖1為背景技術中傳統(tǒng)RC實現(xiàn)的POR電路示意圖
圖2為本發(fā)明的原理示意圖
圖3為本發(fā)明的工作流程圖
圖4為本發(fā)明的電路結構示意圖
圖5為本發(fā)明斯密特觸發(fā)器在電源電壓為2. 9V時輸入輸出特性的示意圖
圖6為本發(fā)明上電產生P0R的仿真波形示意圖
具體實施例方式
如圖2-3所示， 一種上電復位電路，包括分壓跟隨\鎖存模塊、斯密特觸發(fā)器、控 制信號產生模塊、整形輸出模塊；所述分壓跟隨\鎖存模塊的分壓跟隨電路包括2路分 壓跟隨電路，其中一路分壓跟隨電路的輸出作為斯密特觸發(fā)器的輸入，鎖存電路用于 將2路分壓跟隨電路產生的微小電壓差鎖存到固定狀態(tài)；所述斯密特觸發(fā)器的輸出信 號控制控制信號產生模塊的產生的控制信號；所述控制信號產生模塊產生的控制信號 用于控制分壓跟隨\鎖存模塊的狀態(tài)轉換；所述整形輸出模塊輸出POR信號。
所述上電復位電路的工作原理是在上電過程中，先通過分壓跟隨\鎖存模塊的2 路分壓跟隨電路跟隨電源電壓的變化，同時將其中的一路分壓跟隨電路的輸出作為斯 密特觸發(fā)器的輸入；當電源電壓上升到設定值時，所述作為斯密特觸發(fā)器輸入的分壓 跟隨電路的輸出值(即斯密特觸發(fā)器的輸入值)將高于斯密特觸發(fā)器的上翻轉閾值，斯密 特觸發(fā)器發(fā)生翻轉，同時也產生一路控制信號；所述控制信號使2路分壓跟隨電路由 分壓跟隨狀態(tài)轉換到鎖存狀態(tài)；在鎖存狀態(tài)下，鎖存器的鎖存特性將2路分壓跟隨電
路產生的微小電壓差鎖存到固定狀態(tài)，在上電過程結束后，產生穩(wěn)定的POR信號。利 用斯密特觸發(fā)器電路特有的滯洄特性，可以確保上電完成后電源電壓微小的變化不會 導致POR信號發(fā)生錯誤的翻轉。
如圖4所示，所述分壓跟隨VI貞存模塊的分壓跟隨由MP/N2、 MP/N5、電阻Rl-R4、 MP/N_CAP1實現(xiàn)，鎖存由MP/N1、 MP/N3、 MP/N4、電阻R1-R4實現(xiàn)，其中電
所述分壓跟隨\鎖存模塊各個元器件的連接關系如卞
PMOS管(P型金屬-氧化物-半導體場效應晶體管)MP2源端接電源，柵端接控制信 號PU一ENN，漏端通過連線N—Rl與電阻R1串聯(lián)；電阻R1另一端通過連線 LATCH一N與電阻R2串聯(lián)；電阻R2另一端通過連線N—R2與NMOS管(N型金屬-氧 化物-半導體場效應晶體管)MN2的漏端串聯(lián)；NMOS管MN2柵端接控制信號 PU_EN，源端接地；PM0S管MPJCAP1源\漏端同時接電源，柵端與電阻R1/電阻R2 串聯(lián)的連線LATCH—N相接；以上連接構成1支分壓跟隨支路，LATCH一N為該支路 的輸出；
PMOS管MP5源端接電源，柵端接控制信號PU一ENN，漏端通過連線N_R3與電 阻R3串聯(lián)；電阻R3另一端通過連線LATCH一P與電降R4串聯(lián)；電阻R4另一端通過 連線N_R4與NMOS管MN5的漏端串聯(lián)；NMOS管MN5柵端接控制信號PU—EN， 源端接地；NMOS管MN—CAP1源\漏端同時接地，柵端與電阻R3/電阻R4串聯(lián)的連 線LATCH—P相接；以上連接構成1條分壓跟隨支路，LATCH—P為該支路的輸出；
以上連接構成2路分壓跟隨電路；
PMOS管MP1源端接電源，柵端接控制信號PU_EN，漏端通過連線LAT—H與 PMOS管MP3的源端串聯(lián)；PMOS管MP3柵端與電阻R3/電阻R4串聯(lián)的連線 LATCH—P相接，漏端與電阻R1通過連線N一R1串聯(lián)；電阻R1另一端通過.連線 LATCH—N與電阻R2串聯(lián)；電阻R2另一端通過連線N—R2與NMOS管MN3的漏端 串聯(lián)；NMOS管MN3柵端與電阻R3/電阻R4串聯(lián)的連線LATCH一P相接，源端通過 連線LAT-L與NMOS管MN1的漏端串聯(lián)；NMOS管'MN1柵端接控制信號 PU_ENN，源端接地；PMOS管MP4源端通過連線LAT—H與PMOS管MP1的漏端串 聯(lián)，柵端與電阻R1/電阻R2串聯(lián)的連線LATCFLN相接，漏端與電阻R3通過連線
N—R3串聯(lián)；電阻R3另一端通過連線LATCH—P與電阻R4串聯(lián)；電阻R4另一端通過 連線N—R4與NMOS管MN4的漏端串聯(lián)；NMOS管MN4柵端與電阻Rl/電阻R2串 聯(lián)的連線LATCH—N相接，源端通過連線LATJL與NMOS管MN1的漏端串聯(lián)；以上 連接夠成鎖存支路，LATCH一P / LATCH—N為該鎖存支路的輸入，同時LATCH_P也 作為該鎖存支路的輸出；
分壓跟隨電路與鎖存電路是串聯(lián)關系，同時復用電阻R1-R4。 所述斯密特觸發(fā)器由MP/N6、 MP/N7、 MP/N8實現(xiàn)，各個連接關系如下 PMOS管MP6源端接電源，柵端與電阻R3/電阻R4串聯(lián)的連線LATCH一P相 接，'漏端與PMOS管MP7源端串聯(lián)；PMOS管MP7柵端與電阻R3/電阻R4串聯(lián)的連 線LATCH—P相接，漏端通過連線STJD與NMOS管MN6漏端串聯(lián)；NMOS管MN6 柵端與電阻R3/電阻R4串聯(lián)的連線LATCH—P相接，源端與NMOS管MN7漏端串 聯(lián)；NMOS管MN7柵端與電阻R3/電阻R4串聯(lián)的連線LATCH_P相接，源端接地； PMOS管MP8源端與PMOS管MP6漏端串聯(lián)，柵端通過連線ST—O與NMOS管 MN8柵端串聯(lián)，漏端接地；NMOS管MN8源端與NMOS管MN6源端串聯(lián)，漏端接 電源；以上連接構成所述斯密特觸發(fā)器，LATCH_P為該斯密特觸發(fā)器的輸入，ST—O 為該斯密特觸發(fā)器的輸出。
所述控制信號產生模塊由MP/N9、 MP/N10實現(xiàn)，各個連接關系如下 PMOS管.MP9與NMOS管MN9串聯(lián)構成反向器，輸入與ST^O相連，輸出為 PU一ENN; PMOS管MP10與NMOS管MN10串聯(lián)構成反向器，輸入為PU一ENN，輸出 為PU一EN.以上連接構成了控制信號產生模塊，其中ST_0為控制信號產生模塊的輸 入，PU_EN \ PU一ENN為控制信號產生模塊的輸出。
所述整形輸出模塊由MP/N11、 MP/N12、 MP/N13實現(xiàn)，各個連接關系如下 PMOS管MPll與NMOS管MNll串聯(lián)構成反向器，出入為ST一O，輸出作為 PMOS管MP12與NMOS管MN12串聯(lián)構成的反向器的輸入；PMOS管MP12與 NMOS f MN12串聯(lián)構成的反向器的輸出作為PMOS管MP13與NMOS管'MN13串 聯(lián)構成的反向器的輸入；PMOS管MP13與NMOS管MN13串聯(lián)構成的反向器的輸出 為POR.以上連接構成了整形輸出模塊，其中ST一O為整形輸出模塊的輸入，POR為整 形輸出模塊的輸出。
所述上電復位電路在上電的初始階段，分壓跟隨\鎖存模塊中的 MP—CAP1/MN_CAP1避免了 LATCH—N/LATCHJP處于不定態(tài)而導致后續(xù)電路出現(xiàn)錯 誤的狀態(tài)，同時確保在上電過程中LATCH一P的變化過程是由低到高；在上電的初始 階段，電源電壓較低，各各模塊在一小段時間里處于不正常的工作狀態(tài)。當電源電壓 上升到略高于管子的導通電壓后，電路開始正常工作；由于A中的 MP_CAP1/MN—CAP1的作用，LATCH一P仍然處于低電位(小于斯密特觸發(fā)器在該電源 電壓時的上翻轉閾值)，因此B斯密特觸發(fā)器的輸出STJ3為高；C模塊產生的控制信 號PU—EN為高，PU—ENN的狀態(tài)與PU—EN相反，因此A中MP/N2， MP/N5導遇， MP/N1關斷，A處于分壓跟隨的工作模式，LATCH—P跟隨電源電壓的上升而上升；D 輸出整形電路輸出的POR信號為低。
在電源電壓低于設計比較值閾值(2.9V)的過程中，LATCH_P的值將一直小于B斯 密特觸發(fā)器在該電源電壓時的上翻轉閾值，B斯密特觸發(fā)器的輸出STJ3為高，C模塊 產生的控制信號PU_EN為高，PU—ENN的狀態(tài)與PU_EN相反，因此A仍然處于跟隨 分壓的工作模式，由于電阻RhR2二R4〉R3，因此LATCH—P>LATCH—N; D輸出整形 電路輸出的POR信號為低。
如圖5-6所示，當電源電壓上升到2.9V時，LATCH—P的值將大于B斯密特觸發(fā) 器的在電壓電壓為2.9V時的上翻轉閾值，此時B斯密特觸發(fā)器的輸出發(fā)生翻轉，輸出 ST」0為低；C模塊產生的控制信號PU一EN為低，PU一ENN的狀態(tài)與PU一EN相反； 因此A中MP/N2， MP/N5關斷，MP/N1導通；MP/N1.， MP/N3， MP/N4， Rl-R4構成 的鎖存器開始工作，A由跟隨分壓的工作模式轉換到鎖存模式；由于在轉換為鎖存模 式時LATCH—P>LATCH—N，通過A鎖存器的作用，LATCH—P被鎖存為高狀態(tài)，這個 狀態(tài)在此后電源電壓上升的過程中不再被改變；所以B斯密特觸發(fā)器的輸出ST一O保 持為低，C模塊產生的控制信號PU—EN保持為低，PU—ENN保持與PU一EN相反的狀 態(tài)，A—直出于鎖存的狀態(tài)，D輸出整形電路輸出的POR信號將保持為高。
權利要求
1、一種上電復位電路，其特征在于包括分壓跟隨\鎖存模塊、斯密特觸發(fā)器、控制信號產生模塊、整形輸出模塊；所述分壓跟隨\鎖存模塊的分壓跟隨電路包括2路分壓跟隨電路，其中一路分壓跟隨電路的輸出作為斯密特觸發(fā)器的輸入，鎖存電路用于將2路分壓跟隨電路產生的微小電壓差鎖存到固定狀態(tài)；所述斯密特觸發(fā)器的輸出信號控制控制信號產生模塊的產生的控制信號；所述控制信號產生模塊產生的控制信號用于控制分壓跟隨\鎖存模塊的狀態(tài)轉換；所述整形輸出模塊輸出POR信號。
2、 根據(jù)權利要求l所述一種上電復位電路，其特征在于所述上電復位電路的工 作原理是在上電過程中，先通過分壓跟隨\鎖存模塊的2路分壓跟隨電路跟隨電源電 壓的變化，同時將其中的一路分壓跟隨電路的輸出作為斯密特觸發(fā)器的輸入；當電源 電壓上升到設定值時，所述作為斯密特觸發(fā)器輸入的分壓跟隨電路的輸出值(即斯密特 觸發(fā)器的輸入值)將高于斯密特觸發(fā)器的上翻轉閾值，斯密特觸發(fā)器發(fā)生翻轉，同時也 產生一路控制信號；所述控制信號使2路分壓跟隨電路由分壓跟隨狀態(tài)轉換到鎖存狀 態(tài)；在鎖存狀態(tài)下，鎖存器的鎖存特性將2路充電支路產生的微小電壓差鎖存到固定 狀態(tài)，在上電過程結束后，產生穩(wěn)定的POR信號。利用斯密特觸發(fā)器電路特有的滯洄 特性，可以確保上電完成后電源電壓微小的變化不會導致POR信號發(fā)生錯誤的翻轉。
3、 根據(jù)權利要求1或2所述一種上電復位電路，其特征在于所述分壓跟隨\鎖 存模塊的分壓跟隨由MP/N2、 MP/N5、電阻R1-R4、 MP/N—CAP1實現(xiàn)，鎖存由 MP/N1、 MP/N3、 MP/N4、電阻R1-R4實現(xiàn)，其中電阻R1=R2=R4>R3 ;所述分壓跟隨\鎖存模塊各個元器件的連接關系如下PMOS管MP2源端接電源，柵端接控制信號PU—ENN，漏端通過連線N—Rl與電 阻Rl串聯(lián)；電阻Rl另一端通過連線LATCH—N與電阻R2串聯(lián)；電阻R2另一端通過 連線N—R2與NMOS管MN2的漏端串聯(lián)；NMOS管MN2柵端接控制信號PU_EN， 源端接地；PMOS管MPj:APl源馕端同時接電源，柵端與電阻R1/電阻R2串聯(lián)的連 線LATCH—N相接；以上連接構成1支分壓跟隨支路，LATCH一N為該支路的輸出；PMOS管MP5源端接電源，柵端接控制信號PU一ENN，漏端通過連線N—R3與電 阻R3串聯(lián)；電阻R3另一端通過連線LATCH—P與電阻R4串聯(lián)；電阻R4另一端通過 連線N—R4與NMOS管MN5的漏端串聯(lián)；NMOS管MN5柵端接控制信號PU EN， 源端接地；NMOS管MN—CAP1源\漏端同時接地，柵端與電阻R3/電阻R4串聯(lián)的連 線LATCH一P相接；以上連接構成1條分壓跟隨支路，LATCH_P為該支路的輸出； 以上連接構成2路分壓跟隨電路；PMOS管MP1源端接電源，柵端接控制信號PU—EN，漏端通過連線LAT—H與 PMOS管MP3的源端串聯(lián)；PMOS管MP3柵端與電阻R3/電阻R4串聯(lián)的連線 LATCH—P相接，漏端與電阻R1通過連線N—Rl串聯(lián)；電阻R1另一端通過連線 LA丁CH一N與電阻R2串聯(lián)；電阻R2另一端通過連線N—R2與NMOS管MN3的漏端 串聯(lián)；NMOS管MN3柵端與電阻R3/電阻R4串聯(lián)的連線LATCH_P相接，源端通過 連線LAT—L與NMOS管MN1的漏端串聯(lián)；NMOS管MN1柵端接控制信號 PU—ENN，源端接地；PMOS管MP4源端通過連線LAT_H與PMOS管MP1的漏端串 聯(lián)，柵端與電阻R1/電阻R2串聯(lián)的連線LATCH—N相接，漏端與電阻R3通過連線 N—R3串聯(lián)；電阻R3另一端通過連線LATCH_P與電阻R4串聯(lián)；電阻R4另一端通過 連線N一R4與NMOS管MN4的漏端串聯(lián)；NMOS管MN4柵端與電阻Rl/電阻R2串 聯(lián)的連縛LATCH—N相接，源端通過連線LAT—L與NM0S管MN1的漏端串聯(lián)；以上 連接夠成鎖存支路，LATCH—P/LATCH一N為該鎖存支路的輸入，同時LATCH—P也 作為該鎖存支路的輸出；'分壓跟隨電路與鎖存電路是串聯(lián)關系，同時復用電阻R1-R4。
4、根據(jù)權利要求l或2所述一種上電復ii電路，其特征在于所述斯密特觸發(fā)器 由MP/N6、 MP/N7、 MP/N8實現(xiàn)，各個連接關系如下PMOS管MP6源端接電源，柵端與電阻R3/電阻R4串聯(lián)的連線LATCH—P相 接，漏端與PMOS管MP7源端串聯(lián)；PMOS管MP7柵端與電阻R3/電阻R4串聯(lián)的連 線LATCH—P相接，漏端通過連線STJ3與NMOS管MN6漏端串聯(lián)；NMOS管MN6 柵端與電阻R3/電阻R4串聯(lián)的連線LATCH—P相接，源端與NMOS管MN7漏端串 聯(lián)；NMOS管MN7柵端與電阻R3/電阻R4串聯(lián)的連線LATCH一P相接，源端接地； PMOS管MP8源端與PMOS管MP6漏端串聯(lián)，柵端通過連線ST—O與NMOS管 MN8柵端串聯(lián)，漏端接地；NMOS管MN8源端與NMOS管MN6源端串聯(lián)，漏端接 電源；以上連接構成所述斯密特觸發(fā)器，LATCH—P為該斯密特觸發(fā)器的輸入，ST一O 為該斯密特觸發(fā)器的輸出。
5、 根據(jù)權利要求1或2所述一種上電復位電路，其特征在于所述控制信號產生 模塊由MP/N9、 MP/N10實現(xiàn)，各個連接關系如下PMOS管MP9與NMOS管MN9串聯(lián)構成反向器，輸入與STJD相連，輸出為 PU—ENN; PMOS管MP10與NMOS管MN10串聯(lián)構成反向器，輸入為PU—ENN,輸出 為PU—EN.以上連接構成了控制信號產生模塊，其中ST—O為控制信號產生模塊的輸 入，PU"ENXPU一ENN為控制信號產生模塊的輸出。
6、 根據(jù)權利要求1或2所述一種上電復位電路，其特征在于所述整形輸出模塊 由MP/N11、 MP/N12、 MP/N13實現(xiàn)，各個連接關系如下PMOS管MPll與NMOS管MNll串聯(lián)構成反向器，出入為ST一0,輸出作為 PMOS管MP12與NMOS管MN12串聯(lián)構成的反向器的輸入；PMOS管MP12與 NMOS管MN12串聯(lián)構成的反向器的輸出作為PMOS管MP13與NMOS管MN13串 聯(lián)構成的反向器的輸入；PMOS管MP13與NMOS管MN13串聯(lián)構成的反向器的輸出 為POR.以上連接構成了整形輸出模塊，其中ST—O為整形輸出模塊的輸入，POR為整 形輸出模塊的輸出。
全文摘要
本發(fā)明公開了一種上電復位電路，包括分壓跟隨\鎖存模塊、斯密特觸發(fā)器、控制信號產生模塊、整形輸出模塊；所述分壓跟隨\鎖存模塊包括2路分壓跟隨電路，其中一路分壓跟隨電路的輸出作為斯密特觸發(fā)器的輸入，鎖存電路用于將2路分壓跟隨電路產生的微小電壓差鎖存到固定狀態(tài)；所述斯密特觸發(fā)器的輸出信號控制控制信號產生模塊產生的控制信號；所述控制信號產生模塊的控制信號控制分壓跟隨\鎖存模塊的狀態(tài)轉換；所述整形輸出模塊輸出POR信號；該電路在實現(xiàn)足夠POR輸出延時的同時不需要大的C值；通過調節(jié)斯密特觸發(fā)器的翻轉閾值改變監(jiān)測電源電壓能達到有效值時的刻度；上電結束后，靜態(tài)功耗非常小，而且即使電源電壓上有小的波動，輸出的POR信號不會錯誤地翻轉。
文檔編號H03K17/22GK101394170SQ20081004640
公開日2009年3月25日 申請日期2008年10月29日 優(yōu)先權日2008年10月29日
發(fā)明者斌 李, 武國勝 申請人:四川登巔微電子有限公司