專利名稱：：高速16位a/d轉(zhuǎn)換器模塊電路的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種由多個(gè)單片高速低位A/D轉(zhuǎn)換器實(shí)現(xiàn)的高速高位A/D轉(zhuǎn)換器模塊電路，特別涉及一種高速16位A/D轉(zhuǎn)換器模塊電路。它直接應(yīng)用的領(lǐng)域是雷達(dá)、通訊等數(shù)據(jù)采集系統(tǒng)領(lǐng)域。(二)
背景技術(shù)：
目前，采用成熟的流水線結(jié)構(gòu)或Flash結(jié)構(gòu)很難實(shí)現(xiàn)高速高位A/D轉(zhuǎn)換器，如高速16位A/D轉(zhuǎn)換器。雖然目前可采用E-A結(jié)構(gòu)，來實(shí)現(xiàn)16位高精度A/D轉(zhuǎn)換器，但該結(jié)構(gòu)對(duì)于A/D轉(zhuǎn)換器的速度提高有限，采用i:-A結(jié)構(gòu)所實(shí)現(xiàn)的16位A/D轉(zhuǎn)換器，其最高速度也只能達(dá)到為20MHz。對(duì)于A/D轉(zhuǎn)換器速度提高主要有兩條途徑，一是直接提高單片集成電路的工作速度，二是采用多片分時(shí)采樣技術(shù)，實(shí)現(xiàn)多片集成。對(duì)于本發(fā)明由多個(gè)單片高速14位A/D轉(zhuǎn)換器實(shí)現(xiàn)的高速16位A/D轉(zhuǎn)換器模塊電路，國內(nèi)外還未見報(bào)道，也沒有相應(yīng)的型號(hào)產(chǎn)品。(三)
發(fā)明內(nèi)容本發(fā)明所要解決的技術(shù)問題在于發(fā)明一種高速16位A/D轉(zhuǎn)換器模塊電路，采用多片分時(shí)采樣技術(shù)，解決現(xiàn)有A/D轉(zhuǎn)換器無法同時(shí)滿足速度和精度的矛盾，大幅同時(shí)提高16位A/D轉(zhuǎn)換器的轉(zhuǎn)換速度和精度。本發(fā)明解決上述技術(shù)問題所采取的技術(shù)方案在于本發(fā)明的一種高速16位A/D轉(zhuǎn)換器模塊電路包括一個(gè)模擬輸入單元，其輸入端與外部模擬輸入信號(hào)Vm相連，它實(shí)現(xiàn)對(duì)外部模擬輸入信號(hào)的幅度變換；一個(gè)時(shí)鐘控制單元，其輸入端與外部時(shí)鐘Clockin相連，它實(shí)現(xiàn)對(duì)時(shí)鐘信號(hào)的分配和驅(qū)動(dòng)；一個(gè)由四個(gè)14位A/D轉(zhuǎn)換器U1、U2、U3、U4組成的A/D轉(zhuǎn)換單元，其模擬輸入端Ainl、Ain2、Ain3、Ain4與模擬輸入單元的輸出端相連，其時(shí)鐘輸入端Clockl、Clock2、Clock3、Clock4與時(shí)鐘控制單元的輸出端相連，它實(shí)現(xiàn)對(duì)模擬輸入信號(hào)的4次采樣和轉(zhuǎn)換，輸出四路14位的數(shù)字信號(hào)；一個(gè)數(shù)字校準(zhǔn)單元，其四個(gè)數(shù)字輸入端A、B、C、D分別與四個(gè)14位A/D轉(zhuǎn)換器U1U4的數(shù)字輸出端相連，其時(shí)鐘輸入端Clock5與四個(gè)14位A/D轉(zhuǎn)換器U1U4的時(shí)鐘輸入端ClocklClock4分別相連，它對(duì)四個(gè)14位A/D轉(zhuǎn)換器U1U4進(jìn)行數(shù)字誤差與校準(zhǔn)處理，輸出16位的數(shù)字輸出信號(hào)。所述模擬輸入單元由一變壓器T、一電容C與電阻R1、R2組成，變壓器T的輸入一端接外部模擬輸入信號(hào)，變壓器T的輸入另一端接地，變壓器T的輸出中心端與電容C的一端相連，變壓器T的輸出正端、負(fù)端分別與電阻R1、R2的一端相連，電容C的另一端接地，電阻R1、R2的另一端分別與四個(gè)14位A/D轉(zhuǎn)換器U1U4的模擬輸入端AinlAin4相連。所述時(shí)鐘控制單元由通用邏輯器件74HC04組成。所述A/D轉(zhuǎn)換單元采用四個(gè)相同的美國AnalogDevicesInc.公司的AD9245集成電路。所述數(shù)字校準(zhǔn)單元采用美國ALTERA公司的EPM1270T144C5集成電路。有益效果本發(fā)明的16位A/D轉(zhuǎn)換器模塊電路采用了多片并行采樣的技術(shù)，四個(gè)單片高速14位A/D轉(zhuǎn)換器對(duì)同一模擬信號(hào)進(jìn)行采集，時(shí)鐘控制單元電路控制和驅(qū)動(dòng)整個(gè)系統(tǒng)時(shí)鐘，數(shù)字校準(zhǔn)單元對(duì)四片高速14位A/D轉(zhuǎn)換器的轉(zhuǎn)換結(jié)果進(jìn)行數(shù)字誤差與校準(zhǔn)處理，最終得到了同時(shí)滿足速度和精度的高速16位A/D轉(zhuǎn)換器。本發(fā)明采用了上述技術(shù)方案，很好地解決了現(xiàn)有高速16位A/D轉(zhuǎn)換器無法同時(shí)滿足轉(zhuǎn)換器精度和速度的矛盾。與一般的高速16位A/D轉(zhuǎn)換器相比，它有如下特點(diǎn)1.本發(fā)明所釆用的方案可以直接選用現(xiàn)有成熟的器件，如14位單片A/D轉(zhuǎn)換器，簡單易行。2.本發(fā)明的數(shù)字校準(zhǔn)單元采用現(xiàn)有的可編程邏輯器件，基于數(shù)字誤差校準(zhǔn)算法來實(shí)現(xiàn)，不需要另開發(fā)新的器件。3.目前的16位A/D轉(zhuǎn)換器的轉(zhuǎn)換速度最高能達(dá)到20MHz，本發(fā)明的高速16位A/D轉(zhuǎn)換器模塊電路，其轉(zhuǎn)換速度達(dá)80MHz，精度為16位，并且器件的動(dòng)態(tài)指標(biāo)，如信噪比(SNR)、無雜散動(dòng)態(tài)范圍(SFDR)，也比14位A/D轉(zhuǎn)換器的SNR和SFDR指標(biāo)有明顯提高。因此，很好地同時(shí)滿足了數(shù)據(jù)采集系統(tǒng)對(duì)A/D轉(zhuǎn)換器的高速高精度需求。本發(fā)明的高速16位A/D轉(zhuǎn)換器模塊電路與國外A/D轉(zhuǎn)換器產(chǎn)品的參數(shù)對(duì)比表見表1。表1本發(fā)明的A/D轉(zhuǎn)換器與國外A/D轉(zhuǎn)換器產(chǎn)品的參數(shù)對(duì)比表<table>tableseeoriginaldocumentpage5</column></row><table>(四)圖1是本發(fā)明的整體電路框圖；圖2是本發(fā)明一個(gè)實(shí)施例的高速16位A/D轉(zhuǎn)換器模塊電路的電原理圖；圖3是圖2中的數(shù)字校準(zhǔn)單元的內(nèi)部電路框圖。具體實(shí)施方式本發(fā)明的具體實(shí)施方式不僅限于上面的描述，現(xiàn)結(jié)合附圖加以進(jìn)一步說明。本發(fā)明的電路框圖如圖l所示，本發(fā)明的高速16位A/D轉(zhuǎn)換器模塊電路包括一個(gè)模擬輸入單元、一個(gè)時(shí)鐘控制單元、一個(gè)由四個(gè)14位A/D轉(zhuǎn)換器Ul、U2、U3、U4組成的A/D轉(zhuǎn)換單元和一個(gè)數(shù)字校準(zhǔn)單元。圖1中，外部模擬輸入信號(hào)通過模擬輸入單元，進(jìn)行幅度變換，將單端模擬信號(hào)變換為差分輸入信號(hào)，轉(zhuǎn)換為A/D轉(zhuǎn)換器U1U4的輸入范圍，進(jìn)入A/D轉(zhuǎn)換器U1U4的模擬輸入端AinlAin4，時(shí)鐘控制單元將外部時(shí)鐘信號(hào)驅(qū)動(dòng)能力提高后，分別進(jìn)入四個(gè)14位A/D轉(zhuǎn)換器U1U4的時(shí)鐘輸入端ClocklClock4和數(shù)字信號(hào)校準(zhǔn)單元的時(shí)鐘輸入端Clock5。四個(gè)14位A/D轉(zhuǎn)換器U1U4在相同相位時(shí)鐘信號(hào)控制下完成對(duì)同一模擬信號(hào)的4次采樣和轉(zhuǎn)換，進(jìn)入一個(gè)數(shù)字校正單元的四個(gè)數(shù)字輸入端口A、B、C、D。同時(shí)，在相同的時(shí)鐘信號(hào)下，數(shù)字校準(zhǔn)單元對(duì)U1U4所轉(zhuǎn)換出的數(shù)字信號(hào)進(jìn)行采集，再進(jìn)行數(shù)字校正處理，最終形成16位數(shù)字信號(hào)，從數(shù)據(jù)輸出端輸出。本發(fā)明一個(gè)實(shí)施例的電原理圖如圖2所示。圖2中，模擬輸入單元由一變壓器T、一電容C與電阻R1、R2組成。變壓器T的輸入一端接外部模擬輸入信號(hào)，變壓器T的輸入另一端接地，變壓器T的輸出中心端與電容C的一端相連，變壓器T的輸出正端(+)、負(fù)端(-)分別與電阻R1、R2的一端相連，變壓器T選用美國M/A-C0M公司的ETC1-1T(帶寬3MHz到200MHz)。電容C的另一端接地。電阻Rl分別接14位A/D轉(zhuǎn)換器U1U4的29引出端Ain+，電阻R2分別接14位A/D轉(zhuǎn)換器U1U4的30引出端Ain-。電阻R1和R2的作用主要是對(duì)抑制模擬信號(hào)的反射，改善整體電路的動(dòng)態(tài)性能參數(shù)，如SNR和THD等，其阻值均為33歐姆，還可根據(jù)實(shí)際情況適當(dāng)調(diào)整其電阻值。電容C的電容值為O.luF。對(duì)于整個(gè)模擬輸入單元，要求其帶寬大于A/D轉(zhuǎn)換器的工作速度，即可保證整個(gè)A/D轉(zhuǎn)換器在工作頻帶內(nèi)都可正常工作。圖2中，時(shí)鐘控制單元由通用邏輯器件74HC04組成。它的作用是對(duì)外部時(shí)鐘信號(hào)緩沖和提高驅(qū)動(dòng)能力。外部時(shí)鐘信號(hào)經(jīng)過74HC04的輸入端接入時(shí)鐘信號(hào)，74HC04的輸出端分別接四個(gè)14位A/D轉(zhuǎn)換器U1U4的時(shí)鐘輸入端ClocklClock4以及數(shù)字校準(zhǔn)單元的時(shí)鐘輸入端Clock5。對(duì)于時(shí)鐘控制單元，要求其工作速度必須大于14位AD轉(zhuǎn)換器的工作速度。本發(fā)明電路的時(shí)鐘控制單元還可選擇ONSemiconductor公司的ECL器件MC10EL04。圖2中，本發(fā)明電路的A/D轉(zhuǎn)換單元采用四個(gè)相同的美國AnalogDevicesInc.公司的AD9245集成電路，它實(shí)現(xiàn)對(duì)模擬輸入信號(hào)的4次采樣和轉(zhuǎn)換。此四個(gè)14位A/D轉(zhuǎn)換器U1U4(以下簡稱U1U4)的29引出端Ain+分別與模擬輸入單元的Rl相連，U1U4的30引出端Ain-分別與模擬輸入單元的R2相連。U1U4的2引出端分別為Clockl、Clock2、Clock3、Clock4,分別與時(shí)鐘控制單元的輸出端相連。U1U4的520引出端分別與數(shù)字校準(zhǔn)單元的1~16，21~40,41~58，5974引出端相連，形成數(shù)字校準(zhǔn)單元的四個(gè)數(shù)字輸入端A、B、C、D。U1U4的16、27、32引出端分別接3.0V電源。U1U4的4、15、22、23、28、31引出端分別接地。圖2中，14位A/D轉(zhuǎn)換器U1所接電容C1、C2、C3、C4以及C5、C6是AD9245集成電路應(yīng)用所推薦的標(biāo)準(zhǔn)接法，其作用主要是對(duì)器件的基準(zhǔn)電壓進(jìn)行濾波，減小器件基準(zhǔn)電壓上的干擾。同理，14位A/D轉(zhuǎn)換器U2、U3、U4的接法與ui—樣。U2接有電容C7C12，U3接有電容C13~C18，U2接有電容C19C24。其中，C2、C6、C8、C12、C14、C18、C20、C24的電容值均為10uF，其余電容的電容值均為ltiF。本發(fā)明電路的A/D轉(zhuǎn)換單元采用還可采用美國AnalogDevicesInc.公司的14位A/D轉(zhuǎn)換器AD6644集成電路。圖2中，數(shù)字校準(zhǔn)單元采用美國ALTERA公司的EPM1270T144C5集成電路。EPM1270T144C5的1~16，21~40,41~58，59~74引出端即為其數(shù)字輸入端A、B、C、D，EPM1270T144C5的18引出端Clock5即為其時(shí)鐘輸入端，與U1U4的時(shí)鐘輸入端ClocklClock4相連。數(shù)字校準(zhǔn)單元對(duì)四個(gè)14位A/D轉(zhuǎn)換器UlU4進(jìn)行數(shù)字誤差與校準(zhǔn)處理，輸出16位的數(shù)字輸出信號(hào)。對(duì)于數(shù)字樣準(zhǔn)單元，要求其工作速度比14位A/D轉(zhuǎn)換器的速度高10-20MHz;另外，其引腳數(shù)量必須滿足EPM1270T144C5內(nèi)部的三個(gè)加法器的輸入輸出數(shù)量，如4個(gè)14位A/D轉(zhuǎn)換器，需要64個(gè)輸入引出端和16個(gè)輸出引出端，因此其數(shù)字校準(zhǔn)單元最少要有80個(gè)輸入、輸出端才可使用。圖2中的數(shù)字校準(zhǔn)單元EPM1270T144C5的內(nèi)部電路框圖如圖3所示，它由三個(gè)加法器lpm_add_subO、1pm—add—sub1和1pm—add_sub2組成。圖3中，三個(gè)加法lpm_add_subO、lpm_add—subl禾B1pm—add—sub2是ALTERA公司標(biāo)準(zhǔn)的16位加法器IP模塊，其加法器總線寬度為16位。DataA、DataB、DataC和DataD分別對(duì)應(yīng)于4個(gè)14位A/D轉(zhuǎn)換器Ul、U2、U3、U4的轉(zhuǎn)換結(jié)果A、B、C、D。在同一時(shí)鐘信號(hào)控制下，lpm—add—subO完成對(duì)DataA和DataB求禾卩，輸出結(jié)果為DataE;1pm—add—subl完成對(duì)DataC和DataD求禾口，輸出結(jié)果為DataF;1pm—add—sub2完成對(duì)DataE和DataF[(L14]求和，最終，輸出結(jié)果為DataG，即得到16位的數(shù)字輸出信號(hào)。本發(fā)明電路的數(shù)字校準(zhǔn)單元還可采用ALTERA公司的CPLD器件EPM1270T144集成電路，也還可采用XILINX公司的XC95288XL集成電路。本發(fā)明的高速16位A/D轉(zhuǎn)換器模塊電路采用標(biāo)準(zhǔn)的厚膜多芯片組裝技術(shù)(MCM)制造。權(quán)利要求1.一種高速16位A/D轉(zhuǎn)換器模塊電路，其特征在于它包括一個(gè)模擬輸入單元，其輸入端與外部模擬輸入信號(hào)Vin相連，它實(shí)現(xiàn)對(duì)外部模擬輸入信號(hào)的幅度變換；一個(gè)時(shí)鐘控制單元，其輸入端與外部時(shí)鐘Clockin相連，它實(shí)現(xiàn)對(duì)時(shí)鐘信號(hào)的分配和驅(qū)動(dòng)；一個(gè)由四個(gè)14位A/D轉(zhuǎn)換器U1、U2、U3、U4組成的A/D轉(zhuǎn)換單元，其模擬輸入端Ain1、Ain2、Ain3、Ain4與模擬輸入單元的輸出端相連，其時(shí)鐘輸入端Clock1、Clock2、Clock3、Clock4與時(shí)鐘控制單元的輸出端相連，它實(shí)現(xiàn)對(duì)模擬輸入信號(hào)的4次采樣和轉(zhuǎn)換，輸出四路14位的數(shù)字信號(hào)；一個(gè)數(shù)字校準(zhǔn)單元，其四個(gè)數(shù)字輸入端A、B、C、D分別與四個(gè)14位A/D轉(zhuǎn)換器U1～U4的數(shù)字輸出端相連，其時(shí)鐘輸入端Clock5與四個(gè)14位A/D轉(zhuǎn)換器U1～U4的時(shí)鐘輸入端Clock1～Clock4分別相連，它對(duì)四個(gè)14位A/D轉(zhuǎn)換器U1～U4進(jìn)行數(shù)字誤差與校準(zhǔn)處理，輸出16位的數(shù)字輸出信號(hào)。2.根據(jù)權(quán)利要求1所述的高速16位A/D轉(zhuǎn)換器模塊電路，其特征在于所述模擬輸入單元由一變壓器T、一電容C與電阻R1、R2組成，變壓器T的輸入一端接外部模擬輸入信號(hào)，變壓器T的輸入另一端接地，變壓器T的輸出中心端與電容C的一端相連，變壓器T的輸出正端、負(fù)端分別與電阻R1、R2的一端相連，電容C的另一端接地，電阻R1、R2的另一端分別與四個(gè)14位A/D轉(zhuǎn)換器U1U4的模擬輸入端AinlAin4相連。3.根據(jù)權(quán)利要求1所述的高速16位A/D轉(zhuǎn)換器模塊電路，其特征在于所述時(shí)鐘控制單元由通用邏輯器件74HC04組成。4.根據(jù)權(quán)利要求1所述的高速16位A/D轉(zhuǎn)換器模塊電路，其特征在于所述A/D轉(zhuǎn)換單元采用四個(gè)相同的美國AnalogDevicesInc.公司的AD9245集成電路。5.根據(jù)權(quán)利要求1所述的高速16位A/D轉(zhuǎn)換器模塊電路，其特征在于所述數(shù)字校準(zhǔn)單元采用美國ALTERA公司的EPM1270T144C5集成電路。全文摘要本發(fā)明涉及一種高速16位A/D轉(zhuǎn)換器模塊電路，它包括模擬輸入單元、時(shí)鐘控制單元、由四個(gè)14位A/D轉(zhuǎn)換器組成的A/D轉(zhuǎn)換單元、數(shù)字校準(zhǔn)單元。本發(fā)明采用了多片并行采樣的技術(shù)原理，四個(gè)單片高速14位A/D轉(zhuǎn)換器對(duì)同一模擬信號(hào)進(jìn)行采集，時(shí)鐘控制單元電路控制和驅(qū)動(dòng)整個(gè)系統(tǒng)時(shí)鐘，數(shù)字校準(zhǔn)單元對(duì)四個(gè)單片高速14位A/D轉(zhuǎn)換器的轉(zhuǎn)換結(jié)果進(jìn)行數(shù)字誤差與校正處理，以高速低位的A/D轉(zhuǎn)換器實(shí)現(xiàn)了同時(shí)滿足速度和精度的高速高位A/D轉(zhuǎn)換器。它適用于雷達(dá)、通訊等數(shù)據(jù)采集系統(tǒng)領(lǐng)域。文檔編號(hào)H03M1/12GK101252358SQ20081006953公開日2008年8月27日申請(qǐng)日期2008年4月2日優(yōu)先權(quán)日2008年4月2日發(fā)明者宙俞,崔慶林,張茂成,王定軍,蔣和全申請(qǐng)人:中國電子科技集團(tuán)公司第二十四研究所