專利名稱：無短路損耗的cmos緩沖器驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種新型無短路損耗的CMOS緩沖器驅(qū)動(dòng)電路，尤其是一種應(yīng)用于小功率和 高開關(guān)頻率的開關(guān)變換器中功率半導(dǎo)體開關(guān)器件的高效驅(qū)動(dòng)方法。
背景技術(shù)：
因?yàn)楣β拾雽?dǎo)體器件驅(qū)動(dòng)方法越來越對(duì)整個(gè)電力電子電路系統(tǒng)轉(zhuǎn)換效率和工作可靠性有 重要影響，功率開關(guān)變換器設(shè)計(jì)越來越關(guān)注功率半導(dǎo)體器件驅(qū)動(dòng)方法.在高開關(guān)頻率和小的功 率應(yīng)用場(chǎng)合，功率半導(dǎo)體器件驅(qū)動(dòng)方法就更加表現(xiàn)出它的重要性，尤其是效率.因此研究新的 功率半導(dǎo)體器件驅(qū)動(dòng)方法是很必要和重要的.由于芯片集成電路開關(guān)變換器的開關(guān)頻率非常高，驅(qū)動(dòng)電路的短路損耗占據(jù)整體損耗越 來越大的比例，消除或優(yōu)化緩沖器電路短路損耗的研究已經(jīng)在國(guó)內(nèi)外研究人員中開展，圖l就 是目前現(xiàn)有電路和方法中一個(gè)典型具有代表意義的驅(qū)動(dòng)方法.但是該電路只消除最后一級(jí)緩 沖器電路的短路損耗，驅(qū)動(dòng)效率不高，同時(shí)結(jié)構(gòu)由多級(jí)組成，較為復(fù)雜. 發(fā)明內(nèi)容本發(fā)明的目的在于克服現(xiàn)有電路和方法的不足之處而提出一種級(jí)數(shù)較少和所有各級(jí)緩沖 電路消除短路損耗新型功率半導(dǎo)體器件驅(qū)動(dòng)方法，在小功率和高頻開關(guān)變換器電路,尤其是芯 片集成電路開關(guān)變換器實(shí)現(xiàn)具有可靠、高效率功率半導(dǎo)體器件驅(qū)動(dòng)。本發(fā)明的目的是通過以下途徑來實(shí)現(xiàn)的包括開關(guān)變換器功率半導(dǎo)體開關(guān)器件、本發(fā)明CMOS緩沖器驅(qū)動(dòng)電路和控制邏輯電路，其 特征在于所述的CMOS緩沖器由兩個(gè)或以上N型MOS管和P型MOS管互補(bǔ)控制構(gòu)成本級(jí)緩沖 器，驅(qū)動(dòng)電路由三級(jí)、5個(gè)CM0S緩沖器組成，第一 CMOS緩沖器INV1由兩個(gè)N型MOS管和一 個(gè)P型MOS管組成，其串聯(lián)順序?yàn)镻型MOS管的漏極與驅(qū)動(dòng)供電電源VDD連接，P型MOS管 的源極與第一N型MOS管漏極連接，第一N型MOS管源極與第二N型MOS管漏極連接，第二 N型MOS管源極與信號(hào)地連接；第二 CMOS緩沖器INV2由兩個(gè)P型MOS管和一個(gè)N型MOS管 組成，其串聯(lián)順序?yàn)镻型MOS管的漏極與驅(qū)動(dòng)供電電源VDD連接，P型MOS管的源極與第二 P 型MOS管漏極連接，第二 P型MOS管源極與N型MOS管漏極連接，N型MOS管源極與信號(hào)地 連接；第三CMOS緩沖器INV3由一個(gè)N型MOS管和一個(gè)P型MOS管組成，其是最后輸出級(jí)， 其串聯(lián)順序?yàn)镻型MOS管的漏極與驅(qū)動(dòng)供電電源VDD連接，P型MOS管的源極與N型MOS管 漏極連接，N型MOS管源極與信號(hào)地連接；第四CMOS緩沖器INV4與第二 CMOS緩沖器INV2 結(jié)構(gòu)組成相同；第五CMOS緩沖器INV5與第一 CMOS緩沖器INV1結(jié)構(gòu)組成相同；控制電路的邏輯信號(hào)INPUT輸入給第一 CMOS緩沖器INV1的P型MOS管的柵極與第二 N型MOS管柵極， 從第四CMOS緩沖器INV4的第二 P型MOS管的源極與N型MOS管漏極之間輸出的信號(hào)輸入給 第一 CMOS緩沖器INV1的第一 N型MOS管柵極；從第一 CMOS緩沖器INV1的P型MOS管的源 極與第一 N型MOS管漏極之間輸出信號(hào)與第三CMOS緩沖器INV3的P型MOS管的柵極連接， 該信號(hào)同時(shí)連接到第五CM0S緩沖器INV5的第二N型M0S管的柵極;控制電路的邏輯信號(hào)INPUT 輸入給第二 CMOS緩沖器INV2的第一 P型MOS管的柵極與N型MOS管柵極，從第五CMOS緩沖 器INV5的P型MOS管的源極與第一 N型MOS管漏極之間輸出的信號(hào)輸入給第二 CMOS緩沖器 INV2的第二 P型MOS管柵極；從第二 CMOS緩沖器INV2的第二 P型MOS管的源極與N型MOS 管漏極之間輸出信號(hào)與第三CM0S緩沖器INV3的N型MOS管的柵極連接，該信號(hào)同時(shí)連接到 第四CMOS緩沖器INV4的第一 P型MOS管的柵極；從第三CMOS緩沖器INV3的P型MOS管的 源極與N型MOS管漏極之間的輸出信號(hào)與功率電路中功率半導(dǎo)體開關(guān)器件控制端連接，同時(shí) 該信號(hào)還連接到第四CMOS緩沖器INV4的第二 P型MOS管的柵極和N型MOS管的柵極；該信 號(hào)還連接到第五CMOS緩沖器INV5的P型MOS管的柵極和第一 N型MOS管的柵極。在開關(guān)變換器功率半導(dǎo)體開關(guān)器件與控制邏輯電路之間通過CMOS緩沖器構(gòu)成的驅(qū)動(dòng)電 路實(shí)現(xiàn)控制邏輯弱電信號(hào)與功率電路強(qiáng)電狀態(tài)的轉(zhuǎn)換，由三級(jí)CMOS緩沖器組成驅(qū)動(dòng)電路，各 級(jí)緩沖器電路均不存在上下MOS管直通的短路損耗,減少驅(qū)動(dòng)電路損耗,提高驅(qū)動(dòng)效率。這樣，在開關(guān)變換器功率半導(dǎo)體開關(guān)器件與控制邏輯電路之間，建立了一個(gè)具有低耗、 高效率的接口和驅(qū)動(dòng)電路.由于所述驅(qū)動(dòng)電路在在開關(guān)變換器功率半導(dǎo)體開關(guān)器件與控制邏 輯電路之間，建立了一個(gè)具有可靠、高效率、無短路損耗的弱電信號(hào)與功率電路強(qiáng)電狀態(tài)的 轉(zhuǎn)換通道，因此在小功率或很高開關(guān)頻率的開關(guān)變換器應(yīng)用具有很好的特性和轉(zhuǎn)換效率。


圖1是現(xiàn)有一種消除末級(jí)緩沖器短路損耗的電路；圖2為本發(fā)明所述驅(qū)動(dòng)方法的實(shí)施例的第一 CMOS緩沖器INV1電路結(jié)構(gòu)圖； 圖3為本發(fā)明所述驅(qū)動(dòng)方法的實(shí)施例的第二 CMOS緩沖器INV2電路結(jié)構(gòu)圖； 圖4為本發(fā)明所述驅(qū)動(dòng)方法的實(shí)施例的第三CMOS緩沖器INV3電路結(jié)構(gòu)圖； 圖5為本發(fā)明所述驅(qū)動(dòng)方法的實(shí)施例的總體電路原理圖； 圖6為本發(fā)明所述驅(qū)動(dòng)方法消除短路損耗所需信號(hào)時(shí)序圖。 圖7為本發(fā)明所述驅(qū)動(dòng)方法的實(shí)施例的電路仿真波形圖； 下面結(jié)合實(shí)施例對(duì)本發(fā)明作進(jìn)一步的描述。 具體實(shí)施例參見附圖4， 一種無短路損耗的CMOS緩沖器驅(qū)動(dòng)電路，包括開關(guān)變換器功率半導(dǎo)體開關(guān)器件和控制邏輯電路，其特征在于所述的CMOS緩沖器由兩個(gè)或以上N型MOS管和P型MOS 管互補(bǔ)控制構(gòu)成本級(jí)緩沖器，驅(qū)動(dòng)電路由三級(jí)、5個(gè)CMOS緩沖器組成，第一 CMOS緩沖器INV1 由兩個(gè)N型MOS管和一個(gè)P型MOS管組成，其串聯(lián)順序?yàn)镻型MOS管的漏極與驅(qū)動(dòng)供電電源 VDD連接，P型MOS管的源極與第一 N型MOS管漏極連接，第一 N型MOS管源極與第二 N型 MOS管漏極連接，第二 N型MOS管源極與信號(hào)地連接；第二 CMOS緩沖器INV2由兩個(gè)P型MOS 管和一個(gè)N型MOS管組成，其串聯(lián)順序?yàn)镻型MOS管的漏極與驅(qū)動(dòng)供電電源VDD連接，P型 MOS管的源極與第二 P型MOS管漏極連接，第二 P型MOS管源極與N型MOS管漏極連接，N 型MOS管源極與信號(hào)地連接；第三CMOS緩沖器INV3由一個(gè)N型MOS管和一個(gè)P型MOS管組 成，其是驅(qū)動(dòng)最后輸出級(jí)，其串聯(lián)順序?yàn)镻型MOS管的漏極與驅(qū)動(dòng)供電電源VDD連接，P型 MOS管的源極與N型MOS管漏極連接，N型MOS管源極與信號(hào)地連接；第四CMOS緩沖器INV4 與第二 CMOS緩沖器INV2結(jié)構(gòu)組成相同；第五CMOS緩沖器INV5與第一 CMOS緩沖器INV1結(jié) 構(gòu)組成相同；控制電路的邏輯信號(hào)INPUT輸入給第一 CMOS緩沖器INV1的P型MOS管的柵極 與第二 N型MOS管柵極，從第四CMOS緩沖器INV4的第二 P型MOS管的源極與N型MOS管漏 極之間輸出的信號(hào)輸入給第一 CMOS緩沖器INV1的第一 N型MOS管柵極；從第一 CMOS緩沖器 INV1的P型MOS管的源極與第一 N型MOS管漏極之間輸出信號(hào)與第三CMOS緩沖器INV3的P 型MOS管的柵極連接，該信號(hào)同時(shí)連接到第五CMOS緩沖器INV5的第二 N型MOS管的柵極； 控制電路的邏輯信號(hào)INPUT輸入給第二 CMOS緩沖器INV2的第一 P型MOS管的柵極與N型MOS 管柵極，從第五CMOS緩沖器INV5的P型MOS管的源極與第一 N型MOS管漏極之間輸出的信 號(hào)輸入給第二 CMOS緩沖器INV2的第二 P型MOS管柵極；從第二 CMOS緩沖器INV2的第二 P 型MOS管的源極與N型MOS管漏極之間輸出信號(hào)與第三CMOS緩沖器INV3的N型MOS管的柵 極連接，該信號(hào)同時(shí)連接到第四CMOS緩沖器INV4的第一 P型MOS管的柵極；從第三CMOS緩 沖器INV3的P型MOS管的源極與N型MOS管漏極之間的輸出信號(hào)與功率電路中功率半導(dǎo)體開 關(guān)器件控制端連接，同時(shí)該信號(hào)還連接到第四CMOS緩沖器INV4的第二 P型MOS管的柵極和 N型MOS管的柵極；該信號(hào)還連接到第五CMOS緩沖器INV5的P型MOS管的柵極和第一 N型 MOS管的柵極。驅(qū)動(dòng)電路的總體電路圖如圖5所示。參見附圖5，根據(jù)上述方法所形成的一種新型無短路損耗的CMOS緩沖器驅(qū)動(dòng)電路的工 作流程三級(jí)CMOS緩沖器初級(jí)與控制邏輯電路輸出連接，末級(jí)與功率電路中功率半導(dǎo)體開關(guān) 器件控制端連接。由圖6構(gòu)成消除短路損耗所需信號(hào)時(shí)序圖,Nl, N2信號(hào)互補(bǔ)，保證末級(jí)的CMOS 緩沖器無短路損耗；N3與INPUT信號(hào)互補(bǔ)，N4與INPUT信號(hào)互補(bǔ)，保證中間級(jí)的CMOS緩沖 器無短路損耗；N2與OUTPUT信號(hào)互補(bǔ)，Nl與OUTPUT信號(hào)互補(bǔ)，保證初級(jí)的CMOS緩沖器無 短路損耗；INPUT信號(hào)是控制電路邏輯信號(hào)，OUTPUT信號(hào)是驅(qū)動(dòng)電路到功率半導(dǎo)體開關(guān)管的輸出驅(qū)動(dòng)信號(hào).將所述驅(qū)動(dòng)電路應(yīng)用在CADENCE的仿真軟件進(jìn)行模擬,其仿真波形圖如圖7所示，與圖6 理論預(yù)期一致.
權(quán)利要求
1.一種無短路損耗的CMOS緩沖器驅(qū)動(dòng)電路，包括開關(guān)變換器功率半導(dǎo)體開關(guān)器件和控制邏輯電路，其特征在于所述的CMOS緩沖器由兩個(gè)或以上N型MOS管和P型MOS管互補(bǔ)控制構(gòu)成本級(jí)緩沖器，驅(qū)動(dòng)電路由三級(jí)、5個(gè)CMOS緩沖器組成，第一CMOS緩沖器INV1由兩個(gè)N型MOS管和一個(gè)P型MOS管組成，其串聯(lián)順序?yàn)镻型MOS管的漏極與驅(qū)動(dòng)供電電源VDD連接，P型MOS管的源極與第一N型MOS管漏極連接，第一N型MOS管源極與第二N型MOS管漏極連接，第二N型MOS管源極與信號(hào)地連接；第二CMOS緩沖器INV2由兩個(gè)P型MOS管和一個(gè)N型MOS管組成，其串聯(lián)順序?yàn)镻型MOS管的漏極與驅(qū)動(dòng)供電電源VDD連接，P型MOS管的源極與第二P型MOS管漏極連接，第二P型MOS管源極與N型MOS管漏極連接，N型MOS管源極與信號(hào)地連接；第三CMOS緩沖器INV3由一個(gè)N型MOS管和一個(gè)P型MOS管組成，其是驅(qū)動(dòng)最后輸出級(jí)，其串聯(lián)順序?yàn)镻型MOS管的漏極與驅(qū)動(dòng)供電電源VDD連接，P型MOS管的源極與N型MOS管漏極連接，N型MOS管源極與信號(hào)地連接；第四CMOS緩沖器INV4與第二CMOS緩沖器INV2結(jié)構(gòu)組成相同；第五CMOS緩沖器INV5與第一CMOS緩沖器INV1結(jié)構(gòu)組成相同；控制電路的邏輯信號(hào)INPUT輸入給第一CMOS緩沖器INV1的P型MOS管的柵極與第二N型MOS管柵極，從第四CMOS緩沖器INV4的第二P型MOS管的源極與N型MOS管漏極之間輸出的信號(hào)輸入給第一CMOS緩沖器INV1的第一N型MOS管柵極；從第一CMOS緩沖器INV1的P型MOS管的源極與第一N型MOS管漏極之間輸出信號(hào)與第三CMOS緩沖器INV3的P型MOS管的柵極連接，該信號(hào)同時(shí)連接到第五CMOS緩沖器INV5的第二N型MOS管的柵極；控制電路的邏輯信號(hào)INPUT輸入給第二CMOS緩沖器INV2的第一P型MOS管的柵極與N型MOS管柵極，從第五CMOS緩沖器INV5的P型MOS管的源極與第一N型MOS管漏極之間輸出的信號(hào)輸入給第二CMOS緩沖器INV2的第二P型MOS管柵極；從第二CMOS緩沖器INV2的第二P型MOS管的源極與N型MOS管漏極之間輸出信號(hào)與第三CMOS緩沖器INV3的N型MOS管的柵極連接，該信號(hào)同時(shí)連接到第四CMOS緩沖器INV4的第一P型MOS管的柵極；從第三CMOS緩沖器INV3的P型MOS管的源極與N型MOS管漏極之間的輸出信號(hào)與功率電路中功率半導(dǎo)體開關(guān)器件控制端連接，同時(shí)該信號(hào)還連接到第四CMOS緩沖器INV4的第二P型MOS管的柵極和N型MOS管的柵極；該控制信號(hào)還連接到第五CMOS緩沖器INV5的P型MOS管的柵極和第一N型MOS管的柵極。
全文摘要
本發(fā)明涉及一種無短路損耗的CMOS緩沖器驅(qū)動(dòng)電路，所述的CMOS緩沖器由兩個(gè)或以上的N型MOS管和P型MOS管互補(bǔ)控制構(gòu)成本級(jí)緩沖器；驅(qū)動(dòng)電路由三級(jí)、5個(gè)CMOS緩沖器組成；將三級(jí)CMOS緩沖器初級(jí)與控制邏輯電路輸出連接，末級(jí)與功率電路中功率半導(dǎo)體開關(guān)器件控制端連接，在開關(guān)變換器功率半導(dǎo)體開關(guān)器件與控制邏輯電路之間通過CMOS緩沖器構(gòu)成的驅(qū)動(dòng)電路實(shí)現(xiàn)控制邏輯弱電信號(hào)與功率電路強(qiáng)電狀態(tài)的轉(zhuǎn)換。本發(fā)明的創(chuàng)新點(diǎn)是在開關(guān)變換器功率半導(dǎo)體開關(guān)器件與控制邏輯電路之間，建立了一個(gè)具有無短路損耗、高效率的強(qiáng)弱電接口和驅(qū)動(dòng)方法。
文檔編號(hào)H03K19/00GK101325362SQ20081007089
公開日2008年12月17日 申請(qǐng)日期2008年4月15日 優(yōu)先權(quán)日2008年4月15日
發(fā)明者林維明 申請(qǐng)人:福州大學(xué)