專利名稱：模數(shù)轉(zhuǎn)換的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計算機和計算機處理器領(lǐng)域，特別涉及模數(shù)轉(zhuǎn)換器(ADC )。
背景技術(shù)：
模數(shù)轉(zhuǎn)換器(ADC )是將連續(xù)信號轉(zhuǎn)換成離散數(shù)字量的電子電路。通常， ADC是將輸入模擬電壓轉(zhuǎn)換成數(shù)字量的電子設(shè)備。模擬信號在時間上是連續(xù)的，必需將它轉(zhuǎn)換成數(shù)字值流。因此，需要對 從模擬信號中采樣新數(shù)字值的速率進行限定。該新值的速率被稱為轉(zhuǎn)換器的 采樣率或采樣頻率，通常敘述為每秒采樣個數(shù)(sps)。可以以時間間隔T的采樣時間來釆樣、測量并存儲連續(xù)可變帶寬受限信 號，然后用插值公式從離散時間值中精確地再生該原始信號。然而，只有在 采樣率比信號最高頻率的兩倍更高的時候才可以進行該再生。有時這被稱為 香農(nóng)-恩奎斯特采樣定理。由于實際的ADC不能進行即時轉(zhuǎn)換，所以有必 要在轉(zhuǎn)換器進行轉(zhuǎn)換的時間期間將輸入值保持不變，該時間稱為轉(zhuǎn)換時間。經(jīng)常期望能夠以甚高頻，例如在幾千兆赫茲(GHz)的范圍內(nèi)對集成電 路(IC)中的模擬信號進行采樣。然而，某些種類的IC是利用較古老的半 導體制造和材料技術(shù)制成的，只能以較低的頻率，例如在小于l-2GHz的 范圍內(nèi)對信號進行采樣。圖1示出如當前公知技術(shù)中的模數(shù)(A/D)采樣系統(tǒng)100的例子的圖形 表示。芯片101中嵌入A/D塊102。 A/D塊102具有數(shù)據(jù)輸出端105和用來 控制對輸入信號103的采樣的采樣頻率控制器104，數(shù)據(jù)輸出端通常，但并 不必需為并行總線。該輸入信號的最高頻率分量為fi，并且采樣頻率fs必須 至少為頻率fi的兩倍，優(yōu)選為頻率fi的2.2倍，用于支持諸如傅立葉變換(FT )或快速傅立葉變換(FFT)等功能的采樣。因此，基于恩奎斯特頻率，如果 期望的輸入頻率fi在10GHz范圍內(nèi)，則芯片必須能夠以近似20 - 22GHz對 采樣頻率fs進行時鐘控制(clock)。制造如此高采樣頻率的芯片是更加昂 貴的，并且這些芯片的架構(gòu)不允許在這種芯片中嵌入諸如CPU、存儲器等的 大數(shù)據(jù)功能元件。已知幾種模數(shù)轉(zhuǎn)換方法。圖1A為ADC的采樣和保持電路圖的示意表 示，其也被稱為跟蹤和保持電路。當采樣和保持開關(guān)110閉合時，輸入電壓 的最近即時值就會被保持在采樣和保持電容器111上。當采樣和保持開關(guān) 110斷開時，電路處于跟蹤模式。輸入端和輸出端的緩沖器112隔離采樣和 保持電容器111。采樣和保持ADC是筒單和可靠的，但是局限于其采樣頻 率，并且它具有高誤碼率。第二種模數(shù)轉(zhuǎn)換方法利用相位檢測器ADC。相位檢測器生成表示兩個 信號輸入之間的相位差的電壓信號。當兩個被比較信號完全同相時，對XOR 門的兩個相等輸入會輸出為零的恒定電平。對于l度的相位差，異或(XOR) 門將在信號不同的持續(xù)時間(周期的1/360)輸出1。當信號相隔為180度 時，XOR門放出穩(wěn)定的l信號。對輸出信號進行積分得到與相位差成比例 的模擬電壓。相位檢測器包含能夠同時測量輸入信號的若干相位差的若干 XOR門。這具有作為快速行動設(shè)備的優(yōu)點，但是也具有作為高功耗設(shè)備的 缺點。第三種模數(shù)轉(zhuǎn)換方法利用閃爍(flash) ADC,也稱為并行ADC。圖IB 為閃爍ADC電路圖的示意性表示。閃爍ADC由一連串比較器120形成，其 中各比較器將輸入信號與唯一的基準電壓進行比較。比較器120的輸出端連 接到優(yōu)先編碼器電路121的輸入端，然后優(yōu)先編碼器電路121產(chǎn)生二進制輸 出122。當在各比較器120處，模擬輸入電壓超過基準電壓時，比較器120 的輸出將順序地飽和在高狀態(tài)。優(yōu)先編碼器121基于最高位有效輸入生成二 進制數(shù)，忽略所有其他有效輸入。閃爍ADC在速度方面是高效的，但包含 大量部件。例如，三位閃爍ADC需要八個比較器，四位版本需要16個比較器，而八位版本則需要256個比較器。第四種模數(shù)轉(zhuǎn)換方法為逐次逼近ADC,在圖1C中示意性地示出。逐次 逼近ADC使用逐次逼近寄存器(SAR) 130為序列計數(shù)器。這個SAR130 通過校準開始于最高有效位(MSB)并結(jié)束于最低有效位(LSB)的所有位 的值來進行計數(shù)。在整個計數(shù)過程中，SAR130始終監(jiān)視比較器的輸出以查 看二進制計數(shù)是小于還是大于模擬信號輸入，并然后相應地調(diào)整該位的值。 校準從MSB到LSB的位的不同值來獲得等于原始十進制數(shù)的二進制數(shù)。數(shù) 模轉(zhuǎn)換器(DAC) 131的輸出比常規(guī)序列計數(shù)器更快地在模擬信號輸入端收 斂。隨機重整化群(SRG)132作為十進制到二進制的轉(zhuǎn)換器。逐次逼近ADC 是更快速的設(shè)備，但具有高功耗和大量部件的缺點。已經(jīng)采用各種方法來尋找能夠?qū)Ω哳l率輸入速率進行采樣的經(jīng)濟系統(tǒng)。 凱文.納利在1998年10月發(fā)表于CSD雜志中的題目為"Design of a High-Performance Analog-to-Digital Converter(高性能模數(shù)轉(zhuǎn)換器的設(shè)計)"的 論文中，公開了折疊和內(nèi)插式8位2Gsps的ADC。在從閃爍(flash)變換 到折疊結(jié)構(gòu)時，4位模數(shù)轉(zhuǎn)換器所需要的比較器個數(shù)由15個降低到6個。 這種ADC增加了模擬帶寬和最大采樣率，并且比閃爍結(jié)構(gòu)的ADC消耗的功 率更少。獲得折疊功能的一種方法是使用交叉耦合的差分放大器，利用兩個 交叉耦合的差分放大器來得到單個折疊。通過增加更多的電阻器和差分對可 以增加折的數(shù)目。納利報告了利用98MHz的輸入頻率得到2GHz的采樣頻 率的結(jié)果。伊恩.金在2006年1月發(fā)表于I/O雜志中的題目為"Capturing Data from Gigasmple Analog-to-Digital Converters (從千兆采樣才莫數(shù)轉(zhuǎn)換器中捕獲數(shù) 據(jù))"的論文中，公開了一種對數(shù)字輸出進行解復用的方法。對于1.5GHz 的采樣率，將輸出與750MHz的時鐘同步的轉(zhuǎn)換數(shù)據(jù)，其中所述數(shù)據(jù)在時鐘 的上升沿和下降沿給予輸出端。然后使用兩個鎖存器，其中在鎖相數(shù)據(jù)時鐘 的上升沿時鐘控制一個鎖存器，利用180度異相的信號時鐘控制第二鎖存 器。這樣就將輸出降低到375MHz。在鎖存輸入數(shù)據(jù)之后，用一組中間鎖存器對時鐘域移位，以便所有數(shù)據(jù)都可以在同一時鐘沿在時鐘控制下進入存儲器陣列，將數(shù)據(jù)速率解復用至187.5MHz?？梢詫瓮ǖ涝O(shè)備置于雙沿采樣 模式，以將采樣速度從1.5Gsps增加到3.0Gsps,這樣就將輸出數(shù)據(jù)位數(shù)從8 增加到16。這樣就需要一種可以以遠高于2-3GHz的采樣頻率進行轉(zhuǎn)換的系統(tǒng)及方法。發(fā)明內(nèi)容本發(fā)明的目的在于利用以其它方式不能夠以足夠高的速率進行釆樣的 電路對甚高頻輸入模擬信號進行充分采樣。本發(fā)明的實施例包括帶有若干ADC和中央處理單元(CPU)的襯底和 分布式采樣系統(tǒng)。各ADC與標明的CPU—起工作以形成ADC系統(tǒng)。舉例 來說，各獨立的ADC系統(tǒng)可以包含由0.18微米硅形成的傳統(tǒng)設(shè)備。在這個 例子中，這些獨立的系統(tǒng)能夠為l-2GHz以下的范圍內(nèi)的信號進行采樣。本發(fā)明的說明書示出如何使用多個傳統(tǒng)設(shè)備來對甚高頻的輸入信號進 行充分采樣。定時信號通過也稱為延遲采樣系統(tǒng)或中繼采樣系統(tǒng)分布式采樣 系統(tǒng)。當該定時信號沿分布式采樣系統(tǒng)到達第一標明點時，第一ADC對輸 入信號進行采樣。當該定時信號沿所述分布式采樣系統(tǒng)到達第二標明點時， 第二 ADC對所述輸入信號進行采樣。該定時信號繼續(xù)通過所述分布式采樣 系統(tǒng)，直到設(shè)定數(shù)目的采樣被相同設(shè)定數(shù)目的ADC系統(tǒng)采集為止。在所述設(shè)備均在單芯片上的情況下，如本例子中，該定時信號通過該分 布式采樣系統(tǒng)經(jīng)過該芯片，這樣每個后續(xù)采樣都發(fā)生在前一個采樣之后的時 鐘控制量的時間。這是當該定時信號經(jīng)過系統(tǒng)的時候，由來源于該分布式采 樣系統(tǒng)的多個順序采樣提示符或抽頭實現(xiàn)的。這就產(chǎn)生了幾個ADC對于高 頻輸入信號的累加采樣，這樣就實現(xiàn)了優(yōu)選恩查斯特-香農(nóng)采樣必需的充分 采樣。例如，如果期望使用只能進行l(wèi)GHz采樣的傳統(tǒng)系統(tǒng)對10GHz的輸 入信號進行充分采樣，那么為了對該輸入模擬信號進行順序采樣，需要20 個ADC系統(tǒng)。在本例子中，各ADC系統(tǒng)在前一個采樣后的時鐘控制50皮秒間隔得到采樣。所有20個ADC系統(tǒng)的采樣結(jié)果被組合以得到產(chǎn)生本質(zhì)上 與能夠以20GHz進行采樣的單個ADC系統(tǒng)相同輸出的結(jié)果。描述幾個分布式采樣系統(tǒng)。 一種分布式采樣系統(tǒng)包括互相電串聯(lián)連接的 幾個加長軌圖樣或附加長度線。定時信號經(jīng)過第一附加長度線，之后定時信 號抽頭或提示符使第一 ADC系統(tǒng)對輸入信號進行采樣，這出現(xiàn)在At給定的 特定時間段。該定時信號繼續(xù)經(jīng)過第二附加長度線，之后定時信號抽頭或提 示符使第二 ADC系統(tǒng)對輸入信號進行第二次采樣，這出現(xiàn)在第二時間段At 之后。該定時信號持續(xù)經(jīng)過設(shè)定數(shù)目的長度線，其使來自相同設(shè)定數(shù)目的 ADC系統(tǒng)的累加采樣。順序采樣的結(jié)果是來自多個ADC的一連串順序數(shù)字 輸出值。所述數(shù)字輸出值可以為以同 一頻率或不同頻率對所有輸入信號進行 采樣的結(jié)果。分布式釆樣系統(tǒng)的另 一個例子包括諸如SAW設(shè)備的特定介電常數(shù)材料 設(shè)備。設(shè)備的材料決定了定時信號通過它的速率。當定時信號沿該設(shè)備到達 多個等間距點時，多個ADC系統(tǒng)對輸入模擬信號進行采樣，順序采樣的結(jié) 果是來自多個ADC的一連串順序數(shù)字輸出值。所述數(shù)字輸出值可以為以同 一頻率或不同頻率對所有輸入信號進行采樣的結(jié)果。又一種分布式采樣系統(tǒng)使用定序器或乘法器，這樣可以將定時信號倍增 所設(shè)置的次數(shù)，以便為每級提供增量時間段At。所述ADC系統(tǒng)在各時間周 期At之后對輸入模擬信號進行采樣。乘法器采樣系統(tǒng)的輸入信號采樣結(jié)果為 來自多個ADC的一連串順序數(shù)字輸出值。所述數(shù)字輸出值可以為以同一頻 率或不同頻率對所有輸入信號進行采樣的結(jié)果。還描述了提供大共模抑制的ADC差分運算放大器電路的例子。通過對 異相輸入信號進行采樣，該輸入信號與背景噪音被完全區(qū)分并分離。這樣可 以提供更加干凈的信號，并且因此可以提供更加精確的采樣結(jié)果。ADC電路的又一例子公開了 A/D單元，其基于連接到輸入端的壓控振 蕩器(VCO)電路。該VCO的輸出進入計數(shù)器，然后通過諸如XOR門的門與基準頻率進行比較或定時。然后該輸出連接到CPU，所述CPU還控制對該計數(shù)器的復位。還描述了可變尺寸孔徑窗口采樣系統(tǒng)的例子。該例子通過利用可變孔徑時鐘(variable aperture clock)來實現(xiàn)，例如由壓控電阻器和電容器構(gòu)成的 阻容微分器。該可變孔徑時鐘可以修改釆樣脈沖的脈沖寬度以形成更窄的脈 沖寬度，并且因此達到更快的采樣率。該可變尺寸孔徑窗口采樣系統(tǒng)可單獨 用于ADC采樣，或結(jié)合前述多個ADC分布式采樣系統(tǒng)中的任何ADC分布 式采樣系統(tǒng)來用于ADC釆樣。鑒于如這里所述的和附圖中的幾幅圖所示出的，對實施本發(fā)明的模式和 其工業(yè)適用性的描述，本發(fā)明的這些及其它目的和優(yōu)勢對于本領(lǐng)域技術(shù)人員 將變得清楚。這里所列的目的和優(yōu)勢并不是本發(fā)明所有可能優(yōu)勢的詳盡列 表。此外，即使在應用中不存在或不需要一個以上預期目的和/或優(yōu)勢的情 況下，也可以實施本發(fā)明。另外，本領(lǐng)域普通技術(shù)人員將認識到，本發(fā)明的各種實施例可以實現(xiàn)一 個以上，但沒有必要是所有的所述目的和/或優(yōu)勢。相應地，這里所述的目 的和/或優(yōu)勢不是本發(fā)明的要素，不應該把它理解為對本發(fā)明的限制。


圖1為傳統(tǒng)ADC系統(tǒng)的方框示意圖；圖1A為釆樣和保持ADC的電路圖；圖IB為閃爍ADC的電路圖；圖1C為逐次逼近ADC的電路圖；圖2為根據(jù)本發(fā)明的一般ADC系統(tǒng)的方框示意圖；圖3a-3b為根據(jù)本發(fā)明第一實施例，輸入模擬信號采用的采樣和在定時 信號分布式線中制成的抽頭之間的時序關(guān)系表示；圖4為根據(jù)本發(fā)明第二實施例，輸入模擬信號采用的采樣和定時信號分 布式線中制成的抽頭之間的時序關(guān)系表示；圖5-6為本發(fā)明第三實施例的方框示意圖；圖7a-7b為也可以與本發(fā)明一起使用的ADC的電路圖； 圖8為根據(jù)本發(fā)明的計算機陣列的示意圖；圖9為示出圖8中計算機子集的詳細示意圖和圖8中互相連接的數(shù)據(jù)總 線的更詳細示意圖；圖IO為圖示出堆棧式計算機的總體布置框圖；圖lla-llc為根據(jù)本發(fā)明的ADC和計算機系統(tǒng)陣列的示意圖；圖12a為根據(jù)本發(fā)明的ADC采樣系統(tǒng)的電路圖；圖12b示出在CMOS硅工藝中輸入電壓對輸出頻率的特性；和圖13為根據(jù)本發(fā)明增強型ADC采樣系統(tǒng)的電路圖。
具體實施方式
參見附圖描述本發(fā)明，其中相同的標記表示相同或相似元素。當按照獲 得本發(fā)明目的的方式描述本發(fā)明時，本領(lǐng)域普通技術(shù)人員將認知到在不脫離 根據(jù)權(quán)利要求的本發(fā)明精神和保護范圍的情況下，可以鑒于這些啟示來實現(xiàn)任何變化。這里描述的和/或附圖中示出的本發(fā)明實施例及其變化僅僅以示例的方 式呈現(xiàn)，并且不用來限制本發(fā)明的保護范圍。除非以其它方式具體聲明，可 以針對多種應用省略或修改本發(fā)明的個別方面和部件，同時保持在才艮據(jù)權(quán)利 要求的本發(fā)明的精神和保護范圍內(nèi)，因為意在使本發(fā)明適用于很多變化。圖2示出根據(jù)本發(fā)明的ADC系統(tǒng)200的例子。輸入信號204傳遞到芯 片201的若干模數(shù)轉(zhuǎn)換器單元202a-202n。這個例子中示出外部采樣時鐘 205，但是也可以利用內(nèi)部時鐘。該采樣時鐘205在非常低的頻率下運行， 例如比固有采樣頻率低10或20倍的頻率。通過從時間分配裝置206a-206n 提供順序的時間段，可以將凈采樣率增加n倍。在本例子中，時間段由外部 源提供，盡管如上所述，也可以利用內(nèi)部定時源。如果要對頻率高達10GHz 的輸入信號204進行采樣，那么為了進行最優(yōu)恩奎斯特-香農(nóng)采樣，20或 22GHz的釆樣時鐘205是必要的。但是，本創(chuàng)造性系統(tǒng)中，該采樣時鐘205可以在例如分別針對n=20或22的1GHz下運行。時間分配裝置206a-206n 提供的時間段可以采用采樣頻率的1/20、 1/22的增量或相似增量，以便各 ADC 202可以在稍微延遲的點上對輸入信號204進行采樣，產(chǎn)生等同于使用 單個ADC以20或22GHz的速率采樣的釆樣。時間分配裝置206a-206n提供 的時間^歐作為獨立的分配站(例如206J和相應的獨立ADC(例如A/D 202a) 之間抽頭線連接器207a到207n的結(jié)果而出現(xiàn)。當定時信號(由采樣時鐘205 產(chǎn)生)通過多個串聯(lián)連接的分配站或分配裝置206a-206n時， 一連串抽頭或 采樣提示符通過抽頭線連接器207a-207n分別發(fā)送到相應的ADC 202a-202n。這種方法要求大量的ADC或A/D通道202，例如，在這種情況下，至 少為20或22,但允許使用更古老的技術(shù)芯片201，例如0.18微米硅，并且 允許對以lOGHz的范圍內(nèi)或上下運行的信號進行采樣。通過增加更多的A/D 通道202,可以進一步增加采樣信號頻率(或其最高的傅立葉變換分量)。本例子中可互換地將項202a-202n的名字用作ADC、轉(zhuǎn)換器單元或通道。 通常，為了能夠在處理中不丟失采樣數(shù)據(jù)地處理數(shù)據(jù)的量，各A/D通道202 必須具有足夠的數(shù)據(jù)傳輸能力，例如，與A/D通道202a-202n相對應的自身 CPU203a-203n ?？梢杂枚喾N方式獲得輸入信號的各ADC采樣之間的時間段，如在下列 實施例中所示例的。圖3a公開了在本發(fā)明第一實施例中的時間分布式采樣 系統(tǒng)中，輸入信號301采用的采樣和軌圖樣303中的抽頭之間的時間關(guān)系。 該軌圖樣303包含多條串聯(lián)連接的加長線。本時間分布式采樣系統(tǒng)具有多個 ADC系統(tǒng)，其中各ADC系統(tǒng)包括ADC 202和相關(guān)聯(lián)的中央處理單元(CPU ) 203，如之前相對于圖2所討論的。當定時信號306通過第一長度線303&到 達抽頭點Wi時，做出在由At 304給出的可測時間量之后對輸入信號301進 行采樣的提示符。該定時由ADC采樣點Q表示。當該定時信號306繼續(xù)通 過第二長度線303b到達第二抽頭點W2時，做出第二時間段At之后對輸入 信號301進行采樣的提示符。該定時由ADC采樣點C2表示。在定時信號306到達各軌圖樣303在分布線上的各抽頭的抽頭點WrWn之后，單獨的 ADC系統(tǒng)對輸入信號301進行采樣。順序采樣的結(jié)果是一連串來自多個ADC 的順序數(shù)字輸出值。所述數(shù)字輸出值可以是以同一頻率或不同頻率進行采樣 的結(jié)果。下面參見圖3a進行更加詳細的解釋。定時信號306通過第一長度線303a 到達抽頭點W,。在那個在時間上用ADC采樣點Q來表示的時間點，第一 ADC系統(tǒng)對輸入信號301進行采樣。當該定時信號306經(jīng)過第二長度線303b 到達由\￥2表示的抽頭點時，第二 ADC系統(tǒng)在ADC采樣點C2對輸入信號 301進行采樣。上述分布式采樣系統(tǒng)在時間上由d和C2等標明的ADC釆樣 點302持續(xù)對輸入信號301進行采樣。隨著定時信號306通過多個長度線 303,輸入信號301在各順序的時間段At 304之后被采樣。為了對輸入信號 301進行充分采樣以滿足恩奎斯特-香農(nóng)需求，在芯片上建立了若干個ADC 系統(tǒng)。仔細考慮以下給出的對本發(fā)明進行進 一 步闡明的例子，其中所給出的例 子并不作為限制性特征來解釋。例如，如果要對lOGHz頻率的輸入信號301 進行采樣，那么ADC采樣點302之間的時間差304必須至少為50皮秒才能 滿足針對lOGHz輸入信號的足夠采樣率的恩奎斯特-香農(nóng)要求。各連續(xù) ADC系統(tǒng)可以在釆樣點d和C2等處對輸入信號301進行采樣，其中各采樣 可以出現(xiàn)在前一 ADC采樣之后50皮秒時。該ADC采樣點302在時間上對 應于沿軌圖樣303的連續(xù)抽頭點Wp W2等。如果各ADC系統(tǒng)能夠在每納 秒捕獲或進行采樣，那么總共需要20個ADC系統(tǒng)來對即將進入的lOGHz 信號進行充分采樣。在本例子中，本發(fā)明使用多條互相連接長度線的分布式 采樣系統(tǒng)等同于使用單個ADC，其能夠以20gsps的采樣率對lOGHz的輸入 信號進行采樣。圖3b公開了本發(fā)明第二個實施例中的時間分布式采樣系統(tǒng)中輸入信號 301采用的采樣和在一連串連接的反相器對305中制成的抽頭之間的時間關(guān) 系。圖3a的各時鐘軌圖樣303被圖3b中的反相器對305代替。定時信號306經(jīng)過一連串相連接的轉(zhuǎn)換器對305。當該定時信號306經(jīng)過第一反相器對 305a時，做出在與ADC采樣點d—致的第一時間段At 304之后對輸入信號 301進行采樣的提示符。當該定時信號306繼續(xù)通過第二反相器對305b時， 做出在與ADC采樣點C2—致的第二時間段At304之后對輸入信號301進行 采樣的提示符。當該定時信號306分別在由wrWn標明的點通過各反相器對 時出現(xiàn)ADC采樣點CrCn，單獨的ADC系統(tǒng)在各ADC采樣點CrQj對輸入 信號301進行釆樣。順序采樣的結(jié)果是一連串來自多個ADC的順序數(shù)字輸 出值。所述數(shù)字輸出值可以是以同一頻率或不同頻率進行采樣的結(jié)果。下面參見圖3b進行更加詳細的說明。當定時信號306經(jīng)過第一反相器 對305a到達由Wt表示的抽頭點時，第一 ADC系統(tǒng)第一 ADC采樣點對輸 入信號301進行采樣，所述第一 ADC采樣點在時間上由d標明。當該定時 信號306經(jīng)過第二反相器對305b到達由\￥2表示的抽頭點時，第二ADC系 統(tǒng)在第二 ADC采樣點C2對輸入信號301進行采樣。當該定時信號306經(jīng)過 多個反相器對305時，上述分布式采樣系統(tǒng)繼續(xù)對輸入信號301進行采樣。 當定時信號306通過各反相器對305時，輸入信號301在各順序時間段At 304之后的各ADC采樣點302被采樣。為了能滿足恩查斯特-香農(nóng)需求， 在芯片上建立若干個ADC系統(tǒng)以對輸入信號301進行充分采樣。圖4公開了本發(fā)明第三實施例中對輸入模擬信號405的采樣和在特定介 電常數(shù)材料設(shè)備401中制成的線抽頭之間的時間關(guān)系。時間分布式采樣通過 使用諸如表面聲波(SAW)設(shè)備的特定介電常數(shù)材料設(shè)備401來實現(xiàn)。當定 時信號406沿設(shè)備401經(jīng)過由S廣Sn給定的各等間距點時，在各可測時間段 △t 403之后對輸入信號405進行采樣。圖4所表示的特定介電常數(shù)材料設(shè)備分布式采樣系統(tǒng)與圖3a中的軌跡 分布式采樣系統(tǒng)進行相似的工作。如之前參見圖2所述，獨立ADC系統(tǒng)包 含ADC和相應CPU。當定時信號406沿設(shè)備401到達與SrSn相對應的各 順序等間距點時，各順序ADC系統(tǒng)在ADC采樣點402處對輸入信號405 進行釆樣。當該定時信號406經(jīng)過設(shè)備401時，做出在各增量時間段At403之后對輸入信號405進行采樣的提示符，其中At403的值由設(shè)備401的特定 材料確定。當該定時信號406到達Si給定的第一采樣點402時，做出由第 一 ADC系統(tǒng)在第一 ADC采樣點d對輸入信號405進行采樣的提示符。當 該定時信號406在第二時間段At 403之后到達設(shè)備401內(nèi)的第二個采樣點 S2時，提示第二 ADC系統(tǒng)在相應的第二 ADC采樣點C2對輸入信號405進 行釆樣。上述采樣系統(tǒng)持續(xù)在ADC采樣點402對輸入信號405進行采樣， ADC采樣點402在時間上對應于設(shè)備401的SrSn點。順序采樣的結(jié)果是一 連串來自多個ADC的順序數(shù)字輸出值。所述數(shù)字輸出值可以是以同 一頻率 或不同頻率進行采樣的結(jié)果。在使用lOGHz輸入信號405的例子里，定時信號406到達設(shè)備401中 的Si給定的第一點，在該點，提示第一 ADC系統(tǒng)在50皮秒的第一時間段 403之后的第一 ADC采樣點d對輸入信號405進行采樣。當該定時信號406 到達設(shè)備401中的第二點S2時，提示第二 ADC系統(tǒng)在50皮秒的第二時間 段403之后發(fā)生的第二采樣點C2對輸入信號405進行采樣。如果各ADC系 統(tǒng)以1納秒的速率對輸入信號405進行采樣，那么需要20個ADC系統(tǒng)來對 lOGHz的輸入信號405進行充分采樣。在該例子中，使用本發(fā)明的特定介電 常數(shù)材料設(shè)備的分布式采樣系統(tǒng)等同于使用單個ADC的采樣系統(tǒng)，能夠以 20gsps的采樣率對lOGHz的輸入信號進行采樣。第四實施例公開了一種定序器或乘法器分布式采樣系統(tǒng)601,并參見圖 5對該實施例進行描述。定序器分布式采樣系統(tǒng)601的一個例子是使用射極 耦合邏輯(ECL)作為定序器501。該定序器501包括一組觸發(fā)器508,由 w廣Wn表示。各觸發(fā)器508都連接于一 ADC502,然后各ADC 502也連接于 相應的CPU 506。定時信號507進入定序器501,然后每級排序或用At 503 給定的相同增量與定時信號507相乘。這樣，當脈沖504通過第一 ADC觸 發(fā)器Wi時，ADd對輸入信號505進行采樣。在第二時間段At503之后，脈 沖504經(jīng)過第二個ADC觸發(fā)器w2, ADC2對輸入信號505進行采樣。上述 分布式采樣系統(tǒng)利用n個觸發(fā)器WrWn并分別使用ADd-ADCn持續(xù)對輸入信號505進行采樣。采樣結(jié)果由n個相關(guān)聯(lián)的CPU506來處理。順序采樣的 結(jié)果是一連串來自多個ADC的順序數(shù)字輸出值。所述數(shù)字輸出值可以是以 同一頻率或不同頻率進行采樣的結(jié)果。定序器501的重要特征是各觸發(fā)器 508之間的時間可以變化。在10GHz輸入信號505的例子中，定序器501包括20個觸發(fā)器508， 由w廣Wn表示。輸入模擬信號505以50皮秒時間段At 503的間隔順序地被 采樣。例如，當脈沖504在50皮秒的第一時間段At 503之后通過第一個ADC 觸發(fā)器Wi時，ADd會對輸入模擬信號505進行采樣。然后，當脈沖504在 50皮秒的第二時間段At 503之后通過第二個ADC觸發(fā)器w2時，ADC2會對 輸入模擬信號505進行采樣。如果各ADC 502都能夠以1納秒的速率對輸 入模擬信號505進行采樣，那么則需要20個觸發(fā)器508連同20個相關(guān)聯(lián)的 ADC 502和20個相關(guān)聯(lián)的CPU506才能以20gsps的采樣率對lOGHz的輸入 信號505進行充分采樣。在本例子中，使用多個帶有本發(fā)明的定序器或乘法 器的ADC的分布式采樣系統(tǒng)等同于使用能夠以20gsps的采樣率對10GHz 的輸入信號進行采樣的單個ADC的采樣系統(tǒng)。圖6為參見圖5所描述定序器或乘法器分布式采樣系統(tǒng)外加時鐘生成塊 602的方框圖。時鐘生成塊602可以是內(nèi)部或外部的，并且可以包括^旦不限 于鎖相環(huán)(PLL)、延遲鎖定環(huán)(DLL)、壓控振蕩器(VCO)、環(huán)形振蕩 器、晶體振蕩器或其他類型的振蕩器。圖6還示出定時信號603。圖7a為可與前述本發(fā)明一起使用的ADC的電路圖707，其利用差分運 算放大器。圖7a所示的差分運算放大器具有兩個輸入源701，其與運算放大 器702a和702b —起使用，其中運算放大器702b為帶有可選增益乘法器的 電壓對電流驅(qū)動器。這種配置為輸入信號的精確再生提供很大的共模抑制。 圖7a的系統(tǒng)進一步示出計數(shù)器704、 CPU 705和數(shù)字輸出信號706。圖7b為包括單端壓控振蕩器703的ADC的電路圖707。其余元件與圖 7a中的元件相同。圖7a的反相器系統(tǒng)具有能夠從不需要的背景噪音中分離 出待采樣的期望輸入信號701的優(yōu)勢；圖7b沒有抗擾性。但是，圖7b的反相器系統(tǒng)只需要一個管腳連接器，而圖7a的轉(zhuǎn)換器系統(tǒng)需要兩個管腳連接器。圖7a和7b的ADC電路圖可以和前述任意一個ADC/CPU分布式采樣 系統(tǒng)一起使用，用于對輸入模擬信號進行采樣。上述ADC/CPU分布式采樣系統(tǒng)也可以與發(fā)明者眾所周知的多種結(jié)構(gòu) 中的任何一種進行集成。實現(xiàn)本發(fā)明的一種模式是通過利用獨立計算機陣 列。陣列在圖8中以示意示出，并用通用參考符IO來標明。計算機陣 列IO具有多個(本例中示出24個)計算機12 (有時在陣列例子中也稱為 "核心"或"節(jié)點")。在所示出的例子中，所有計算機12都位于單個電 路小片14上。根據(jù)本發(fā)明，各計算機12均為通用獨立工作的計算機，如在 下文中將更加詳細的討論的。計算機12通過多條(在下文中將更詳細討論 其數(shù)量)互相連接的數(shù)據(jù)總線16互相連接。在本例子中，數(shù)據(jù)總線16為雙 向異步高速并行數(shù)據(jù)總線，盡管出于該目的所采用的其他互相連接手段也在 本發(fā)明的范圍內(nèi)。在陣列IO的本實施例中，不但計算機12之間的數(shù)據(jù)通信 可以是異步的，而且獨立的計算機12也可以運行于內(nèi)部異步模式。獨立計 算機12可以異步運行，由于各計算機12在不執(zhí)行指令時基本不耗費功率并 且沒有時鐘在其中運行，這就節(jié)省了大量功率。本領(lǐng)域技術(shù)人員將意識到，為了清楚起見，在圖8的視圖中省略電路小 片14上的其他附加的組件。這些附加部件包括電源總線、外部連接焊盤 以及樣i處理器芯片的其他這些普通方面。計算機12e為不處于陣列IO邊界的一個計算機12的例子。也就是說， 計算才幾12e具有四個正交相鄰計算才幾12a, 12b， 12c和12d。在下文中對 于陣列10的計算機12之間的通信的更詳細討論，將以示例的方式4吏用計算 機12a-12e的分組。如圖8的^L圖所見，諸如計算機12e的內(nèi)部計算4幾12 具有四個其他的可以通過總線16與之通信的計算機12。在以下討論中，所 討論的原理將應用于所有計算機12，除了位于陣列10邊緣的計算機12，其 只能夠與三個其他計算機12直接通信，以及拐角計算機12,其只能夠與兩個其他計算機12直接通信。圖9為圖8中的一部分的更詳細視圖，只示出一些計算機12,特別是 包括計算機12a-12e。圖9的視圖還揭示每條數(shù)據(jù)總線16都具有讀線18、 寫線20和多條(在本例子中為18)數(shù)據(jù)線22。數(shù)據(jù)線22能夠并行同時傳 輸一個18位指令字的所有比特。根據(jù)本發(fā)明的方法，諸如計算機12e的計算機12可以將其一條、兩條、 三條或全部四條讀線18設(shè)置為高，這樣來準備從相應的一個、兩個、三個 或全部四個相鄰計算機12接收數(shù)據(jù)。同樣的，計算機12也可以將其一條、 兩條、三條或全部四條寫線設(shè)置為高。當一個相鄰計算機12a、 12b、 12c或12d將其自身與計算機12e之間的 寫線20設(shè)置為高時，如果計算機12e已經(jīng)將相應讀線18設(shè)置為高，那么字 在相關(guān)聯(lián)的數(shù)據(jù)線22上從那個計算機12a、 12b、 12c或12d傳輸至計算機 12e。然后，發(fā)送計算機12將釋放寫線20，并且接收計算機(在該例子中為 12e)將寫線20和讀線18拉低。后一個動作是向發(fā)送計算機12確認已經(jīng)接 收到數(shù)據(jù)。注意，上述說明并不必然地意圖按順序指示事件的順序。在實際 應用中，接收計算機可以在發(fā)送計算機12釋放(停止拉高)其寫線20之前， 嘗試將寫線20設(shè)置得略低。在這種情況下，發(fā)送計算機12 —釋放其寫線 20，寫線20就會被接收計算機12e拉低。每當諸如計算機12e的計算機12預計要寫入，將其一條寫線20設(shè)置為 高時，它將簡單等待，基本不耗費功率，直到如上所述有相鄰計算機12 "請 求"該數(shù)據(jù)，除非數(shù)據(jù)待被發(fā)送到其上計算機12已經(jīng)將其讀線18設(shè)置為高， 在這種情況下數(shù)據(jù)被立即發(fā)送。類似地，每當計算機12預計要讀取，將其 一條以上讀線18設(shè)置為高時，它只是筒單等待，基本不消耗功率，直到連 接到所選擇的計算機12的寫線20變高，從而在兩個計算機12之間傳輸指 令字。如上所述，可能存在若干種潛在的手段和/或方法來使計算機12如所述 工作。但是，在本例子中，計算機12之所以運轉(zhuǎn)地這樣簡單是因為它們都是內(nèi)部通用異步運行(除了以所述異步方式相互之間傳輸數(shù)據(jù))。也就是說， 通常是按順序完成指令。當出現(xiàn)寫或讀指令時，直到該指令完成(或者，也 許作為替代地，直到其因為"復位"或其他原因被異常中斷時)才會有進一 步的動作?，F(xiàn)有技術(shù)中，沒有規(guī)則的時鐘脈沖。更具體地說，只有當正在被 執(zhí)行的指令既不是讀類型指令也不是寫類型指令時(假如讀或?qū)戭愋椭噶罱?jīng) 常需要另一個實體完成)或當該讀或?qū)戭愋筒僮魇聦嵣弦呀?jīng)完成時，才生成 脈沖來完成下一個指令。圖10為圖示出圖8和圖9的一個計算機12例子的總體布置框圖。如 圖IO的視圖所見，各計算機12為具有其自己的RAM24和ROM26的通用 整裝計算機。如以上提到的，計算機12有時也稱為獨立"節(jié)點"。在本例 子中，假如計算機12被組合在單芯片上。計算機12的其他基本元件為包括R寄存器29的返回堆棧28、指令區(qū) 域30、算術(shù)邏輯單元("ALU"或"處理器")32、數(shù)據(jù)堆棧34和用于對 指令進行解碼的解碼邏輯段36。本領(lǐng)域技術(shù)人員通常應該很熟悉諸如本例 子中的計算機12的基于堆棧計算機的操作。計算機12為具有數(shù)據(jù)堆棧34 和單獨的返回堆棧28的雙堆棧計算機。在本發(fā)明的這個實施例中，計算機12具有與相鄰計算機12進行通信的 四個通信端口 38。這些通信端口 38被進一步限定為上端口 38a、右端口 38b、 左端口 38c和下端口 38d。通信端口 38為三態(tài)驅(qū)動器，具有關(guān)閉狀態(tài)、接收 狀態(tài)(用于驅(qū)動信號使其進入計算機12)和發(fā)送狀態(tài)(驅(qū)動信號使其離開 計算機12)。如果特定計算機12不在諸如計算機12e的例子的陣列內(nèi)部(圖 8)，那么至少出于上述目的， 一個以上通信端口 38不會被那個特定計算機 使用。然而，那些連貫的電路小片14邊緣的通信端口 38可具有設(shè)計在計算 機12內(nèi)部或計算機12外部但與之相關(guān)聯(lián)的附加電路，從而使這種通信端口 38充當外部1/0端口 39 (圖8)。該外部I/0端口 39的例子包括，但不限 于USB (通用串行總線)端口 、 RS232串行總線端口 、并行通信端口 、模數(shù) 和/或數(shù)模轉(zhuǎn)換端口以及很多其他可能的變體。根據(jù)在此所述的本發(fā)明實施例，不論為此目的使用哪種附加或修正電路，關(guān)于處理從"外部，，1/0端口 39接收的指令和/或數(shù)據(jù)的"外部，，1/0端口 39的操作方法，與這里所述"內(nèi) 部"通信端口 38相比，是相似的。在圖8中，"邊緣"計算機12f與相關(guān) 聯(lián)的接口電路80 (以框圖形式示出) 一起圖示出，接口電路80用于通過外 部I/O端口 39與外部設(shè)備82進行通信。在目前描述的實施例中，指令區(qū)域30包括若干寄存器40，在本例子中， 寄存器40包括A寄存器40a、 B寄存器40b和P寄存器40c。在本例子中， A寄存器40a為全18位寄存器，而B寄存器40b和P寄存器40c為9位寄 存器。圖10的視圖中還以框圖的形式圖示出時間片定序器42。數(shù)據(jù)堆棧34和返回堆棧28不是像很多現(xiàn)有計算機中的由棧指針存取的 存儲器陣列。更準確地說，堆棧34和28為寄存器陣列。數(shù)據(jù)堆棧34中頂 部的兩個寄存器為T寄存器44和S寄存器46。數(shù)據(jù)堆棧34的剩余部分為 具有在該例子中編號為S2-S9的八個附加硬件寄存器的循環(huán)寄存器陣列 34a。在任何時候，循環(huán)寄存器陣列34a中的八個寄存器之一將被選作S寄 存器46下面的寄存器。選擇低于S的堆棧寄存器的移位寄存器中的值不能 夠被軟件來讀或?qū)?。類似地，返回堆?8的頂部位置為專用R寄存器29， 而返回堆棧28的剩余部分為循環(huán)寄存器陣列28a(圖中未具體顯示)，其具 有在該例子中編號為Rl-R8的八個附加硬件寄存器。除了之前在這里討論的寄存器，指令區(qū)域30還具有用于存儲目前正在 被使用的指令字的18位指令寄存器30a和用于目前正在被執(zhí)行的特定指令 字的附加5位操作碼寄存器30b。前述ADC/CPU分布式采樣系統(tǒng)可以與上述計算機陣列集成，產(chǎn)生大量 不同類型、大小和目的的系統(tǒng)組合。另外，這樣的系統(tǒng)可以作為獨立離散部 件被加工為集成在基片上、完全加工為單芯片或以上兩種工藝的結(jié)合。以下描述將給出不同ADC陣列可能的兩個例子，用來進一步闡明本發(fā) 明但不應當被解釋為限制性特征。圖lla示出帶有幾個計算機或節(jié)點12的 芯片或電路小片14。內(nèi)部計算機12被標明為互連的通用計算機(G) 94，因此，如上所述，其可以互相共享資源。電路小片14的邊界包含幾個ADC (A) 95。各ADC (A) 95具有稱為ADC計算機(C) 96的專用計算機。各ADC計算機(C) 96接入任意或所有通用計算機(G) 94?？梢岳没虿焕肁DC計算機(C) 96之間的連接。圖lib示出帶有幾個計算機12的電路小片14的另一個實施例。ADC (A)95形成在電路小片14的邊界，但是沒有如圖lla中的專用ADC計算機(C) 96。各ADC (A) 95直接接入任意或所有互連的通用計算機(G)94。圖Uc示出帶有總共40個計算機12的電路小片14,其中20個計算機 12為ADC(A)95， 20個計算機12為通用計算機(G) 94。圖llc為在前 面對10GHz輸入模擬信號進行采樣的例子中利用電路小片14的例子。各獨 立ADC能夠以lgsps的速率進行采樣；因此，需要20個這樣的ADC ( A) 95和20個相關(guān)聯(lián)的通用計算機(G) 94來對10GHz的輸入模擬信號進行采 樣。圖12a為本發(fā)明另一實施例的ADC系統(tǒng)1200的電路圖。本實施例中， 測得的電壓被轉(zhuǎn)換成一頻率，然后該頻率被數(shù)字電路讀取。A/D單元202基 于使用連接到輸入端204的VCO 1201的壓控振蕩器(VCO)電路。VCO 的輸出進入計數(shù)器1202，在該處，輸出通過門與參考頻率1203進行比較或 定時。當在門1204的一個輸入端判斷出選通信號1203時，計數(shù)器1202在 門1204的另一個輸入端所判斷出的計數(shù)值被傳遞到門1204的輸出端。門 1204的輸出端(指示輸入204的電壓的計數(shù)值)連接到CPU 203， CPU 203 也通過線1205控制對計數(shù)器1202的復位。信號1203同時被提供給CPU 203， 或作為替代地，由CPU203提供，這樣CPU203具有門1204何時提供可用 計數(shù)信號的指示。本該例子中，門1204為XOR門1204。換句話_沈，XOR 門1204只充當門。圖12a的ADC電路圖已經(jīng)組合之前討論的現(xiàn)有技術(shù)的ADC轉(zhuǎn)換方法的 優(yōu)點，減少或消除了它們的缺點。圖12a的ADC電路圖具有圖1A的采樣和保持電路的簡單性和可靠性，相位檢測器、閃爍(圖IB)和逐次逼近(圖1C)電路的速度和精度。圖12a的本創(chuàng)造性電路具有少量元件，并且比快速 電路相比消耗很少的功率。本創(chuàng)造性ADC電路的輸入204不局限于電壓源， 也不取決于頻率。VCO 1201的范圍沒有限制，并且計數(shù)器1202可^f吏用任意速度或速率。圖12b顯示在諸如0.18孩i米珪的CMOS硅工藝中的VCO 1201的特性 圖1211。輸入電壓的范圍為0-1.8伏，其中頻率從1GHz移動到2GHz。然 而，存在一近似為1 - 1.2伏寬度的窄動態(tài)或有用范圍1212。傳輸曲線1213 在x軸上示出輸入電壓，并在y軸上示出輸出頻率(GHz)。本領(lǐng)域技術(shù)人 員應該明白，輸入204 (圖12a)應該有偏壓，使得其電壓擺動落入有用范 圍1212，在該范圍內(nèi)，電壓和頻率值有一對一的關(guān)系。注意，這種一對一 的關(guān)系不必為線性關(guān)系。圖13示出根據(jù)本發(fā)明另一實施例的增強型采樣系統(tǒng)1300。在A/D轉(zhuǎn)換 器單元202中，輸入線204連接到可選輸入緩沖器1307，然后繼續(xù)連接到 輸入采樣開關(guān)1301,輸入采樣開關(guān)1301連接到采樣和保持電容器1302。釆 樣和保持電容器1302的電壓控制VCO 1201。這種方法允許振蕩器在采樣之 間以穩(wěn)定頻率運行。而VCO 1201連接到計數(shù)器1202，如上所述，然后計數(shù) 器1202連接到CPU 203。在本例子中，CPU 203還控制發(fā)送到緩沖器1306的采樣脈沖。利用可 變孔徑時鐘系統(tǒng)，例如由壓控電阻器1304和電容器1305制成的阻容微分器， 其中電阻器1304是電壓可調(diào)的。CPU203產(chǎn)生被緩沖器1303緩沖的更短微 分脈沖，并控制輸入采樣開關(guān)1301。通過控制電阻器電壓，CPU203可以修 改采樣時段的脈沖寬度并創(chuàng)建更小的孔徑窗口 ，從而提高采樣率。壓控電阻器1304和電容器1305創(chuàng)建阻容微分器，其確定輸入采樣開關(guān) 1301的孔徑窗口尺寸或可變速率。CPU203通過控制電阻器1304的電壓來 修改采樣時段的脈沖寬度。CPU203創(chuàng)建更短的微分脈沖，從而控制輸入采 樣的采樣和保持開關(guān)1301。更短的采樣孔徑窗口提供對更高頻率的輸入信號進行采樣的能力。可變采樣孔徑窗口也通過重新同步電路對返回的采樣相 位一起再次進行重新同步。修改脈沖寬度會影響電容器的穩(wěn)定時間等，因而影響采樣的精度。在速 度和精度之間存在折衷，其中越高的速度會導致越不精確的測量結(jié)果。因此，電阻器1304允許系統(tǒng)具有在CPU 203中作為代碼運行的針對精度的軟件控 制(未示出)。為了更清楚地解釋，在本例子中示出的阻容(RC )微分器位于CPU 203 的外部。RC電路的特定細節(jié)對于實施本發(fā)明不是特別重要。實際上，本領(lǐng) 域技術(shù)人員將意識到，很多CPU具有內(nèi)部輸出脈沖寬度調(diào)制信號的能力。 因此，應當意識到，如特定應用的細節(jié)所指示的，可以直接從CPU203或通 過一些外部電路向開關(guān)1301提供寬度受控脈沖。可以使用任何向開關(guān)1302 提供脈沖寬度調(diào)制信號的手段。提供可變采樣率的本發(fā)明可變寬度孔徑窗口可以單獨使用，或與任何前 述時間分布式ADC采樣系統(tǒng)結(jié)合使用。因此，多個ADC分布式采樣系統(tǒng)中 的各ADC還可以包括諸如阻容微分器的可變孔徑時鐘，以提供更短脈沖， 并且因此提供更短的孔徑窗口和更快的采樣率。同樣，ADC可變速率孔徑 窗口采樣系統(tǒng)可以與前述多個ADC分布式采樣系統(tǒng)實施例的^f壬意一個一起 使用，所述多個ADC分布式采樣系統(tǒng)實施例包括但不限于參見圖3a所述的 軌圖樣實施例、參見圖3b所述的反相器對實施例、參見圖4所述的特定介 電常數(shù)材料設(shè)備實施例和參見圖5和圖6所述的定序器實施例。以上所有例子只是本發(fā)明可用實施例中的 一些例子。本領(lǐng)域技術(shù)人員容 易看到，在不脫離本發(fā)明的精神和保護范圍的情況下，可以做出大量其他的 修改和替換。相應地，這里的公開內(nèi)容并不意圖作為限制性的，并且所附的 權(quán)利要求可以解釋為包括本發(fā)明的全部保護范圍。
權(quán)利要求
1、一種模數(shù)轉(zhuǎn)換器ADC系統(tǒng)，包括輸入信號線；輸入采樣開關(guān)；采樣和保持電容器；可變孔徑時鐘；計數(shù)器；和壓控振蕩器。
2、 根據(jù)權(quán)利要求1所述的ADC系統(tǒng)，其中 所述釆樣和保持電容器控制所述壓控振蕩器。
3、 根據(jù)權(quán)利要求1所述的ADC系統(tǒng)，其中 所述可變孔徑時鐘包括阻容微分器。
4、 根據(jù)權(quán)利要求1所述的ADC系統(tǒng)，其中 所述系統(tǒng)進一步包括中央處理單元CPU。
5、 根據(jù)權(quán)利要求4所述的ADC系統(tǒng)，其中
6、 根據(jù)權(quán)利要求4所述的ADC系統(tǒng)，其中所述CPU和所述可變孔徑時鐘修改采樣時段的脈沖寬度。
7、 根據(jù)權(quán)利要求1所述的ADC系統(tǒng)，其中 所述可變孔徑時鐘包括壓控電阻器和電容器。
8、 —種使用模數(shù)轉(zhuǎn)換器系統(tǒng)的方法，包括 提供輸入采樣開關(guān)； 提供中央處理單元CPU; 提供壓控振蕩器； 提供可變孔徑時鐘； 通過所述CPU產(chǎn)生采樣脈沖；并且通過所述可變孔徑時鐘從所述采樣脈沖中形成纟效分脈沖。
9、 根據(jù)權(quán)利要求8所述的方法，其中 所述可變孔徑時鐘包括阻容微分器。
10、 根據(jù)權(quán)利要求8所述的方法，其中 所述可變孔徑時鐘包括壓控電阻器；和 電容器。
11、 根據(jù)權(quán)利要求8所述的方法，其中所述可變孔徑時鐘產(chǎn)生所述輸入采樣開關(guān)的可變速率孔徑窗口 。
12、 根據(jù)權(quán)利要求8所述的方法，其中 所述可變孔徑時鐘修改采樣時段的脈沖寬度。
13、 根據(jù)權(quán)利要求8所述的方法，其中所述可變孔徑時鐘控制所述輸入采樣開關(guān)的孔徑窗口尺寸。
14、 一種對輸入模擬信號進行采樣的方法，包括 通過分布式采樣系統(tǒng)傳送定時信號；針對多個模數(shù)轉(zhuǎn)換器ADC中的至少一個模數(shù)轉(zhuǎn)換器，通過可變孔徑時 鐘從采樣脈沖中形成微分脈沖；分別使用所述多個ADC對輸入模擬信號進行多次采樣；并且將所述輸入模擬信號的各采樣進行組合以形成一連串順序數(shù)字輸出值。
15、 根據(jù)權(quán)利要求14所述的方法，進一步包括中央處理單元CPU。
16、 根據(jù)權(quán)利要求14所述的方法，其中 所述可變孔徑時鐘包括阻容微分器。
17、 根據(jù)權(quán)利要求15所述的方法，其中 所述可變孔徑時鐘包括壓控電阻器；和 電容器。
18、 根據(jù)權(quán)利要求17所述的方法，其中，所述C P u控制所述壓控電阻器的電壓。
19、 根據(jù)權(quán)利要求14所述的方法，其中 所述可變孔徑時鐘修改采樣時段的脈沖寬度。
20、 根據(jù)權(quán)利要求14所述的方法，其中所述可變孔徑時鐘控制輸入采樣開關(guān)的孔徑窗口尺寸。
21、 根據(jù)權(quán)利要求14所述的方法，其中 所述微分脈沖比所述采樣脈沖短。
22、 根據(jù)權(quán)利要求14所述的方法，其中 所述微分脈沖使得輸入采樣開關(guān)的孔徑窗口尺寸更小。
23、 根據(jù)權(quán)利要求14所述的方法，其中所述分布式采樣系統(tǒng)提供所述輸入模擬信號的順序定時采樣，以使所述 各順序定時采樣相對最接近的在前釆樣偏移一時間量。
24、 根據(jù)權(quán)利要求14所述的方法，其中所述多個模數(shù)轉(zhuǎn)換器中的各模數(shù)轉(zhuǎn)換器能夠以預定采樣率進行采樣，和 所述方法產(chǎn)生基本上與使用單個ADC相同的輸出，該單個ADC能夠 以一個等于預定采樣率與所使用的ADC總數(shù)的乘積的采樣率進行采樣。
25、 根據(jù)權(quán)利要求14所述的方法，其中 所述分布式采樣系統(tǒng)包括多個導電軌圖樣，其電串聯(lián)連接在一起以在所述多個導電軌圖樣中 的各導電軌圖樣之間形成結(jié)點；和通過所述定時信號分別位于所述各結(jié)點處的多個順序采樣提示符。
26、 根據(jù)權(quán)利要求14所述的方法，其中 所述分布式采樣系統(tǒng)包括多個反相器對，其電串聯(lián)連接在一起以在所述各反相器對之間形成 結(jié)點；和通過所述定時信號分別位于所述各結(jié)點處的多個順序采樣提示符。
27、 根據(jù)權(quán)利要求14所述的方法，其中所述分布式采樣系統(tǒng)包括由特定介電常數(shù)材料構(gòu)成的設(shè)備；和位于沿所述設(shè)備的多個等間距點中的各等間距點處的多個順序采 樣提示符。
28、 根據(jù)權(quán)利要求14所述的方法，其中 所述分布式采樣系統(tǒng)包括由多個觸發(fā)器構(gòu)成的定序器設(shè)備，所述多個觸發(fā)器分別連接到所述 多個ADC;和傳送入所述定序器設(shè)備的定時信號，所述定時信號與多個脈沖相 乘，其中所述多個脈沖中的各脈沖分別對應于所述多個觸發(fā)器中的各觸發(fā)器。
29、 根據(jù)權(quán)利要求14所述的方法，其中 所述各輸入模擬信號采樣從恒定頻率輸入模擬信號中得到。
30、 根據(jù)權(quán)利要求14所述的方法，其中 所述各輸入模擬信號采樣從可變頻率輸入模擬信號中得到。
31、 —種提高模數(shù)轉(zhuǎn)換器ADC的采樣率的方法，包括 提供輸入采樣開關(guān)；提供可變孔徑時鐘；通過中央處理單元CPU產(chǎn)生采樣脈沖寬度；和 修改所述采樣脈沖寬度以形成所述ADC的采樣時段的微分脈沖寬度。
32、 根據(jù)權(quán)利要求31所述的方法，其中， 所述微分脈沖寬度比所述采樣脈沖寬度窄。
33、 根據(jù)權(quán)利要求32所述的方法，其中， 所述窄微分脈沖寬度引起所述ADC的采樣率增加。
34、 根據(jù)權(quán)利要求31所述的方法，其中， 所述可變孔徑時鐘包括阻容微分器。
35、 根據(jù)權(quán)利要求31所述的方法，其中，所述可變孔徑時鐘包括 壓控電阻器；和 電容器。
36、 一種模數(shù)轉(zhuǎn)換器ADC電路，包括 壓控振蕩器VCO;計數(shù)器； 基準頻率源； 輸入信號源；和 XOR門。
37、 根據(jù)權(quán)利要求36所述的電路，進一步包括到中央處理單元CPU的連接。
38、 根據(jù)權(quán)利要求37所述的電路，其中， 所述壓控振蕩器的輸出進入所述計數(shù)器。
39、 根據(jù)權(quán)利要求38所述的電路，其中， 所述輸出通過所述門與所述基準頻率進行比較。
40、 根據(jù)權(quán)利要求37所述的電路，其中， 所述CPU控制對所述計數(shù)器的復位。
全文摘要
公開了對高頻輸入模擬信號進行采樣并將其轉(zhuǎn)換成數(shù)字輸出信號的改進方案。這是通過利用結(jié)合分布式采樣系統(tǒng)的多個模數(shù)轉(zhuǎn)換器來實現(xiàn)的。這種多個轉(zhuǎn)換器和分布式采樣系統(tǒng)的組合允許使用諸如0.18微米硅的傳統(tǒng)設(shè)備處理，并且還提供對甚高頻輸入信號的精確采樣。分布式采樣系統(tǒng)通過使用用于多個采樣的多個ADC來提供輸入信號的多個采樣，其中各采樣從最接近的在前采樣起依次偏移固定的時間量。各ADC具有標明的中央處理單元(CPU)以得到足夠的數(shù)據(jù)傳輸能力。來自所述多個ADC的采樣為一連串順序數(shù)字輸出值。所述數(shù)字輸出值可以是以同一頻率或不同頻率對所有輸入信號進行采樣的結(jié)果。分布式采樣系統(tǒng)的類型包括多個互相串聯(lián)連接的加長軌圖樣、多個互相串聯(lián)連接的反相器對、特定介電常數(shù)材料設(shè)備和定序器或乘法器。第二增強型采樣系統(tǒng)包括可變尺寸孔徑窗口，其中采樣脈沖的帶寬通過可變時鐘機制變窄，以產(chǎn)生更快的采樣率。這種可變尺寸孔徑窗口系統(tǒng)可單獨使用，或與前述多個ADC分布式采樣系統(tǒng)中的任何ADC分布式采樣系統(tǒng)結(jié)合使用。
文檔編號H03M1/60GK101277113SQ20081008559
公開日2008年10月1日 申請日期2008年3月24日 優(yōu)先權(quán)日2007年3月22日
發(fā)明者查理斯·H·莫爾, 約翰·休伊, 萊斯·O·什尼維利 申請人:科技資產(chǎn)股份有限公司