專利名稱：用于一電子裝置的輸出緩沖裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于一電子裝置的輸出緩沖裝置，特別涉及一種可節(jié)省生產(chǎn)成本的輸出緩沖裝置。
背景技術(shù)：
輸出緩沖器(Output Buffer )常用于各式電子裝置中，用來(lái)隔離信號(hào)輸入端與輸出端，以避免信號(hào)輸入端受負(fù)載影響，并增強(qiáng)推動(dòng)負(fù)載的能力。請(qǐng)參考圖l,圖1為一現(xiàn)有輸出緩沖器10的示意圖。輸出緩沖器10包含有一輸入端100、 一0R邏輯門102、 一AND邏輯門104、延遲元件106、 108、 一p型金屬氧化物半導(dǎo)體晶體管110、 一 n型金屬氧化物半導(dǎo)體晶體管112及一輸出端114。 OR邏輯門102用來(lái)對(duì)輸入端100所接收的一輸入信號(hào)SI及延遲元件108所輸出的一柵極控制信號(hào)VN進(jìn)行OR運(yùn)算，并將運(yùn)算結(jié)果輸出至延遲元件106,則延遲元件106可延遲OR運(yùn)算結(jié)果的時(shí)序，以產(chǎn)生一柵極控制信號(hào)VP。同樣地，AND邏輯門104用來(lái)對(duì)輸入信號(hào)SI及延遲元件106所輸出的柵極控制信號(hào)VP進(jìn)行AND運(yùn)算，并將運(yùn)算結(jié)果輸出至延遲元件108,則延遲元件108可延遲AND運(yùn)算結(jié)果的時(shí)序，以產(chǎn)生柵極控制信號(hào)VN。柵極控制信號(hào)VP與VN可控制p型金屬氧化物半導(dǎo)體晶體管110及n型金屬氧化物半導(dǎo)體晶體管112的導(dǎo)通狀態(tài)，以通過(guò)輸出端114輸出一輸出信號(hào)S0至負(fù)載。
關(guān)于輸入信號(hào)SI、輸出信號(hào)SO、柵極控制信號(hào)VP及VN的時(shí)序圖，請(qǐng)參考圖2。由圖2中的時(shí)間點(diǎn)T2、 T3、 T5、 T6可知，輸出緩沖器10通過(guò)OR邏輯門102及延遲元件106，使p型金屬氧化物半導(dǎo)體晶體管110在時(shí)間點(diǎn)T2先導(dǎo)通，接著通過(guò)AND邏輯門104及延遲元件108，使n型金屬氧化物半導(dǎo)體晶體管112在時(shí)間點(diǎn)T3導(dǎo)通。換句話說(shuō)，輸出緩沖器10的p型金屬氧化物半導(dǎo)體晶體管110及n型金屬氧化物半導(dǎo)體晶體管112可在不同時(shí)間導(dǎo)通及關(guān)閉，因而實(shí)現(xiàn)了非重迭(Non-overlap)輸出的功能。然而，若在電路上實(shí)現(xiàn)OR邏輯門102、 AND邏輯門104、延遲元件106及108，需要大量的晶體管才能完成，造成生產(chǎn)成本無(wú)法有效降低。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的即在于提供一種用于一電子裝置的輸出緩沖裝置，用以降低生產(chǎn)成本。
本發(fā)明揭露一種用于一電子裝置的輸出緩沖裝置，包含有一第一邏輯單元，包含有一第一端， 一第二端，耦接于一電源端及一第三端，用來(lái)根據(jù)該
第一端的一輸入信號(hào)，控制該第二端至該第三端之間的導(dǎo)通狀態(tài)； 一第二邏輯單元，包含有一第一端，耦接于該第一邏輯單元的該第一端， 一第二端，耦接于一地端，及一第三端，用來(lái)根據(jù)該第一端的該輸入信號(hào)，控制該第三端至該第二端之間的導(dǎo)通狀態(tài)； 一第一晶體管，包含有一第一端耦接于該第一邏輯單元的該第三端， 一第二端耦接于一電源端，及一第三端，用來(lái)根據(jù)該第一端的信號(hào)，控制該第二端至該第三端之間的導(dǎo)通狀態(tài)； 一第二晶體管，包含有一第一端，耦接于該第二邏輯單元的該第三端， 一第二端，耦接于該地端，及一第三端，用來(lái)根據(jù)該第一端的信號(hào)，控制該第三端至該第二端之間的導(dǎo)通狀態(tài)；以及一控制單元，耦接于該第一邏輯單元的該第三端、該第二邏輯單元的該第三端、該第一晶體管的該第一端及該第二晶體管的該第一端，用來(lái)控制該第一晶體管及該第二晶體管的導(dǎo)通時(shí)序。


圖1為一現(xiàn)有輸出緩沖器的示意圖。
圖2為圖1的輸出緩沖器的相關(guān)信號(hào)的時(shí)序圖。
圖3至圖6為本發(fā)明實(shí)施例一輸出緩沖器的示意圖
圖7為圖6的輸出緩沖器的相關(guān)信號(hào)的時(shí)序圖。
附圖元件符號(hào)說(shuō)明
10、 30、 40、 50
100、 300
114、 312102104
106、 108
110、 306、 502、 504、
600
輸出緩沖器輸入端輸出端OR邏輯門AND邏輯門延遲元件
p型金屬氧化物半導(dǎo)體晶體管112、 308、 506、 508、 602n型金屬氧化物半導(dǎo)體晶體管
302第一邏輯單元
304第二邏輯單元
310、 400、 500控制單元
402電阻
404、 406電容
510第一電壓產(chǎn)生器
512第二電壓產(chǎn)生器
SI輸入信號(hào)
SO輸出信號(hào)
Vc電源端
VP、 VN柵極控制信號(hào)
VI第一控制信號(hào)
V2第二控制信號(hào)
TP1-TP3、 TNI-TN3端點(diǎn)。
具體實(shí)施例方式
請(qǐng)參考圖3,圖3為本發(fā)明實(shí)施例一輸出緩沖器30的示意圖。輸出緩沖器30包含有一輸入端300、 一第一邏輯單元302、 一第二邏輯單元3(M、 一 p型金屬氧化物半導(dǎo)體晶體管306、 一n型金屬氧化物半導(dǎo)體晶體管308、 一控制單元310及一輸出端312。輸出緩沖器30通過(guò)輸入端300接收一輸入信號(hào)SI,經(jīng)相關(guān)處理后，由輸出端312輸出一輸出信號(hào)SO。第一邏輯單元302為一三端元件，其一端點(diǎn)TP1耦接于輸入端300, —端點(diǎn)TP2耦接于一電源端Vc，及一端點(diǎn)TP3耦接于p型金屬氧化物半導(dǎo)體晶體管306的柵極與控制單元310之間，用來(lái)根據(jù)輸入信號(hào)SI,控制端點(diǎn)TP2至端點(diǎn)TP3之間的導(dǎo)通狀態(tài)，進(jìn)而輸出一柵極控制信號(hào)VP至p型金屬氧化物半導(dǎo)體晶體管306的柵極。第二邏輯單元304亦為一三端元件，其一端點(diǎn)TN1耦接于輸入端300， 一端點(diǎn)TN2耦接于一地端，及一端點(diǎn)TN3耦接于n型金屬氧化物半導(dǎo)體晶體管308的柵極與控制單元310之間，用來(lái)根據(jù)輸入信號(hào)SI，控制端點(diǎn)TN3至端點(diǎn)TN2之間的導(dǎo)通狀態(tài)，進(jìn)而輸出一柵極控制信號(hào)VN至n型金屬氧化物半導(dǎo)體晶體管308的柵極。p型金屬氧化物半導(dǎo)體晶體管306的柵極耦接于端點(diǎn)TP3，源極耦接于電源端Vc,漏極耦接于輸出端312，用來(lái)根據(jù)柵極控制信號(hào)VP,控制源極至漏極之間的導(dǎo)通狀態(tài)。n型金屬氧化物半導(dǎo)體晶體管308的柵極耦接于端點(diǎn)TN3，源極耦接于地端，漏極耦接于輸出端312,用來(lái)根據(jù)柵極控制信號(hào)VN，控制漏極至源極之間的導(dǎo)通狀態(tài)。另一方面，控制單元310耦接于端點(diǎn)TP3與端點(diǎn)TN3之間，用來(lái)控制p型金屬氧化物半導(dǎo)體晶體管306及n型金屬氧化物半導(dǎo)體晶體管308的導(dǎo)通時(shí)序，其較佳地使p型金屬氧化物半導(dǎo)體晶體管306及n型金屬氧化物半導(dǎo)體晶體管308不同時(shí)導(dǎo)通，進(jìn)而控制輸出端312所輸出的輸出信號(hào)SO的大小。因此，輸出緩沖器30為一非重迭輸出緩沖器(Non-overlap Output Buffer )。
以下說(shuō)明輸出緩沖器30的運(yùn)作。在本發(fā)明實(shí)施例中，電源端Vc的電位表示高電位，地端的電位表示低電位。較佳地，當(dāng)輸入信號(hào)SI位于高電位時(shí)，第一邏輯單元302的端點(diǎn)TP2至端點(diǎn)TP3之間不導(dǎo)通，第二邏輯單元304的端點(diǎn)TN3至端點(diǎn)TN2之間導(dǎo)通；此時(shí)，柵極控制信號(hào)VN為低電位(即端點(diǎn)TN3的電位)且柵極控制信號(hào)VP為低電位(即端點(diǎn)TP3的電位)，因此n型金屬氧化物半導(dǎo)體晶體管308不導(dǎo)通，而p型金屬氧化物半導(dǎo)體晶體管306導(dǎo)通，輸出信號(hào)SO位于高電位。
接下來(lái)，當(dāng)輸入信號(hào)SI由高電位轉(zhuǎn)換至低電位，第一邏輯單元302的端點(diǎn)TP2至端點(diǎn)TP3之間導(dǎo)通，第二邏輯單元304的端點(diǎn)TN3至端點(diǎn)TN2之間不導(dǎo)通；此時(shí)，柵極控制信號(hào)VP由低電位轉(zhuǎn)換至高電位，因此p型金屬氧化物半導(dǎo)體晶體管306不導(dǎo)通；而控制單元31Q使柵極控制信號(hào)VN較柵極控制信號(hào)VP延遲一段時(shí)間后，由低電位轉(zhuǎn)換至高電位，因此n型金屬氧化物半導(dǎo)體晶體管308導(dǎo)通，輸出信號(hào)SO由高電位轉(zhuǎn)換至低電位。接著，當(dāng)輸入信號(hào)SI由低電位轉(zhuǎn)換至高電位，第一邏輯單元302的端點(diǎn)TP2至端點(diǎn)TP3之間不導(dǎo)通，第二邏輯單元304的端點(diǎn)TN3至端點(diǎn)TN2之間導(dǎo)通；此時(shí)，柵極控制信號(hào)VN由高電位轉(zhuǎn)換至低電位，因此n型金屬氧化物半導(dǎo)體晶體管308不導(dǎo)通；而控制單元310使柵極控制信號(hào)VP較柵極控制信號(hào)VN延遲一段時(shí)間后，由高電位轉(zhuǎn)換至低電位，因此P型金屬氧化物半導(dǎo)體晶體管306導(dǎo)通，輸出信號(hào)SO由低電位轉(zhuǎn)換至高電位。
值得注意的是，圖3的輸出緩沖器30為本發(fā)明的一實(shí)施例，本領(lǐng)域具通常知識(shí)者當(dāng)可據(jù)以做不同的變化及修飾。例如，在圖3中，第一邏輯單元302可由一p型金屬氧化物半導(dǎo)體晶體管實(shí)現(xiàn)，而第二邏輯單元304可由一n型金屬氧化物半導(dǎo)體晶體管實(shí)現(xiàn)。當(dāng)然，第一邏輯單元302亦可由其它元件所組成，只要能根據(jù)輸入信號(hào)SI，決定端點(diǎn)TP2至端點(diǎn)TP3的導(dǎo)通狀態(tài)即可。同樣地，第二邏輯單元304亦可由其它元件所組成，只要能根據(jù)輸入信號(hào)SI，決定端點(diǎn)TN3至端點(diǎn)TN2的導(dǎo)通狀態(tài)即可。
因此，本發(fā)明是通過(guò)控制單元310控制耦接于輸出端312的p型金屬氧化物半導(dǎo)體晶體管306及n型金屬氧化物半導(dǎo)體晶體管308不同時(shí)導(dǎo)通，以達(dá)成非重迭輸出的功能。值得注意的是，現(xiàn)有輸出緩沖器IO需要大量的晶體管才能實(shí)現(xiàn)，而本發(fā)明實(shí)施例的控制單元310可通過(guò)不同的實(shí)現(xiàn)方式以節(jié)省元件，進(jìn)而節(jié)省輸出緩沖器30的生產(chǎn)成本。舉例來(lái)說(shuō)，請(qǐng)參考圖4。圖4為本發(fā)明實(shí)施例一輸出緩沖器40的示意圖。輸出緩沖器40與輸出緩沖器30相似，不同之處在于，控制單元310置換為控制單元400。控制單元400包含有一電阻402及電容404、 406。電阻402耦接于端點(diǎn)TP3及端點(diǎn)TN3之間；電容404耦接于端點(diǎn)TP3及地端之間；電容406耦4妻于端點(diǎn)TN3及地端之間。輸出緩沖器40利用電阻402及電容404、 406的充;^文電效應(yīng)，產(chǎn)生時(shí)間延遲，使柵極控制信號(hào)VP與柵極控制信號(hào)VN不在同一時(shí)間轉(zhuǎn)換電位。如此一來(lái)，p型金屬氧化物半導(dǎo)體晶體管306及n型金屬氧化物半導(dǎo)體晶體管308不同時(shí)導(dǎo)通，以達(dá)成非重迭輸出的功能。
另一方面，請(qǐng)參考圖5。圖5為本發(fā)明實(shí)施例一輸出緩沖器50的示意圖。輸出緩沖器50與輸出緩沖器30相似，不同之處在于，控制單元31G置換為控制單元500?？刂茊卧?00包含有p型金屬氧化物半導(dǎo)體晶體管502、 5tM及n型金屬氧化物半導(dǎo)體晶體管506、 508。 p型金屬氧化物半導(dǎo)體晶體管502與504串聯(lián)，p型金屬氧化物半導(dǎo)體晶體管502的源極耦接于端點(diǎn)TP3， p型金屬氧化物半導(dǎo)體晶體管504的漏極耦接于端點(diǎn)TN3,且p型金屬氧化物半導(dǎo)體晶體管504的柵極耦接于一第一電壓產(chǎn)生器510。類似地，n型金屬氧化物半導(dǎo)體晶體管506與508串聯(lián)，n型金屬氧化物半導(dǎo)體晶體管506的漏極耦接于端點(diǎn)TP3， n型金屬氧化物半導(dǎo)體晶體管508的源極耦接于端點(diǎn)TN3，且n型金屬氧化物半導(dǎo)體晶體管506的柵極耦接于一第二電壓產(chǎn)生器5丄2。此外，p型金屬氧化物半導(dǎo)體晶體管502的柵極耦接于n型金屬氧化物半導(dǎo)體晶體管506的源極，n型金屬氧化物半導(dǎo)體晶體管508的柵極耦接于p型金屬氧化物半導(dǎo)體晶體管504的源極。
值得注意的是，第一電壓產(chǎn)生器510所產(chǎn)生的一第一控制信號(hào)VI用于控制p型金屬氧化物半導(dǎo)體晶體管504的導(dǎo)通狀態(tài)，第二電壓產(chǎn)生器512所產(chǎn)生的一第二控制信號(hào)V2用于控制n型金屬氧化物半導(dǎo)體晶體管506的導(dǎo)通狀態(tài)。第一控制信號(hào)Vl及第二控制信號(hào)V2是位于兩相異的電壓電平，其可根據(jù)需要而有不同的設(shè)計(jì)。舉例來(lái)說(shuō)，若第一控制信號(hào)Vl位于低電位且第二控制信號(hào)V2位于高電位，則p型金屬氧化物半導(dǎo)體晶體管504及n型金屬氧化物半導(dǎo)體晶體管506恒導(dǎo)通，其連接方式如圖6所示；此時(shí)，輸出緩沖器30為一般的輸出緩沖器。相反地，若第一控制信號(hào)Vl位于高電位且第二控制信號(hào)V2位于低電位，則p型金屬氧化物半導(dǎo)體晶體管504及n型金屬氧化物半導(dǎo)體晶體管506恒關(guān)閉；此時(shí)，輸出緩沖器50為三態(tài)(Tri-state)輸出緩沖器，可產(chǎn)生高阻抗輸出。
在圖6中，第一邏輯單元302由一p型金屬氧化物半導(dǎo)體晶體管600實(shí)現(xiàn)，而第二邏輯單元304由一 n型金屬氧化物半導(dǎo)體晶體管602實(shí)現(xiàn)。進(jìn)一步說(shuō)明圖6中輸出緩沖器50的運(yùn)作方式。請(qǐng)參考圖7，圖7為圖6的輸出緩沖器50的輸入信號(hào)SI、輸出信號(hào)SO、柵極控制信號(hào)VP及VN的時(shí)序圖，各信號(hào)在電位轉(zhuǎn)換時(shí)的動(dòng)作詳述如下。在圖7的Tl時(shí)間內(nèi)，輸入信號(hào)SI位于一高電位，此時(shí)p型金屬氧化物半導(dǎo)體晶體管600關(guān)閉，n型金屬氧化物半導(dǎo)體晶體管602導(dǎo)通，柵極控制信號(hào)VN與VP皆為低電位。接著，輸入信號(hào)SI在T2時(shí)間內(nèi)由高電位轉(zhuǎn)換至低電位，此時(shí)n型金屬氧化物半導(dǎo)體晶體管602關(guān)閉，p型金屬氧化物半導(dǎo)體晶體管600導(dǎo)通，使柵極控制信號(hào)VP先由低電位轉(zhuǎn)換至高電位。另一方面，控制單元500控制柵極控制信號(hào)VN,使其電位轉(zhuǎn)換的時(shí)間點(diǎn)較柵極控制信號(hào)VP的電位轉(zhuǎn)換的時(shí)間點(diǎn)延后。因此，P型金屬氧化物半導(dǎo)體晶體管306在時(shí)間點(diǎn)TA關(guān)閉，而n型金屬氧化物半導(dǎo)體晶體管308在時(shí)間點(diǎn)TB導(dǎo)通，輸出信號(hào)SO在時(shí)間點(diǎn)TB開始轉(zhuǎn)換至低電位。
接著，在T3時(shí)間內(nèi)，輸入信號(hào)SI為低電位，此時(shí)p型金屬氧化物半導(dǎo)體晶體管600導(dǎo)通而n型金屬氧化物半導(dǎo)體晶體管602關(guān)閉，柵極控制信號(hào)VN與VP皆為高電位。接著，輸入信號(hào)SI在T4時(shí)間內(nèi)由低電位轉(zhuǎn)換至高電位，此時(shí)n型金屬氧化物半導(dǎo)體晶體管602導(dǎo)通，p型金屬氧化物半導(dǎo)體晶體管600關(guān)閉，使柵極控制信號(hào)VN先由高電位轉(zhuǎn)換至低電位。另一方面，控制單元500控制柵極控制信號(hào)VP,使其電位轉(zhuǎn)換的時(shí)間點(diǎn)較柵極控制信號(hào)VN的電位轉(zhuǎn)換的時(shí)間點(diǎn)延后。因此，n型金屬氧化物半導(dǎo)體晶體管308在時(shí)間點(diǎn)TC關(guān)閉，而p型金屬氧化物半導(dǎo)體晶體管306在時(shí)間點(diǎn)TD導(dǎo)通，輸出信號(hào)S0在時(shí)間點(diǎn)TD開始轉(zhuǎn)換至高電位。
綜上所述，本發(fā)明是通過(guò)不同的控制單元，控制耦接于輸出端的P型金屬氧化物半導(dǎo)體晶體管及n型金屬氧化物半導(dǎo)體晶體管不同時(shí)導(dǎo)通，以達(dá)成非重迭輸出的功能。更進(jìn)一步地，控制單元可由最精簡(jiǎn)的電路元件實(shí)現(xiàn)，因此降低輸出緩沖器的生產(chǎn)成本。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明申請(qǐng)專利范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種用于一電子裝置的輸出緩沖裝置，包含有第一邏輯單元，包含有一第一端，一第二端耦接于一電源端，及一第三端，用來(lái)根據(jù)該第一端的一輸入信號(hào)，控制該第二端至該第三端之間的導(dǎo)通狀態(tài)；第二邏輯單元，包含有一第一端，耦接于該第一邏輯單元的該第一端，一第二端耦接于一地端及一第三端，用來(lái)根據(jù)該第一端的該輸入信號(hào)，控制該第三端至該第二端之間的導(dǎo)通狀態(tài)；第一晶體管，包含有一第一端，耦接于該第一邏輯單元的該第三端，一第二端耦接于一電源端及一第三端，用來(lái)根據(jù)該第一端的信號(hào)，控制該第二端至該第三端之間的導(dǎo)通狀態(tài)；第二晶體管，包含有一第一端，耦接于該第二邏輯單元的該第三端，一第二端耦接于該地端及一第三端，用來(lái)根據(jù)該第一端的信號(hào)，控制該第三端至該第二端之間的導(dǎo)通狀態(tài)；以及控制單元，耦接于該第一邏輯單元的該第三端、該第二邏輯單元的該第三端、該第一晶體管的該第一端及該第二晶體管的該第一端，用來(lái)控制該第一晶體管及該第二晶體管的導(dǎo)通時(shí)序。
2. 如權(quán)利要求1所述的輸出緩沖裝置，其另包含一輸入端，耦接于該第 一邏輯單元的該第一端及該第二邏輯單元的該第一端，用來(lái)產(chǎn)生該輸入信號(hào)。
3. 如權(quán)利要求1所述的輸出緩沖裝置，其另包含一輸出端，耦接于該第 一晶體管的該第三端及該第二晶體管的該第三端，用來(lái)產(chǎn)生一輸出信號(hào)。
4. 如權(quán)利要求1所述的輸出緩沖裝置，其中，該第一邏輯單元是一 P型 金屬氧化物半導(dǎo)體晶體管，該第一端是柵極，該第二端是源極，以及該第三 端是漏才及。
5. 如權(quán)利要求1所述的輸出緩沖裝置，其中，該第二邏輯單元是一n型 金屬氧化物半導(dǎo)體晶體管，該第一端是柵極，該第二端是源極，以及該第三 端是漏極。
6. 如權(quán)利要求1所述的輸出緩沖裝置，其中，該第一晶體管是一P型金 屬氧化物半導(dǎo)體晶體管，該第一端是柵極，該第二端是源極，以及該第三端 是漏極。
7. 如權(quán)利要求1所述的輸出緩沖裝置，其中，該第二晶體管是一n型金屬氧化物半導(dǎo)體晶體管，該第一端是柵極，該第二端是源極，以及該第三端 是漏極。
8. 如權(quán)利要求1所述的輸出緩沖裝置，其中，該控制單元用于控制該第 一晶體管及該第二晶體管不同時(shí)導(dǎo)通。
9. 如權(quán)利要求1所述的輸出緩沖裝置，其中，該控制單元包含有 電阻，包含有一第一端，耦接于該第一邏輯單元的該第三端，及一第二端，耦接于該第二邏輯單元的該第三端；第 一電容，其一端耦接于該第 一邏輯單元的該第三端及該電阻的該第一 端，另一端耦4妾于該地端；以及第二電容，其一端耦接于該第二邏輯單元的該第三端及該電阻的該第二 端，另一端耦4姿于該地端。
10. 如權(quán)利要求1所述的輸出緩沖裝置，其中，該控制單元包含有； 第一p型金屬氧化物半導(dǎo)體晶體管，包含有源極，耦接于該第一邏輯單元的該第三端、漏極與柵極；第二p型金屬氧化物半導(dǎo)體晶體管，包含有源極，耦接于該第一p型金 屬氧化物半導(dǎo)體晶體管的該漏極、漏極耦接于該第二邏輯單元的該第三端、 與柵極，用來(lái)根據(jù)一第一控制信號(hào)，控制該第二p型金屬氧化物半導(dǎo)體晶體 管的該源極至該漏極的導(dǎo)通狀態(tài)；第一n型金屬氧化物半導(dǎo)體晶體管，包含有源極、漏極耦接于該第一邏 輯單元的該第三端與柵極，用來(lái)根據(jù)一第二控制信號(hào)，控制該第一n型金屬 氧化物半導(dǎo)體晶體管的該漏極至該源極的導(dǎo)通狀態(tài)；以及第二n型金屬氧化物半導(dǎo)體晶體管，包含有源極，耦接于該第二邏輯單 元的該第三端、漏極，耦接于該第一n型金屬氧化物半導(dǎo)體晶體管的該源極、 與柵極耦接于該第一 p型金屬氧化物半導(dǎo)體晶體管的該漏極。
11. 如權(quán)利要求IO所述的輸出緩沖裝置，其中，該第一控制信號(hào)由一電 壓產(chǎn)生器所產(chǎn)生。
12. 如權(quán)利要求IO所述的輸出緩沖裝置，其中，該第二控制信號(hào)由一電 壓產(chǎn)生器所產(chǎn)生。
13. 如權(quán)利要求IO所述的輸出緩沖裝置，其中，該第一控制信號(hào)及該第 二控制信號(hào)是位于兩相異的電壓電平。
14.如權(quán)利要求13所述的輸出緩沖裝置，其中，當(dāng)該第一控制信號(hào)位于 一高電壓電平且該第二控制信號(hào)位于一低電壓電平時(shí)，該輸出緩沖裝置輸出 高阻抗。
全文摘要
用于一電子裝置的輸出緩沖裝置，包含有一第一邏輯單元、一第二邏輯單元、一第一晶體管、一第二晶體管、以及一控制單元。該第一邏輯單元及該第二邏輯單元耦接于一輸入端，用來(lái)根據(jù)該輸入端所接收的一輸入信號(hào)，控制該第一邏輯單元及該第二邏輯單元的導(dǎo)通狀態(tài)，并分別輸出該第一晶體管及該第二晶體管的柵極控制信號(hào)，以控制該第一晶體管及該第二晶體管的導(dǎo)通狀態(tài)；該控制單元耦接于該第一邏輯單元的一輸出端、該第二邏輯單元的一輸出端、該第一晶體管及該第二晶體管之間，用來(lái)控制該第一晶體管及該第二晶體管不同時(shí)導(dǎo)通。
文檔編號(hào)H03K19/0175GK101557224SQ20081009113
公開日2009年10月14日 申請(qǐng)日期2008年4月7日 優(yōu)先權(quán)日2008年4月7日
發(fā)明者蕭兆志 申請(qǐng)人:聯(lián)詠科技股份有限公司