專利名稱：顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及包含倒相電路的驅(qū)動(dòng)電路一體型的液晶顯示裝置。
技術(shù)背景在像素部設(shè)置開關(guān)元件的TFT (Thin Film Transistor)方式的液 晶顯示裝置作為個(gè)人電腦等的顯示裝置而被廣泛使用，而作為移動(dòng)電 話等小型移動(dòng)終端的顯示裝置，其需要也在擴(kuò)大。在TFT液晶顯示器 中，在要求高畫質(zhì)、低功率的同時(shí)，低成本的要求也很強(qiáng)烈，特別是 面向移動(dòng)電話的小型顯示器中，驅(qū)動(dòng)面板的驅(qū)動(dòng)LSI的成本占的比例 大，所以要求驅(qū)動(dòng)LSI降低成本。作為實(shí)現(xiàn)驅(qū)動(dòng)LSI的低成本的方法，以往，用與像素部的TFT相 同的工藝在玻璃襯底上形成搭載于驅(qū)動(dòng)LSI的電源電路或驅(qū)動(dòng)電路等 高耐壓電路，即所謂的驅(qū)動(dòng)電路一體型的顯示裝置正被開發(fā)、產(chǎn)品 化。在面板一側(cè)內(nèi)置這些高耐壓電路時(shí)，留在驅(qū)動(dòng)器一側(cè)的邏輯電路 可以不使用高耐壓工藝而形成，此外，通過伴隨著工藝微細(xì)化的收縮 (shrink)效果，能削減電路面積。因此，能夠降低驅(qū)動(dòng)LSI的成 本。而在面板一側(cè)，用NMOS單溝道工藝形成內(nèi)置驅(qū)動(dòng)電路，從而能 夠比CMOS結(jié)構(gòu)更降低工藝成本。通常，要驅(qū)動(dòng)TFT液晶顯示器的 柵線，需要十幾伏左右的振幅的時(shí)鐘，但是驅(qū)動(dòng)LSI的輸出信號(hào)是數(shù) 伏左右的小振幅，所以需要用于增大振幅的電平移動(dòng)電路。為了使內(nèi) 置驅(qū)動(dòng)電路工作，需要多個(gè)時(shí)鐘，與此對(duì)應(yīng)需要多個(gè)電平移動(dòng)器。作為能用NMOS單溝道工藝形成的電平移動(dòng)器，已知美國(guó)專利第 6788108號(hào)(特開2003-179479號(hào)公報(bào))中記載的電路?？墒?，該美 國(guó)專利第6788108號(hào)(特開2003-179479號(hào)公報(bào))中記載的電平移動(dòng)器，需要用于啟動(dòng)輸出電壓的輸入信號(hào)和用于停止輸出信號(hào)的倒相信 號(hào)，使用這樣的電路時(shí)，內(nèi)置驅(qū)動(dòng)電路的控制時(shí)鐘線數(shù)增大。在與柵 線的驅(qū)動(dòng)一起進(jìn)行公共線的驅(qū)動(dòng)時(shí)，控制時(shí)鐘線數(shù)進(jìn)一步增大。內(nèi)置 驅(qū)動(dòng)電路通常形成在除了顯示區(qū)域的邊緣區(qū)域中，內(nèi)置驅(qū)動(dòng)電路的控 制時(shí)鐘的布線也配置在邊緣。因此，控制時(shí)鐘線數(shù)大時(shí)，具有邊緣尺寸增大的問題。此外，驅(qū)動(dòng)LSI的輸出管腳數(shù)也增大，具有驅(qū)動(dòng)LSI 的成本增大的問題。作為削減內(nèi)置驅(qū)動(dòng)電路的控制時(shí)鐘線數(shù)的方法，考慮在面板 一 側(cè) 內(nèi)置倒相電路，使用內(nèi)置倒相電路生成對(duì)電平移動(dòng)器供給的倒相信號(hào) 的方法。作為能用NMOS單溝道工藝形成的倒相電路，已知以下的專 利文獻(xiàn)2中記載的電路。發(fā)明內(nèi)容特開平5-224629號(hào)公報(bào)中記載的倒相電路在輸入電路中使用二極 管連接，所以具有閾值電壓Vth的制造離差的影響大的問題。即存在 Vth大時(shí)輸出波形的上升慢、Vth小時(shí)輸入電路的消耗電流(貫通電 流)大的問題。在驅(qū)動(dòng)電路一體型的顯示裝置中，用與像素部的開關(guān)元件相同的 工藝在玻璃襯底上形成構(gòu)成驅(qū)動(dòng)電路的薄膜晶體管。這樣的薄膜晶體 管與在通常的集成電路中使用的晶體管相比閾值電壓Vth大，具有 Vth的制造離差大的問題。此外，與通常的晶體管相比，具有導(dǎo)通電 阻大的問題。在對(duì)晶體管施加高電壓時(shí)，或者流過大的電流時(shí)，還存 在元件特性容易惡化的問題。本發(fā)明是為了解決使用具有這樣的問題的薄膜晶體管在玻璃襯底 上形成倒相電路時(shí)發(fā)現(xiàn)的課題而形成的，其目的在于，提供晶體管的 閾值電壓Vth的制造離差或?qū)娮璧挠绊懶　⑤敵霾ㄐ蔚纳仙陆?速度快，消耗電流小的NMOS倒相電路。因此，本發(fā)明在同 一襯底上設(shè)置顯示圖像的顯示區(qū)域和驅(qū)動(dòng)顯示 區(qū)域的驅(qū)動(dòng)電路。驅(qū)動(dòng)電路包含用于增大控制時(shí)鐘的振幅的電平移動(dòng)電路、用于生成對(duì)電平移動(dòng)電路供給的倒相時(shí)鐘的倒相電路。倒相電路由使用高電阻負(fù)載的輸入倒相器、串聯(lián)有2個(gè)晶體管的 輸出緩沖器構(gòu)成。輸入倒相器的電源電壓為VDD1，輸出緩沖器的電 源電壓VDD2、晶體管的閾值電壓為Vth時(shí)，供給電源電壓以滿足不 等式VDD1〉VDD2+Vth。根據(jù)本發(fā)明，能實(shí)現(xiàn)閾值電壓Vth的制造離差的影響小、輸出波 形的上升、下降速度快的NMOS倒相電路。此外，通過使用高電阻負(fù) 載，能實(shí)現(xiàn)消耗電流小、晶體管的導(dǎo)通電阻的影響小的NMOS倒相電 路。使用這樣的NMOS倒相電路，在面板內(nèi)生成對(duì)NMOS電平移動(dòng) 電路供給的倒相時(shí)鐘，所以能夠減少內(nèi)置驅(qū)動(dòng)電路的控制時(shí)鐘線數(shù)、 減小邊緣尺寸、減少驅(qū)動(dòng)器管腳數(shù)。


圖l是本發(fā)明的顯示裝置的結(jié)構(gòu)圖。圖2是圖1所示的電平移動(dòng)電路塊207的結(jié)構(gòu)圖。圖3是圖2所示的倒相電路302的結(jié)構(gòu)圖。圖4是圖3所示的倒相電路302的輸入輸出波形圖。圖5是圖2所示的倒相電路302的其他結(jié)構(gòu)圖。圖6是圖5所示的倒相電路302的輸入輸出波形圖。圖7是圖1所示的電平移動(dòng)電路塊207的其他結(jié)構(gòu)圖。圖8是圖1所示的電平移動(dòng)電路塊207的其他結(jié)構(gòu)圖。圖9是圖8所示的倒相電路801的結(jié)構(gòu)圖。圖IO是圖9所示的倒相電路801的輸入輸出波形圖。圖ll是圖1所示的電平移動(dòng)電路塊207的其他結(jié)構(gòu)圖。圖12是圖11所示的電平移動(dòng)型倒相電路1101的結(jié)構(gòu)圖。圖13是圖12所示的電平移動(dòng)型倒相電路1101的波形圖。
具體實(shí)施方式
以下，用

本發(fā)明的實(shí)施例。須指出的是，在全部附圖中，具有同一功能的部分付與同一符號(hào)，省略重復(fù)的說明。此外，對(duì) 信號(hào)線及其信號(hào)使用相同的符號(hào)進(jìn)行說明。 [實(shí)施例1]圖1表示本實(shí)施例的顯示裝置的結(jié)構(gòu)框圖。在圖1中，本實(shí)施例的顯示裝置由絕緣襯底212上的液晶面板211和驅(qū)動(dòng)它的驅(qū)動(dòng)LSI (209)構(gòu)成。在液晶面板211，分別在水平方向、垂直方向配置多個(gè) 柵線204和漏線205,在柵線204和漏線205的各交點(diǎn)配置由像素電 極202、對(duì)置電極203、開關(guān)元件201構(gòu)成的像素部，形成顯示區(qū)域 210。在顯示區(qū)域210的周邊部即邊緣區(qū)域形成電源電路208、電平移 動(dòng)電路塊207、柵極驅(qū)動(dòng)電路206。驅(qū)動(dòng)LSI (209)根據(jù)從系統(tǒng)一側(cè)供給的控制信號(hào)216，生成對(duì)電 源電路208、電平移動(dòng)電路塊207供給的控制時(shí)鐘215。電源電路208 生成柵線的驅(qū)動(dòng)和內(nèi)置電路的動(dòng)作所需要的正負(fù)的各種電源電壓 214,提供給電平移動(dòng)電路塊207和柵極驅(qū)動(dòng)電路206。電平移動(dòng)電路 塊207將驅(qū)動(dòng)LSI (209)輸出的數(shù)伏的振幅的控制時(shí)鐘215變換為十 幾伏的振幅的控制時(shí)鐘213,提供給柵極驅(qū)動(dòng)電路206。柵極驅(qū)動(dòng)電 路206根據(jù)電平移動(dòng)電路塊207輸出的大的振幅的控制時(shí)鐘213，生 成每次1行依次將柵線導(dǎo)通的掃描信號(hào)，提供給柵線204。每當(dāng)各行 的柵線導(dǎo)通時(shí)，驅(qū)動(dòng)LSI (209)將與各行的顯示數(shù)據(jù)對(duì)應(yīng)的模擬灰度 電壓通過開關(guān)元件201提供給像素電極202,進(jìn)行圖像顯示。圖2是圖1所示的電平移動(dòng)電路塊207的結(jié)構(gòu)圖。在圖2中，電 平移動(dòng)電路塊207由用于增大圖l所示的驅(qū)動(dòng)LSI (209)輸出的控制 時(shí)鐘的振幅的電平移動(dòng)電路301、用于生成使電平移動(dòng)電路301工作 所需要的倒相信號(hào)INB的倒相電路302構(gòu)成。這些電路設(shè)置與圖1所 示的柵極驅(qū)動(dòng)電路206的工作所需要的控制時(shí)鐘的數(shù)量相同的數(shù)量， 由NMOS單溝道工藝形成。向電平移動(dòng)電路301供給圖l所示的電源 電路208輸出的正的電源電壓VDD ( 303 )和負(fù)的電源電壓VSS (304 ),設(shè)定為VDD和VSS的差電壓(電壓差)VDD-VSS變?yōu)槭?幾伏。該電平移動(dòng)電路301將圖1所示的驅(qū)動(dòng)LSI (209)輸出的振幅為數(shù)伏的控制時(shí)鐘215變換為將差電壓VDD-VSS作為振幅的大振幅 的控制時(shí)鐘，將它提供給柵極驅(qū)動(dòng)電路206。
一般來(lái)說，由NMOS單溝道構(gòu)成的電平移動(dòng)電路需要用于啟動(dòng)輸 出的輸入信號(hào)、用于停止輸出的倒相信號(hào)。因此，在面板一側(cè)內(nèi)置這 樣的電路時(shí)，與使用以單一的輸入信號(hào)工作的CMOS結(jié)構(gòu)的電平移動(dòng) 電路時(shí)相比，具有內(nèi)置電路的布線數(shù)增多的問題。
因此，在本實(shí)施例中，如圖2所示，在面板一側(cè)內(nèi)置NMOS倒相 電路302，使用NMOS倒相電路302生成對(duì)NMOS電平移動(dòng)電路301 供給的倒相信號(hào)。對(duì)NMOS倒相電路302供給圖1所示的電源電路 208輸出的大的電源電壓VDD1 ( 305 )、驅(qū)動(dòng)LSI (209)輸出的比 較小的電源電壓VDD2 ( 306)，在這些電源電壓和GND電平之間， NMOS倒相電-各302工作。
圖3是圖2所示的倒相電路302的結(jié)構(gòu)圖。在圖3中，倒相電路 303包括由高電阻負(fù)載R (102)和晶體管Trl (101)構(gòu)成的輸入倒 相器，和由晶體管Tr2、 Tr3構(gòu)成的輸出緩沖器。晶體管Trl、 Tr3的 源極連接在接地端子GND ( 105)上。圖1所示的電源電路208輸出 的電源電壓VDD1 ( 103)提供給電阻負(fù)載R。此外，圖l所示的驅(qū)動(dòng) LSI (209)輸出的電源電壓VDD2 (104)提供給晶體管Tr2。供給電 源電壓，使得在晶體管Tr2的閾值電壓為Vth時(shí)，電源電壓VDD1、 VDD2滿足不等式VDD1>VDD2+Vth。
在圖3所示的倒相電路302中，在輸入倒相器使用高電阻負(fù)載， 所以與使用以往的二極管連接負(fù)載時(shí)相比，能減小閾值電壓Vth的制 造離差的影響。即，使用二極管連接負(fù)載時(shí)，具有在Vth大時(shí)，輸出 波形的上升延遲，此外在Vth小時(shí)，輸入倒相器的消耗電流(貫通電 流)增大的問題，但是在圖3所示的倒相電路302中，能解決這樣的 問題。
此外，在圖3所示的倒相電路302中，在輸出一側(cè)設(shè)置由晶體管 Tr2、 Tr3構(gòu)成的輸出緩沖器，使用該輸出緩沖器進(jìn)行負(fù)載的充放電， 所以不受基于輸入倒相器的電阻負(fù)載R、輸出緩沖器驅(qū)動(dòng)的負(fù)載的電容C的CR時(shí)間常數(shù)的影響，與沒有輸出緩沖器時(shí)相比，能以高速驅(qū)
動(dòng)大的電容負(fù)載。即電阻負(fù)載R、電容負(fù)載C大時(shí)，也能加速輸出波
形的上升。
考慮晶體管Trl的導(dǎo)通電阻，決定電阻負(fù)載R的值。即輸入時(shí)鐘 IN ( 106)為高電平時(shí)的節(jié)點(diǎn)N3的電壓VN3成為由電阻負(fù)載R和 Trl的導(dǎo)通電阻Ron將電源電壓VDD1分壓后的值VN1=VDD1 x Ron/ (R+Ron)，所以有必要電阻負(fù)載R的值比Trl的導(dǎo)通電阻Ron 大很多。在電阻負(fù)載R小時(shí)，輸入時(shí)鐘IN為高電平時(shí)的節(jié)點(diǎn)N3的電 源VN3不下降到GND電平，構(gòu)成輸出緩沖器的晶體管Tr2、 Tr3 二 者導(dǎo)通，貫通電流流到輸出緩沖器。
一般來(lái)說，在驅(qū)動(dòng)電路一體型的顯示裝置中使用的薄膜晶體管與 通常的晶體管相比，具有導(dǎo)通電阻大的問題。例如，晶體管Trl的柵 極寬度為數(shù)十微米，柵極長(zhǎng)度為數(shù)微米時(shí)，柵極-源極間電壓為 VGS=5V時(shí)的Trl的導(dǎo)通電阻Ron為數(shù)十千歐(KQ )。因此，為了 減小VNl,需要4吏電阻負(fù)載R為1MQ以上。
在此，如果對(duì)電阻負(fù)載R應(yīng)用多晶硅電阻，就能容易實(shí)現(xiàn)數(shù)兆歐 的電阻值。這時(shí)，能充分減小輸入時(shí)鐘IN為高電平時(shí)的節(jié)點(diǎn)N3的電 壓VN3,所以能防止貫通電流流到輸出緩存器。此外，能減少輸入倒 相器的消耗電流。
在圖3所示的倒相電路302中，輸入時(shí)鐘IN成為低電平時(shí)，節(jié)點(diǎn) N3的電位上升到VDD1,晶體管Tr2變?yōu)閷?dǎo)通，輸出時(shí)鐘INB (107)的電位上升。這時(shí)，根據(jù)晶體管Tr2的閾值電壓Vth，輸出時(shí) 鐘INB的電位比節(jié)點(diǎn)N3的電位低。
可是，在本實(shí)施例中，供給電源電壓以滿足不等式 VDD1〉VDD2+Vth，所以輸入時(shí)鐘IN為j氐電平時(shí)的節(jié)點(diǎn)N3的電位比 VDD2+Vth高，能可靠地使輸出時(shí)鐘INB的電位可靠地上升到輸出緩 沖器的電源電壓VDD2。因此，不受晶體管Tr2的闊值電壓Vth引起 的電壓降的影響，能輸出與圖1所示的驅(qū)動(dòng)LSI (209)供給的電源電 壓VDD2振幅相等的倒相信號(hào)波形。此外，通過4吏VDD1大于VDD2，能加速輸出波形的上升。
在圖3中，第一晶體管Trl的第一端子連接在第一節(jié)點(diǎn)Nl上， 柵極端子連接在第二節(jié)點(diǎn)N2上，第二端子連接在第三節(jié)點(diǎn)N3上。此 外，第二晶體管Tr2的第一端子連接在第五節(jié)點(diǎn)N5上，柵極端子連 接在第三節(jié)點(diǎn)N3上，第二端子連接在第六節(jié)點(diǎn)N6上。此外，第三晶 體管Tr3的第一端子連接在第一節(jié)點(diǎn)Nl上，柵極端子連接在第二節(jié) 點(diǎn)N2上，第二端子連接在第五節(jié)點(diǎn)N5上。
高電阻負(fù)載R的第一端子連接在第四節(jié)點(diǎn)N4上，第二端子連接 在第三節(jié)點(diǎn)N3上。此外，對(duì)第四節(jié)點(diǎn)N4和第一節(jié)點(diǎn)Nl之間供給第 一電源電壓VDD1,對(duì)第六節(jié)點(diǎn)N6和第一節(jié)點(diǎn)Nl之間供給第二電源 電壓VDD2。這樣，對(duì)第二節(jié)點(diǎn)N2輸入輸入時(shí)鐘IN，從第五節(jié)點(diǎn) N5輸出倒相的輸出時(shí)鐘INB。
圖4是表示倒相電路302的輸入輸出波形和電平移動(dòng)電路301的 輸出波形的圖。在此，圖1所示的驅(qū)動(dòng)LSI ( 209 )輸出高電平為 VDD2、低電平為GND的振幅VDD2的控制時(shí)鐘，將它作為倒相電 路302的輸入時(shí)鐘IN供給。
在圖4中，首先在時(shí)刻tl，如果輸入時(shí)鐘IN上升，圖3所示的 Trl就變?yōu)閷?dǎo)通，電流通過高電阻負(fù)載R流到輸入倒相器。結(jié)果，節(jié) 點(diǎn)N3的電位幾乎下降到GND電平，Tr2變?yōu)榻刂?。而Tr3變?yōu)閷?dǎo) 通，通過Tr3將負(fù)載放電，所以輸出時(shí)鐘INB幾乎下降到GND電 平。
接著，如果在時(shí)刻t2，輸入時(shí)鐘IN下降，Trl就變?yōu)榻刂?，輸?倒相器的電流幾乎變?yōu)?。因此，節(jié)點(diǎn)N3的電位上升到輸入倒相器 的電源電壓VDD1。這時(shí)，Tr3也變?yōu)榻刂埂Ｈ绻?jié)點(diǎn)N3上升，Tr2 就變?yōu)閷?dǎo)通。通過Tr2對(duì)負(fù)載供給電流，所以輸出時(shí)鐘INB的電位上 升。在此，由于將電源電壓取為VDD1〉VDD2+Vth,因此節(jié)點(diǎn)N3的 電位上升到VDD1時(shí)，輸出時(shí)鐘INB不受Tr2的閾值電壓Vth的影 響，上升到輸出緩沖器的電源電壓VDD2。通過反復(fù)以上的動(dòng)作，能 取得振幅VDD2的倒相時(shí)鐘INB。此外，NMOS電平移動(dòng)電路301根據(jù)圖1所示的驅(qū)動(dòng)LSI (209) 輸出的控制時(shí)鐘(輸入時(shí)鐘IN)、倒相電路輸出的倒相時(shí)鐘INB工 作，進(jìn)行負(fù)載的充放電。即，通過輸入時(shí)鐘IN上升，圖4所示的輸 出OUT從VSS上升到VDD，此外，通過倒相時(shí)鐘INB上升，輸出 OUT從VDD下降到VSS。這樣，NMOS電平移動(dòng)電路301的輸出波 形成為以差電壓VDD-VSS為振幅的大振幅的時(shí)鐘波形。
本實(shí)施例的倒相電路通過設(shè)置2級(jí)輸出緩沖器，減小基于構(gòu)成倒 相電路的電阻負(fù)載R和晶體管的寄生電容C的CR時(shí)間常數(shù)的影響， 在增大電阻負(fù)載R時(shí)，也實(shí)現(xiàn)輸出波形的快速上升。以下，使用圖5 和圖6，說明本實(shí)施例。須指出的是，關(guān)于倒相電路以外的結(jié)構(gòu)，與 實(shí)施例l相同，所以省略說明。
圖5是本實(shí)施例的倒相電路的結(jié)構(gòu)圖。在圖5中，倒相電路302 包括由高電阻負(fù)載R和晶體管Trl構(gòu)成的輸入倒相器，由晶體管 Tr2、 Tr3構(gòu)成的中間緩沖器，以及由晶體管Tr4、 Tr5構(gòu)成的輸出緩 沖器。晶體管Trl、 Tr3、 Tr5的源極連接在接地端子(GND ) 105 上。此外，圖1所示的電源電路208輸出的電源電壓VDD1提供給高 電阻負(fù)載R和晶體管Tr2,驅(qū)動(dòng)LSI (209)輸出的電源電壓VDD2提 供給晶體管Tr4 。在此，設(shè)定電源電壓，以滿足不等式 VDDl>VDD2+2Vth。
即，對(duì)高電阻負(fù)載R供給的電源電壓VDD1比電源電壓VDD2和 2倍的閾值電壓Vth之和大。須指出的是，只要對(duì)晶體管Tr2供給的 電源電壓VDD1比電源電壓VDD2與閾il電壓Vth之和大即可。
該倒相電路302中，由Tr4、 Tr5構(gòu)成的輸出緩沖器驅(qū)動(dòng)負(fù)載，由 Tr2、 Tr3構(gòu)成的中間緩沖器只驅(qū)動(dòng)Tr4的柵極，所以能使Tr2、 Tr3 的柵極寬度比Tr4、 Tr5的柵極寬度小。這時(shí)，與實(shí)施例l相比，能減 小Tr2的寄生電容C，所以在增大電阻負(fù)載R時(shí)，也能將基于電阻負(fù) 載R和Tr2的寄生負(fù)載C的CR時(shí)間常數(shù)抑制在很小。
因此，在輸出波形的上升中不產(chǎn)生延遲，能減少輸入倒相器的貫通電流(消耗電流)。此外，由于電阻負(fù)載R的制造離差，電阻負(fù)載 R增大時(shí)，能防止Tr2的寄生電容C引起的節(jié)點(diǎn)N3的上升的延遲。 并且，因?yàn)殡娫措妷喝閂DDl〉VDD2+2Vth，所以輸入時(shí)鐘IN為低 電平時(shí)，節(jié)點(diǎn)N5的電位比VDD2+Vth大，不產(chǎn)生Tr4的闞值電壓 Vth引起的輸出電壓的下降，能輸出振幅VDD2的倒相時(shí)鐘波形。
在圖5中，第一晶體管Trl的第一端子連接在第一節(jié)點(diǎn)Nl上， 柵極端子連接在第二節(jié)點(diǎn)N2上，第二端子連接在第三節(jié)點(diǎn)N3上。此 外，第二晶體管Tr2的第一端子連接在第五節(jié)點(diǎn)N5上，柵極端子連 接在第三節(jié)點(diǎn)N3上，第二端子連接在第六節(jié)點(diǎn)N6上。此外，第三晶 體管Tr3的第一端子連接在第一節(jié)點(diǎn)Nl上，柵極端子連接在第二節(jié) 點(diǎn)N2上，第二端子連接在第五節(jié)點(diǎn)N5上。此外，第四晶體管Tr4的 第一端子連接在第七節(jié)點(diǎn)N7上，柵極端子連接在第五節(jié)點(diǎn)N5上，第 二端子連接在第八節(jié)點(diǎn)N8上。此外，第五晶體管Tr5的第一端子連 接在第一節(jié)點(diǎn)N1上，柵極端子連接在第二節(jié)點(diǎn)N2上，第二端子連接 在第七節(jié)點(diǎn)N7上。
并且，高電阻元件R的第一端子連接在第四節(jié)點(diǎn)N4上，第二端 子連接在第三節(jié)點(diǎn)N3上。此外，向第四節(jié)點(diǎn)N4和第一節(jié)點(diǎn)Nl之間 供給第一電源電壓VDD1,向第六節(jié)點(diǎn)N6和第一節(jié)點(diǎn)Nl之間供給第 二電源電壓VDD1，向第八節(jié)點(diǎn)N8和第一節(jié)點(diǎn)Nl之間供給第三電源 電壓VDD2。這樣一來(lái)，將輸入時(shí)鐘IN輸入到第二節(jié)點(diǎn)N2,從第七 節(jié)點(diǎn)N7輸出倒相的輸出時(shí)鐘INB。
圖6是表示倒相電路302的輸入輸出波形和電平移動(dòng)電路301的 輸出波形的圖。在此，圖1所示的驅(qū)動(dòng)LSI ( 209 )輸出高電平為 VDD2、低電平為GND的振幅VDD2的控制時(shí)鐘，將它作為倒相電 路302的輸入時(shí)鐘IN供給。
在圖6中，首先，如果在時(shí)刻tl輸入時(shí)鐘IN上升，圖5所示的 Trl就變?yōu)閷?dǎo)通，電流通過高電阻負(fù)載R流到輸入倒相器。結(jié)果，節(jié) 點(diǎn)N3的電位幾乎下降到GND電平，Tr2變?yōu)榻刂?。而Tr3、 Tr5變 為導(dǎo)通，節(jié)點(diǎn)N5和輸出時(shí)鐘INB幾乎下降到GND電平。接著，如果在時(shí)刻t2,輸入時(shí)鐘IN下降，Trl就變?yōu)榻刂梗斎?倒相器的電流幾乎變?yōu)?。因此，節(jié)點(diǎn)N3的電位上升到輸入倒相器 的電源電壓VDD1。這時(shí)，Tr3、 Tr5也變?yōu)榻刂?。如果?jié)點(diǎn)N3上升 到VDDl, Tr2就變?yōu)閷?dǎo)通，節(jié)點(diǎn)N5上升到VDD1-Vth。在此，電源 電壓取為VDDl〉VDD2+2Vth，所以節(jié)點(diǎn)N5的電位比VDD2+Vth 高。因此，輸出時(shí)鐘INB的電位不受Tr4的閾值電壓Vth的影響，上 升到輸出緩沖器的電源電壓VDD2。通過反復(fù)以上的動(dòng)作，能取得振 幅VDD2的倒相時(shí)鐘INB。
此外，NMOS電平移動(dòng)電路301根據(jù)圖1所示的驅(qū)動(dòng)LSI (209) 輸出的控制時(shí)鐘(輸入時(shí)鐘IN)、倒相電路輸出的倒相時(shí)鐘INB來(lái) 工作，進(jìn)行電荷的充放電。即，通過輸入時(shí)鐘IN上升，圖6所示的 輸出OUT從VSS上升到VDD，此外，通過倒相時(shí)鐘INB上升，輸 出OUT從VDD下降到VSS。 NMOS電平移動(dòng)電路301的輸出波形成 為以差電壓VDD-VSS為振幅的大振幅時(shí)鐘波形。
在本實(shí)施例中，通過將倒相電路中使用的高的 一方的電源電壓 VDD1與電平移動(dòng)電^各塊207電源電壓VDD共用，削減內(nèi)置電^各的 動(dòng)作所需要的電源電壓的數(shù)量，謀求內(nèi)置電路的控制時(shí)鐘線數(shù)的削減。
圖7是本實(shí)施例的電平移動(dòng)電路塊207的結(jié)構(gòu)圖。在圖7中，電 平移動(dòng)電路塊207由用于增大圖l所示的驅(qū)動(dòng)LSI (209)輸出的控制 時(shí)鐘的振幅的電平移動(dòng)電路301、用于生成使電平移動(dòng)電路301工作 所需要的倒相時(shí)鐘INB的倒相電路302構(gòu)成。該倒相電路302與實(shí)施 例1、 2中使用的倒相電路302相同，關(guān)于其電路結(jié)構(gòu)和動(dòng)作，在實(shí) 施例l、 2中進(jìn)行了"i兌明，所以這里省略iJL明。
在本實(shí)施例中，為了削減內(nèi)置電路的工作所需要的電源電壓的數(shù) 量，如圖7所示，將圖1所示的電源電路208輸出的電源電壓VDD 提供給電平移動(dòng)電路301的電源端子和倒相電路302的高的一方的電 源端子(VDD1)，在這些電路之間共用電源電壓。這時(shí)，不需要獨(dú)立設(shè)置用于生成倒相電路302的高的一方的電源電壓(VDD1)的電 源電路，所以與實(shí)施例l、 2相比，能削減內(nèi)置電源電路的數(shù)量。
通常，電平移動(dòng)電路301的電源電壓VDD開關(guān)像素部的TFT, 所以需要從數(shù)伏到十幾伏左右的高電壓。將這樣的大電源電壓施加在 如以往那樣使用二極管連接負(fù)載的倒相電路時(shí)，倒相電路的貫通電流 (消耗電流)明顯增大，所以難以實(shí)現(xiàn)?？墒?，本發(fā)明的倒相電路在 使用高電阻負(fù)載，尤其在使用多晶硅作為高電阻負(fù)載時(shí)，能容易實(shí)現(xiàn) 數(shù)兆歐的高電阻，所以將這樣的大的電壓提供給倒相電路時(shí)，能將貫 通電流抑制在很小。
一般使用半導(dǎo)體元件構(gòu)成電源電路時(shí)，需要使用電荷泵電路將小 輸入電壓變換為大電壓來(lái)輸出的DC/DC變換器。電荷泵電路是在輸 入電壓一旦對(duì)電容元件充電后，使用時(shí)鐘將其升壓來(lái)取得大輸出電壓 的電路，為了開關(guān)的切換或升壓，需要很多時(shí)鐘。因此，當(dāng)在面板一 側(cè)內(nèi)置這樣的電源電路時(shí)，內(nèi)置電路的控制時(shí)鐘線數(shù)增加。
在本實(shí)施例中，將倒相電路的高的一方的電源電壓VDD1與電平 移動(dòng)電路301的電源電壓VDD共用，所以不需要在面板一側(cè)獨(dú)立設(shè) 置用于生成VDD1的電源電路，與實(shí)施例1、 2相比，能削減內(nèi)置電 路的控制時(shí)鐘線數(shù)。
在本實(shí)施例中，對(duì)倒相電路使用自舉電路，防止閾值電壓Vth引 起的輸出電壓的下降，用驅(qū)動(dòng)LSI輸出的比較小的單一的電源電壓使 倒相電^各工作。
圖8是本實(shí)施例的電平移動(dòng)電路塊207的結(jié)構(gòu)圖。在圖8中，電 平移動(dòng)電路塊207由用于增大圖l所示的驅(qū)動(dòng)LSI (209)輸出的控制 時(shí)鐘的振幅的電平移動(dòng)電路301、用于生成使電平移動(dòng)電路301工作 所需要的倒相時(shí)鐘的倒相電路801構(gòu)成。對(duì)電平移動(dòng)電路301供給圖 1所示的電源電路208輸出的電源電壓VDD、 VSS。此外，對(duì)倒相電 路801供給圖l所示的驅(qū)動(dòng)LSI (209)輸出的比較小的單一的電源電 壓VDD2。圖9是本實(shí)施例的倒相電路801的結(jié)構(gòu)圖。在圖9中，倒相電路 801包括由高電阻負(fù)載R、晶體管Trl構(gòu)成的輸入倒相器，由晶體 管Tr2、 Tr3構(gòu)成的中間緩沖器，以及由晶體管Tr4、 Tr5、電容Cl構(gòu) 成的輸出緩沖器。
在此，電容Cl是用于自舉的電容，是用于防止由于晶體管Tr4 的閾值電壓Vth,倒相電路801的輸出電壓下降而設(shè)置的。晶體管 Trl、 Tr3、 Tr5的源極連接在接地端子GND上，對(duì)電阻負(fù)載R、晶體 管Tr2、 Tr4供給圖1所示的驅(qū)動(dòng)LSI (209)輸出的比較小的電源電 壓VDD2。
在圖9中，在輸入時(shí)鐘IN下降時(shí)，節(jié)點(diǎn)N3、 N5的電位上升，對(duì) 自舉電容Cl充入電壓VC1。電容Cl ;故充電后，通過充電電壓 VC1, Tr4變?yōu)閷?dǎo)通，電容Cl保持充電電壓VC1，通過Tr4對(duì)負(fù)載供 給電流。結(jié)果，節(jié)點(diǎn)N5上升到VDD2+VC1,輸出時(shí)鐘INB不產(chǎn)生 Tr4的Vth引起的電壓降，上升到VDD2。因此，能用比較小的單一 的電源電壓VDD2輸出振幅VDD2的倒相時(shí)鐘波形。
此外，在圖9中，第一晶體管Trl的第一端子連接在第一節(jié)點(diǎn)Nl 上，柵極端子連接在第二節(jié)點(diǎn)N2上，第二端子連接在第三節(jié)點(diǎn)N3 上。此外，第二晶體管Tr2的第一端子連接在第五節(jié)點(diǎn)N5上，柵極 端子連接在第三節(jié)點(diǎn)N3上，第二端子連接在第六節(jié)點(diǎn)N6上。此外， 第三晶體管Tr3的第一端子連接在第一節(jié)點(diǎn)Nl上，柵極端子連接在 第二節(jié)點(diǎn)N2上，第二端子連接在第五節(jié)點(diǎn)N5上。此外，第四晶體管 Tr4的第一端子連接在第七節(jié)點(diǎn)N7上，柵極端子連接在第五節(jié)點(diǎn)N5 上，第二端子連接在第八節(jié)點(diǎn)N8上。此外，第五晶體管Tr5的第一 端子連接在第一節(jié)點(diǎn)Nl上，柵極端子連接在第二節(jié)點(diǎn)N2上，第二端 子連接在第七節(jié)點(diǎn)N7上。
高電阻負(fù)載R的第一端子連接在第四節(jié)點(diǎn)N4上，第二端子連接 在第三節(jié)點(diǎn)N3上。此外，電容元件Cl的第一端子連接在第七節(jié)點(diǎn) N7上，第二端子連接在第五節(jié)點(diǎn)N5上。此外，對(duì)第四節(jié)點(diǎn)N4和第 一節(jié)點(diǎn)Nl之間供給第一電源電壓VDD2，對(duì)第六節(jié)點(diǎn)N6和第一節(jié)點(diǎn)Nl之間供給第二電源電壓VDD2,對(duì)第八節(jié)點(diǎn)N8和第一節(jié)點(diǎn)Nl之 間供給第三電源電壓VDD2。這樣，將輸入時(shí)鐘IN輸入到第二節(jié)點(diǎn) N2,從第七節(jié)點(diǎn)N7輸出倒相的輸出時(shí)鐘INB。
在本實(shí)施例中，用驅(qū)動(dòng)LSI (209)輸出的比較小的單一的電源電 壓VDD2使倒相電路工作，所以不需要為了使倒相電路工作在面板一 側(cè)設(shè)置高電壓的電源電路，與實(shí)施例1、 2相比，能削減內(nèi)置驅(qū)動(dòng)電 路的控制時(shí)鐘線數(shù)。此外，與實(shí)施例1、 2、 3相比，能減小倒相電路 的電源電壓，所以能防止施加高電壓引起的薄膜晶體管的特性惡化。
圖10是表示倒相電路801的輸入輸出波形和電平移動(dòng)電^各301的 輸出波形的圖。在此，圖1所示的驅(qū)動(dòng)LSI ( 209 )輸出高電平為 VDD2、低電平為GND的振幅VDD2的控制時(shí)鐘，將它作為倒相電 路801的輸入時(shí)鐘IN供給。
在圖10中，首先，在時(shí)刻tl輸入時(shí)鐘IN上升時(shí)，圖9所示的 Trl變?yōu)閷?dǎo)通，電流通過高電阻負(fù)載R流到輸入倒相器。結(jié)果，節(jié)點(diǎn) N3的電壓幾乎下降到GND電平，Tr2變?yōu)榻刂?。而Tr3、 Tr5變?yōu)閷?dǎo) 通，節(jié)點(diǎn)N5和輸出時(shí)鐘INB幾乎下降到GND電平。
接著，在時(shí)刻t2輸入時(shí)鐘IN上升時(shí)，Trl變?yōu)榻刂?，輸入倒相?的電流幾乎變?yōu)?。因此，節(jié)點(diǎn)N3的電位上升到電源電壓VDD2。 這時(shí)，Tr3、 Tr5也變?yōu)榻刂埂９?jié)點(diǎn)N3上升時(shí)，Tr2變?yōu)閷?dǎo)通，通過 Tr2將電壓VC1充入電容Cl。該電容C1被充電后，Tr4變?yōu)閷?dǎo)通， 電容Cl保持電壓VC1，通過Tr4對(duì)負(fù)載供給電流。結(jié)果，節(jié)點(diǎn)N5 上升到VDD2+VC1,輸出時(shí)鐘INB不受Tr4的閾值電壓Vth的影 響，上升到VDD2。這時(shí)，節(jié)點(diǎn)N5的電位比VDD2高，但是Tr2變 為反偏置，所以電容C1的電荷不會(huì)通過Tr2泄漏，電容C1能保持充 電電壓VC1。通過反復(fù)以上的動(dòng)作，能取得振幅VDD2的倒相時(shí)鐘 INB。
此外，NMOS電平移動(dòng)電路301與實(shí)施例1、 2、 3的情況相同， 根據(jù)圖1所示的驅(qū)動(dòng)LSI ( 209 )輸出的控制時(shí)鐘IN (輸入時(shí)鐘 IN)、倒相電路輸出的倒相時(shí)鐘INB來(lái)工作，進(jìn)行負(fù)載的充放電。即由于輸入時(shí)鐘IN上升，圖IO所示的輸出OUT從VSS上升到VDD, 此外，倒相時(shí)鐘INB上升，輸出OUT從VDD下降到VSS。 NMOS 電平移動(dòng)電路301的輸出波形變?yōu)閷⒉铍妷篤DD-VSS作為振幅的大 振幅的時(shí)鐘波形。 [實(shí)施例5]
在本實(shí)施例中，使用供給大的電源電壓VDD的自舉電路，將具 有電平移動(dòng)功能的倒相電路作為用于增大驅(qū)動(dòng)LSI (209)輸出的控制 時(shí)鐘的振幅的電平移動(dòng)電路兼用，從而實(shí)現(xiàn)控制時(shí)鐘線數(shù)的削減。
圖11是本實(shí)施例的電平移動(dòng)電路塊207的結(jié)構(gòu)圖。在圖11中， 電平移動(dòng)電路塊207由具有電平移動(dòng)功能的倒相電路1101構(gòu)成，該 倒相電路1101設(shè)置與使圖1所示的柵極驅(qū)動(dòng)電路206工作所需要的 控制時(shí)鐘的數(shù)量相同的數(shù)量。對(duì)電平移動(dòng)型倒相電路1101供給圖1 所示的電源電路208輸出的電源電壓VDD、 VSS。該電平移動(dòng)型倒相 電路1101將圖1所示的驅(qū)動(dòng)LSI (209)輸出的控制時(shí)鐘變換為振幅 大的倒相時(shí)鐘，將它提供給柵極驅(qū)動(dòng)電路206。
須指出的是，控制時(shí)鐘通過電平移動(dòng)型倒相電路llOl被倒相，所 以在驅(qū)動(dòng)LSI (209)的輸出一側(cè)也設(shè)置倒相電路，將預(yù)先倒相的時(shí)鐘 對(duì)電平移動(dòng)型倒相電路1101輸入，不使控制時(shí)鐘倒相，能變?yōu)檎穹?大的控制時(shí)鐘。
圖12是本實(shí)施例的電平移動(dòng)型倒相電路1101的結(jié)構(gòu)圖。在圖12 中，電平移動(dòng)型倒相電路1101包括將輸入時(shí)鐘IN倒相并且變換為 大的振幅的倒相電路1206、通過電容元件C2與圖1所示的驅(qū)動(dòng)LSI (209 )進(jìn)行連接的DC電平變換電路1207。電平移動(dòng)型倒相電路 1206包括由高電阻負(fù)載R、晶體管Trl構(gòu)成的輸入倒相器，由晶體 管Tr2、 Tr3構(gòu)成的中間緩沖器，以及由晶體管Tr4、 Tr5、自舉電容 CI構(gòu)成的輸出緩沖器。DC電平變換電路1207由晶體管Tr6、 DC切 斷電容C2構(gòu)成。對(duì)這些電路供給圖1所示的電源電路208輸出的電 源電壓VDD和VSS。
在圖12中，輸入時(shí)鐘IN上升時(shí)，通過電容C2，節(jié)點(diǎn)N2的電位下降，節(jié)點(diǎn)N3、 N5的電位上升，將電壓VC1對(duì)自舉電容Cl充電。 電容C1被充電后，通過充電電壓VCl, Tr4變?yōu)閷?dǎo)通，電容C1保持 充電電壓VC1，通過Tr4對(duì)負(fù)載供給電流。結(jié)果，節(jié)點(diǎn)N5上升到 VDD+VC1，輸出時(shí)鐘OUT不產(chǎn)生Tr4的Vth引起的輸出電壓降，上 升到VDD。另一方面，輸入時(shí)鐘IN上升時(shí)，通過電容C2而節(jié)點(diǎn)N2 的電位上升，Trl、 Tr3、 Tr5變?yōu)閷?dǎo)通，輸出時(shí)鐘OUT下降到VSS。 通過反復(fù)這樣的動(dòng)作，能將圖1所示的驅(qū)動(dòng)LSI ( 209)輸出的振幅 VDD2的控制時(shí)鐘變換為柵線的驅(qū)動(dòng)所需要的將差電壓VDD-VSS作 為振幅的大振幅的倒相時(shí)鐘而輸出。
圖1所示的驅(qū)動(dòng)LSI (209)通常將GND電平作為基準(zhǔn)工作，而 與此不同，倒相電路1206將負(fù)電壓VSS作為基準(zhǔn)工作。因此，為了 防止由于成為基準(zhǔn)的DC電平不同而產(chǎn)生問題，通過DC切斷電容C2 連接這些電路。此外，為了防止節(jié)點(diǎn)N2的電位變得不穩(wěn)定，設(shè)置晶 體管Tr6,在輸入時(shí)鐘IN變?yōu)榈碗娖綍r(shí)，通過在節(jié)點(diǎn)N3產(chǎn)生的電壓 VDD， Tr6導(dǎo)通，Tr5導(dǎo)通，節(jié)點(diǎn)N5的電位可靠地下降到VSS。
在圖12示出使用節(jié)點(diǎn)N3的電壓控制Tr6的柵極的情況，但只要 是對(duì)Tr6的柵極供給輸入時(shí)鐘IN的倒相時(shí)鐘即可，所以Tr6的柵極與 節(jié)點(diǎn)N5或者輸出時(shí)鐘OUT連接的結(jié)構(gòu)也可以。
在圖12中，第一晶體管Trl的第一端子連接在第一節(jié)點(diǎn)Nl上， 柵極端子連接在第二節(jié)點(diǎn)N2上，第二端子連接在第三節(jié)點(diǎn)N3上。此 外，第二晶體管Tr2的第一端子連接在第五節(jié)點(diǎn)N5上，柵極端子連 接在第三節(jié)點(diǎn)N3上，第二端子連接在第六節(jié)點(diǎn)N6上。此外，第三晶 體管Tr3的第一端子連接在第一節(jié)點(diǎn)Nl上，柵極端子連接在第二節(jié) 點(diǎn)N2上，第二端子連接在第五節(jié)點(diǎn)N5上。此外，第四晶體管Tr4的 第一端子連接在第七節(jié)點(diǎn)N7上，柵極端子連接在第五節(jié)點(diǎn)N5上，第 二端子連接在第八節(jié)點(diǎn)N8上。此外，第五晶體管Tr5的第一端子連 接在第一節(jié)點(diǎn)N1上，柵極端子連接在第二節(jié)點(diǎn)N2上，第二端子連接 在第七節(jié)點(diǎn)N7上。
并且，高電阻元件R的第一端子連接在第四節(jié)點(diǎn)N4上，第二端子連接在第三節(jié)點(diǎn)N3上。此外，第一電容元件Cl的第一端子連接在 第七節(jié)點(diǎn)N7上，第二端子連接在第五節(jié)點(diǎn)N5上，第二電容元件C2 的第一端子連接在第九節(jié)點(diǎn)N9上，第二端子連接在第二節(jié)點(diǎn)N2上。
此外，第六晶體管Tr6的第一端子連接在第一節(jié)點(diǎn)Nl上，柵極 端子連接在第三節(jié)點(diǎn)N3或第五節(jié)點(diǎn)N5或第七節(jié)點(diǎn)N7上，第二端子 連接在第二節(jié)點(diǎn)N2上。
并且，對(duì)第四節(jié)點(diǎn)N4供給第一電源電壓VDD，對(duì)第六節(jié)點(diǎn)N6 供給第二電源電壓VDD,對(duì)第八節(jié)點(diǎn)N8供給第三電源電壓，對(duì)第一 節(jié)點(diǎn)Nl供給第四電源電壓VSS。這樣，將輸入時(shí)鐘IN對(duì)第九節(jié)點(diǎn) N9輸入，從第七節(jié)點(diǎn)N7輸出倒相的輸出時(shí)鐘OUT。
圖13是表示電平移動(dòng)型倒相電路1101的輸入輸出波形的圖。在 此，圖1所示的驅(qū)動(dòng)LSI ( 209 )輸出高電平為VDD2、低電平為 GND的振幅VDD2的控制時(shí)鐘，將它作為電平移動(dòng)型倒相電^各1101 的輸入時(shí)鐘IN供給。
在圖13中，首先，在時(shí)刻tl輸入時(shí)鐘IN上升時(shí)，通過DC切斷 電容C2,節(jié)點(diǎn)N2的電位上升。節(jié)點(diǎn)N2的電位上升時(shí)，Trl變?yōu)閷?dǎo) 通，電流通過高電阻負(fù)載R流到輸入倒相器。結(jié)果，節(jié)點(diǎn)N3的電壓 幾乎下降到VSS, Tr2變?yōu)榻刂?。而Tr3、 Tr5變?yōu)閷?dǎo)通，節(jié)點(diǎn)N5和 輸出時(shí)鐘OUT幾乎下降到VSS。
接著，在時(shí)刻t2輸入時(shí)鐘IN下降時(shí)，通過DC切斷電容C2，節(jié) 點(diǎn)N2的電位下降。節(jié)點(diǎn)N2的電位下降時(shí)，Trl變?yōu)榻刂梗斎氲瓜?器的電流幾乎變?yōu)?。因此，節(jié)點(diǎn)N3的電位上升到電源電壓VDD。 這時(shí)，Tr6變?yōu)閷?dǎo)通，節(jié)點(diǎn)N3的電位下降到VSS。此外，Tr3、 Tr5 也變?yōu)榻刂?。?jié)點(diǎn)N3上升時(shí)，Tr2變?yōu)閷?dǎo)通，通過Tr2將電壓VC1 對(duì)電容C1充電。電容C1被充電后，Tr4變?yōu)閷?dǎo)通，電容Cl保持電 壓VC1，通過Tr4對(duì)負(fù)載供給電流。結(jié)果，節(jié)點(diǎn)N5上升到 VDD+VC1，輸出時(shí)鐘OUT不受Tr4的閾值電壓Vth的影響，上升到 VDD。這時(shí)，節(jié)點(diǎn)N5的電位比VDD高，但是由于Tr2為反偏置， 電容C1的電荷不通過Tr2泄漏，電容C1能保持充電電壓VC1。通過反復(fù)以上的動(dòng)作，能取得以差電壓VDD-VSS為振幅的大振幅的倒相
時(shí)鐘OUT。
權(quán)利要求
1. 一種顯示裝置，在絕緣襯底上設(shè)置有包含倒相電路的驅(qū)動(dòng)電路，其特征在于所述倒相電路具有以多晶硅為半導(dǎo)體層的相同導(dǎo)電類型的第一晶體管、第二晶體管和第三晶體管、以及高電阻元件；所述第一晶體管的第一端子連接在第一節(jié)點(diǎn)上，柵極端子連接在第二節(jié)點(diǎn)上，第二端子連接在第三節(jié)點(diǎn)上；所述第二晶體管的第一端子連接在第五節(jié)點(diǎn)上，柵極端子連接在所述第三節(jié)點(diǎn)上，第二端子連接在第六節(jié)點(diǎn)上；所述第三晶體管的第一端子連接在所述第一節(jié)點(diǎn)上，柵極端子連接在所述第二節(jié)點(diǎn)上，第二端子連接在所述第五節(jié)點(diǎn)上；所述高電阻元件的第一端子連接在第四節(jié)點(diǎn)上，第二端子連接在所述第三節(jié)點(diǎn)上；向所述第四節(jié)點(diǎn)和所述第一節(jié)點(diǎn)之間供給第一電源電壓；向所述第六節(jié)點(diǎn)和所述第一節(jié)點(diǎn)之間供給第二電源電壓；將輸入時(shí)鐘輸入到所述第二節(jié)點(diǎn)，從所述第五節(jié)點(diǎn)輸出相對(duì)于所述輸入時(shí)鐘倒相的輸出時(shí)鐘。
2. 根據(jù)權(quán)利要求1所述的顯示裝置，其特征在于 所述第一電源電壓大于所述第二電源電壓與晶體管的閾值電壓之和。
3. —種顯示裝置，在絕緣襯底上設(shè)置有包含倒相電路的驅(qū)動(dòng)電 路，其特征在于所述倒相電路具有以多晶硅為半導(dǎo)體層的相同導(dǎo)電類型的第一晶 體管、第二晶體管、第三晶體管、第四晶體管和第五晶體管、以及高 電阻元件；所述第一晶體管的第一端子連接在第一節(jié)點(diǎn)上，柵極端子連接在 第二節(jié)點(diǎn)上，第二端子連接在第三節(jié)點(diǎn)上；所述第二晶體管的第一端子連接在第五節(jié)點(diǎn)上，柵極端子連接在所述第三節(jié)點(diǎn)上，第二端子連接在第六節(jié)點(diǎn)上；所述第三晶體管的第一端子連接在所述第一節(jié)點(diǎn)上，柵極端子連接在所述第二節(jié)點(diǎn)上，第二端子連接在所述第五節(jié)點(diǎn)上；所述第四晶體管的第一端子連接在第七節(jié)點(diǎn)上，柵極端子連接在所述第五節(jié)點(diǎn)上，第二端子連接在第八節(jié)點(diǎn)上；所述第五晶體管的第一端子連接在所述第一節(jié)點(diǎn)上，柵極端子連接在所述第二節(jié)點(diǎn)上，第二端子連接在所述第七節(jié)點(diǎn)上；所述高電阻元件的第一端子連接在第四節(jié)點(diǎn)上，第二端子連接在所述第三節(jié)點(diǎn)上；向所述第四節(jié)點(diǎn)和所述第一節(jié)點(diǎn)之間供給第一電源電壓； 向所述第六節(jié)點(diǎn)和所述第一節(jié)點(diǎn)之間供給第二電源電壓； 向所述第八節(jié)點(diǎn)和所述第 一節(jié)點(diǎn)之間供給第三電源電壓； 將輸入時(shí)鐘輸入到所述第二節(jié)點(diǎn)，從所述第七節(jié)點(diǎn)輸出相對(duì)于所述輸入時(shí)鐘倒相的輸出時(shí)鐘。
4. 根據(jù)權(quán)利要求3所述的顯示裝置，其特征在于所述第一電源電壓大于所述第三電源電壓與晶體管的閾值電壓的 2倍之和-，所述第二電源電壓大于所述第三電源電壓與晶體管的閾值電壓之和。
5. —種顯示裝置，在絕緣襯底上設(shè)置有包含倒相電路的驅(qū)動(dòng)電 路，其特征在于所述倒相電路具有以多晶硅為半導(dǎo)體層的相同導(dǎo)電類型的第一晶 體管、第二晶體管、第三晶體管、第四晶體管和第五晶體管、以及高 電阻元件和電容元件；所述第一晶體管的第一端子連接在第一節(jié)點(diǎn)上，柵極端子連接在 第二節(jié)點(diǎn)上，第二端子連接在第三節(jié)點(diǎn)上；所述第二晶體管的第 一端子連接在第五節(jié)點(diǎn)上，柵極端子連接在 所述第三節(jié)點(diǎn)上，第二端子連接在第六節(jié)點(diǎn)上；所述第三晶體管的第一端子連接在所述第一節(jié)點(diǎn)上，柵極端子連接在所述第二節(jié)點(diǎn)上，第二端子連接在所述第五節(jié)點(diǎn)上；所述第四晶體管的第一端子連接在第七節(jié)點(diǎn)上，柵極端子連接在所述第五節(jié)點(diǎn)上，第二端子連接在所述第八節(jié)點(diǎn)上；所述第五晶體管的第一端子連接在所述第一節(jié)點(diǎn)上，柵極端子連接在所述第二節(jié)點(diǎn)上，第二端子連接在所述第七節(jié)點(diǎn)上；所述高電阻元件的第一端子連接在第四節(jié)點(diǎn)上，第二端子連接在所述第三節(jié)點(diǎn)上；所述電容元件的第一端子連接在所述第七節(jié)點(diǎn)上，第二端子連接在所述第五節(jié)點(diǎn)上；向所述第四節(jié)點(diǎn)和所述第一節(jié)點(diǎn)之間供給第一電源電壓； 向所述第六節(jié)點(diǎn)和所述第一節(jié)點(diǎn)之間供給第二電源電壓； 向所述第八節(jié)點(diǎn)和所述第 一節(jié)點(diǎn)之間供給第三電源電壓； 將輸入時(shí)鐘輸入到所述第二節(jié)點(diǎn)，從所述第七節(jié)點(diǎn)輸出相對(duì)于所述輸入時(shí)鐘倒相的輸出時(shí)鐘。
6, 根據(jù)權(quán)利要求5所述的顯示裝置，其特征在于所述第一電源電壓、所述第二電源電壓和所述第三電源電壓彼此 相等。
7. —種顯示裝置，在絕緣襯底上設(shè)置有包含倒相電路的驅(qū)動(dòng)電 路，其特征在于所述倒相電路具有以多晶硅為半導(dǎo)體層的相同導(dǎo)電類型的第一晶 體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管和第六晶 體管、以及高電阻元件、第一電容元件和第二電容元件；所述第 一晶體管的第 一端子連接在第 一節(jié)點(diǎn)上，柵極端子連接在 第二節(jié)點(diǎn)上，第二端子連接在第三節(jié)點(diǎn)上；所述第二晶體管的第一端子連接在第五節(jié)點(diǎn)上，柵極端子連接在 所述第三節(jié)點(diǎn)上，第二端子連接在第六節(jié)點(diǎn)上；所述第三晶體管的第一端子連接在所述第一節(jié)點(diǎn)上，柵極端子連 接在所述第二節(jié)點(diǎn)上，第二端子連接在所述第五節(jié)點(diǎn)上；所述第四晶體管的第一端子連接在第七節(jié)點(diǎn)上，柵極端子連接在所述第五節(jié)點(diǎn)上，第二端子連接在第八節(jié)點(diǎn)上；所述第五晶體管的第一端子連接在所述第一節(jié)點(diǎn)上，柵極端子連 接在所述第二節(jié)點(diǎn)上，第二端子連接在所述第七節(jié)點(diǎn)上；所述高電阻元件的第一端子連接在第四節(jié)點(diǎn)上，第二端子連接在 所述第三節(jié)點(diǎn)上；所述第一電容元件的第一端子連接在所述第七節(jié)點(diǎn)上，第二端子 連接在所述第五節(jié)點(diǎn)上；所述第二電容元件的第一端子連接在第九節(jié)點(diǎn)上，第二端子連接 在所述第二節(jié)點(diǎn)上；所述第六晶體管的第一端子連接在所述第一節(jié)點(diǎn)上，柵極端子連 接在所述第三節(jié)點(diǎn)或所述第五節(jié)點(diǎn)或所述第七節(jié)點(diǎn)上，第二端子連接 在所述第二節(jié)點(diǎn)上；向所述第四節(jié)點(diǎn)供給第一電源電壓；向所述第六節(jié)點(diǎn)供給第二電源電壓；向所述第八節(jié)點(diǎn)供給第三電源電壓；向所述第一節(jié)點(diǎn)供給第四電源電壓；將輸入時(shí)鐘輸入到所述第九節(jié)點(diǎn)，從所述第七節(jié)點(diǎn)輸出相對(duì)于所 述輸入時(shí)鐘倒相的輸出時(shí)鐘。
8. 根據(jù)權(quán)利要求7所述的顯示裝置，其特征在于 所述第三電源電壓與所述第四電源電壓之差大于所述輸入時(shí)鐘的振幅。
9. 根據(jù)權(quán)利要求7或8所述的顯示裝置，其特征在于所述第 一電源電壓、所述第二電源電壓和所述第三電源電壓彼此 相等。
10. —種顯示裝置，具有由輸入倒相器和輸出緩沖器構(gòu)成的倒相 電路，其特征在于所述輸入倒相器由高電阻負(fù)載和晶體管構(gòu)成。
11. 根據(jù)權(quán)利要求IO所述的顯示裝置，其特征在于 所述輸入倒相器的電源電壓高于所述輸出緩沖器的電源電壓。
12. 根據(jù)權(quán)利要求IO所述的顯示裝置，其特征在于 在所述輸入倒相器和輸出緩沖器之間設(shè)置中間緩沖器。
13. 根據(jù)權(quán)利要求12所述的顯示裝置，其特征在于在所述中間緩沖器和輸出緩沖器之間設(shè)置自舉電容，且使所述輸 入倒相器、中間緩沖器和輸出緩沖器的電源電壓相等。
14. 根據(jù)權(quán)利要求12所述的顯示裝置，其特征在于 所述中間緩沖器和輸出緩沖器由2個(gè)晶體管構(gòu)成。
15. —種顯示裝置，具有由輸入倒相器和輸出緩沖器構(gòu)成的倒相 電路，其特征在于所述輸入倒相器使用高電阻負(fù)載將輸入時(shí)鐘倒相，所述輸出緩沖 器輸入倒相后的輸入時(shí)鐘，并輸出輸出時(shí)鐘。
全文摘要
本發(fā)明提供一種顯示裝置。通過使用了高電阻負(fù)載R的輸入倒相器Tr1和由2個(gè)晶體管Tr2、Tr3串聯(lián)而成的輸出緩沖器，構(gòu)成倒相電路302。當(dāng)輸入倒相器的電源電壓為VDD1、輸出緩沖器的電源電壓為VDD2、晶體管的閾值電壓為Vth時(shí)，供給電源電壓以滿足不等式VDD1＞VDD2+Vth。通過使用高電阻負(fù)載R，使上升、下降變得高速，消耗電流減小。
文檔編號(hào)H03K19/017GK101290751SQ20081009152
公開日2008年10月22日 申請(qǐng)日期2008年4月15日 優(yōu)先權(quán)日2007年4月16日
發(fā)明者萬(wàn)場(chǎng)則夫, 宮澤敏夫, 梶原久芳, 槙正博 申請(qǐng)人:株式會(huì)社日立顯示器