專利名稱：延遲鎖定回路電路及其中消除信號間抖動和偏移的方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種時鐘同步電路，且特別是有關(guān)于一種延遲鎖定回路
(delay locked loop, DLL)電路及其中消除信號間抖動和偏移的方法。
背景技術(shù)：
在 一般的電子裝置或系統(tǒng)中，通常會使用時鐘同步電路來提供穩(wěn)定良好 的時鐘信號，由此使電子產(chǎn)品可展現(xiàn)出較佳的整體效能。上述時鐘同步電路 包括鎖相回-各(phase locked loop, PLL)電3各以及延遲鎖定回3各(delay locked loop, DLL)電路，且兩者在概念上以類似的操作方式來進行操作。對 于延遲鎖定回路電路而言，其包括模擬型以及數(shù)字型延遲鎖定回路電路，且 兩者根據(jù)不同需求而呈現(xiàn)出不同的效能。
圖1為顯示一般模擬型延遲鎖定回路電路的示意圖。此模擬型延遲鎖定 回路電路100包括相位頻率才企測器(phase-frequency detector) 102、電 荷泵104、低通濾波器106、偏壓產(chǎn)生器108以及壓控延遲線路(voltage controlled delay line, VCDL) 110。相位頻率檢測器102用來比較輸入時 鐘信號CKIN與反饋時鐘信號CKON間的相位差，并具有兩輸出端UP和DN。 相位頻率檢測器102的輸出為脈沖信號，且此脈沖信號的脈沖寬度與信號 CKIN領(lǐng)先或延遲信號CKON的大小相同。當信號CKIN領(lǐng)先信號CKON時，脈 沖信號會由相位頻率檢測器102的輸出端UP輸出。當信號CKIN延遲信號CKON 時，脈沖信號則是由相位頻率檢測器102的輸出端DN輸出。
當輸出端UP或DN輸出信號之后，其輸出的信號會輸入至電荷泵104， 且電荷泵104會將其轉(zhuǎn)換為模擬電流輸出，以供后續(xù)處理。接著，電荷泵104 所輸出的電流輸入至低通濾波器106，且低通濾波器106會將其運算處理而 產(chǎn)生控制電壓VCTL。之后，再將控制電壓VCTL傳送至偏壓產(chǎn)生器108，使得 偏壓產(chǎn)生器108才艮據(jù)控制電壓VCTL產(chǎn)生兩輸出電壓VBP和VBN。然后，壓控 延遲線路110再根據(jù)輸出電壓VBP和VBN控制輸入時鐘信號CKIN的頻率，由, 此輸出N個彼此間均具不同相位的時鐘信號(即CK0[1:N]),其中輸出的時鐘
5200810094809.X 信號CKON會反饋至相位頻率檢測器102以供比較。
然而，由于上述延遲鎖定回路電路100的操作頻率通常太高，使得操作 時控制電壓VCTL會改變太快，以致于延遲鎖定回路電路100無法穩(wěn)定地正常 操作。此外，在上述模擬型延遲鎖定回路電路100中，低通濾波器106通常 會需要占較大的面積來制作，由此減少噪聲干擾的問題，并使得延遲鎖定回 路電路100穩(wěn)定地操作。如此一來，整體的制作成本及尺寸大小便無法有效 地減低。

發(fā)明內(nèi)容
本發(fā)明的目的是在提供一種延遲鎖定回路電路及其中消除信號間抖動和 偏移的方法，由此使延遲鎖定回路電路能穩(wěn)定地正常操作。
依照本發(fā)明一實施例，提出一種延遲鎖定回路電路。此延遲鎖定回路電 路包含相位頻率檢測器、取樣器、電荷泵、偏壓產(chǎn)生器以及壓控單元。相位 頻率檢測器通過檢測輸入時鐘信號以及反饋時鐘信號間的相位差而輸出至少 一相位差信號。取樣器根據(jù)輸入時鐘信號延遲由相位頻率檢測器所輸出的相 位差信號，以輸出至少一取樣信號。電荷泵根據(jù)取樣器所輸出的取樣信號產(chǎn) 生控制電壓。偏壓產(chǎn)生器根據(jù)電荷泵所產(chǎn)生的控制電壓產(chǎn)生至少一偏壓。壓 控單元由偏壓產(chǎn)生器所產(chǎn)生的偏壓控制，以根據(jù)輸入時鐘信號產(chǎn)生輸出時鐘 信號，并輸出反饋時鐘信號至相位頻率檢測器。
依照本發(fā)明另一實施例，提出另一種延遲鎖定回路電路。此延遲鎖定回 路電路包含相位頻率檢測器、觸發(fā)器、XNOR邏輯電路、電荷泵、偏壓產(chǎn)生器 以及壓控單元。相位頻率檢測器通過檢測輸入時鐘信號以及反饋時鐘信號間 的相位差而輸出至少一相位差信號。觸發(fā)器根據(jù)輸入時鐘信號延遲相位頻率 檢測器所輸出的相位差信號，以輸出延遲信號。XNOR邏輯電路用來接收相位 差信號及延遲信號，以輸出邏輯信號。電荷泵根據(jù)XNOR邏輯電路所輸出的邏 輯信號產(chǎn)生控制電壓。偏壓產(chǎn)生器根據(jù)電荷泵所產(chǎn)生的控制電壓產(chǎn)生至少一 偏壓。壓控單元由偏壓產(chǎn)生器所產(chǎn)生的偏壓控制，以根據(jù)輸入時鐘信號產(chǎn)生 輸出時鐘信號，并輸出反饋時鐘信號至相位頻率檢測器。
依照本發(fā)明又一實施例，提出又一種延遲鎖定回路電路。此延遲鎖定回 路電路包含相位頻率檢測器、第一觸發(fā)器、第二觸發(fā)器、XNOR邏輯電路、電 荷泵、偏壓產(chǎn)生器以及壓控單元。相位頻率檢測器通過檢測輸入時鐘信號以
6及反饋時鐘信號間的相位差而輸出至少一相位差信號。第一觸發(fā)器用來延遲相位頻率檢測器所輸出的相位差信號，以輸出第一延遲信號。第二觸發(fā)器用
來延遲第一觸發(fā)器所輸出的第一延遲信號，以輸出第二延遲信號。XN0R邏輯
電路用來接收相位差信號、第一延遲信號以及第二該延遲信號，以輸出邏輯
信號。電荷泵根據(jù)XNOR邏輯電路所輸出的邏輯信號產(chǎn)生控制電壓。偏壓產(chǎn)生器根據(jù)電荷泵所產(chǎn)生的控制電壓產(chǎn)生至少一偏壓。壓控單元由偏壓產(chǎn)生器所產(chǎn)生的偏壓控制，以根據(jù)輸入時鐘信號產(chǎn)生輸出時鐘信號，并輸出反饋時鐘信號至相位頻率檢測器。
依照本發(fā)明再一 實施例，提出 一種在延遲鎖定回路電路中消除輸入時鐘信號及輸出時鐘信號間抖動和偏移的方法。此方法包含判別輸入時鐘信號及反饋時鐘信號間的相位差；產(chǎn)生相對應(yīng)于相位差的相位差信號；根據(jù)輸入時鐘信號對相位差信號作取樣，以輸出取樣信號；根據(jù)取樣信號產(chǎn)生控制電壓；產(chǎn)生相對應(yīng)于控制電壓的偏壓；以及根據(jù)偏壓延遲輸入時鐘信號以產(chǎn)生輸出時鐘信號以及反饋時鐘信號，其中輸出時鐘信號具有大致上與輸入時鐘信號相等的相位。
根據(jù)本發(fā)明的技術(shù)內(nèi)容，應(yīng)用前述延遲鎖定回路電路及其中消除信號間抖動和偏移的方法，使得延遲鎖定回路電路在不需低通濾波器的情況下即可穩(wěn)定地操作，且亦可減少整體電路的制作成本及尺寸大小。


圖1為顯示一般模擬型延遲鎖定回路電路的示意圖。圖2為顯示依照本發(fā)明實施例的一種延遲鎖定回路電路的示意圖。圖3為顯示依照本發(fā)明實施例的一種如圖2所示的取樣器的示意圖。圖4為顯示依照本發(fā)明實施例的一種在延遲鎖定回路電路中消除輸入時鐘信號與輸出時鐘信號間抖動和偏移的方法的流程圖。
附圖標記"i兌明
100、 200:延遲鎖定回^各電^各102、 202:相位頻率一企測器104、 206:電荷泵106:低通濾波器108、 208:偏壓產(chǎn)生器
110、 210:壓控延遲線路
204:取樣器
300: UP部分
302、 312: XN0R遷輯電路
304、 314: D型觸發(fā)器
310: DN部分
400、 402、 404、 406、 408、 410:步驟
具體實施例方式
圖2為顯示依照本發(fā)明實施例的一種延遲鎖定回路電路的示意圖。延遲鎖定回路(delay locked loop ， DLL)電路200包括相位頻率檢測器(phase-frequency detector) 202、取樣器(sampler) 204、電荷泵206、偏壓產(chǎn)生器208以及壓控單元，例如壓控延遲線路(voltage control led delayline, VCDL) 210。相位頻率檢測器202用來檢測比較輸入時鐘信號CKIN以及反饋時鐘信號CKON間的相位差，并具有兩輸出端UP和DN。在檢測比較完輸入時鐘信號CKIN及反饋時鐘信號CKON間的相位差之后，相位頻率檢測器202會于UP或DN輸出端輸出至少一相位差信號。其中，相位頻率檢測器202所輸出的相位差信號為脈沖信號，且此脈沖信號的脈沖寬度與信號CKIN領(lǐng)先或延遲信號CKON的大小相同。當信號CKIN領(lǐng)先信號CKON時，脈沖信號會由相位頻率檢測器202的輸出端UP輸出。當信號CKIN延遲信號CKON時，脈沖信號則是由相位頻率檢測器202的輸出端DN輸出。
取樣器204具有兩輸出端UPZ和DNZ，并根據(jù)輸入時鐘信號CKIN延遲相位頻率檢測器202所輸出的相位差信號，因而在輸出端UPZ或DNZ輸出其頻率比相位差信號的頻率還低的至少一取樣信號。所以，延遲鎖定回路電路200的操作頻率便可因此減低。
圖3為顯示依照本發(fā)明實施例的一種如圖2所示的取樣器的示意圖。在本實施例中，取樣器204包括UP部分300以及DN部分310，分別用以處理來自相位頻率檢測器202的UP輸出端和DN輸出端的信號。UP部分300包括XNOR邏輯電路302以及N個觸發(fā)器(flip-flop)，其中每一個觸發(fā)器均可為D型觸發(fā)器304,但不以此為限，且所有D型觸發(fā)器304相互串接。當相位頻率檢測器202的UP輸出端的相位差信號輸入第一個D型觸發(fā)器304時，第一個D型觸發(fā)器304會根據(jù)輸入時鐘信號CKIN延遲相位差信號，以輸出第一延遲信號UP1至第二個D型觸發(fā)器304。接著，當?shù)谝谎舆t信號UP1輸入至第二個D型觸發(fā)器304時，第二個D型觸發(fā)器304會根據(jù)輸入時鐘信號CKIN延遲第一延遲信號UP1,以輸出第二延遲信號UP2至第三個D型觸發(fā)器304。亦即，當?shù)?N-l)個延遲信號UP(N-1)輸入至第N個D型觸發(fā)器304時，第N個D型觸發(fā)器304會根據(jù)輸入時鐘信號CKIN延遲第(N-l)個延遲信號UP(N-1),以輸出第N延遲信號UPN。
然后，取樣器204的UP部分300所接收的相位差信號、第一延遲信號UP1、第二延遲信號UP2、...以及第N延遲信號UPN再依序輸入至XNOR邏輯電路302。在所有信號經(jīng)過運算處理之后，XNOR邏輯電路302會于取樣器204的輸出端UPZ輸出邏輯信號以作為取樣信號，且取樣器204的UP部分300所接收的相位差信號的頻率，會因此成為輸出端UPZ所輸出的取樣信號的頻率的N倍。因此，對于整體電路的操作而言，延遲鎖定回路電路200的操作頻率便可因此減低。
同樣地，取樣器204的DN部分310亦包括XNOR邏輯電路312以及N個觸發(fā)器，其中每一個觸發(fā)器均可為D型觸發(fā)器314,但不以此為限，且所有D型觸發(fā)器314相互串接。當相位頻率^^測器202的DN輸出端的相位差信號輸入第一個D型觸發(fā)器314時，第一個D型觸發(fā)器314會根據(jù)輸入時鐘信號CKIN延遲相位差信號，以輸出第一延遲信號DN1至第二個D型觸發(fā)器314。接著，當?shù)谝谎舆t信號DN1輸入至第二個D型觸發(fā)器314時，第二個D型觸發(fā)器314會根據(jù)輸入時鐘信號CKIN延遲第一延遲信號DN1,以輸出第二延遲信號DN2至第三個D型觸發(fā)器314。亦即，當?shù)?N-l)個延遲信號DN(N-1)輸入至第N個D型觸發(fā)器314時，第N個D型觸發(fā)器314會根據(jù)輸入時鐘信號CKIN延遲第(N-l)個延遲信號DN (N-1),以輸出第N延遲信號D蘭。
然后，取樣器204的DN部分310所接收的相位差信號、第一延遲信號DN1、第二延遲信號DN2、…以及第N延遲信號D麗再依序輸入至XNOR邏輯電路312。在所有信號經(jīng)過運算處理之后，XNOR邏輯電路312會于取樣器204的輸出端DNZ輸出邏輯信號以作為取樣信號，且取樣器204的DN部分310所接收的相位差信號的頻率，會因此成為輸出端DNZ所輸出的取樣信號的頻率的N倍。因此，對于整體電路的操作而言，延遲鎖定回路電路200的操作頻如此一來，延遲鎖定回路電路200的操作頻率i"更可依據(jù)取樣器204中不同數(shù)量的觸發(fā)器而作改變。在一實施例中，取樣器204中可僅包括觸發(fā)器，用以對輸入端UP或DN的相位差信號進行運算處理。
此外，XN0R邏輯電路以及觸發(fā)器(UP部分300或DN部分310)并不限制包括在取樣器204中；亦即，XNOR邏輯電路以及觸發(fā)器可直接與相位頻率檢測器202和電荷泵206進行操作，由此降低延遲鎖定回路電路200的操作頻率。
請再參照圖2,電荷泵206耦接于取樣器204,使得取樣器204的輸出端UPZ和DNZ的信號輸入至電荷泵206。接著，電荷泵206再根據(jù)取樣器204的輸出端UPZ和DNZ的信號產(chǎn)生控制電壓VCTL。此外，偏壓產(chǎn)生器208耦接于電荷泵206,使得控制電壓VCTL輸入至偏壓產(chǎn)生器208。之后，偏壓產(chǎn)生器208再根據(jù)控制電壓VCTL產(chǎn)生兩輸出電壓VBP和VBN。
壓控延遲線路210由偏壓VBP和VBN控制，并用以延遲輸入時鐘信號CKIN，由此輸出N個彼此間均具不同相位的輸出時鐘信號(即CK0[1:N]),其中最后一個輸出的時鐘信號CKON被反饋至相位頻率檢測器202,以供與輸入
時鐘信號CKiN作判別比較。具體地來說，壓控延遲線路no根據(jù)偏壓VBP和
VBN來進行操作，進而加入可變數(shù)量的延遲于輸入時鐘信號CKIN。換言之，壓控延遲線路210根據(jù)偏壓VBP和VBN加入或減少一定量的延遲，由此輸出彼此間均具不同相位的時鐘信號(即CK0[1:N])，并使得輸出時鐘信號CKON的相位符合輸入時鐘信號CKIN的相位。
圖4為顯示依照本發(fā)明實施例的 一種在延遲鎖定回路電路中消除輸入時鐘信號與輸出時鐘信號間抖動和偏移的方法的流程圖。請同時參照圖2和圖4。首先，判別輸入時鐘信號CKIN和反饋時鐘信號CKON間的相位差(步驟400)。接著，產(chǎn)生相對應(yīng)于上述相位差的相位差信號(步驟402)，其中步驟400和步驟402可由相位頻率檢測器202來執(zhí)行。之后，再根據(jù)輸入時鐘信號CKIN
對相位差信號作取樣，由此輸出其頻率比相位差信號的頻率還低的取樣信號(步驟404),其中步驟404可由取樣器204來執(zhí)行。如此一來，延遲鎖定回路電路200的操作頻率便可減低。
在一實施例中，根據(jù)輸入時鐘信號CKIN對相位差信號作取樣的步驟4(M可進一步包含下列步驟根據(jù)輸入時鐘信號CKIN延遲相位差信號，由此輸出
10延遲信號；以及對相位差信號及延遲信號作XN0R運算處理，由此輸出邏輯信號而作為取樣信號。
在另一實施例中，根據(jù)輸入時鐘信號CKIN對相位差信號作取樣的步驟404則進一步包含下列步驟根據(jù)輸入時鐘信號CKIN延遲相位差信號，由此輸出第一延遲信號；根據(jù)輸入時鐘信號CKIN延遲所輸出的第一延遲信號，由此輸出第二延遲信號；亦即，根據(jù)輸入時鐘信號CKIN延遲第(N-l)延遲信號，由此輸出第N延遲信號；然后再對相位差信號、第一延遲信號、第二延遲信號、...以及第N延遲信號作XN0R運算處理，由此輸出邏輯信號而作為取樣信號。如此一來，相位差信號的頻率會因此成為取樣信號的頻率的N倍。因此，對于整體電路的操作而言，延遲鎖定回路電路200的操作頻率便可因此減低。
在取樣信號輸出的后，再根據(jù)取樣信號產(chǎn)生控制電壓VCTL(步驟406)，且控制電壓VCTL可由電荷泵206產(chǎn)生。接著，再產(chǎn)生相對應(yīng)于控制電壓VCTL的兩偏壓VBP和VBN(步驟408),其中步驟408可由偏壓產(chǎn)生器208來執(zhí)行。之后，再根據(jù)偏壓VBP和VBN延遲輸入時鐘信號CKIN，由此產(chǎn)生輸出時鐘信號(即CKO[l:N])(步驟410)，其中輸出時鐘信號CKON被反饋以供與輸入時鐘信號CKIN作判別比較。同時，當延遲鎖定回路電路200處于鎖定的狀況下時，時鐘信號CKON亦會具有實質(zhì)上與輸入時鐘信號CKIN相等的相位。此外，上述的步驟410可由壓控延遲線路210來執(zhí)行。
如此一來，延遲鎖定回路電路200的操作頻率便可根據(jù)輸入時鐘信號CKIN以及對相位差信號作取樣的步驟(步驟404)來進行改變。換言之，延遲上述相位差信號可降低延遲鎖定回路電路200的搡作頻率。
由上述本發(fā)明的實施例可知，應(yīng)用前述延遲鎖定回路電路及其中消除信號間抖動和偏移的方法，可使得延遲鎖定回路電路的操作頻率降低，且延遲
鎖定回路電路在不需低通濾波器的情況下即可穩(wěn)定地操作，并亦可減少整體電路的制作成本及尺寸大小。
雖然本發(fā)明已以實施例公開如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種更動與潤飾，因此本發(fā)明的保護范圍由權(quán)利要求書界定。
ii
權(quán)利要求
1.一種延遲鎖定回路電路，包含相位頻率檢測器，通過檢測輸入時鐘信號以及反饋時鐘信號間的相位差而輸出至少一相位差信號；取樣器，根據(jù)該輸入時鐘信號延遲由該相位頻率檢測器所輸出的該相位差信號，以輸出至少一取樣信號；電荷泵，根據(jù)該取樣器所輸出的該取樣信號產(chǎn)生控制電壓；偏壓產(chǎn)生器，根據(jù)該電荷泵所產(chǎn)生之該控制電壓產(chǎn)生至少一偏壓；以及壓控單元，由該偏壓產(chǎn)生器所產(chǎn)生的該偏壓控制，以根據(jù)該輸入時鐘信號產(chǎn)生輸出時鐘信號，并輸出該反饋時鐘信號至該相位頻率檢測器。
2. 權(quán)利要求1所述的延遲鎖定回路電路，其中該取樣器進一步包含 觸發(fā)器，根據(jù)該輸入時鐘信號延遲該相位頻率檢測器所輸出的該相位差信號，以輸出延遲信號；以及XN0R邏輯電路，用以接收該相位差信號及該延遲信號，以輸出邏輯信號 作為該取樣信號。
3. 權(quán)利要求2所述的延遲鎖定回路電路，其中該觸發(fā)器為D型觸發(fā)器。
4. 權(quán)利要求1所述的延遲鎖定回路電路，其中該取樣器進一步包含 第一觸發(fā)器，根據(jù)該輸入時鐘信號延遲該相位頻率檢測器所輸出的該相位差信號，以輸出第一延遲信號；第二觸發(fā)器，根據(jù)該輸入時鐘信號延遲該第一觸發(fā)器所輸出的該第一延. 遲信號，以輸出第二延遲信號；以及XN0R邏輯電4^，用以接收該相位差信號、該第一延遲信號以及該第二該 延遲信號，以輸出邏輯信號作為該取樣信號。
5. 權(quán)利要求4所述的延遲鎖定回路電路，其中該第一觸發(fā)器以及該第二 觸發(fā)器系分別為D型觸發(fā)器。
6. 權(quán)利要求1所述的延遲鎖定回路電路，其中該壓控單元包含壓控延遲 線路。
7. —種延遲鎖定回路電路，包含相位頻率檢測器，通過檢測輸入時鐘信號以及反饋時鐘信號間的相位差 而輸出至少一相位差信號；觸發(fā)器，根據(jù)該輸入時鐘信號延遲該相位頻率檢測器所輸出的該相位差 信號，以輸出延遲信號；XN0R邏輯電路，用以接收該相位差信號及該延遲信號，以輸出邏輯信號； 電荷泵，根據(jù)該XN0R邏輯電路所輸出的該邏輯信號產(chǎn)生控制電壓； 偏壓產(chǎn)生器，根據(jù)該電荷泵所產(chǎn)生之該控制電壓產(chǎn)生至少一偏壓；以及 壓控單元，由該偏壓產(chǎn)生器所產(chǎn)生的該偏壓控制，以根據(jù)該輸入時鐘信 號產(chǎn)生輸出時鐘信號，并輸出該反饋時鐘信號至該相位頻率檢測器。
8. 權(quán)利要求7所述的延遲鎖定回路電路，其中該觸發(fā)器為D型觸發(fā)器。
9. 權(quán)利要求7所述的延遲鎖定回路電路，其中該壓控單元包含壓控延遲 線路。
10. —種延遲鎖定回^各電i 各，包含相位頻率檢測器，通過檢測輸入時鐘信號以及反饋時鐘信號間的相位差 而輸出至少一相位差信號；第一觸發(fā)器，用以延遲該相位頻率檢測器所輸出的該相位差信號，以輸 出第一延遲信號；第二觸發(fā)器，用以延遲該第一觸發(fā)器所輸出的該第一延遲信號，以輸出 第二延遲信號；XN0R邏輯電路，用以接收該相位差信號、該第一延遲信號以及該第二該延遲信號，以輸出邏輯信號；電荷泵，根據(jù)該XN0R邏輯電路所輸出的該邏輯信號產(chǎn)生控制電壓； 偏壓產(chǎn)生器,根據(jù)該電荷泵所產(chǎn)生之該控制電壓產(chǎn)生至少一偏壓；以及 壓控單元，由該偏壓產(chǎn)生器所產(chǎn)生的該偏壓控制，以根據(jù)該輸入時鐘信號產(chǎn)生輸出時鐘信號，并輸出該反饋時鐘信號至該相位頻率^f企測器。
11. 權(quán)利要求IO所述的延遲鎖定回路電路，其中該第一觸發(fā)器以及該第 二觸發(fā)器系分別為D型觸發(fā)器。
12. 權(quán)利要求IO所述的延遲鎖定回路電路，其中該壓控單元包含壓控延 遲線路。
13. —種在延遲鎖定回路電路中消除輸入時鐘信號及輸出時鐘信號間抖 動和偏移的方法，該方法包含判別該輸入時鐘信號及反饋時鐘信號間的相位差； 產(chǎn)生相對應(yīng)于該相位差的相位差信號；根據(jù)該輸入時鐘信號對該相位差信號作取樣，以輸出取樣信號； 根據(jù)該取樣信號產(chǎn)生控制電壓； 產(chǎn)生相對應(yīng)于該控制電壓的偏壓；以及信號，其中該輸出時鐘信號具有大致上與該輸入時鐘信號相等的相位。
14. 權(quán)利要求13所述的方法，其中根據(jù)該輸入時鐘信號對該相位差信號 作取樣以輸出該取樣信號的步驟進一步包含根據(jù)該輸入時鐘信號延遲該相位差信號，以輸出延遲信號；以及 對該相位差信號及該延遲信號作XN0R運算，以輸出邏輯信號作為該取樣 信號。
15. 權(quán)利要求13所述的方法，其中根據(jù)該輸入時鐘信號對該相位差信號 作取樣以輸出該取樣信號的步驟進一步包含根據(jù)該輸入時鐘信號延遲該相位差信號，以輸出第 一延遲信號； 根據(jù)該輸入時鐘信號延遲該第一延遲信號，以輸出第二延遲信號；以及 對該相位差信號、該第一延遲信號以及該第二延遲信號作XNOR運算，以輸出邏輯信號作為該取樣信號。
全文摘要
一種延遲鎖定回路電路，包含相位頻率檢測器、取樣器、電荷泵、偏壓產(chǎn)生器及壓控單元。相位頻率檢測器通過檢測輸入時鐘信號及反饋時鐘信號間的相位差而輸出相位差信號。取樣器根據(jù)輸入時鐘信號延遲相位頻率檢測器所輸出的相位差信號，以輸出取樣信號。電荷泵根據(jù)取樣器所輸出的取樣信號產(chǎn)生控制電壓。偏壓產(chǎn)生器根據(jù)電荷泵所產(chǎn)生的控制電壓產(chǎn)生偏壓。壓控單元由偏壓產(chǎn)生器所產(chǎn)生的偏壓控制，以根據(jù)輸入時鐘信號產(chǎn)生輸出時鐘信號，并輸出反饋時鐘信號至相位頻率檢測器。一種在延遲鎖定回路電路中消除信號間抖動和偏移的方法亦在此公開。
文檔編號H03L7/091GK101494457SQ200810094809
公開日2009年7月29日 申請日期2008年4月28日 優(yōu)先權(quán)日2008年1月25日
發(fā)明者黃志豪 申請人:奇景光電股份有限公司