專利名稱：接收器的前置放大器與其前置放大方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種接收器的前置放大器，且特別是涉及一種可以前置放大 全擺幅共模電壓范圍的輸入差動電壓對的前置放大器。
背景技術(shù)：
傳統(tǒng)的接收器的前置放大器用來前置放大一輸入差動電壓對，以拉低或 拉高一數(shù)字信號。當輸入差動電壓對的共模電壓過高或過低時，傳統(tǒng)前置放 大器無法正確地輸出數(shù)字信號，使得接收器的后級電路產(chǎn)生錯誤。因此，如 何提供一個具有全擺幅共模電壓范圍的前置放大器，是業(yè)界所致力的目標。

發(fā)明內(nèi)容
本發(fā)明有關(guān)于一種用于接收器的前置放大器。此前置放大器適用于共模 電壓介于低電源電壓與高電源電壓之間的輸入差動電壓對。因此，前置放大
器具有全擺幅共模電壓范圍。
根據(jù)本發(fā)明的第一方面，提出一種前置放大器，用于一接收器。前置放 大器包括一第一輸入運算放大器與一第二輸入運算放大器、 一輸出模塊、一 第一反饋電路與一第二反饋電路。第一與第二輸入運算放大器放大一輸入差 動電壓對，分別輸出一第一差動電壓對與一第二差動電壓對。第一與第二輸 入運算放大器內(nèi)的晶體管彼此互補。輸出模塊包括一第一輸出運算放大器、 一第二輸出運算放大器與一反相器。第一輸出運算放大器放大第一差動電壓
對，輸出已放大的第一差動電壓對的其一，作為一第一輸出已放大電壓。第 二輸出運算放大器放大第二差動電壓對，輸出已放大的第二差動電壓對的其 一，作為一第一輸出已放大電壓。第一輸入與第一輸出運算放大器內(nèi)的晶體 管為彼此互補。第二輸入與第二輸出運算放大器內(nèi)的晶體管為彼此互補。反 相器依據(jù)第一與第二輸出已放大電壓，來拉高或拉低一輸出電壓。當輸入差 動電壓對的共模電壓高于一第一閾值時，第一反饋電路拉高第一差動電壓 對，使得第一輸出運算放大器不被非致能。當輸入差動電壓對的共模電壓低
于一第二閾值時，第二反饋電路拉低第二差動電壓對，使得第二輸出運算放 大器不被非致能。
根據(jù)本發(fā)明的第二方面，提出一種調(diào)整方法，用以前置放大一接收器的 一輸入差動電壓對，用于一前置放大器。此方法包括以下步驟。首先，分別 以前置放大器的一第一與一第二輸入運算放大器放大一輸入差動電壓對，以 分別輸出一第一與一第二差動電壓對。接著，當輸入差動電壓對的共模電壓 高于一第一閾值時，拉高第一差動電壓對，使得前置放大器的一第一輸出運 算放大器不被非致能。當輸入差動電壓對的共模電壓低于一第二閾值時，拉 低第二差動電壓對，使得前置放大器的一第二輸出運算放大器不被非致能。 之后，以第一輸出運算放大器放大第一差動電壓對，來輸出已放大第一差動 電壓對的其一，作為一第一輸出已放大電壓。以第二輸出運算放大器放大第 二差動電壓對，來輸出已放大第二差動電壓對的其一，作為一第二輸出已放 大電壓。之后，依據(jù)第一與第二輸出已放大電壓拉高或拉低一輸出電壓。其 中，第一與第二輸入運算放大器內(nèi)的晶體管為彼此互補。其中，第一輸入與 第 一輸出運算放大器內(nèi)的晶體管彼此互補，而第二輸入與第二輸出運算放大 器內(nèi)的晶體管為彼此互補。
為使本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉一較佳實施例，并結(jié)合 附圖詳細說明如下。


圖1示出了本發(fā)明實施例的前置放大器的方塊圖。
圖2A與圖2B示出了本實施例的輸入運算放大器的詳細電路圖。
圖2C示出了本實施例的輸出模塊的詳細電路圖。
圖2D與圖2E示出了本實施例的反饋電路的詳細電路圖。
圖3示出了本實施例的前置放大輸入差動電壓對的方法的流程圖。
附圖符號說明
110、 130:輸入運算放大器
111、 112、 113、 114、 121、 122、 131、 132、 133、 134、 211、 212、 213、 214、 221、 222、 223、 224、 231、 232:晶體管
120、 140:反饋電路
123、 124:電流鏡
125:電流鏡模塊
150:輸出模塊
151、 152:輸出運算放大器
153:反相器
具體實施例方式
圖1示出了本發(fā)明實施例的前置放大器的方塊圖。本發(fā)明實施例的前置 放大器用于接收器。請參考圖1。前置放大器100包括輸入運算放大器110 與130、反饋電路120與140,以及一輸出模塊150。前置放大器100用以前 置》文大一輸入差動電壓對VinN與VinP，以拉高或拉低一輸出電壓Vo。
輸入運算放大器110與130接收并放大輸入差動電壓對VinN與VinP， 輸入運算放大器110輸出一第一差動電壓對V1N與V1P至輸出模塊150,輸 入運算放大器130輸出一第二差動電壓對V2N與V2P至輸出模塊150。輸入 運算放大器110與130的晶體管為彼此互補。
輸出模塊150包括輸出運算放大器151與152,和反相器153。輸出運 算放大器151接收并放大第一差動電壓對V1N與V1P，輸出上述已放大第一 差動電壓對的其中的一差動電壓至反相器153。上述已放大的第一差動電壓 對中的被輸出的差動電壓定義為第一輸出已放大電壓Val。輸出運算放大器 152接收并放大第二差動電壓對V2N與V2P,輸出上述已放大第二差動電壓 對的其中的一差動電壓至反相器153。上述已放大的第二差動電壓對中被輸 出的差動電壓定義為第二輸出已放大電壓Va2。反相器153依據(jù)第一與第二 輸出已放大電壓Val與Va2來拉低或拉高一輸出電壓Vo。
輸入運算放大器110內(nèi)的晶體管與輸出運算放大器151內(nèi)的晶體管為彼 此互補，而輸入運算放大器130內(nèi)的晶體管與輸出運算放大器152內(nèi)的晶體 管為彼此互補。
反饋電路120與140也接收輸入差動電壓對VinN與VinP。當輸入差動 電壓對VinN與VinP的共模電壓高于一第一閾值時，反饋電路120即拉高第 一差動電壓對V1N與V1P,使得輸出運算放大器151不被非致能。當輸入差 動電壓對VinN與VinP的共模電壓低于一第二閾值時，反饋電路140即拉低 第二差動電壓對V2N與V2P,使得輸出運算放大器152不被非致能。 現(xiàn)詳述本發(fā)明實施例的前置;^支大器100的詳細電路圖與其動作。在本實 施例中，輸入運算放大器110與130、反饋電路120與140，以及輸出模塊 150被高電源電壓Vdd與j氐電源電壓Vss供電。
圖2A示出了本實施例的輸入運算放大器110的詳細電路圖。請參考圖 2A,輸入運算放大器110包括晶體管111、 112、 113與114。輸入運算放大 器110于晶體管111與112的柵極接收輸入差動電壓對VinN與VinP,并據(jù) 以于晶體管113與114的柵極輸出第一差動電壓對V1N與V1P。
圖2B示出了本實施例的輸入運算放大器130的詳細電路圖。請參考圖 2B,輸入運算放大器130包括用以接收輸入差動電壓對VinN與VinP的晶體 管131與132,和用以輸出第二差動電壓對V2N與V2P的晶體管133與134。
在本發(fā)明實施例中，在輸入運算放大器110中，用來接收的晶體管lll 與112為PMOS,而在輸入運算放大器130中，用來接收的晶體管131與132 為麗OS。在輸入運算放大器110中，用來輸出的晶體管113與114為畫OS, 而在輸入運算放大器130中，用來輸出的晶體管133與134為PMOS。輸入運 算放大器110與130內(nèi)的晶體管為彼此互補。
圖2C示出了本實施例的輸出模塊150的詳細電路圖。在本實施例中， 在輸出模塊150的輸出運算放大器151包括晶體管211、 212、 213與214， 而輸出模塊150的輸出運算放大器152包括晶體管221、 222、 223與224。 輸出運算放大器151于晶體管211與212的柵極接收第一差動電壓對V1N與 V1P,據(jù)以于晶體管21!3與2H的柵極得到被放大的第一差動電壓對V1N'與 V1P',并輸出被放夫第一差動電壓對V1N'與V1P'的其一作為第一輸出已 放大電壓Val至反相器153。在本實施例中，電壓V1N' ^皮輸出為第一輸出 已方文大電壓Val。
在本實施例中，輸出運算放大器152包括晶體管221、 222、 223與224, 其電路與動作與輸出運算放大器151相似。在本實施例中，第二差動電壓對 中的電壓V2P'被作為第二輸出已放大電壓Va2。
在輸出運算放大器151中，用以接收的晶體管211與212為麗OS,而用 以輸出的晶體管213與214為PMOS。輸出與輸入運算放大器IIO與151內(nèi)的 晶體管為彼此互補，而輸入與輸出運算放大器130與152內(nèi)的晶體管為彼此 互補。
在本實施例中，反相器153包括晶體管231與232。晶體管231與232
分別于其柵極接收第一與第二輸出已放大電壓Val與Va2，并依據(jù)第一與第 二輸出已放大電壓Val與Va2，拉高或拉低位于晶體管231與232的漏極之 間的節(jié)點的電壓，作為輸出電壓Vo。
圖2D示出了本實施例的反饋電路120的詳細電路圖。請參考圖2D,反 饋電路120包括一輸入晶體管對121與122、電流鏡123與124,與電流鏡 模塊125。
請參考圖2D。輸入晶體管對121與122于其柵極接收輸入差動電壓對 VinN與VinP。電流鏡123的輸入端耦接至輸入晶體管對121與122的漏極 端。電流鏡124與電流鏡123并聯(lián)耦接。電流鏡124的輸入端耦接至電流鏡 123的輸出端。電流鏡模塊125的輸入端耦接至電流鏡124的輸出端。電流 鏡模塊125的輸出端耦接至圖2A的輸入運算放大器110的晶體管113與114 的柵極端。電流鏡模塊125的輸出端的電壓也定義為第一差動電壓對V1N與 V1P。
現(xiàn)詳述反饋電路120的動作。在本實施例中，當共模電壓高于第一閾值 時，輸入晶體管對121與122會被關(guān)閉，使得電流鏡123也會被非致能。因 此，偏壓電流Ib被輸入至電流鏡124,而非被輸入至電流鏡123。在本實施 例中，第一閾值實質(zhì)上等于高電源電壓Vdd減去反々赍電3各的晶體管HI 與122的閾值電壓。
當接收到偏壓電流Ib時，電流鏡124即復制偏壓電流Ib來產(chǎn)生一輸出 電流l02。電流鏡模塊125接收并復制電流Io2,以產(chǎn)生兩輸出電流Io3與 Io4。輸出電流Io3與104將電流鏡模塊125的輸出端的電壓拉高一調(diào)整量， 此調(diào)整量等于電流鏡模塊125的晶體管的源極與柵極間的跨壓。亦即，反饋 電路120拉高第一差動電壓對V1N與V1P。
因此，當輸入差動電壓對VinN與VinP的共模電壓高于第一閾值時，反 饋電路120即拉高第一差動電壓對V1N與V1P。
在本實施例中，輸入晶體管121與122由偏壓電流Ib偏壓。當輸入差 動電壓對VinN與VinP的共模電壓不高于第一閾值時，輸入晶體管對121與 122被關(guān)閉，以產(chǎn)生等于偏壓電流Ib的一輸入電流Ii。輸入電流Ii被輸入 至電流鏡123。電流鏡123復制輸入電流Ii來產(chǎn)生輸出電流l01。輸出電流 Iol等于偏壓電流Ib。亦即，偏壓電流Ib流入電流4竟123,而非流入電流4竟 124。
因此，電流鏡124被非致能，使得電流鏡模塊125也被非致能。電流鏡 模塊的輸出端的電壓即保持不變。換句話說，當輸入差動電壓對的共模電壓 不高于第一閾值時，反饋電路120將第一差動電壓對V1N與V1P保持不變。
現(xiàn)說明反饋電路120的功效。請參考圖2A、圖2C與圖2D。在圖2A中， 當輸入差動電壓對VinN與VinP的共模電壓高于第一閾值時，晶體管111與 112被關(guān)閉。因此，位于晶體管113與114的柵極的第一差動電壓對V1N與 V1P接近低電源電壓Vss。此低電源電壓Vss可能使圖2C的輸出運算放大器 151的晶體管211與212關(guān)閉。若晶體管211與212被關(guān)閉，則無論輸入差 動電壓VinN高于或低于輸入差動電壓VinP,輸出已放大電壓Val均維持于 高電平。如此，反相器130可能無法產(chǎn)生正確的輸出電壓Vo。輸出電壓Vo 的工作周期(Duty cycle)可能不正確。
因此，在本實施例中，當輸入差動電壓對VinN與VinP的共^t電壓高于 第一閾值時，圖2D的反饋電路120即將第一差動電壓對V1N與V1P拉高一 調(diào)整量。此調(diào)整量等于電流鏡模塊125的晶體管的源極與柵極間的跨壓。通 過拉高第一差動電壓對V1N與V1P,圖2C的輸出運算放大器151的晶體管 211與212被導通。如此，輸出運算放大器151不會被非致能，并可正常地 運作。
當該輸入差動電壓VinN與VinP的共模電壓不高于第一閾值時，圖2A 的輸入運算放大器110的晶體管111與112被導通，且晶體管113與114輸 出第一差動電壓對V1N與V1P。此時，第一差動電壓對V1N與V1P不接近低 電源電壓Vss。輸出運算放大器151不會被非致能。因此，第一差動電壓對 V1N與V1P不需祐:拉高。反饋電路120即保持第一差動電壓對V1N與V1P不 變。
當運算放大器151與152未被非致能時，反相器153即依據(jù)運算放大器 151與152所輸出的輸出已放大電壓Val與Va2來拉高或拉低輸出電壓Vo。 如此，即可得到正確的輸出電壓Vo的工作周期。因此，若輸入差動電壓對 VinN與VinP的共模電壓過高，通過使用反饋電路120,前置放大器100仍 可前置放大輸入差動電壓對VinN與VinP,產(chǎn)生輸出電壓Vo。
圖2E示出了本實施例的反饋電路14Q的詳細電路圖。反饋電路140與 反饋電路120相似，于此不再贅述反饋電路140的動作。反饋電路120與140 的晶體管為4皮此互補。在本實施例中，當輸入差動電壓VinN與VinP的共模
電壓低于第二閾值時，反饋電路140即拉低第二差動電壓對V2N與V2P,使 得輸出運算放大器152不會被非致能。當輸入差動電壓VinN與VinP的共模 電壓不低于第二閾值時，反饋電路140即保持第二差動電壓對V2N與V2P不 變。
在本實施例中，第二閾值實質(zhì)上等于低電源電壓Vss加上反饋電路140 中，用以接收輸入差動電壓對VinN與VinP的晶體管的閾值。
因此，通過使用反饋電路140，即使輸入差動電壓對VinN與VinP的共 模電壓過低，輸出運算放大器152仍不會被非致能。因此，若輸入差動電壓 對VinN與VinP的共對莫電壓過低，前置;^文大器100仍可前置》文大輸入差動電 壓對VinN與VinP,并正確地拉低或^立高輸出電壓Vo。如此，即可得到正確 的輸出電壓Vo的工作周期。
在本實施例中，當輸入差動電壓對的共模電壓過高時，反饋電路120可 以拉高第一差動電壓對；而當輸入差動電壓對的共模電壓過低時，反饋電路 140可以拉低第二差動電壓對。如此可避免輸出運算放大器被非致能，使得 輸出電壓Vo可以被正確地拉高或拉低。本發(fā)明的前置放大器100可適用于 共模電壓介于低電源電壓Vss與高電源電壓Vdd間的輸入差動電壓對。因此， 本實施例的前置放大器IOO具有全擺幅共模電壓范圍。
圖3示出了本實施例的前置放大輸入差動電壓對VinN與VinP的方法的 流程圖。此方法用于接收器中的前置;^丈大器100。請參考圖3。在步驟310 中，輸出差動電壓對VinN與VinP分別被輸入運算放大器IIO與130放大， 分別輸出第一差動電壓對V1N與V1P與第二差動電壓對V2N與V2P。
接著，第一與第二差動電壓對被拉低、或拉高、或保持不變，使得輸出 運算放大器151與152不會被非致能。
步驟320與330對應第一差動電壓對V1N與V1P。在步驟320中，當輸 入差動電壓對VinN與VinP的共模電壓高于第一闊值時，第一差動電壓對VlN 與V1P被拉高，使得運算放大器151不會被非致能。
在步驟330中，當輸入差動電壓對VinN與VinP的共才莫電壓不高于第一 閾值時，第一差動電壓對V1N與V1P保持不變。
步驟340與350對應第二差動電壓對V2N與V2P。在步驟340中，當輸 入差動電壓對VinN與VinP的共模墊壓低于第二閾值時，第二差動電壓對V2N 與V2P被拉低，使得第二輸出運算放大器152不會被非致能。
在步驟350中，當輸入差動電壓對VinN與VinP的共模電壓不低于第二 閾值時，第二差動電壓對V2N與V2P保持不變。
在步驟360中，第一差動電壓對V1N與V1P被輸出運算放大器151放大， 且被放大的第一差動電壓對V1N'與V1P'的其一被輸出，作為第一輸出已 放大電壓Val。
在步驟370中，第二差動電壓對V2N與V2P被輸出運算放大器152放大， 且4皮放大的第二差動電壓對V2N'與V2P'的其一被輸出，作為第二輸出已 放大電壓Va2。
接著，在步驟380中，依據(jù)第一與第二輸出已放大電壓Val與Va2,拉 高或4立j氐車lr出電壓Vq。
在本實施例中，當輸入差動電壓對的共模電壓過高或過低時，此方法拉 高第一差動電壓對或拉低第二差動電壓對，以避免輸出運算放大器被非致 能。因此，通過應用本發(fā)明實施例的方法，共^f莫電壓通過^f氐電源電壓Vss與 高電源電壓Vdd的輸入差動電壓對，均可以被前置放大，產(chǎn)生具有正確工作 周期的輸出電壓。
綜上所述，雖然本發(fā)明已以一較佳實施例披露如上，^^其并非用以限定 本發(fā)明。本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍的前提下，當可作 若干的更改與修飾。因此，本發(fā)明的保護范圍應以本發(fā)明的權(quán)利要求為準。
權(quán)利要求
1. 一種前置放大器，用于一接收器，該前置放大器包括:一第一輸入運算放大器與一第二輸入運算放大器，用以放大一輸入差動電壓對，分別輸出一第一差動電壓對與一第二差動電壓對，該第一與該第二輸入運算放大器內(nèi)的晶體管彼此互補；一輸出模塊，包括:一第一輸出運算放大器，用以放大該第一差動電壓對，輸出該已放大的第一差動電壓對的其一，作為一第一輸出已放大電壓；一第二輸出運算放大器，用以放大該第二差動電壓對，輸出該已放大的第二差動電壓對的其一，作為一第一輸出已放大電壓；該第一輸入與該第一輸出運算放大器內(nèi)的晶體管為彼此互補，該第二輸入與該第二輸出運算放大器內(nèi)的晶體管為彼此互補；及一反相器，用以依據(jù)該第一與該第二輸出已放大電壓，來拉高或拉低一輸出電壓；一第一反饋電路，用以當該輸入差動電壓對的共模電壓高于一第一閾值時，拉高該第一差動電壓對，使得該第一輸出運算放大器不被非致能；以及一第二反饋電路，用以當該輸入差動電壓對的共模電壓低于一第二閾值時，拉低該第二差動電壓對，使得該第二輸出運算放大器不被非致能。
2. 如權(quán)利要求1所述的前置放大器，其中，當該輸入差動電壓對的共模 電壓不高于該第一閾值時，該第一反饋電路保持該第一差動電壓對不變。
3. 如權(quán)利要求1所述的前置放大器，其中，當該輸入差動電壓對的共模 電壓不低于該第二閾值時，該第二反饋電路保持該第二差動電壓對不變。
4. 如權(quán)利要求1所述的前置放大器，其中，該第一與該第二反饋電路內(nèi) 的晶體管為彼此互補。
5. 如權(quán)利要求1所述的前置放大器，其中，該第一反饋電路，包括 一輸入晶體管對，接收該輸入差動電壓對，當該輸入差動電壓對的共模電壓高于該第一閱值時，該輸入晶體管對被關(guān)閉；一第一電流鏡，當該輸入差動電壓對的共模電壓高于該第一閾值時，該 第一電流鏡被非致能；一第二電流鏡，與該第一電流鏡并聯(lián)耦接，當該輸入差動電壓對的共模 電壓高于該第一閾值時，復制一偏壓電流，產(chǎn)生一第二輸出電流；以及一電流鏡模塊，當該輸入差動電壓對的共模電壓高于該第一閾值時，復 制該第二輸出電流來產(chǎn)生一第三輸出電流與一第四輸出電流，以拉高該電流鏡模塊的輸出端的電壓；其中，該電流鏡模塊的輸出端的電壓定義為該第一差動電壓對。
6. 如權(quán)利要求5所述的前置放大器，其中，當該輸入差動電壓對的共模 電壓不高于該第一閾值時，該輸入晶體管對被該偏壓電流偏壓，并被導通以 產(chǎn)生等于該偏壓電流的一輸入電流，該第一電流鏡復制該輸入電流產(chǎn)生該第 一輸出電流，該第二、第三與該第四電流鏡被非致能， -使得該第一差動電壓 對保持不變。
7. 如權(quán)利要求1所述的前置放大器，其中，該第二反饋電路包括 一第一輸出晶體管對，用以接收該輸入差動電壓對，當該輸入差動電壓對的共模電壓低于該第二閾值時，該輸入晶體管對被關(guān)閉；一第一電流鏡，當該輸入差動電壓對的共模電壓低于該第二閾值，該第一電流鏡被非致能；一第二電流鏡，與該第一電流鏡并聯(lián)耦接，當該輸入差動電壓對的共模電壓高于該第一閾值時，復制一偏壓電流，產(chǎn)生一第二輸出電流；以及 一電流鏡模塊，當該輸入差動電壓對的共模電壓低于該第二閾值時，復制該第二輸出電流，產(chǎn)生一第三輸出電流與一第四輸出電流，以拉低該電流鏡模塊的輸出端的電壓；其中，該電流鏡模塊的輸出端的電壓定義為該第二差動電壓對。
8. 如權(quán)利要求7所述的前置放大器，其中，當該輸入差動電壓對不低于 該第二閾值時，該輸入晶體管對^皮該偏壓電流偏壓，并^皮導通以產(chǎn)生等于該 偏壓電流的 一輸入電流，該第 一 電流鏡復制該輸入電流，產(chǎn)生該第 一輸出電 流，該第二、該第三、與該第四電流鏡被非致能，使得該第二差動電壓對保 持不變。
9. 如權(quán)利要求7所述的前置放大器，其中，該前置^:大器由一高電源電 壓與一低電源電壓供電，該第一閾值實質(zhì)上等于該高電源電壓減去該第一反 饋電路的一晶體管的一閾值電壓，該第二閾值實質(zhì)上等于該低電源電壓加上 該第二反饋電路的一晶體管的一閾值電壓。
10. —種調(diào)整方法，用以前置^:大一接收器的一輸入差動電壓對，用于 一前置放大器，該方法包括分別以該前置放大器的一第一與一第二輸入運算放大器放大一輸入差動電壓對，以分別輸出一第一與一第二差動電壓對；當該輸入差動電壓對的共模電壓高于一第一鬧值時，拉高該第一差動電壓對，使得該前置放大器的一第一輸出運算放大器不被非致能；當該輸入差動電壓對的共模電壓低于一第二閾值時，拉低該第二差動電壓對，使得該前置放大器的一第二輸出運算放大器不被非致能；以該第一輸出運算放大器放大該第一差動電壓對，來輸出該已放大的第一差動電壓對的其一，作為一第一輸出已放大電壓；以該第二輸出運算放大器放大該第二差動電壓對，來輸出該已放大的第二差動電壓對的其一，作為一第二輸出已放大電壓；以及依據(jù)該第一與該第二輸出已放大電壓拉高或拉低一輸出電壓；其中，該第一與該第二輸入運算放大器內(nèi)的晶體管為彼此互補；其中，該第一輸入與該第一輸出運算放大器內(nèi)的晶體管彼此互補，而該第二輸入與該第二輸出運算放大器內(nèi)的晶體管為彼此互補。
11. 如權(quán)利要求10所述的方法，其中該方法還包括 當該輸入差動電壓對的共模電壓不高于該第一閾值時，保持該第一差動電壓3于不變。
12. 如權(quán)利要求10所述的方法，其中該方法還包括 當該輸入差動電壓對的共模電壓不低于該第二閾值時，保持該第二差動電壓7于不變。
13. 如權(quán)利要求IO所述的方法，其中，該前置放大器由一高電源電壓與 一低電源電壓供電；在拉高該第一差動電壓對的步驟中，該前置放大器的第 一反饋電路拉高該第一差動電壓對；在拉低該第一差動電壓對的步驟中，該 前置放大器的第二反饋電路拉低該第二差動電壓對；該第一閾值實質(zhì)上等于 該高電源電壓減去該第一反饋電路的晶體管的閾值電壓；該第二閾值實質(zhì)上 等于該低電源電壓加上該第二反饋電路的晶體管的閾值電壓。
全文摘要
本發(fā)明關(guān)于接收器的前置放大器與其前置放大方法。其中該前置放大器，用于一接收器。此前置放大器包括一第一與一第二輸入運算放大器、一輸出模塊、一第一與一第二反饋電路。第一與第二輸入運算放大器放大一輸入差動電壓對，分別輸出一第一與一第二差動電壓對。輸出模塊包括一第一與一第二輸出運算放大器與一反相器。第一與第二輸出運算放大器放大第一與第二差動電壓對，來輸出一第一與一第二輸出已放大電壓。反相器依據(jù)第一與第二輸出已放大電壓拉高或拉低一輸出電壓。第一與第二反饋電路分別用以拉高第一差動電壓對，與拉低第二差動電壓對，使得第一與第二輸出運算放大器不會被非致能。
文檔編號H03F3/45GK101383593SQ20081009544
公開日2009年3月11日 申請日期2008年4月23日 優(yōu)先權(quán)日2007年9月4日
發(fā)明者蕭惠芳, 黃志豪 申請人:奇景光電股份有限公司