專利名稱：主機(jī)板上的多相式電壓調(diào)整器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種主機(jī)板上的電壓調(diào)整器，且特別涉及一種主機(jī)板上的多 相式電壓調(diào)整器。
背景技術(shù)：
一般來(lái)說(shuō)，計(jì)算機(jī)系統(tǒng)中會(huì)有一個(gè)電源供應(yīng)器，此電源供應(yīng)器可提供穩(wěn)定的直流電壓，例如12V或者5V，至計(jì)算機(jī)系統(tǒng)使得計(jì)算機(jī)系統(tǒng)可以運(yùn)作。 然而，由于中央處理器(CPU)的核心電壓(core voltage, Vcore)與電源供應(yīng)器 所提供的直流電壓并不相同，因此，在計(jì)算機(jī)系統(tǒng)的主機(jī)板上必須另行提供 一電壓調(diào)整器(voltage regulator, VR)將高的直流電壓(例如12V)降壓成為中 央處理器(CPU)的核心電壓(Vcore)(例如1.3V)。而此類型的電壓調(diào)整器也可 稱為壓降型直流/直流轉(zhuǎn)換電路(buckDC/DC converter)。
請(qǐng)參照?qǐng)D1，其為公知計(jì)算機(jī)主機(jī)板上的單相式電壓調(diào)整器。該單相式 電壓調(diào)整器包括一脈沖寬度調(diào)制(pulse width modulation, PWM)控制單元10、 一驅(qū)動(dòng)單元(driver)20、功率級(jí)電路(power stage circuit)30。其中，PWM控制 單元10可以輸出一脈沖信號(hào)(PWM)至驅(qū)動(dòng)單元20。
再者，驅(qū)動(dòng)單元20中有一引導(dǎo)邏輯電路(steering logic circuit)22以及二 驅(qū)動(dòng)電路(drivingdrcnit)24、 26。該引導(dǎo)邏輯電路22根據(jù)脈沖信號(hào)產(chǎn)生第一 信號(hào)與第二信號(hào)，而二驅(qū)動(dòng)電路24、 26分別接收第一信號(hào)與第二信號(hào)后產(chǎn) 生第一驅(qū)動(dòng)信號(hào)Sl與第二驅(qū)動(dòng)信號(hào)S2。
再者，功率級(jí)電路30中包括一上功率晶體管(upper power FET)M1、 一 下功率晶體管(lower power FET)M2、 一輸出電感(output inductor)L、 一電流 感測(cè)電阻(current sense resistor)Rs、輸出電容(output capacitor)Co。其中，上 功率晶體管Ml漏極(D)連接至一電源電壓(Vcc)，上功率晶體管Ml柵極(G) 接收第一驅(qū)動(dòng)信號(hào)Sl，上功率晶體管Ml源極(S)連接至輸出電感L的第一 端。下功率晶體管M2漏極(D)連接至輸出電感L的第一端，下功率晶體管M2柵極(G)接收第二驅(qū)動(dòng)信號(hào)S2，下功率晶體管Ml源極(S)連接至接地端 (GND)。再者，電流感測(cè)電阻Rs連接于輸出電感L的第二端與核心電壓輸 出端(Vcore)之間。而輸出電容Co連接于核心電壓輸出端(Vcore)與接地端 (GND)之間。
再者，核心電壓輸出端(Vcore)可連接至主機(jī)板上的電源層(powerlayer, 未圖示)，而電源層則接至中央處理器(CPU)用以提供中央處理器(CPU)所需 的核心電壓(Vcore);再者，上功率晶體管Ml與下功率晶體管M2為n型金 屬氧化物半導(dǎo)體晶體管(n-MOSFET)，而電源電壓(Vcc)為12V。
由于第一驅(qū)動(dòng)信號(hào)與第二驅(qū)動(dòng)信號(hào)的驅(qū)動(dòng)，輸出電感L以及電流感測(cè)電 阻Rs上會(huì)產(chǎn)生一輸出電流(Io)至中央處理器(CPU)。而根據(jù)輸出電流(Io)的大 小可以得知中央處理器(CPU)是處于高運(yùn)轉(zhuǎn)負(fù)載或者是低運(yùn)轉(zhuǎn)負(fù)載。當(dāng)中央 處理器(CPU)是處于高運(yùn)轉(zhuǎn)負(fù)載時(shí)，根據(jù)電流感測(cè)電阻Rs上的感測(cè)電壓(Vs)， PWM控制單元10上的反饋邏輯電路(feedback logic circuit)12可以接收感測(cè) 電壓(Vs)，并增加脈沖信號(hào)(PWM)的脈沖寬度(pulse width)用以提高輸出電流 (Io);反之，當(dāng)中央處理器(CPU)是處于低運(yùn)轉(zhuǎn)負(fù)載時(shí)，根據(jù)電流感測(cè)電阻 Rs上的感測(cè)電壓(Vs)， PWM控制單元10上的反饋邏輯電路(feedback logic circuit)12可以接收感測(cè)電壓(Vs)，并減少脈沖信號(hào)(PWM)的脈沖寬度(pulse width),用以減少輸出電流(Io)。
再者，由于中央處理器(CPU)的操作頻率日益提升，相對(duì)地，中央處理 器(CPU)所需的功率(瓦數(shù))也大幅成長(zhǎng)。公知的單相式電壓調(diào)整器無(wú)法提供足 夠的電流至中央處理器(CPU)。因此，現(xiàn)今的主機(jī)板上中央處理器(CPU)所供 應(yīng)的電流皆是利用多相式電壓調(diào)整器(multi-phase voltage regulator)來(lái)實(shí)現(xiàn)。
請(qǐng)參照?qǐng)D2A，其所示出的為公知計(jì)算機(jī)主機(jī)板上的四相式電壓調(diào)整器。 該主機(jī)板上具有四相電壓調(diào)整器。該四相式電壓調(diào)整器包括一脈沖寬度調(diào)制 (PWM)控制單元40、第一驅(qū)動(dòng)單元50、第二驅(qū)動(dòng)單元60、第三驅(qū)動(dòng)單元70、 第四驅(qū)動(dòng)單元80、第一功率級(jí)電路90、第二功率級(jí)電路100、第三功率級(jí)電 路110、第四功率級(jí)電路120。其中，PWM控制單元40可以輸出四相脈沖 信號(hào)(PWM1、 PWM2、 PWM3、 PWM4)分別至第一驅(qū)動(dòng)單元50、第二驅(qū)動(dòng) 單元60、第三驅(qū)動(dòng)單元70、第四驅(qū)動(dòng)單元80。
再者，第一驅(qū)動(dòng)單元50搭配第一功率級(jí)電路90、第二驅(qū)動(dòng)單元60搭配第二功率級(jí)電路100、第三驅(qū)動(dòng)單元700搭配第三功率級(jí)電路110、以及第 四驅(qū)動(dòng)單元80搭配第四功率級(jí)電路120后即形成四相電壓調(diào)整器。再者， 四個(gè)功率級(jí)電路90、 100、 110、 120所輸出的核心電壓(Vcore)皆連接至主機(jī) 板上的電源層(powerlayer,未圖示)，而電源層則接至中央處理器(CPU)用以 提供中央處理器(CPU)所需的核心電壓(Vcore)。因此，中央處理器(CPU)所供 應(yīng)的電流是由四相電壓調(diào)整器根據(jù)四個(gè)脈沖信號(hào)(PWM1、 PWM2、 PWM3、 PWM4)來(lái)提供。再者，上述四個(gè)驅(qū)動(dòng)單元的電路與圖1中驅(qū)動(dòng)單元的電路相 同，因此其動(dòng)作原理不再贅述；同理，上述四個(gè)功率級(jí)電路的電路與圖1中 功率級(jí)電路的電路相同，因此其動(dòng)作原理不再贅述。
也就是說(shuō)，當(dāng)?shù)谝幻}沖信號(hào)(PWM1)動(dòng)作時(shí)，第一驅(qū)動(dòng)單元50會(huì)根據(jù)第 一脈沖信號(hào)(PWM1)產(chǎn)生相對(duì)應(yīng)的第一驅(qū)動(dòng)信號(hào)(S11)與第二驅(qū)動(dòng)信號(hào)(S12) 至第一功率級(jí)電路90,用以產(chǎn)生一第一輸出電流(Iol)，而第一功率級(jí)電路 90所輸出的第一感測(cè)電壓(Vsl)可以輸入至PWM控制單元40中的反饋邏輯 電路42，用以調(diào)整第一脈沖信號(hào)(PWMl)的脈沖寬度(pulse width)進(jìn)一步調(diào)整 第一輸出電流(Iol)的大小。同理，當(dāng)?shù)诙}沖信號(hào)(PWM2)動(dòng)作時(shí)，第二驅(qū) 動(dòng)單元60會(huì)根據(jù)第二脈沖信號(hào)(PWM2)產(chǎn)生相對(duì)應(yīng)的第一驅(qū)動(dòng)信號(hào)(S21)與 第二驅(qū)動(dòng)信號(hào)(S22)至第二功率級(jí)電路100，用以產(chǎn)生一第二輸出電流(102)， 而第二功率級(jí)電路100所輸出的第二感測(cè)電壓(Vs2)可以輸入至PWM控制單 元40中的反饋邏輯電路42，用以調(diào)整第二脈沖信號(hào)(PWM2)的脈沖寬度(pulse width)進(jìn)一步調(diào)整第二輸出電流(Io2)的大小。
同理，當(dāng)?shù)谌}沖信號(hào)(PWM3)動(dòng)作時(shí)，第三驅(qū)動(dòng)單元70會(huì)根據(jù)第三脈 沖信號(hào)(PWM3)產(chǎn)生相對(duì)應(yīng)的第一驅(qū)動(dòng)信號(hào)(S31)與第二驅(qū)動(dòng)信號(hào)(S32)至第 三功率級(jí)電路110，用以產(chǎn)生一第三輸出電流(103)，而第三功率級(jí)電路120 所輸出的第三感測(cè)電壓(Vs3)可以輸入至PWM控制單元40中的反饋邏輯電 路42，用以調(diào)整第三脈沖信號(hào)(PWM3)的脈沖寬度(pulse width)進(jìn)一步調(diào)整第 三輸出電流(Io3)的大小。同理，當(dāng)?shù)谒拿}沖信號(hào)(PWM4)動(dòng)作時(shí)，第四驅(qū)動(dòng) 單元80會(huì)根據(jù)第四脈沖信號(hào)(PWM4)產(chǎn)生相對(duì)應(yīng)的第四驅(qū)動(dòng)信號(hào)(S41)與第 二驅(qū)動(dòng)信號(hào)(S42)至第四功率級(jí)電路120，用以產(chǎn)生一第四輸出電流(k)4)，而 第四功率級(jí)電路120所輸出的第四感測(cè)電壓(Vs4)可以輸入至PWM控制單元 40中的反饋邏輯電路42，用以調(diào)整第四脈沖信號(hào)(PWM4)的脈沖寬度(pulsewidth)進(jìn)一步調(diào)整第四輸出電流(Io4)的大小。
請(qǐng)參照?qǐng)D2B，其所示出的為公知的四相式電壓調(diào)整器的脈沖信號(hào)示意 圖。PWM控制單元40以時(shí)間T為周期，在一個(gè)周期T中依序產(chǎn)生第一脈沖 信號(hào)(PWM1)、第二脈沖信號(hào)(PWM2)、第三脈沖信號(hào)(PWM3)、第四脈沖信 號(hào)(PWM4)。再者，周期T可平均區(qū)隔出四個(gè)時(shí)段，也即，第一時(shí)段tl、第 二時(shí)段t2、第三時(shí)段t3、第四時(shí)段t4。也就是說(shuō)，于第一時(shí)段tl中，第一脈 沖信號(hào)(PWMl)可以動(dòng)作并且利用第一感測(cè)電壓(Vsl)來(lái)調(diào)整第一脈沖信號(hào) (PWM1)的脈沖寬度。同理，于第二時(shí)段t2中，第二脈沖信號(hào)(PWM2)可以動(dòng) 作并且利用第二感測(cè)電壓(Vs2)來(lái)調(diào)整第二脈沖信號(hào)(PWM2)的脈沖寬度。于 第三時(shí)段t3中，第三脈沖信號(hào)(PWM3)可以動(dòng)作并且利用第三感測(cè)電壓(Vs3) 來(lái)調(diào)整第三脈沖信號(hào)(PWM3)的脈沖寬度。于第四時(shí)段t4中，第四脈沖信號(hào) (PWM4)可以動(dòng)作并且利用第四感測(cè)電壓(Vs4)來(lái)調(diào)整第四脈沖信號(hào)(PWM4) 的脈沖寬度。
由于公知的PWM控制單元40的設(shè)計(jì)廠商僅提供固定數(shù)目的脈沖信號(hào)。 也就是說(shuō)，電壓調(diào)整器的相數(shù)取決于PWM控制單元40的脈沖信號(hào)數(shù)目。然 而，為了提供玩家級(jí)的使用者效能更高的計(jì)算機(jī)系統(tǒng)，現(xiàn)今的主機(jī)板上的中 央處理器(CPU)可以進(jìn)行超壓(overvoltage)或者超頻(overclocking)控制。然 而，在無(wú)法增加電壓調(diào)整器相數(shù)的情況之下進(jìn)行超壓或者超頻控制，有可能 造成電壓調(diào)整器的效率降低、功率級(jí)電路產(chǎn)生過(guò)高的熱能、功率晶體管燒毀、 或者輸出電容器損壞的情況發(fā)生。

發(fā)明內(nèi)容
本發(fā)明提出一種多相電壓調(diào)整器，包括一脈沖寬度調(diào)制控制單元，于一
第一時(shí)間周期中產(chǎn)生N個(gè)脈沖信號(hào)； 一脈沖信號(hào)擴(kuò)展電路，接收該N個(gè)脈
沖信號(hào)，產(chǎn)生M個(gè)脈沖信號(hào)，iM=2K*N， K為正整數(shù)，其中，該脈沖信號(hào) 擴(kuò)展電路于一第二時(shí)間周期中產(chǎn)生M個(gè)脈沖信號(hào)，且該第二時(shí)間周期為該第 一時(shí)間周期的2K倍；M條電流提供路徑，接收相對(duì)應(yīng)的M個(gè)脈沖信號(hào)，并 產(chǎn)生相對(duì)應(yīng)的M個(gè)感測(cè)電壓；以及一反饋信號(hào)切換電路，接收該M個(gè)感測(cè) 電壓，并將該M個(gè)感測(cè)電壓依序切換成為N個(gè)感測(cè)電壓，將該N個(gè)感測(cè)電 壓傳回到該脈沖寬度調(diào)制控制單元。本發(fā)明提出一種主機(jī)板，包括 一脈沖寬度調(diào)制控制單元，產(chǎn)生N個(gè)脈
沖信號(hào)； 一脈沖信號(hào)擴(kuò)展電路，接收的該N個(gè)脈沖信號(hào)，產(chǎn)生M個(gè)脈沖信 號(hào)，其中M與N不相同；M條電流提供路徑，接收相對(duì)應(yīng)的M個(gè)脈沖信號(hào)， 產(chǎn)生相對(duì)應(yīng)的M個(gè)輸出電流以及M個(gè)感測(cè)電壓； 一反饋信號(hào)切換電路，將 該M個(gè)感測(cè)電壓切換成為該N個(gè)脈沖信號(hào)； 一電源層，連接該M條電流提 供路徑，以接收該M個(gè)輸出電流，來(lái)提供一核心電壓；以及一中央處理器，
接收該核心電壓。
本發(fā)明可增加相數(shù)，因此具有下列優(yōu)點(diǎn):(l)相數(shù)越多的電壓調(diào)整器具有 較低的漣波電流；(2)相數(shù)越多的電壓調(diào)整器每一相的輸出電流較小，使得電 流提供路徑上的電子組件不需承受較大的電流以及功率；(3)相數(shù)越多的電壓 調(diào)整器的每一相電壓調(diào)整器的效率更高。
為了能更進(jìn)一步了解本發(fā)明特征及技術(shù)內(nèi)容，請(qǐng)參閱以下有關(guān)本發(fā)明的 詳細(xì)說(shuō)明與附圖，然而附圖僅提供參考與說(shuō)明，并非用來(lái)對(duì)本發(fā)明加以限制


圖1所示為公知的計(jì)算機(jī)主機(jī)板上的單相式電壓調(diào)整器。 圖2A所示為公知的計(jì)算機(jī)主機(jī)板上的四相式電壓調(diào)整器。 圖2B所示為公知的四相式電壓調(diào)整器的脈沖信號(hào)示意圖。 圖3所示為本發(fā)明計(jì)算機(jī)主機(jī)板上的多相式電壓調(diào)整器。 圖4A所示為本發(fā)明脈沖信號(hào)擴(kuò)展電路。 圖4B所示為本發(fā)明脈沖信號(hào)擴(kuò)展電路的信號(hào)示意圖。 圖5所示為本發(fā)明多相式電壓調(diào)整器的脈沖信號(hào)示意圖。 圖6所示為本發(fā)明反饋信號(hào)切換電路。
圖7所示為輸出電流總和為100安培(A)時(shí)，不同相數(shù)的漣波電流 (Iripple-current)與責(zé)任周期(D)之間的關(guān)系。
圖8所示為四相(『4)電壓調(diào)整器與十六相(11=16)電壓調(diào)整器的輸出核心 電壓(Vcore)時(shí)的漣波電壓比較圖。
圖9所示為四相(11=4)電壓調(diào)整器與八相(11=8)電壓調(diào)整器的輸出總電流
與效率(T!)的關(guān)系圖。
并且，上述附圖中的附圖標(biāo)記說(shuō)明如下10脈沖寬度調(diào)制控制單元12反饋邏輯電路
20驅(qū)動(dòng)單元22引導(dǎo)邏輯電路
24、26驅(qū)動(dòng)電路30功率級(jí)電路
40脈沖寬度調(diào)制控制單元42反饋邏輯電路
50第一驅(qū)動(dòng)單元60第二驅(qū)動(dòng)單元
70第三驅(qū)動(dòng)單元80第四驅(qū)動(dòng)單元
90第一功率級(jí)電路100第二功率級(jí)電路
110第三功率級(jí)電路120第四功率級(jí)電路
200脈沖寬度調(diào)制控制單元202反饋邏輯電路
210脈沖信號(hào)擴(kuò)展電路212、.214、 216、 218擴(kuò)展單元
220反饋信號(hào)切換電路310--380 電流提供路徑
具體實(shí)施例方式
本發(fā)明是將公知固定脈沖信號(hào)數(shù)目的PWM控制單元，延展成更多的脈 沖信號(hào)使得主機(jī)板上可以達(dá)成更多相數(shù)的電壓調(diào)整器。以提供N個(gè)脈沖信號(hào) 的PWM控制單元為例，利用本發(fā)明的脈沖信號(hào)擴(kuò)展電路(PWM extending circuit)可以產(chǎn)生M個(gè)脈沖信號(hào)。其中，M=N*2K，且K為正整數(shù)。
請(qǐng)參照?qǐng)D3，其為本發(fā)明計(jì)算機(jī)主機(jī)板上的多相式電壓調(diào)整器。以N二4 且K4為例，本發(fā)明的脈沖信號(hào)擴(kuò)展電路可將提供四個(gè)脈沖信號(hào)的PWM控 制單元增加至八個(gè)脈沖信號(hào)，并達(dá)成主機(jī)板上具有八相式電壓調(diào)整器。
本發(fā)明的多相電壓調(diào)整器是利用產(chǎn)生四個(gè)脈沖信號(hào)的PWM控制單元來(lái) 進(jìn)行脈沖信號(hào)的擴(kuò)展。多相電壓調(diào)整器包括一脈沖寬度調(diào)制(PWM)控制單元 200、 一脈沖信號(hào)擴(kuò)展電路210、 一反饋信號(hào)切換電路(feedback signal switching circuit)220、八條電流提供路徑(current providing path)310 380。其 中，每一條電流提供路徑包括一驅(qū)動(dòng)單元與一功率級(jí)電路的電路；再者，所 有電流提供路徑310~380的核心電壓(Vcore)輸出端皆連接至主機(jī)板上的電 源層(powerlayer,未圖示)，而電源層則接至中央處理器(CPU)用以提供中央 處理器(CPU)所需的核心電壓(Vcore)。因此，中央處理器(CPU)所供應(yīng)的電流 是由八相電壓調(diào)整器根據(jù)八個(gè)脈沖信號(hào)(PWM1-1、 PWMl-2、 PWM2-1、 PWM2-2、 PWM3-1、 PWM3-2、 PWM4-1、 PWM4-2)來(lái)提供。由圖3可知，PWM控制單元200可輸出四相脈沖信號(hào)(PWM1、 PWM2、 PWM3、 PWM4)，而脈沖信號(hào)擴(kuò)展電路210接收四相脈沖信號(hào)(PWM1、 PWM2、 PWM3、 PWM4)后產(chǎn)生八相脈沖信號(hào)(PWM1-1、 PWMl-2、 PWM2-1、 PWM2-2、 PWM3-1、 PWM3-2、 PWM4-1、 PWM4-2)。再者，八條電流提供 路徑310-380接收八相脈沖信號(hào)，并可以產(chǎn)生相對(duì)應(yīng)的八個(gè)輸出電流(Iol-l、 Iol-2、 Io2-l、 Io2-2、 Io3-l、 Io3-2、 Io4-l、 104-2)至中央處理器(CPU)，并達(dá)
成具有八相式電壓調(diào)整器的主機(jī)板。
由于八條電流提供路徑310-380共可提供八個(gè)感測(cè)電壓(Vsl-l、 Vsl-2、 Vs2-1、 Vs2-2、 Vs3曙l、 Vs3-2、 Vs4國(guó)l、 Vs4-2)，而PWM控制單元200中的 反饋邏輯電路202僅可接收四個(gè)感測(cè)電壓(Vsl、 Vs2、 Vs3、 Vs4)。因此，本 發(fā)明還提供一反饋信號(hào)切換電路220用以在特定的時(shí)段進(jìn)行八條電流提供路 徑310 380提供的八個(gè)感測(cè)電壓(Vsl-l、 Vsl-2、 Vs2-1、 Vs2-2、 Vs3-1、 Vs3-2、 Vs4-1、 Vs4-2)切換至反饋邏輯電路202的四個(gè)感測(cè)電壓(Vsl、 Vs2、 Vs3、 Vs4)接收端的動(dòng)作。
請(qǐng)參照?qǐng)D4A，其所圖示為本發(fā)明脈沖信號(hào)擴(kuò)展電路。脈沖信號(hào)擴(kuò)展電 路210中有四組完全相同的擴(kuò)展單元(extending unit)212、 214、 216、 218。 以第一擴(kuò)展單元212為例，第一擴(kuò)展單元212包括一非門(mén)(NOT)、 一D型觸 發(fā)器(D flip flop)、 一第一與門(mén)(AND1)、 一第二與門(mén)(AND2)。其中，非門(mén)(NOT) 輸入端接收第一脈沖信號(hào)(PWM1)，非門(mén)輸出端連接至D型觸發(fā)器的頻率輸 入端(CK)。再者，D型觸發(fā)器的數(shù)據(jù)輸入端(D)與反向輸出端(/Q)連接使得該 D型觸發(fā)器成為一分頻器(frequencydivider)。再者，第一與門(mén)(AND1)連接至 D型觸發(fā)器的反向輸出端(/Q)并接收第一脈沖信號(hào)(PWMl)后產(chǎn)生第一之一 脈沖信號(hào)(PWM1-1);第二與門(mén)(AND2)連接至D型觸發(fā)器的輸出端(Q)并接收 第一脈沖信號(hào)(PWMl)后產(chǎn)生第一之二脈沖信號(hào)(PWMl-2)。
請(qǐng)參照?qǐng)D4B，其為本發(fā)明脈沖信號(hào)擴(kuò)展電路的信號(hào)示意圖。由圖4B可 知，當(dāng)?shù)谝幻}沖信號(hào)(PWMl)產(chǎn)生的第一個(gè)脈沖(pulse)會(huì)成為第一之一脈沖信 號(hào)(PWMl-l)的第一個(gè)脈沖；當(dāng)?shù)谝幻}沖信號(hào)(PWMl)產(chǎn)生的第二個(gè)脈沖(pulse) 會(huì)成為第一之二脈沖信號(hào)(PWMl-2)的第一個(gè)脈沖，并依此類推。根據(jù)上述的 第一擴(kuò)展單元212的描述可知，利用四相脈沖信號(hào)(PWM1、 PWM2、 PWM3、 PWM4)可以產(chǎn)生八相脈沖信號(hào)(PWM1-1、 PWMl-2、 PWM2-2、 PWM2-2、PWM3-2、 PWM3-2、 PWM4-1、 PWM4國(guó)2)。
請(qǐng)參照?qǐng)D5，其為本發(fā)明多相式電壓調(diào)整器的脈沖信號(hào)示意圖。其中， PWM控制單元200以時(shí)間T為周期，在一個(gè)周期T中依序產(chǎn)生第一脈沖信 號(hào)(PWM1)、第二脈沖信號(hào)(PWM2)、第三脈沖信號(hào)(PWM3)、第四脈沖信號(hào) (PWM4)。再者，本發(fā)明的脈沖信號(hào)擴(kuò)展電路輸出的八個(gè)脈沖信號(hào)以時(shí)間 2T(2KT， K4)為周期，在一個(gè)周期2T中依序產(chǎn)生第一之一脈沖信號(hào) (PWM1-1)、第二之一脈沖信號(hào)(PWM2-1)、第三之一脈沖信號(hào)(PWM3-1)、第 四之一脈沖信號(hào)(PWM4-1)、第一之二脈沖信號(hào)(PWMl-2)、第二之二脈沖信 號(hào)(PWM2-2)、第三之二脈沖信號(hào)(PWM3-2)、第四之二脈沖信號(hào)(PWM4-2)。 也就是說(shuō)，本發(fā)明的脈沖信號(hào)擴(kuò)展電路將周期2T平均區(qū)隔出八個(gè)時(shí)段，也 即，第a時(shí)段ta、第b時(shí)段tb、第c時(shí)段tc、第d時(shí)段td，第e時(shí)段te、第 f時(shí)段tf、第g時(shí)段tg、第h時(shí)段th。
也就是說(shuō)，于第a時(shí)段ta中，第一之一脈沖信號(hào)(PWM1-1)可以動(dòng)作并 且利用第一之一感測(cè)電壓(Vsl-l)來(lái)調(diào)整第一之一脈沖信號(hào)(PWMl-l)的脈沖 寬度。同理，于第b時(shí)段tb中，第二之一脈沖信號(hào)(PWM2-1)可以動(dòng)作并且 利用第二之一感測(cè)電壓(Vs2-l)來(lái)調(diào)整第二之一脈沖信號(hào)(PWM2-l)的脈沖寬 度；于第c時(shí)段tc中，第三之一脈沖信號(hào)(PWM3-1)可以動(dòng)作并且利用第三 之一感測(cè)電壓(Vs3-l)來(lái)調(diào)整第三之一脈沖信號(hào)(PWM3-l)的脈沖寬度；于第d 時(shí)段td中，第四之一脈沖信號(hào)(PWM4-1)可以動(dòng)作并且利用第四之一感測(cè)電 壓(Vs4-l)來(lái)調(diào)整第四之一脈沖信號(hào)(PWM4-l)的脈沖寬度。
于第e時(shí)段te中，第一之二脈沖信號(hào)(PWMl-2)可以動(dòng)作并且利用第一 之二感測(cè)電壓(Vsl-2)來(lái)調(diào)整第一之二脈沖信號(hào)(PWMl-2)的脈沖寬度。于第f 時(shí)段tf中，第二之二脈沖信號(hào)(PWM2-2)可以動(dòng)作并且利用第二之二感測(cè)電 壓(Vs2-2)來(lái)調(diào)整第二之二脈沖信號(hào)(PWM2-2)的脈沖寬度；于第g時(shí)段tg中， 第三之二脈沖信號(hào)(PWM3-2)可以動(dòng)作并且利用第三之二感測(cè)電壓(Vs3-2)來(lái) 調(diào)整第三之二脈沖信號(hào)(PWM3-2)的脈沖寬度；于第h時(shí)段th中，第四之二 脈沖信號(hào)(PWM4-2)可以動(dòng)作并且利用第四之二感測(cè)電壓(Vs4-2)來(lái)調(diào)整第四 之二脈沖信號(hào)(PWM4-2)的脈沖寬度。
為了要使PWM控制單元200中的反饋邏輯電路202正常運(yùn)作。請(qǐng)參照 圖6，其所示出的為本發(fā)明反饋信號(hào)切換電路。利用時(shí)分多路復(fù)用(timedivision multiplexing, TDM)的方式，于八個(gè)均分的時(shí)段中，分別控制反饋信 號(hào)切換電路220上的開(kāi)關(guān)，使得PWM控制單元200中的反饋邏輯電路202 可接收到正確的感測(cè)電壓并正確地調(diào)整電流提供路徑上的輸出電流。也就是 說(shuō)，于第a時(shí)段ta中，反饋邏輯電路202的第一感測(cè)電壓(Vsl)輸入端接收 第一之一感測(cè)電壓(Vsl-l);于第b時(shí)段tb中，反饋邏輯電路202的第二感測(cè) 電壓(Vs2)輸入端接收第二之一感測(cè)電壓(Vs2-l);于第c時(shí)段tc中，反饋邏 輯電路202的第三感測(cè)電壓(Vs3)輸入端接收第三之一感測(cè)電壓(Vs3-l);于第 d時(shí)段td中，反饋邏輯電路202的第四感測(cè)電壓(Vs4)輸入端接收第四之一感 測(cè)電壓(Vs4-l)。
于第e時(shí)段te中，反饋邏輯電路202的第一感測(cè)電壓(Vsl)輸入端接收 第一之二感測(cè)電壓(Vsl-2);于第f時(shí)段tf中，反饋邏輯電路202的第二感測(cè) 電壓(Vs2)輸入端接收第二之二感測(cè)電壓(Vs2-2);于第g時(shí)段tg中，反饋邏 輯電路202的第三感測(cè)電壓(Vs3)輸入端接收第三之二感測(cè)電壓(Vs3-2);于第 h時(shí)段th中，反饋邏輯電路202的第四感測(cè)電壓(Vs4)輸入端接收第四之二感 測(cè)電壓(Vs4-2)。
因此，根據(jù)本發(fā)明的實(shí)施利，本領(lǐng)域普通技術(shù)人員可以很輕易的利用本 發(fā)明公開(kāi)的內(nèi)容。將具有N個(gè)脈沖信號(hào)的PWM控制單元擴(kuò)展成為具有M個(gè) 脈沖信號(hào)。其中，M=N*2K，且K為正整數(shù)。而達(dá)成主機(jī)板上的多相數(shù)的電 壓調(diào)整器具有如下之優(yōu)點(diǎn)。
(I)相數(shù)越多的電壓調(diào)整器具有較低的漣波電流
電壓調(diào)整器所產(chǎn)生的漣波電流(ripple current)定義為
/一證《V""(1-"D)，其中，n為電壓調(diào)整器的相數(shù)，D為責(zé)任周期
D = ' core
(duty cycle),定義為 乙。
請(qǐng)參照?qǐng)D7，其為輸出電流總和為100安培(A)時(shí)，不同相數(shù)的漣波電流 (Iripple-current)與責(zé)任周期(D)之間的關(guān)系。當(dāng)輸入電壓(Vin)為12V且核心電 壓(Vcore)為1.3V時(shí)，責(zé)任周期D=1.3/12=0.1083。因此，當(dāng)輸出電流總和為 100安培(八)且責(zé)任周期0=1.3/12=0.1083時(shí)可以得知，二相(11=2)電壓調(diào)整器 會(huì)產(chǎn)生22.63安培(A)的漣波電流；三相(n-3)電壓調(diào)整器會(huì)產(chǎn)生16.508安培 (A)的漣波電流；四相(11=4)電壓調(diào)整器會(huì)產(chǎn)生12.359安培(A)的漣波電流；八相(11=8)電壓調(diào)整器會(huì)產(chǎn)生4.463安培(A)的漣波電流。也就是說(shuō)，相數(shù)越多的 電壓調(diào)整器具有較低的漣波電流。
(II)相數(shù)越多的電壓調(diào)整器具有較低的漣波電壓(ripple voltage): 請(qǐng)參照?qǐng)D8，其所示出的為四相(11=4)電壓調(diào)整器與十六相(11=16)電壓調(diào) 整器的輸出核心電壓(Vcore)時(shí)的漣波電壓比較圖。由圖中可知，四相(11=4) 電壓調(diào)整器的漣波電壓約為12mV，而十六相(n46)電壓調(diào)整器的漣波電壓 約為2mV。因此，相數(shù)越多的電壓調(diào)整器具有較低的漣波電壓，可使得中央 處理器(CPU)操作更穩(wěn)定。
(ni)相數(shù)越多的電壓調(diào)整器每一相的輸出電流較小，使得電流提供路徑
上的電子組件不需承受較大的電流以及功率。 一般來(lái)說(shuō)，八相(11=8)電壓調(diào)整 器上的電流為四相(11=4)電壓調(diào)整器上電流的50%，且八相(n-8)電壓調(diào)整器 上的功率晶體管消耗的功率為四相(11=4)電壓調(diào)整器上功率晶體管消耗功率 的25%。因此，相數(shù)越多的電壓調(diào)整器所產(chǎn)生的熱能會(huì)較少，使得計(jì)算機(jī)系 統(tǒng)溫度控制較容易。
(IV)相數(shù)越多的電壓調(diào)整器的每一相電壓調(diào)整器的效率更高。請(qǐng)參照?qǐng)D 9，其所示出的為四相(11=4)電壓調(diào)整器與八相(11=8)電壓調(diào)整器的輸出總電流 與效率(T1)的關(guān)系圖。由圖中可知，當(dāng)輸出總電流為88安培(A)時(shí)，四相(!1=4) 電壓調(diào)整器與八相(n-8)電壓調(diào)整器的效率會(huì)相差10%。以消耗功率130瓦 (Watt)的中央處理器(CPU)來(lái)說(shuō)，八相(11=8)電壓調(diào)整器可以節(jié)省13瓦(Watt) 的功率消耗。
綜上所述，雖然本發(fā)明已以優(yōu)選實(shí)施例公開(kāi)如上，然而其并非用以限定 本發(fā)明，任何本領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可 作各種更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求所界定的范 圍為準(zhǔn)。
權(quán)利要求
1. 一種多相電壓調(diào)整器，包括一脈沖寬度調(diào)制控制單元，于一第一時(shí)間周期中產(chǎn)生N個(gè)脈沖信號(hào)；一脈沖信號(hào)擴(kuò)展電路，接收該N個(gè)脈沖信號(hào)，產(chǎn)生M個(gè)脈沖信號(hào)，且M＝2K*N，K為正整數(shù)，其中，該脈沖信號(hào)擴(kuò)展電路于一第二時(shí)間周期中產(chǎn)生M個(gè)脈沖信號(hào)，且該第二時(shí)間周期為該第一時(shí)間周期的2K倍；M條電流提供路徑，接收相對(duì)應(yīng)的M個(gè)脈沖信號(hào)，并產(chǎn)生相對(duì)應(yīng)的M個(gè)感測(cè)電壓；以及一反饋信號(hào)切換電路，接收該M個(gè)感測(cè)電壓，并將該M個(gè)感測(cè)電壓依序切換成為N個(gè)感測(cè)電壓，將該N個(gè)感測(cè)電壓傳回到該脈沖寬度調(diào)制控制單元。
2. 如權(quán)利要求1所述的多相電壓調(diào)整器，其中該脈沖寬度調(diào)制控制單元 還包括一反饋邏輯電路，接收反饋信號(hào)切換電路輸出的該N個(gè)感測(cè)電壓，用 以調(diào)整相對(duì)應(yīng)N個(gè)脈沖信號(hào)的脈沖寬度。
3. 如權(quán)利要求1所述的多相電壓調(diào)整器，其中該脈沖信號(hào)擴(kuò)展電路具有 N組擴(kuò)展單元，每一該擴(kuò)展單元包括一非門(mén)， 一輸入端接收N個(gè)脈沖信號(hào)其中之一；一D型觸發(fā)器， 一頻率輸入端連接該非門(mén)的一輸出端，該D型觸發(fā)器 的一數(shù)據(jù)輸入端與一反向輸出端連接；一第一與門(mén)， 一第一輸入端連接該D型觸發(fā)器的該反向輸出端， 一第二 輸入端接收該N個(gè)脈沖信號(hào)其中之一，產(chǎn)生M個(gè)脈沖信號(hào)之一第一脈沖信 號(hào)；以及一第二與門(mén)， 一第一輸入端連接該D型觸發(fā)器的一正向輸出端， 一第二 輸入端接收該N個(gè)脈沖信號(hào)其中之一，產(chǎn)生該M個(gè)脈沖信號(hào)之一第二脈沖 信號(hào)。
4. 如權(quán)利要求1所述的多相電壓調(diào)整器，其中每一該電流提供路徑包括一驅(qū)動(dòng)單元，接收該M個(gè)脈沖信號(hào)其中之一后，產(chǎn)生一第一驅(qū)動(dòng)信號(hào)與 一第二驅(qū)動(dòng)信號(hào)；以及一功率級(jí)電路，接收該第一驅(qū)動(dòng)信號(hào)與該第二驅(qū)動(dòng)信號(hào)后，產(chǎn)生一第一輸出電流與該M個(gè)感測(cè)電壓其中之一。
5. 如權(quán)利要求4所述的多相電壓調(diào)整器，其中該驅(qū)動(dòng)單元包括 一引導(dǎo)邏輯電路，接收該M個(gè)脈沖信號(hào)其中之一后，產(chǎn)生一第一信號(hào)與一第二信號(hào)；一第一驅(qū)動(dòng)電路，接收該第一信號(hào)后，產(chǎn)生該第一驅(qū)動(dòng)信號(hào)；以及 一第二驅(qū)動(dòng)電路，接收該第二信號(hào)后，產(chǎn)生該第二驅(qū)動(dòng)信號(hào)。
6. 如權(quán)利要求4所述的多相電壓調(diào)整器，其中該功率級(jí)電路包括 一上功率晶體管， 一漏極連接至一電源電壓， 一柵極接收該第一驅(qū)動(dòng)信號(hào)；一下功率晶體管， 一柵極接收該第二驅(qū)動(dòng)信號(hào)， 一源極連接至一接地端; 一輸出電感， 一第一端連接至該上功率晶體管的一源極與該下功率晶體 管的一漏極；一電流感測(cè)電阻，連接至該輸出電感的一第二端與一功率級(jí)電路的一輸 出端之間；以及一輸出電容，連接于該一功率級(jí)電路的該輸出端與該接地端之間。
7. 如權(quán)利要求6所述的多相電壓調(diào)整器，其中該功率級(jí)電路的該輸出端 連接至一主機(jī)板上的一電源層，使得該第一輸出電流經(jīng)由該電源層傳遞至一 中央處理器。
8. 如權(quán)利要求6所述的多相電壓調(diào)整器，其中該電流感測(cè)電阻上的電壓 即為該M個(gè)感測(cè)電壓其中之一 。
9. 一種主機(jī)板，包括一脈沖寬度調(diào)制控制單元，產(chǎn)生N個(gè)脈沖信號(hào)；一脈沖信號(hào)擴(kuò)展電路，接收該N個(gè)脈沖信號(hào)，產(chǎn)生M個(gè)脈沖信號(hào)，其中M與N不相同；M條電流提供路徑，接收相對(duì)應(yīng)的M個(gè)脈沖信號(hào)，產(chǎn)生相對(duì)應(yīng)的M個(gè) 輸出電流以及M個(gè)感測(cè)電壓；一反饋信號(hào)切換電路，將該M個(gè)感測(cè)電壓切換成為該N個(gè)感測(cè)電壓；一電源層，連接該M條電流提供路徑，以接收該M個(gè)輸出電流，來(lái)提 供一核心電壓；以及一中央處理器，接收該核心電壓。
10. 如權(quán)利要求9所述的主機(jī)板，其中該脈沖寬度調(diào)制控制單元于一第 一時(shí)間周期中產(chǎn)生N個(gè)脈沖信號(hào)，且該脈沖信號(hào)擴(kuò)展電路于一第二時(shí)間周期 中產(chǎn)生M個(gè)脈沖信號(hào)，iM=2K*N， K為正整數(shù)，該第二時(shí)間周期為該第一 時(shí)間周期的2K倍。
11. 如權(quán)利要求9所述的主機(jī)板，其中該脈沖信號(hào)擴(kuò)展電路具有N組擴(kuò) 展單元，且每一該擴(kuò)展單元包括一非門(mén)， 一輸入端接收N個(gè)脈沖信號(hào)其中之一；一D型觸發(fā)器， 一頻率輸入端連接該非門(mén)的一輸出端，該D型觸發(fā)器 的一數(shù)據(jù)輸入端與一反向輸出端連接；一第一與門(mén)， 一第一輸入端連接該D型觸發(fā)器的該反向輸出端， 一第二 輸入端接收該N個(gè)脈沖信號(hào)其中之一，產(chǎn)生M個(gè)脈沖信號(hào)的一第一脈沖信 號(hào)；以及一第二與門(mén)， 一第一輸入端連接該D型觸發(fā)器的一正向輸出端， 一第二 輸入端接收該N個(gè)脈沖信號(hào)其中之一，產(chǎn)生該M個(gè)脈沖信號(hào)的一第二脈沖 信號(hào)。
12. 如權(quán)利要求9所述的主機(jī)板，其中每一該電流提供路徑包括 一驅(qū)動(dòng)單元，接收該M個(gè)脈沖信號(hào)其中之一后，產(chǎn)生一第一驅(qū)動(dòng)信號(hào)與一第二驅(qū)動(dòng)信號(hào)；以及一功率級(jí)電路，接收該第一驅(qū)動(dòng)信號(hào)與該第二驅(qū)動(dòng)信號(hào)后，產(chǎn)生一第一 輸出電流。
13. 如權(quán)利要求12所述的主機(jī)板，其中該驅(qū)動(dòng)單元包括 一引導(dǎo)邏輯電路，接收該M個(gè)脈沖信號(hào)其中之一后，產(chǎn)生一第一信號(hào)與一第二信號(hào)；一第一驅(qū)動(dòng)電路，接收該第一信號(hào)后，產(chǎn)生該第一驅(qū)動(dòng)信號(hào)；以及 一第二驅(qū)動(dòng)電路，接收該第二信號(hào)后，產(chǎn)生該第二驅(qū)動(dòng)信號(hào)。
14. 如權(quán)利要求12所述的主機(jī)板，其中該功率級(jí)電路包括 一上功率晶體管， 一漏極連接至一電源電壓， 一柵極接收該第一驅(qū)動(dòng)信號(hào)；一下功率晶體管， 一柵極接收該第二驅(qū)動(dòng)信號(hào)， 一源極連接至一接地端; 一輸出電感， 一第一端連接至該上功率晶體管的一源極與該下功率晶體管的一漏極；一電流感測(cè)電阻，連接至該輸出電感的一第二端與一功率級(jí)電路的一輸 出端之間；以及一輸出電容，連接于該一功率級(jí)電路的一輸出端與該接地端之間。
15. 如權(quán)利要求14所述的主機(jī)板，其中該電流感測(cè)電阻上的電壓即為該 M個(gè)感測(cè)電壓其中之一。
16. 如權(quán)利要求9所述的主機(jī)板，其中該脈沖寬度調(diào)制控制單元還包括 一反饋邏輯電路，接收反饋信號(hào)切換電路輸出的該N個(gè)感測(cè)電壓，用以調(diào)整 相對(duì)應(yīng)N個(gè)脈沖信號(hào)的脈沖寬度。
全文摘要
本發(fā)明公開(kāi)一種主機(jī)板上的多相式電壓調(diào)整器，包括一脈沖寬度調(diào)制控制單元，于一第一時(shí)間周期中產(chǎn)生N個(gè)脈沖信號(hào)；一脈沖信號(hào)擴(kuò)展電路，接收該N個(gè)脈沖信號(hào)，產(chǎn)生M個(gè)脈沖信號(hào)，且M＝2^K*N，K為正整數(shù)，其中，該脈沖信號(hào)擴(kuò)展電路于一第二時(shí)間周期中產(chǎn)生M個(gè)脈沖信號(hào)，且該第二時(shí)間周期為該第一時(shí)間周期的2^K倍；M條電流提供路徑，接收相對(duì)應(yīng)的M個(gè)脈沖信號(hào)，并產(chǎn)生相對(duì)應(yīng)的M個(gè)感測(cè)電壓；以及一反饋信號(hào)切換電路，接收該M個(gè)感測(cè)電壓，并將該M個(gè)感測(cè)電壓依序切換成為N個(gè)感測(cè)電壓，將該N個(gè)感測(cè)電壓傳回到該脈沖寬度調(diào)制控制單元。
文檔編號(hào)H03K19/173GK101295204SQ200810096210
公開(kāi)日2008年10月29日 申請(qǐng)日期2008年4月30日 優(yōu)先權(quán)日2008年4月30日
發(fā)明者吳宜林, 彭志勇, 許志琬, 黃農(nóng)哲 申請(qǐng)人:華碩電腦股份有限公司