專利名稱：電源順序控制電路及所應(yīng)用的柵極驅(qū)動器與液晶顯示面板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種液晶顯示器(LCD)面板的柵極驅(qū)動器，且特別是有關(guān) 于一種具有電源順序控制電路的柵極驅(qū)動器。
背景技術(shù)：
一般在液晶顯示器的驅(qū)動系統(tǒng)中，施加電壓的順序必須適當，否則會造 成不能正常顯示，甚或是造成損壞。舉例來說，以提供給柵極驅(qū)動器的柵極 高電壓(VGH)與柵極低電壓(VGL)為例，兩者啟動順序的錯誤便有可能會造成 電路不正常操作(例如鎖住(latch-up)),進而損壞集成電路。其中，VGH與VGL 是搡作正電壓與操作負電壓，通常是由電源塊提供，送給柵極驅(qū)動器。如果 進入柵極驅(qū)動器的VGH信號比VGL信號早到或者VGH和VGL的信號同時 間進入柵極驅(qū)動器，就可能會造成瞬間電流，又由于VGL電壓一般是連接在 基底(substrate)上，因此，瞬間電流流到基底時會將VGL電壓抬升，若此抬 升效應(yīng)使VGL〉0.5 0.7V時，便會形成鎖住的現(xiàn)象，或產(chǎn)生大電流進而造成 集成電路的損壞。
其避免的方式是使VGL信號進入到柵極驅(qū)動器的時間早于VGH信號， 以避免造成集成電路的損壞。 一般而言，從電源塊(PowerBlock)會提供柵極 高電壓(VGHp)和柵極低電壓(VGLp),其中p代表由電源塊送出的電壓信號。 VGHp和VGLp進入到柵極驅(qū)動器之前，必須利用外部元件或由時序控制器 去改變電壓源的順序，使得進入柵極驅(qū)動器的VGLg早于VGHg，其中g(shù)代 表輸入給柵極驅(qū)動器的操作電壓信號。
圖1示出傳統(tǒng)液晶顯器面板的基本架構(gòu)示意圖。參閱圖l，時序控制器 100 (Timing Controller, TCON)，主要為控制顯示器的操作時序的核心塊，配 合每個顯示幀(frame)顯示時序，設(shè)定水平掃描啟動，并將由接口所輸入的視 頻信號轉(zhuǎn)換成給源極驅(qū)動器102使用的數(shù)據(jù)信號， 一般例如是RGB的數(shù)據(jù)。_ 數(shù)據(jù)信號傳送到源極驅(qū)動器102的存儲器中，并配合水平掃描，控制源極驅(qū) 動器102的適當時間。
7電源塊IIO是經(jīng)由外部電源VDD輸入。配合時序控制器100的控制， 進而產(chǎn)生多組不同電平的電壓至時序控制器100、源極驅(qū)動器102與柵極驅(qū) 動器104。源極驅(qū)動器102經(jīng)由時序控制器100的控制，將高頻輸入的數(shù)字 視頻信號儲存在存儲器中，配合特定的掃描線的開啟，將數(shù)字視頻信號轉(zhuǎn)換 成要輸出至對應(yīng)顏色的次像素108的電極的電壓，以驅(qū)動像素顯示面板106 的數(shù)據(jù)線Sl...Sn。
柵極驅(qū)動器104經(jīng)由時序控制器100的控制，循序地對特地的掃描線 (Gl Gn)輸出適當?shù)腛N/OFF電壓，以驅(qū)動像素顯示面板106的掃描線。像素 顯示面板106是由相當多像素以紅、綠、藍的次像素組成一像素。分別的次 像素例如有一個薄膜晶體管，其柵極端乃由掃描驅(qū)動電路來控制薄膜晶體管 的ON/OFF。當薄膜晶體管ON時，其源極端便會對薄膜晶體管上的電容充 電到相對于所接受數(shù)據(jù)的電壓電平。根據(jù)此電壓電平來決定液晶偏轉(zhuǎn)的角度， 進而決定當背光源打到液晶時，其畫面灰階程度的表現(xiàn)。再藉由彩色光片將 面板上多組不同灰階程度的次像素混合出所要的顏色，構(gòu)成高解析度的畫面。
如先前討論到的，如果由電源塊110送出的電壓信號VGHp、 VGLp直 接輸入給柵極驅(qū)動器104，其輸入順序沒有保證VGLp會較先輸入。因此， 傳統(tǒng)上會藉由一外部電路112，做電壓輸入順序的控制，產(chǎn)生適當?shù)腣GHg、 VGLg給柵極驅(qū)動器104。
傳統(tǒng)上改變電壓源順序的方式有很多種。圖2示出傳統(tǒng)改變電壓源順序 的機制示意圖。參閱圖2, RC延遲是一般傳統(tǒng)方法之一。通常是將電源塊110 送出的VGHp利用RC延遲的方式，使其較慢于VGLp進入到柵極驅(qū)動器104。 VGHp經(jīng)過一個延遲時間T后，會比VGLp晚進入到柵極驅(qū)動器104,如圖2 中的上部分圖所示。這種方式是最簡單的方式，但也有其缺點。延遲時間T 取決于R * C的值，通常不適合將電阻器R與電容器C整合至集成電路內(nèi)部 中，其會有占用可利用面積的問題，也會造成成本問題。即使利用外部元件 達到目的，也是會增加成本。又，當要關(guān)閉電源時，由于外部電容器C的值 不小，造成儲存于電容上的電壓VGHg無法迅速放電。若此時再度開啟電源， 亦有機會造成電路損壞。
另外，傳統(tǒng)上技術(shù)有可以配合時序控制器控制VGH / VGL進入柵極驅(qū)動 器的順序。然而，這些方法須利用外部的電阻器與電容器，或是外部時序控 制信號去控制VGH / VGL先后順序，會增加復(fù)雜度和成本。

發(fā)明內(nèi)容
本發(fā)明提供一種柵極驅(qū)動技術(shù)的電源順序控制電路，如此可以有效達到 控制電壓信號進入柵極驅(qū)動器的順序。
本發(fā)明提出 一種電源順序控制電路，接收一輸入正電壓與 一輸入負電壓， 以提供一輸出正電壓與一輸出負電壓給一柵極驅(qū)動器。電源順序控制電路包 括一電壓拉高單元，具有一第一端耦接至該輸入正電壓， 一第二端耦接至一 節(jié)點，以及一控制端接收反饋的該輸出正電壓。 一電壓拉低單元具有一第一 端耦接至該節(jié)點，以及一第二端連接到該輸出負電壓。 一限流開關(guān)單元具有 一第一端接收該輸入正電壓， 一第二端輸出該輸出正電壓，以及一控制端耦 接至該節(jié)點。其中當該輸出負電壓下降時，該電壓拉低單元將該節(jié)點所對應(yīng) 的一控制電壓拉降，且于該控制電壓低于一啟動臨界值時，該限流開關(guān)單元 導(dǎo)通以將該輸入正電壓傳送出做為該輸出正電壓。
本發(fā)明也提出一種柵極驅(qū)動器，用以驅(qū)動一液晶顯示面板。柵極驅(qū)動器 包括一4冊極驅(qū)動電路，用以驅(qū)動該液晶顯示面板。 一電源順序控制電蹈4妄收 一輸入正電壓以及一輸入負電壓，以提供一輸出正電壓與一輸出負電壓給該
柵極驅(qū)動電路。電源順序控制電路包括一電壓拉高(pull-up)單元，有一第一第
一端耦接至該輸入正電壓， 一第二端耦接至一節(jié)點，以及一控制端接收反饋
的該輸出正電壓。 一電壓拉低(pu11-down)單元有一第一端耦接至該節(jié)點，以 及一第二端連接到該輸出負電壓。 一限流開關(guān)單元具有一第一端接收該輸入 正電壓， 一第二端輸出該輸出正電壓，以及一控制端耦接至該節(jié)點。當該輸 出負電壓下降時，該電壓拉低單元將該節(jié)點所對應(yīng)的一控制電壓拉降，且于 該控制電壓^f氐于一啟動臨界值時，該限流開關(guān)單元導(dǎo)通以將該輸入正電壓傳 送出估文為該輸出正電壓。
本發(fā)明也提出一種液晶顯示面板，包括一像素顯示單元，有多個像素； 一源極驅(qū)動器;一柵極驅(qū)動器，其中該源極驅(qū)動器與該柵極驅(qū)動器驅(qū)動該些像 素的顯示;一電源單元，，提供一^:作正電壓與一^t喿作負電壓;一電源順序控制電 路;以及時序控制器。電源順序控制電路接收該操作正電壓與該操作負電壓做 為一輸入正電壓與一輸入負電壓，以及輸出該搡作正電壓與該操作負^壓至 該柵極驅(qū)動器以做為一輸出正電壓與一輸出負電壓。該電源順序控制電路包 括一電壓拉高(pull-up)單元，有一第一端耦接至該輸入正電壓， 一第二端耦接至一節(jié)點，以及一控制端接收反饋的該輸出正電壓。 一電壓拉低(pull-down) 單元，有一第一端耦接至該節(jié)點，以及一第二端耦接至該輸出負電壓。 一限 流開關(guān)單元有一第一端接收該輸入正電壓， 一第二端輸出該輸出正電壓，以 及一控制端耦接至該節(jié)點。其中當該輸出負電壓下降時，該電壓拉低單元將 該節(jié)點所對應(yīng)的一控制電壓拉降，且該控制電壓低于一啟動臨界值時，該限 流開關(guān)單元導(dǎo)通以將該輸入正電壓傳送出做為該輸出正電壓。
依據(jù)本發(fā)明一實施例，所述的電源順序控制電路，其中例如電壓拉低單 元是一電阻器連接于該第一端與該第二端之間。
依據(jù)本發(fā)明一實施例，所述的電源順序控制電路，其中例如電壓拉高單 元包括一第一路徑，該第一路徑包含至少一個PMOS晶體管，串聯(lián)連接于該 第一端與該第二端之間，且該PMOS晶體管的一柵極連接于該控制端。
依據(jù)本發(fā)明一實施例，所述的電源順序控制電路，其中例如電壓拉高單 元更包括至少 一條第二路徑，該第二路徑與該第 一路徑相同且并聯(lián)。
依據(jù)本發(fā)明一實施例，所述的電源順序控制電路，其中例如電壓拉低單 元包括一第一路徑，該第一路徑包含至少一個NMOS晶體管，串聯(lián)連接于該 第一端與該第二端之間，且該NMOS晶體管的一柵極連接于一系統(tǒng)低電壓。
依據(jù)本發(fā)明一實施例，所述的電源順序控制電路，其中例如電壓拉低單 元更包括至少一條第二路徑，該第二路徑與該第 一路徑相同且并聯(lián)。
依據(jù)本發(fā)明一實施例，所述的電源順序控制電路，其中例如電壓拉低單 元的該第一路徑更包括至少一個二極管連接器與該NMOS晶體管串聯(lián)。
依據(jù)本發(fā)明一實施例，所述的電源順序控制電路，其中例如限流開關(guān)單 元包括一第一路徑，該第一路徑包含至少一個PMOS晶體管，串聯(lián)連接于該 第一端與該第二端之間，且該PMOS晶體管的一柵極連接于該控制端。
依據(jù)本發(fā)明一實施例，所述的電源順序控制電路，其中例如限流開關(guān)單 元包括至少 一條第二路徑，該第二路徑與該第 一路徑相同且并聯(lián)。
依據(jù)本發(fā)明一實施例，所述的電源順序控制電路，其中例如限流開關(guān)單 元包括一第一路徑，該第一路徑包含至少一個BJT晶體管，串聯(lián)連接于該第 一端與該第二端之間，且該BJT晶體管的一基極連接于該控制端。
依據(jù)本發(fā)明一實施例，所述的電源順序控制電路，其中例如限流開關(guān)單 元包括至少一條第二路徑，該第二路徑與該第一路徑相同且并聯(lián)。''
為讓本發(fā)明之上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合所附圖式，作詳細il明如下。


圖1示出傳統(tǒng)液晶顯器面板的基本架構(gòu)示意圖。
圖2示出傳統(tǒng)改變電壓源順序的機制示意圖。
圖3(a)和3(b)示出依據(jù)本發(fā)明一實施例，電源控制機制示意圖。
圖4示出依據(jù)本發(fā)明一實施例，電源順序控制電路的示意圖。
圖5示出依據(jù)本發(fā)明一實施例，液晶顯示面板(LCDPanel)的系統(tǒng)架構(gòu)示意圖。
圖6示出依據(jù)本發(fā)明一實施例，電源順序控制電路的示意圖。 圖7示出依據(jù)本發(fā)明一實施例，電流信號的變化示意圖。 圖8示出依據(jù)本發(fā)明一實施例，電源順序控制電路設(shè)計示意圖。 圖9(a)至9(d)示出依據(jù)本發(fā)明實施例，二極管連接的幾種方式示意圖。主要元件符號說明
100 :時序控制器
102 :源極驅(qū)動器
104 :閘極驅(qū)動器
106 :畫素顯示面4反
108 :次畫素
110 :電源區(qū)塊
112 :外部電路
200、202 :PMOS電晶體
204、208 : PMOS電晶體
206、210:NMOS電晶體
300 :閘極驅(qū)動器
302 :電源順序控制電路
400、406 :電壓拉高單元
402、408 :限流開關(guān)單元
404、410:電壓拉低單元
400a-400c : ^各徑
404a--404c : ^各徑
11402a、 402b:路徑
具體實施例方式
本發(fā)明可以藉由集成電路的制作，利用MOS晶體管的臨界電壓來觸發(fā)， 以改變電壓源的順序。特別是，本發(fā)明在實施例中可以無需電阻器與電容器， 因此例如可以將電路直接整合在柵極驅(qū)動器的集成電路中。也就是說，本發(fā) 明可以不需要電阻器、電容器更或是控制信號，便可達到改變電壓源的順序。
本發(fā)明為利用原本在柵極驅(qū)動器內(nèi)部的限流MOS電阻，做延伸進而利 用MOS元件觸發(fā)的方式來改變VGH與VGL的輸入時序，以能確保從電源 塊送出的VGH/VGL電壓信號，在進入柵極驅(qū)動器內(nèi)部時，能利用本發(fā)明的 電路架構(gòu)使得VGH在VGL達到某一電壓值時才進入到4冊極驅(qū)動器，避免造 成電路損壞。
于本發(fā)明，MOS元件的尺寸比的設(shè)計，就可以決定此機制是否可運行， 且同時可以決定VGH和VGL電壓的應(yīng)用范圍。因此本發(fā)明不需要外部元件 與信號就達成，也因此可整合于柵極驅(qū)動器的集成電路中，對于芯片(chip) 面積而言并不造成太大影響。而對整個液晶顯示系統(tǒng)而言，可省去增加外部 元件的成本。
以下舉一些實施例來描述本發(fā)明，但是本發(fā)明不受限于所舉實施例，且 所舉的實施列之間也可以相互適當結(jié)合。
圖3示出依據(jù)本發(fā)明一實施例，電源控制機制示意圖。參閱圖3(a),本 發(fā)明的機制是當負的電壓信號VGLp的值小于一臨界值時，由電源塊產(chǎn)生的 VGHp才會輸出給柵極驅(qū)動器的內(nèi)部電路。此外，由于本發(fā)明利用柵極驅(qū)動 器原本便須具備的限流電路另作為電源控制電路使用，因此，于介紹本發(fā)明 電源控制電路之前，先介紹限流電路的架構(gòu)。在此請參閱圖3(b)，圖3(b)是 限流電路的基本機制。本實施例是以PMOS晶體管做為電阻的特性做為設(shè)計 基礎(chǔ)，于VGHp與VGHg之間的一路徑上，設(shè)置有一 PMOS晶體管200。另 外，本發(fā)明亦可采用多個相同的并聯(lián)路徑，如圖3(b)所示，除了PMOS晶體 管200以外，路徑上也設(shè)置有與PMOS晶體管200相同的PMOS晶體管202。 VGHp是輸入的正電壓信號，VGHg是輸入給柵極驅(qū)動器的正電壓信號。VGLp 是輸入的負電壓信號，其與要輸入給柵極驅(qū)動器的負電壓信號VGLg相同， 是連接在PMOS晶體管200的柵極。圖3(b)的限流作用如下所述柵極驅(qū)動器一般需要限流(current-limit)的 電路，用于在外部電壓VGHp和內(nèi)部電壓VGHg之間的限流。由于LCD系 統(tǒng)關(guān)閉時，必須將柵極驅(qū)動器的所有輸出通道(Gl Gn)的電壓電平拉到 VGHg,進而打開所有像素上的薄膜晶體管(TFT)，以將像素上所儲存在電容 Cs和液晶電容Clc上的電荷放掉，避免下次系統(tǒng)開機會有殘影的現(xiàn)象產(chǎn)生， 因此，當系統(tǒng)關(guān)閉時，必須具有限流機制，以避免放電過程中產(chǎn)生瞬間大電 流，而導(dǎo)致電路損壞；限流MOS電阻器200、 202便是用來作為前述的限流 機制之用，以避免瞬間大電流的產(chǎn)生，于本發(fā)明的一較佳實施例中，MOS電 阻器200、 202的W/L比會設(shè)計成具有夠大的值，以確保限流機制可以正常 運作。
基于此圖3的電路機制，本發(fā)明提出電源順序控制電路。圖4示出依據(jù) 本發(fā)明一實施例，電源順序控制電路的示意圖。參閱圖4，根據(jù)圖3的機制， 配合整體的柵極驅(qū)動，更達到控制電源順序的效果。本實施例以二個相同的 路徑并聯(lián)為例，然而就基本功能， 一個路徑即可達成。配合限流的PMOS電 阻器200、 202，其如圖3的電路，但是PMOS電阻器200、 202的柵極連接 到控制電壓VA、 VB的控制端。另夕卜，一 PMOS晶體管204當作電阻器使用， 連接在有輸入電壓VGHp的第一端以及有電壓VA的控制端的二端點之間。 相似地、一 PMOS晶體管208當作電阻器使用，連接在有輸入電壓VGHp的 第一端以及有電壓VB的控制端的二端點之間。PMOS晶體管204、 208的柵 極藉由回授的方式，連接到輸出電壓VGHg。 一NMOS晶體管206當作電阻 器使用，連接在有電壓VA的端點以及有輸出電壓VGLp的端點之間，其柵 極連接到一系統(tǒng)低壓VCC,例如是地電壓GND。 一 NMOS晶體管210當作 電阻器使用，連接在有電壓VB的端點以及有輸出電壓VGLp的端點之間， 其柵極連接到一系統(tǒng)低壓VCC，例如是地電壓GND。
此實施例的電源順序控制電路的操作機制如下。若是VGHp早于VGLp = VGLg = OV或VGHp和VGLp同時進入柵極驅(qū)動電路中，因為VGHg的初始 設(shè)定值為OV,所以PMOS晶體管204、 208會導(dǎo)通，使VA=VB=VGHp。 PMOS 晶體管200、 202為關(guān)閉狀態(tài)，此時內(nèi)部VGHg仍然為OV。
當VGLp = VGLg = VGL開始往下降到某一 電壓值時，此時NMOS晶體 管206、 210導(dǎo)通，進而將電壓VA及VB拉至VGL電平，使得PMOS、曰曰體 管200、 202導(dǎo)通。此時內(nèi)部的正電壓VGHg才達到VGHp電平，比VGLg進入柵極驅(qū)動電路晚。于穩(wěn)態(tài)時，PMOS晶體管204、 206是關(guān)閉狀態(tài)，例如 可以避免構(gòu)成直流路徑，如VGHp+ PMOS晶體管204、 206+ NMOS晶體 管206、 210+VGL，造成耗電。如此，本發(fā)明一實施例可以只要藉由PMOS 晶體管204、 206與NMOS晶體管206、 210便可達到不論外部電壓源順序為 何，而進入到柵極驅(qū)動器電路內(nèi)部的順序都是VGLg早于VGHg,確保不會 有鎖住(latch-up)的情形發(fā)生。
在設(shè)計上，其例如僅須確保在所有的電壓應(yīng)用范圍內(nèi)，NMOS晶體管 206、 210的驅(qū)動能力大于PMOS晶體管204、 206。又此四顆MOS晶體管的 面積不需用到很大，不會占用可用面積，亦可降低瞬間電流。其中，由于VGHp 是柵極驅(qū)動器內(nèi)部電壓源，于關(guān)閉時，VGHp會迅速做放電的動作，不會有 習知技術(shù)中因外接穩(wěn)壓電容器導(dǎo)致放電過慢的問題產(chǎn)生。
本發(fā)明的架構(gòu)可直接整合于柵極驅(qū)動電路中，減少元件成本，且不會占 掉太大芯片面積。在穩(wěn)態(tài)時亦無直流短路電流的問題。另外，本發(fā)明電壓應(yīng) 用范圍廣，只要在設(shè)計上確保NMOS晶體管206、 210的驅(qū)動能力大于PMOS 晶體管204、 206即可。依照實驗室的量測結(jié)果，電壓適用范圍可為VGHp = 5V 25V ; VGLp =-5V -20V。此外，當電源關(guān)閉時，VGHp會迅速做放電 的動作，不會有因外接較大穩(wěn)壓電容導(dǎo)致放電過慢的問題產(chǎn)生。又，本實施 例電路不需其他控制信號(例如由時序控制器100額外提供的控制信號)，便可 達到改變電源順序的效果。
圖5示出依據(jù)本發(fā)明一實施例，液晶顯示面板(LCDPand)的系統(tǒng)架構(gòu)示 意圖。參閱圖5，將如圖4描述的電路302與一般的柵極驅(qū)動104整合成柵 極驅(qū)動器300,應(yīng)用在液晶顯示面板上，提升液晶顯示面板的能力。
圖6示出依據(jù)本發(fā)明一實施例，電源順序控制電路的示意圖。根據(jù)圖4 的電路為基礎(chǔ)，本發(fā)明一實施例的電源順序控制電路，接收一輸入正電壓 VGHp與一輸入負電壓VGLP，以提供一輸出正電壓VGHg與一輸出負電壓 VGLg給一柵極驅(qū)動器。電源順序控制電路包括一電壓拉高單元400、 406， 有一第一端接收輸入正電壓VGHp， 一輸出端輸出一控制電壓VA、 VB，以 及一控制端接收反饋的輸出正電壓VGHg。 一電壓拉低單元404、 410有一第 一端接收電壓拉高單元400、 406輸出的控制電壓VA、 VB與一輸出篇連接到 輸出負電壓VGLp=VGLg。 一限流開關(guān)單元402、 408有一第一端接收該輸入 正電壓， 一輸出端輸出輸出正電壓VGHg，以及一控制端接收電壓拉高單元400、 406輸出的控制電壓VA、 VB。當電壓拉低單元406、 410的輸出端的輸 出負電壓VGLg往該輸入負電壓VGLp下降時，也將電壓拉高單元400、 406 輸出的控制電壓VA、 VB拉降，且拉降低于一啟動臨界值時，限流開關(guān)單元 402、 408導(dǎo)通以將輸入正電壓VGHp傳送出做為輸出正電壓VGHg。
對于操作機制上，在一條路徑上主要可分為三個前述的塊400、 402、 404。 當VGHp升高早于VGLp下降時，VA/VB會被拉高到VGHp,此時限流開關(guān) 單元402為關(guān)閉狀態(tài)，VGHg=OV。 VGLp=VGLg=VGL下降至一電壓電平時， 電壓拉高單元400及電壓拉低單元404開啟，其設(shè)計是IPL1 > IPH1 、 IPL2〉IPH2。在穩(wěn)態(tài)時，VA/VB會被拉低到VGLp,此時限流開關(guān)單元402 為開啟狀態(tài)，VGHg=VGHp。圖7示出依據(jù)本發(fā)明一實施例，電流信號的變 化示意圖。參閱圖7， ^v三個塊400、 402、 404的電流變化可以看出，VGHg 可以晚于VGLg進入^f冊極驅(qū)動器。
圖8示出依據(jù)本發(fā)明一實施例，電源順序控制電路設(shè)計示意圖。參閱圖 8,電壓拉高單元400，電壓拉低單元404與限流開關(guān)單元402所使用的MOS 晶體管的數(shù)量無需限定，且可以有多種組合。圖中開放的端點，表示依需要 有多種選擇。
以電壓拉高單元400而言，可單單只用一顆PMOS(PHl)或兩顆PMOS (PH1,PH2)以串聯(lián)連接，甚至延伸至N顆PMOS (PH1，PH2,.…,PHN-1,PHN)。 另夕卜，較佳方式如圖4的二個^各徑并4關(guān)，然而^各徑400a、 400b、 400c的數(shù)量 也可依實際需變化。
以電壓拉低單元404而言，可單單只用 一顆NMOS(PLl)或兩顆NMOS (PL1,PL2)以串聯(lián)方式連接，甚至延伸至N顆NMOS (PL1，PL2,.…,PLN-1,PLN) 以串聯(lián)方式連接。另外、較佳方式如圖4的二個路徑并聯(lián)，然而路徑404a、 404b、 404c的數(shù)量也可依實際需變化。又依據(jù)不同的電壓應(yīng)用范圍，可增加 二極管連接(diode connect, DC)，其例如圖9所示。圖9示出依據(jù)本發(fā)明實施 例，二極管連接的幾種方式示意圖。于電壓拉低單元404中，二極管連接方 塊可為一顆或多顆BJT晶體管，例如PNP或是NPN,又或是MOS元件，例 如PMOS或NMOS,以二極管連接的方式呈現(xiàn)，亦可為BJT和MOS的組合 呈現(xiàn)。
以限流開關(guān)單元402而言，其例如可以用PMOS(MCL)或是以PNP的 BJT(QCL)來達成，例如^各徑402a、 402b所示。本發(fā)明利用電源順序控制電路與柵極驅(qū)動器整合，達到電源順序的控制。 雖然本發(fā)明已以較佳實施例公開如上，然其并非用以限定本發(fā)明，任何 本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動與潤 飾，因此本發(fā)明的保護范圍當視后附的權(quán)利要求所界定者為準。
權(quán)利要求
1.一種電源順序控制電路，接收一輸入正電壓與一輸入負電壓，以提供一輸出正電壓與一輸出負電壓給一柵極驅(qū)動器，包括一電壓拉高單元，具有一第一端耦接至該輸入正電壓，一第二端耦接至一節(jié)點，以及一控制端接收反饋的該輸出正電壓；一電壓拉低單元，具有一第一端耦接至該節(jié)點，以及一第二端連接到該輸出負電壓；以及一限流開關(guān)單元，具有一第一端接收該輸入正電壓，一第二端輸出該輸出正電壓，以及一控制端耦接至該節(jié)點；其中當該輸出負電壓下降時，該電壓拉低單元將該節(jié)點所對應(yīng)的一控制電壓拉降，且于該控制電壓低于一啟動臨界值時，該限流開關(guān)單元導(dǎo)通以將該輸入正電壓傳送出做為該輸出正電壓。
2. 如權(quán)利要求1所述的電源順序控制電路，其中該電壓拉低單元是一電 阻器連接于該第一端與該第二端之間。
3. 如權(quán)利要求1所述的電源順序控制電路，其中該電壓拉高單元包括一 第一路徑，該第一路徑包含至少一個PMOS晶體管，串聯(lián)連接于該第一端與 該第二端之間，且該PMOS晶體管的一柵才及連接于該控制端。
4. 如權(quán)利要求3所述的電源順序控制電路，其中該電壓拉高單元更包括 至少 一條第二路徑，該第二路徑與該第 一路徑相同且并聯(lián)。
5. 如權(quán)利要求1所述的電源順序控制電路，其中該電壓拉低單元包括一 第一路徑，該第一路徑包含至少一個NMOS晶體管，串聯(lián)連接于該第一端與 該第二端之間，且該NMOS晶體管的一柵極連接于一系統(tǒng)低電壓。
6. 如權(quán)利要求5所述的電源順序控制電路，其中該電壓拉低單元更包括 至少 一條第二路徑，該第二路徑與該第 一路徑相同且并聯(lián)。
7. 如權(quán)利要求5所述的電源順序控制電路，其中該電壓拉低單元的該第 一路徑更包括至少一個二極管連接器與該NMOS晶體管串聯(lián)。
8. 如權(quán)利要求1所述的電源順序控制電路，是設(shè)置在一液晶顯示裝置中， 其中該限流開關(guān)單元對于該液晶顯示裝置在關(guān)閉時所進行的一放電操作，進 行一電流限制操作。
9. 如權(quán)利要求1所述的電源順序控制電路，其中該限流開關(guān)單元包括一第一路徑，該第一路徑包含至少一個PMOS晶體管，串聯(lián)連接于該第一端與 該第二端之間，且該PMOS晶體管的一柵極連接于該控制端。
10. 如權(quán)利要求9所述的電源順序控制電路，其中該限流開關(guān)單元包括 至少 一條第二路徑，該第二路徑與該第 一路徑相同且并聯(lián)。
11. 如權(quán)利要求1所述的電源順序控制電路，其中該限流開關(guān)單元包括 一第一路徑，該第一路徑包含至少一個BJT晶體管，串聯(lián)連接于該第一端與 該第二端之間，且該BJT晶體管的一基極連接于該控制端。
12. 如權(quán)利要求11所述的電源順序控制電路，其中該限流開關(guān)單元包括 至少 一條第二路徑，該第二路徑與該第 一路徑相同且并聯(lián)。
13. —種柵極驅(qū)動器，用以驅(qū)動一液晶顯示面板，包括 一柵極驅(qū)動電路，用以驅(qū)動該液晶顯示面板；以及一電源順序控制電路，接收一輸入正電壓以及一輸入負電壓，以提供一 輸出正電壓與一輸出負電壓給該柵極驅(qū)動電路，該電源順序控制電路包括一電壓拉高單元，有一第一第一端耦接至該輸入正電壓， 一第二端耦接 至一節(jié)點，以及一控制端接收回饋的該輸出正電壓；一電壓拉低單元，有一第一端耦接至該節(jié)點，以及一第二端連接到該輸 出負電壓;以及一限流開關(guān)單元，具有一第一端接收該輸入正電壓， 一第二端輸出該輸 出正電壓，以及一控制端耦接至該節(jié)點，其中當該輸出負電壓下降時，該電壓拉低單元將該節(jié)點所對應(yīng)的一控制 電壓拉降，且于該控制電壓低于一啟動臨界值時，該限流開關(guān)單元導(dǎo)通以將 該輸入正電壓傳送出^f坎為該輸出正電壓。
14. 如權(quán)利要求13所述的柵極驅(qū)動器，其中該電源順序控制電路與該柵 極驅(qū)動電路整合于一柵極驅(qū)動芯片。
15. 如權(quán)利要求13所述的柵極驅(qū)動器，其中該電源順序控制電路的該電 壓拉低單元是一 電阻器連接于該第 一端與該第二端之間。
16. 如權(quán)利要求13所述的柵極驅(qū)動器，其中該電源順序控制電路的該電 壓拉高單元，包括一第 一路徑，該第 一路徑包含至少一個PMOS晶體管，串 聯(lián)連接于該第一端與該第二端之間，且該PMOS晶體管的一柵極連接于該控 制端。
17. 如權(quán)利要求16所述的柵極驅(qū)動器，其中該電源順序控制電路的該電壓拉高單元更包括至少 一條第二路徑，該第二路徑與該第 一路徑相同且并聯(lián)。
18. 如權(quán)利要求13所述的柵極驅(qū)動器，其中該電源順序控制電路的該電 壓拉低單元包括一第一路徑，該第一路徑包含至少一個NMOS晶體管，串聯(lián) 連接于該第一端與該第二端之間，且該NMOS晶體管的一柵極連接于一系統(tǒng) 低電壓。
19. 如權(quán)利要求18所述的柵極驅(qū)動器，其中該電源順序控制電路的該電 壓拉低單元更包括至少一條第二路徑，該第二路徑與該第 一路徑相同且并聯(lián)。
20. 如權(quán)利要求18所述的4冊極驅(qū)動器，其中該電源順序控制電路的該電 壓拉低單元的該第一路徑更包括至少一個二極管連接器與該NMOS晶體管串聯(lián)。
21. 如權(quán)利要求13所述的柵極驅(qū)動器，其中該電源順序控制電路的該限 流開關(guān)單元包括一第一路徑，該第一路徑包含至少一個PMOS晶體管，串聯(lián) 連接于該第一端與該第二端之間，且該PMOS晶體管的一柵極連接于該控制 端。
22. 如權(quán)利要求21所述的柵極驅(qū)動器，其中該電源順序控制電路的該限 流開關(guān)單元更包括至少 一條第二路徑，該第二路徑與該第 一路徑相同且并聯(lián)。
23. 如權(quán)利要求13所述的柵極驅(qū)動器，其中該電源順序控制電路的該限 流開關(guān)單元包括一第一路徑，該第一路徑包含至少一個BJT晶體管，串聯(lián)連 接于該第一端與該第二端之間，且該BJT晶體管的一基極連接于該控制端。
24. 如權(quán)利要求23所述的柵極驅(qū)動器，其中該電源順序控制電路的該限 流開關(guān)單元更包括至少 一條第二路徑，該第二路徑與該第 一路徑相同且并聯(lián)。
25. 如權(quán)利要求13所述的柵極驅(qū)動器，是用以驅(qū)動一液晶顯示裝置，其 中該電源順序控制電路的該限流開關(guān)單元對于該液晶顯示裝置在關(guān)閉時所進 行的一放電操作，進行一電流限制操作。
26. —種液晶顯示面板，包括 一像素顯示單元，有多個像素； 一源極驅(qū)動器；一柵極驅(qū)動器，其中該源極驅(qū)動器與該柵極驅(qū)動器驅(qū)動該些像素的顯示; 一電源單元，提供一操作正電壓與一操作負電壓；一電源順序控制電路，接收該操作正電壓與該操作負電壓做為一輸入正 電壓與一輸入負電壓，以及輸出該操作正電壓與該操作負電壓至該柵極驅(qū)動器以做為一輸出正電壓與一輸出負電壓，該電源順序控制電路包括一電壓拉高單元，有一第一端耦接至該輸入正電壓， 一第二端耦接至一節(jié)點，以及一控制端接收反饋的該輸出正電壓；一電壓拉低單元，有一第一端耦接至該節(jié)點，以及一第二端耦接至該輸出負電壓;以及一限流開關(guān)單元，有一第一端接收該輸入正電壓， 一第二端輸出該輸出 正電壓，以及一控制端耦接至該節(jié)點，以及一時序控制器，控制該源極驅(qū)動器、該柵極驅(qū)動器、該電源單元以及該 電源順序控制電路，以間接驅(qū)動該像素顯示單元，其中當該輸出負電壓下降時，該電壓拉低單元將該節(jié)點所對應(yīng)的一控制 電壓拉降，且該控制電壓低于一啟動臨界值時，該限流開關(guān)單元導(dǎo)通以將該 輸入正電壓傳送出做為該輸出正電壓。
27. 如權(quán)利要求26所述的液晶顯示面板，其中該電源順序控制電路與該 柵極驅(qū)動器是分別的二個單元，或是整合在一起的一柵極驅(qū)動芯片。
28. 如權(quán)利要求26所述的液晶顯示面板，其中該電源順序控制電路的該 電壓拉低單元是一電阻器連接于該第一端與該第二端之間。
29. 如權(quán)利要求26所述的液晶顯示面板，其中該電源順序控制電路的該 電壓拉高單元，包括至少一路徑，該路徑包含至少一個PMOS晶體管，串聯(lián)連接于該第一端與該第二端之間，且該PMOS晶體管的一柵極連接于該控制二山彿。
30. 如權(quán)利要求26所述的液晶顯示面板，其中該電源順序控制電路的該 電壓拉低單元包括至少一路徑，該路徑包含至少一個NMOS晶體管，串聯(lián)連 接于該第一端與該第二端之間，且該NMOS晶體管的一柵極連接于一系統(tǒng)低 電壓。
31. 如權(quán)利要求26所述的液晶顯示面板，其中該電源順序控制電路的該 限流開關(guān)單元包括至少一路徑，該路徑包含至少一個PMOS晶體管，串聯(lián)連 接于該第一端與該第二端之間，且該PMOS晶體管的一柵極連接于該控制端。
32. 如權(quán)利要求26所述的液晶顯示面板，其中該電源順序控制電路的該 限流開關(guān)單元包括至少一路徑，該路徑包含至少一個BJT晶體管，串聯(lián)連接 于該第一端與該第二端之間，且該BJT晶體管的一基極連接于該控制端。
33. 如權(quán)利要求26所述的液晶顯示面板，其中該電源順序控制電路的該限流開關(guān)單元對于該液晶顯示面板在關(guān)閉時所進行的一放電操作，進行一電 流限制操作。
全文摘要
一種電源順序控制電路，接收一輸入正電壓與一輸入負電壓。電路包括一電壓拉高單元，有一第一端耦接至該輸入正電壓，一第二端耦接至一節(jié)點，以及一控制端接收反饋的一輸出正電壓。一電壓拉低單元有一第一端耦接至該節(jié)點，以及一第二端連接到一輸出負電壓。一限流開關(guān)單元具有一第一端接收該輸入正電壓，一第二端輸出該輸出正電壓，以及一控制端耦接至該節(jié)點。當該輸出負電壓下降時，該電壓拉低單元將該節(jié)點所對應(yīng)的一控制電壓拉降，且于該控制電壓低于一啟動臨界值時，該限流開關(guān)單元導(dǎo)通以將該輸入正電壓傳送出做為該輸出正電壓。
文檔編號H03K19/0185GK101587688SQ200810097139
公開日2009年11月25日 申請日期2008年5月19日 優(yōu)先權(quán)日2008年5月19日
發(fā)明者張志遠 申請人:聯(lián)詠科技股份有限公司