專利名稱：用于在低電壓域斷電時防止電流泄漏的設(shè)備和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電壓轉(zhuǎn)變電路，且更明確地說，涉及適合于功率節(jié)省的電壓轉(zhuǎn)變電路。
背景技術(shù)：
隨著芯片(例如，微處理器、圖形芯片)內(nèi)晶體管數(shù)目增加，且隨著使用這些芯片 的電子裝置按比例縮小(例如)以獲得較強移動性，已經(jīng)越來越需要減小芯片上功率消 耗。歷史上，已經(jīng)通過積極地按比例減少電源電壓來實現(xiàn)芯片的低功率消耗目標。
為了進一步降低總體功率消耗，許多芯片設(shè)計還包括兩個或兩個以上不同電源域。 舉例來說，可通過將芯片內(nèi)的非關(guān)鍵區(qū)塊連接到低電源域中的較低電源電壓來將所述區(qū) 塊設(shè)計成消耗最少量的能量。在同一芯片內(nèi)，可將需要與高功率域相關(guān)聯(lián)的穩(wěn)定性的時 序關(guān)鍵區(qū)塊設(shè)計成使用較高電源電壓。通常，使用電壓電平移位器來將高電源域中的電 壓轉(zhuǎn)換成低電源域中的電壓，且反之亦然。
圖1展示根據(jù)現(xiàn)有技術(shù)的具有緩沖器形式的電平移位器100。如圖所示，從高電壓 域(例如，VDDH域)接收輸入信號，且將輸出信號引導到低電壓域(例如，VDDL域)。 當輸入信號為0 (見狀態(tài)102)時，激活晶體管P1和N2且停用晶體管N1和P2。另一 方面，當輸入信號為VDDH (見狀態(tài)104)時，激活晶體管Nl和P2且停用晶體管Pl 和N2。為此，所說明的緩沖器能夠充當用于將信號從VDDH域轉(zhuǎn)換到VDDL域的電平 移位器。
圖2展示根據(jù)現(xiàn)有技術(shù)的適合于將輸入信號從VDDL域轉(zhuǎn)換到VDDH域的具有緩 沖器形式的電平移位器200。類似于圖1的電平移位器100，當輸入信號為0 (見狀態(tài) 202)時，激活晶體管Pl和N2且停用晶體管Nl和P2。另外，當輸入信號為VDDL (見 狀態(tài)104)時，激活晶體管Nl和P2且停用晶體管N2。
然而，依據(jù)VDDH的值、VDDL的值和裝置閾值電壓(Vth)而部分激活或完全激 活晶體管P1。在一個實例中，VDDL=0.8V±10%， VDDH=1V±10%，且Vth=200 mV — 350 mV。在此情況下，最壞情況涉及VDDL=0.72 V、 VDDH=1.1 V且Vth=200 mV的情形。 對于晶體管P1，源極電壓為1.1 V且柵極電壓為0.72 V，其中差值為380 mV，這大于
5閾值電壓200 mV。因此，在此情形下，晶體管Pl被完全激活。由于晶體管Pl和Nl 被完全激活，所以在VDDH與接地之間存在DC電流路徑206，其消耗大量功率。
圖3展示根據(jù)現(xiàn)有技術(shù)的適合于在將信號從VDDL域轉(zhuǎn)換到VDDH域時避免DC 電流流動的緩沖器型電平移位器300。如圖所示，電平移位器300包括來自VDDL域的 互補雙軌輸入IN和INB。當IN=VDDL且INB=0時，晶體管N2和Pl被激活，接觸點 b=0，接角蟲點a=VDDH， OUT=VDDH,且晶體管Nl和P2被停用。另一方面，當IN=0 且INB=VDDL時，晶體管Nl和P2被激活，晶體管N2和Pl被停用，接觸點b=VDDH， 接觸點a=0，且OUT=0。通過此設(shè)計，沒有DC電流流經(jīng)VDDH到達接地。
然而，此類設(shè)計要求數(shù)百個信號從VDDL域轉(zhuǎn)換到VDDH域。為此，雙軌輸入IN 和INB要求路由兩倍數(shù)目的信號。遺憾的是，此類設(shè)計因此受成本限制。
圖4展示根據(jù)現(xiàn)有技術(shù)的單軌輸入電平移位器400，其解決了雙軌輸入電平移位器 (例如，見圖3)所具有的問題。如圖所示，提供單軌輸入以增加功率節(jié)省。可參考2006 年11月13日申請的申請?zhí)枮?1/559,155的共同待決申請案找到關(guān)于此單軌輸入電平移 位器400的更多信息，所述申請案以引用的方式并入本文中。
遺憾的是，前述電平移位器均不能適應(yīng)出于額外功率節(jié)省的目的而使VDDL域斷電 的情形。具體地說，通常希望在不需要使用VDDL域時使其斷電。為了實現(xiàn)此斷電，可 切斷VDD，使得VDDL域內(nèi)部的任何節(jié)點在未知值處浮動。如現(xiàn)在將陳述，在嘗試此 VDDL域斷電時產(chǎn)生一些問題。
圖5展示根據(jù)現(xiàn)有技術(shù)的反相器500，其說明使低電壓域斷電所具有的一個問題。 在斷電期間，VDD被切斷且所有內(nèi)部節(jié)點均以未知值浮動。如果反相器500的輸入信 號IN來自斷電的區(qū)塊，那么輸入信號IN可以是任何值。然而，如果IN二VDD/2，那么 晶體管Pl和Nl被激活，從而允許DC電流502流經(jīng)晶體管Pl和Nl。
圖6展示根據(jù)現(xiàn)有技術(shù)的兩輸入"或"門600，其解決使低電壓域斷電所具有的問 題。如圖所示，兩輸入"或"門可經(jīng)配置以用于斷電控制以及避免由浮動輸入信號導致 的DC電流。將輸入信號IN展示為浮動輸入，且還提供斷電信號PD。在正常操作模式 期間，PD=0且OUT=IN。在斷電模式下，PD=VDD且PMOS晶體管P2被停用。另夕卜， 不管輸入信號IN怎樣，OUT=VDD且不存在DC電流流動。
迄今，持續(xù)需要解決斷電模式期間的此類問題。舉例來說，在圖4的電平移位器400 的情況下，如果VDDL區(qū)塊處于斷電模式下，那么VDDL—REF和輸入信號IN可以是介 于0與VDDL之間的任何值。在操作的 一 個實例中，假定IN=VDDL/2且 VDDL—REF=VDDL。由于VDDH-Vthp>VDDL/2>Vthn，所以晶體管P2、 P3禾Q N2被激活，且有DC電流流經(jīng)晶體管P2、 P3和N2。此外，接觸點b可能約為VDDH/2，且因 此致使DC電流流經(jīng)相關(guān)聯(lián)的輸出反相器。

發(fā)明內(nèi)容
本發(fā)明提供一種用于在低電壓域斷電時防止電流泄漏或直流電流的設(shè)備和方法。其 中包括連接在低電壓域與高電壓域之間的電壓轉(zhuǎn)變電路。此電壓轉(zhuǎn)變電路包括用于在低 電壓域斷電時防止電流泄漏的電路組件。


圖1展示根據(jù)現(xiàn)有技術(shù)的具有緩沖器形式的電平移位器。
圖2展示根據(jù)現(xiàn)有技術(shù)的適合于將輸入信號從VDDL域轉(zhuǎn)換到VDDH域的具有緩
沖器形式的電平移位器。
圖3展示根據(jù)現(xiàn)有技術(shù)的適合于在將信號從VDDL域轉(zhuǎn)換到VDDH域時避免DC
電流流動的緩沖器型電平移位器。
圖4展示根據(jù)現(xiàn)有技術(shù)的單軌輸入電平移位器，其解決雙軌輸入電平移位器(例如，
見圖3)所具有的問題。
圖5展示根據(jù)現(xiàn)有技術(shù)的反相器，其說明使低電壓域斷電所具有的一個問題。 圖6展示根據(jù)現(xiàn)有技術(shù)的雙"或"門，其解決使低電壓域斷電所具有的問題。 圖7是根據(jù)實施例的具有電壓電平移位器的處理器/芯片的示意圖，所述電壓電平移
位器經(jīng)配置以將來自低電壓域("VDDL域")的電源電壓轉(zhuǎn)換成高電壓域("VDDH域")
的電源電壓。
圖8展示根據(jù)一個實施例的單軌電平移位器電路，其用于在使低電壓域斷電時防止 電流泄漏。
圖9A到圖9C說明在不同模式的情況下且具有不同輸入/輸出組合的圖8的單軌電 平移位器電路。
圖10是根據(jù)一個實施例展示電平移位器電路的操作的信號圖，所述電平移位器電 路用于在將低電壓域斷電時防止電流泄漏。
圖11到圖12展示根據(jù)一個實施例的不同單軌電平移位器電路，其用于在低電壓域 斷電時防止電流泄漏。
圖13說明其中可實施各個先前實施例的各種結(jié)構(gòu)和/或功能性的示范性系統(tǒng)。
具體實施例方式
圖7是根據(jù)實施例的具有電壓電平移位器720的處理器/芯片700的示意圖，所述電 壓電平移位器720經(jīng)配置以將來自低電壓域("VDDL域")710的電源電壓轉(zhuǎn)換成高電 壓域("VDDH域")730的電源電壓。VDDL域的電源電壓可稱為"VDDL電源電壓"， 且VDDH域的電源電壓可稱為"VDDH電源電壓"。
具體地說，電壓電平移位器720可經(jīng)配置以將VDDL轉(zhuǎn)換成VDDH，且將VDDL 域730的接地電壓("低域接地電壓")轉(zhuǎn)換成VDDH域710的接地電壓("高域接地電 壓")。電壓電平移位器720在處于第一狀態(tài)下時將低域接地電壓轉(zhuǎn)換成高域接地電壓， 且在處于第二狀態(tài)下時將VDDL轉(zhuǎn)換成VDDH。盡管在此實施例中，低域接地電壓和高 域接地電壓是共用接地電壓("GND"或"接地")，但在其它實施例屮，低域接地電壓 和高域接地電壓可以是不同的電壓。
在使用中，當輸入電壓從接地改變?yōu)閂DDL時，可觸發(fā)電壓電平移位器720從第一 狀態(tài)改變?yōu)榈诙顟B(tài)。同樣，當輸入電壓從VDDL改變?yōu)榻拥貢r，可觸發(fā)電壓電平移位 器720從第二狀態(tài)改變?yōu)榈谝粻顟B(tài)。請注意，第一狀態(tài)和第二狀態(tài)的指定是不暗示次序 的任意指定。
VDDL和VDDH域內(nèi)的電源電壓可依據(jù)應(yīng)用和所采用的處理技術(shù)而顯著變化。典型 處理技術(shù)內(nèi)的VDDL和VDDH域的電壓實例是VDDL為0.8 V ± 10%且VDDH為IV ± 10%。n型晶體管的與這些電壓域?qū)?yīng)的示范性閾值電壓可介于200 mV到350 mV之間， 且P型晶體管的針對這些電壓域的示范性閾值電壓可介于-350mV至U-20 mV之間。電壓 域和閾值電壓的變化(例如，范圍)可由(例如)處理變化、溫度改變等造成。
如圖7所示，電壓電平移位器720具有經(jīng)配置以從VDDL域710接收VDDL電源 電壓的輸入740。在一個實施例中，輸入740可包括單軌輸入，但當然預期其中預期額
外軌輸入的其它實施例。
VDDL電源電壓在由電壓電平移位器720轉(zhuǎn)換到VDDH域時可作為VDDH電源電 壓在電壓電平移位器720的輸出750上輸出。具體地說，可使用電壓電平移位器720的 電壓轉(zhuǎn)變電路722和反相器724來對在輸入740上接收到的VDDL電源電壓進行轉(zhuǎn)換。 當在反相器724的輸入上接收到電壓轉(zhuǎn)變電路722的輸出726時對其進行反相。盡管圖 7中未展示，但可通過例如VDDH和接地的電源電壓來對電壓電平移位器720進行供電。
盡管圖7展示處理器/芯片700只具有將單個低電壓域710轉(zhuǎn)換成單個高電壓域730 的單個電壓電平移位器720，但在一些實施例中，可將處理器/芯片700設(shè)計成包括一個以上電壓電平移位器720、低電壓域710和/或高電壓域730。舉例來說，可使用具有不 同類型(例如，不用電壓移位能力)的多個電壓電平移位器來使電壓在不同低電壓域和 /或高電壓域之間轉(zhuǎn)換。
繼續(xù)參看圖7，電壓電平移位器720進一步包括電路組件760，其用于在VDDL域 710斷電時(例如，在斷電模式下等)防止電流泄漏或直流電流。在本描述的上下文中， 應(yīng)將此電流泄漏或直流電流防止解釋為部分或完全防止，使得電流泄漏被減少或至少部 分減少。通過以此方式減少前述電流泄漏，可在VDDL域710斷電時提供功率節(jié)省。在 一個實施例中，可在電壓電平移位器720處于操作模式和斷電模式下時提供此特征，如 將變得顯而易見。
作為選項，此電路組件760可接收至少一個斷電輸入762，其用于指示VDDL域710 是否處于斷電模式下。在一個可能的實施例中，所述斷電輸入762可由結(jié)合VDDL域 710使用的多個電壓電平移位器720共享。舉例來說，預期一個實施例，其中斷電輸入 762由結(jié)合VDDL域710使用的所有電壓電平移位器720共享。另外，當VDDL域710 斷電時，VDDL功率的一部分可用于斷電信號，如下文將更詳細陳述。
現(xiàn)將陳述關(guān)于各種可選結(jié)構(gòu)和特征的更具說明性的信息，可或可不用所述各種結(jié)構(gòu) 和特征來實施先前框架，根據(jù)用戶需要。應(yīng)強調(diào)的是，出于說明目的來陳述以下信息且 不應(yīng)將其解釋為以任何方式進行限制。以下特征中的任一者可在排除或不排除所描述的 其它特征的情況下視情況并入。
圖8展示根據(jù)一個實施例的單軌電平移位器電路800，其用于在低電壓域斷電時防 止電流泄漏。作為選項，本電平移位器電路800可在圖7的處理器/芯片700的情況下實 施。然而，當然，電平移位器電路700可在任何所需環(huán)境下實施。還應(yīng)注意，前述定義 可在本描述期間應(yīng)用。
如圖所示，電壓電平移位器800可經(jīng)配置以將VDDL域的VDDL電源電壓轉(zhuǎn)換成 VDDH域的VDDH電源電壓。電壓電平移位器800包括具有輸出接觸點的電壓轉(zhuǎn)變電 路，所述輸出接觸點可連接到反相器802的輸入。反相器的輸出可以是電壓電平移位器 800的輸出。
電壓轉(zhuǎn)變電路包括輸入上升轉(zhuǎn)變電路810和輸入下降轉(zhuǎn)變電路820。在此實施例中， 電壓轉(zhuǎn)變電路的單軌輸入(其也是電壓電平移位器800的輸入)可以所示方式連接到輸 入上升轉(zhuǎn)變電路810并連接到輸入下降轉(zhuǎn)變電路820。
可在單軌輸入上接收VDDL域的VDDL電源電壓。VDDL電源電壓在被電壓電平 移位器800轉(zhuǎn)換到VDDH域時可作為VDDH電源電壓在電壓電平移位器800的輸出上輸出。所述單軌輸入可稱為單軌輸入節(jié)點或輸入節(jié)點，且所述輸出可稱為輸出節(jié)點。
電壓電平移位器800的電壓轉(zhuǎn)變電路可經(jīng)配置以從第一狀態(tài)改變?yōu)榈诙顟B(tài)，且反 之亦然，電壓電平移位器800的單軌輸入改變(例如，從VDDL改變?yōu)榻拥仉妷?。具 體地說，當單軌輸入從接地上升到VDDL時，電壓轉(zhuǎn)變電路的輸入上升轉(zhuǎn)變電路810觸 發(fā)從第一狀態(tài)到第二狀態(tài)的改變。當單軌輸入從VDDL下降到接地時，電壓轉(zhuǎn)變電路的 輸入下降轉(zhuǎn)變電路820觸發(fā)從第二狀態(tài)到第一狀態(tài)的改變。
如圖所示，輸入下降轉(zhuǎn)變電路820包括n型晶體管Nl，其漏極在第一接觸點a處 連接到p型晶體管Pl的漏極。Pl晶體管的源極連接到VDDH。 Nl晶體管的源極連接 到單軌輸入IN，且Nl晶體管的柵極連接到反向斷電輸入(PDB)，而不是VDDL參考 電壓。
輸入上升轉(zhuǎn)變電路810包括n型晶體管N2，其柵極連接到單軌輸入IN且其源極連 接到接地電壓(也可稱為接地電壓節(jié)點)。N2晶體管的漏極連接到輸出接觸點。輸出接 觸點連接到P1晶體管的柵極作為反饋連接，所述反饋連接可稱為輸入上升反饋連接。
P型晶體管P2的漏極連接到輸出接觸點且其柵極連接到輸入下降轉(zhuǎn)變電路820的接 觸點a。輸入上升轉(zhuǎn)變電路810還具有與P2晶體管串聯(lián)連接的第三P型晶體管P3。所 述P3晶體管的漏極連接到第二P型晶體管P2的源極。另外，P3晶體管的柵極連接到 單軌輸入IN。
為了在低電壓域斷電模式期間提供功率節(jié)省，進一步提供第三n型晶體管N3，其 柵極連接斷電輸入(PD)。在使用中，在斷電操作期間，PD禾tl PDB可以是來自VDDL 域的僅有的不浮動的信號。
N3晶體管的源極進一步連接到接地電壓且其漏極進一步連接到輸出接觸點。而且， 提供第四p型晶體管P4，其柵極連接斷電輸入PD，源極連接到P3晶體管的漏極，且漏 極連接到高電壓域的VDDH電壓。在使用中，此類電路組件適合于在低電壓域斷電時防 止直流電流。
電壓電平移位器800因此提供兩個引腳以接受斷電輸入信號和斷電輸入信號(其指 示低電壓域處于斷電模式下)。斷電輸入PD接收來自VDDL域的相關(guān)聯(lián)信號。另外， 反向斷電輸入PDB接收來自VDDL域的反相斷電輸入信號。如圖所示，Nl晶體管的柵 極連接到反向斷電輸入PDB。而且，N3和P4晶體管以所說明方式連接到斷電輸入PD。
在一個實施例中，所述斷電輸入信號所述斷電輸入信號可能未必是時序關(guān)鍵的，且 因此可連接到數(shù)百個電平移位器或更多。因此，在一個實施例中，假定存在1000個信 號從VDDL域轉(zhuǎn)至U VDDH域，那么只必須路由1002 (1000+2)個信號。表l說明與電壓電平移位器800相關(guān)聯(lián)的各種示范性操作模式。 表l
正常模式 斷電模式
PD 0 VDDL
PDB VDDL 0
IN O/VDDL X
OUT 0/VDDH VDDH
如圖所示，在正常操作模式下，PD=0且PDB=VDDL。當IN=0時，OUT=0。另夕卜， 當IN二VDDL日寸，OUT=VDDH。在處于斷電模式下時，PD=VDDL且PDB=0 (不管輸入 IN的值如何)時，OUT=VDDH。
圖9A到圖9C說明在不同模式的情況下且具有不同輸入/輸出組合的圖8的單軌電 平移位器電路800。參看圖9A，將電平移位器展示為處于正常模式下，其中PD=0且 PDB=VDDL。反向斷電輸入PDB代替VDDL參考電壓起作用。另外，N3晶體管被停 用且P4晶體管被激活。進一步展示這樣的事實IN=VDDL， N2晶體管被激活，接觸 點b=0，且OUT=VDDH。
在使用中，在此模式操作期間，依據(jù)VDDL的值、VDDH的值和P3晶體管的閾值 電壓而部分激活或完全激活P3晶體管。N2晶體管的大小可確?？蓪⒔佑|點b下拉到0， 即使P3晶體管被全部激活。使用P2和PI晶體管來切斷DC電流，所述DC電流原本 會流經(jīng)均被激活的P3和N2晶體管。由于b=0，因而PI晶體管被激活并將接觸點a上 拉到VDDH。 P2晶體管的源極和柵極兩者均為VDDH，因此P2晶體管被停用且沒有 DC電流從VDDH流到接地。另外，Nl晶體管的漏極為VDDH，且Nl晶體管的柵極和 源極兩者均為VDDL，使得Nl晶體管被停用。
現(xiàn)參看圖9B，將電平移位器展示為在正常模式下操作，其中PD^且PDB二VDDL。 反向斷電輸入PDB用作VDDL參考電壓。另外，N3晶體管被停用，且P4晶體管被激 活。
如圖所示，IN=0， N2晶體管被停用，且P3晶體管被激活。另外，Nl晶體管被激 活并將接觸點a從VDDH下拉到0。在Pl晶體管是弱上拉裝置的一個實施例中，可將 Nl晶體管的大小設(shè)置為確保Nl晶體管可在PI晶體管被激活時將接觸點a拉到0。在 已經(jīng)將接觸點a下拉到O之后，P2晶體管被激活。另外，P2和P3晶體管可用以將接觸點b拉到VDDH，且Pl晶體管可被斷開，且輸出可為0。通過此設(shè)計，沒有DC電流流 經(jīng)VDDH。
現(xiàn)在轉(zhuǎn)向圖9C，將電平移位器展示為在斷電模式下操作，其中PD二VDDL且PDB:^0。 由于PDB勻，因而N1晶體管被停用。另外，輸入IN可以是從O到VDDL的任何值。 如圖所示，PD-VDDL， N3晶體管被激活，接觸點b=0，且OUT=VDDH。在使用中， 依據(jù)VDDL的值、VDDH的值和P4晶體管的闞值電壓而部分或完全激活P4晶體管。
N3晶體管的大小可確?？蓪⒔佑|點b下拉到0,即使P4、 P2和P3晶體管被完全激 活。使用P2和Pl晶體管來切斷DC電流，所述DC電流原本會流經(jīng)P4、 P2、 P3和N3 晶體管。P4和P3晶體管兩者均被激活，且可依據(jù)輸入IN的值而激活P3晶體管。由于 b=0，因而Pl晶體管被激活并將接觸點a上拉到VDDH。 P2晶體管的源極和柵極兩者 均為VDDH,所以P2晶體管被停用，使得沒有DC電流流經(jīng)VDDH到達接地。
圖IO是根據(jù)一個實施例展示電平移位器電路的操作的信號圖1000，所述電平移位 器電路用于在低電壓域斷電時防止電流泄漏。作為選項，信號圖1000可反映圖8的單 軌電平移位器電路800的操作。還應(yīng)注意，前述定義可在本描述期間應(yīng)用。
如圖所示，轉(zhuǎn)變1002與處于IN=VDDL的正常操作模式下的電平移位器電路相關(guān)。 見圖9A和隨附描述。如圖所示，接觸點a到高狀態(tài)的轉(zhuǎn)變激活了適當?shù)木w管以防止 輸入上升轉(zhuǎn)變電路中的電流泄漏。另一方面，轉(zhuǎn)變1004與處于IN:0的正常操作模式下 的電平移位器電路相關(guān)。見圖9B和隨附描述。如圖所示，接點和b的轉(zhuǎn)變防止輸入下 降轉(zhuǎn)變電路中的電流泄漏。最后，轉(zhuǎn)變1006與處于斷電操作模式下的電平移位器電路 相關(guān)。見圖9C和隨附描述。如圖所示，接觸點a到高狀態(tài)的轉(zhuǎn)變停用了適當?shù)木w管 (例如，P2晶體管)，且因此用以防止輸入下降轉(zhuǎn)變電路中的電流泄漏。
圖11到圖12展示根據(jù)一個實施例的不同單軌電平移位器電路1100、 1200，其用于 在低電壓域斷電時防止電流泄漏。作為選項，本電平移位器電路1100、 1200可在圖7 的處理器/芯片700的情況下實施。然而，當然，電平移位器電路1100、 1200可在任何 所需環(huán)境下實施。同樣，還應(yīng)注意，前述定義可在本描述期間應(yīng)用。
在圖11中，移除圖8的電平移位器電路800的P4晶體管。在此情況下，可擴大 N3晶體管以平衡P2和P3晶體管。還可能的是，可在進入斷電模式之前激活P2和P3 晶體管兩者。在圖12中，移除圖8的電平移位器電路800的P4和P2晶體管。在此情 況下，可擴大N2和N3晶體管兩者以抗衡P3晶體管。在正常模式或斷電模式下，可在 激活N2和N3晶體管之前激活P3晶體管以對接觸點b進行放電。在任何情況下，可提供較低功率消耗，因為電路中的DC電流路徑被減少(如果不 是消除的話)。另外，與廣泛使用的雙軌輸入電平移位器相比，可減少(例如，減半) 待路由的信號的數(shù)目。而且，斷電控制可確保在輸入浮動時沒有DC電流留在電路中。
圖13說明其中可實施各個先前實施例的各種結(jié)構(gòu)和/或功能性的示范性系統(tǒng)1300。 如圖所示，提供系統(tǒng)1300,其包括至少一個主機處理器1301，所述處理器1301連接到 通信總線1302 系統(tǒng)1300還包括主存儲器13(VL控制邏輯(軟竹)和數(shù)據(jù)存儲在所述 主存儲器1304中，所述主存儲器1304可采取隨機存取存儲器(RAM)的形式。
系統(tǒng)1300還包括圖形處理器1306和顯示器1308 (即，計算機監(jiān)視器)。在一個實 施例中，圖形處理器1306可包括多個著色器模塊、光柵化模塊等。前述模塊中的每--者可甚至位于單個半導體平臺上以形成圖形處理單元(GPU)。
在本描述中，單個半導體平臺可指代單一基于半導體的集成電路或芯片。應(yīng)注意， 術(shù)語"單個半導體平臺"還可指代具有增加的連接性的多芯片模塊，其可模擬芯片上操 作，并取得優(yōu)于利用常規(guī)中央處理單元(CPU)和總線實施方案的顯著改進。當然，所 述各種模塊還可根據(jù)用戶需要而單獨定位或以半導體平臺的各種組合的形式定位。
系統(tǒng)1300還可包括次級存儲裝置1310。所述次級存儲裝置1310包括(例如)硬盤 驅(qū)動器和/或可移除存儲裝置驅(qū)動器，其代表軟盤驅(qū)動器、磁帶驅(qū)動器、光盤驅(qū)動器等。 可移除存儲裝置以眾所周知的方式對可移除存儲單元進行讀取和/或?qū)懭搿?br> 計算機程序或計算機控制邏輯算法可存儲在主存儲器1304和/或次級存儲裝置1301 中。此類計算機程序在被執(zhí)行時使系統(tǒng)1300能夠執(zhí)行各種功能。存儲器1304、存儲裝 置1310和/或任何其它存儲裝置是計算機可讀媒體的可能實例。
在一個實施例中，先前各個圖式的電路和/或功能性可在主機處理器1301、圖形處 理器1306、能夠具有主機處理器1301和圖形處理器1306兩者的至少一部分能力的集成 電路(未圖示)、芯片組(即，經(jīng)設(shè)計以作為用于執(zhí)行有關(guān)功能的單元而工作和出售的 集成電路群組等)和/或用于這方面的任何其它集成電路的情況下實施。
而且，先前各個圖式的結(jié)構(gòu)和/或功能性可在通用計算機系統(tǒng)、電路板系統(tǒng)、專用于 娛樂用途的游戲控制臺系統(tǒng)、專用系統(tǒng)和/或任何其它所需系統(tǒng)的情況下實施。舉例來說， 系統(tǒng)1300可采取桌上型計算機、膝上型計算機和/或任何其它類型的邏輯的形式。而且， 系統(tǒng)1300可采取各種其它裝置m的形式，其中包括(但不限于)個人數(shù)字助理(PDA) 裝置、移動電話裝置、電視等。
另外，盡管未圖示，但系統(tǒng)1300可耦合到網(wǎng)絡(luò)[例如，電信網(wǎng)絡(luò)、局域網(wǎng)(LAN)、 無線網(wǎng)絡(luò)、例如因特網(wǎng)等廣域網(wǎng)(WAN)、對等網(wǎng)絡(luò)、電纜網(wǎng)絡(luò)等)以達到通信目的。
雖然上文已經(jīng)描述了各種實施例，但應(yīng)了解僅以實例方式而非限制方式來呈現(xiàn)所述 實施例。因此，優(yōu)選實施例的寬度和范圍不應(yīng)受上述示范性實施例中的任一者限制，而 是應(yīng)僅根據(jù)所附權(quán)利要求書和其等效物來界定。
權(quán)利要求
1. 一種設(shè)備，其包含連接在低電壓域與高電壓域之間的電壓轉(zhuǎn)變電路，所述電壓轉(zhuǎn)變電路包括用于在 所述低電壓域斷電時防止電流泄漏或直流電流的電路組件。
2. 根據(jù)權(quán)利要求1所述的設(shè)備，其中所述低電壓域和所述高電壓域是處理器的組件。
3. 根據(jù)權(quán)利要求2所述的設(shè)備，其中所述處理器包括圖形處理器。
4. 根據(jù)權(quán)利要求l所述的設(shè)備，其中所述低電壓域連接到單軌輸入。
5. 根據(jù)權(quán)利要求4所述的設(shè)備，其中所述電壓轉(zhuǎn)變電路連接到所述單軌輸入，以將經(jīng) 由所述單軌輸入接收到的所述低電壓域的電壓轉(zhuǎn)換成所述高電壓域的電壓。
6. 根據(jù)權(quán)利要求1所述的設(shè)備，其中所述電壓轉(zhuǎn)變電路包括輸入下降轉(zhuǎn)變電路，所述 輸入下降轉(zhuǎn)變電路包含p型晶體管以及n型晶體管，其漏極在接觸點處連接到所述p型晶體管的漏極，源極連接到所述 單軌輸入，所述p型晶體管的源極連接到所述高電壓域的VDDH電壓。
7. 根據(jù)權(quán)利要求6所述的設(shè)備，其中所述n型晶體管的柵極連接到斷電輸入。
8. 根據(jù)權(quán)利要求1所述的設(shè)備，其中所述電壓轉(zhuǎn)變電路包括輸入上升轉(zhuǎn)變電路，所述 輸入上升轉(zhuǎn)變電路包含第一n型晶體管，其柵極連接到單軌輸入，所述第一n型晶體管的源極連接到接 地電壓，且漏極連接到輸出接觸點，所述輸出接觸點連接到輸入下降轉(zhuǎn)變電路的第 一p型晶體管的柵極；以及第二p型晶體管，其漏極連接到所述輸出接觸點，且柵極連接到所述輸入下降轉(zhuǎn) 變電路的接觸點。
9. 根據(jù)權(quán)利要求8所述的設(shè)備，其中所述輸入上升轉(zhuǎn)變電路具有與所述第二 p型晶體管串聯(lián)連接的第三p型晶體管，所述第三p型晶體管的漏極連接到所述第二 p型晶 體管的源極，且柵極連接到所述單軌輸入。
10. 根據(jù)權(quán)利要求9所述的設(shè)備，其中所述電路組件包含第二n型晶體管，其柵極連接斷電輸入，源極連接到所述接地電壓，且漏極連接 到所述輸出接觸點。
11. 根據(jù)權(quán)利要求9所述的設(shè)備，其中所述電路組件包含第四p型晶體管，其柵極連接斷電輸入，源極連接到所述第三p型晶體管的所述 漏極，且漏極連接到所述高電壓域的VDDH電壓。
12. 根據(jù)權(quán)利要求8所述的設(shè)備，其中所述輸出接觸包括反相器。
13. 根據(jù)權(quán)利要求1所述的設(shè)備，其中所述電路組件適合于在所述低電壓域斷電時防止 直流電流。
14. 根據(jù)權(quán)利要求1所述的設(shè)備，其中所述電壓轉(zhuǎn)變電路是處理器的經(jīng)由總線耦合到存 儲器的組件。
15. —種方法，其包含-在電壓轉(zhuǎn)變電路處接收來自低電壓域的電源電壓； 將來自所述低電壓域的所述電源電壓轉(zhuǎn)換到高電壓域；以及 在所述低電壓域斷電時防止電流泄漏或直流電流。
16. 根據(jù)權(quán)利要求15所述的方法，其中所述低電壓域和所述高電壓域是處理器的組件。
17. 根據(jù)權(quán)利要求16所述的方法，其中所述處理器包括圖形處理器。
18. 根據(jù)權(quán)利要求15所述的方法，其中所述低電壓域連接到單軌輸入。
19. 根據(jù)權(quán)利要求18所述的方法，其中所述電壓轉(zhuǎn)變電路連接到所述單軌輸入，以將 經(jīng)由所述單軌輸入接收到的所述低電壓域的電壓轉(zhuǎn)換成所述高電壓域的電壓。
20.—種系統(tǒng)，其包含用于在電壓轉(zhuǎn)變電路處接收來自低電壓域的電源電壓的構(gòu)件； 用于將來自所述低電壓域的所述電源電壓轉(zhuǎn)換到高電壓域的構(gòu)件；以及 用于在所述低電壓域斷電時防止電流泄漏或直流電流的構(gòu)件。
全文摘要
本發(fā)明提供一種用于在低電壓域斷電時防止電流泄漏或直流電流的設(shè)備和方法。其中包括連接在低電壓域與高電壓域之間的電壓轉(zhuǎn)變電路。此電壓轉(zhuǎn)變電路包括用于在所述低電壓域斷電時防止電流泄漏的電路組件。
文檔編號H03K19/003GK101312343SQ20081009819
公開日2008年11月26日 申請日期2008年5月26日 優(yōu)先權(quán)日2007年5月24日
發(fā)明者格 楊, 林黃果, 查爾斯·洲原·楊 申請人:輝達公司