專利名稱：用于防止集成電路中的驟回的設(shè)備和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)。
背景技術(shù)：
當(dāng)超過晶體管裝置的結(jié)擊穿的電壓出現(xiàn)在集成電路中時(shí)，驟回已經(jīng)成為集成電路中 的一個(gè)問題。目前通過提供此項(xiàng)技術(shù)中已知的保護(hù)環(huán)結(jié)構(gòu)來處理此問題。保護(hù)環(huán)結(jié)構(gòu)只 是將驟回減到最小但不會(huì)消除驟回。
在例如非易失性存儲(chǔ)器的電路中，使用高壓P溝道和N溝道MOS晶體管裝置來形 成閂鎖電路以存儲(chǔ)寫入數(shù)據(jù)。高壓N溝道驅(qū)動(dòng)器是漏的，導(dǎo)致備用期間的備用電流流動(dòng)。 這還導(dǎo)致閂鎖電路在高壓操作期間翻轉(zhuǎn)狀態(tài)，從而導(dǎo)致數(shù)據(jù)破壞。
高壓閂鎖電路中的翻轉(zhuǎn)階段和數(shù)據(jù)破壞是由高壓操作期間高壓N溝道或P溝道裝置 的驟回導(dǎo)致的。當(dāng)高壓N溝道裝置的漏極處于N溝道裝置的擊穿電壓時(shí)，擊穿發(fā)生， 從而導(dǎo)致較大的電流流入襯底中。位于高壓N溝道裝置底部的寄生NPN雙極裝置可由 較大的襯底電流觸發(fā)接通。當(dāng)寄生NPN晶體管接通時(shí)，低阻抗路徑存在于邏輯"1"節(jié) 點(diǎn)到接地處，從而下拉所述電壓，且導(dǎo)致閂鎖電路在所述節(jié)點(diǎn)處從"1"狀態(tài)翻轉(zhuǎn)到"0" 狀態(tài)。類似的情形可發(fā)生在PMOS結(jié)構(gòu)中，其中寄生PNP晶體管可將低壓節(jié)點(diǎn)拉到高 狀態(tài)。

發(fā)明內(nèi)容
本發(fā)明揭示用于防止集成電路中的驟回的設(shè)備和方法。高壓閂鎖的共同源極連接連 接到處于某一電勢的源極節(jié)點(diǎn)，使得防.ih了高壓閂鎖中的晶體管的驟回。


圖1是根據(jù)本發(fā)明的用亍防止集成電路中的驟回的示范性設(shè)備的示意圖。 圖2是展示適合在本發(fā)明中使用的說明性偏置控制電路的示意圖。
具體實(shí)施例方式
所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，對(duì)本發(fā)明的以下描述僅僅是說明性的，且不以任何 方式進(jìn)行限制。所屬領(lǐng)域的技術(shù)人員將容易明白本發(fā)明的其它實(shí)施例。
根據(jù)按照本發(fā)明的設(shè)備的說明性實(shí)例，如圖1中所示，第一反相器IO包含P溝道MOS晶體管12,其與N溝道MOS晶體管14串聯(lián)連接在高壓源極VHV (以參考標(biāo)號(hào)16 展示)(例如16V)與源極節(jié)點(diǎn)18之間。晶體管12和14的柵極耦合在一起。第二反相 器20包含P溝道MOS晶體管22，其與N溝道MOS晶體管24串聯(lián)連接在高壓源極16 與源極節(jié)點(diǎn)18之間。晶體管22和24的柵極耦合在一起。晶體管12、 14、 22和24是 高壓晶體管，即經(jīng)設(shè)計(jì)以具有高于供應(yīng)到集成電路的VDD電壓的擊穿電壓的晶體管。 此些高壓晶體管的說明性實(shí)例是存儲(chǔ)器集成電路中的編程晶體管。晶體管12和14的共 同漏極節(jié)點(diǎn)連接到晶體管22和24的柵極，且晶體管22和24的共同漏極節(jié)點(diǎn)連接到晶 體管12和14的柵極。
晶體管22和24的柵極連接到N溝道復(fù)位晶體管26的漏極。N溝道復(fù)位晶體管26 的源極接地，且其柵極耦合到復(fù)位線28。晶體管22和24的柵極還通過N溝道數(shù)據(jù)加 載晶體管32連接到數(shù)據(jù)入線30。 N溝道數(shù)據(jù)加載晶體管32的柵極耦合到數(shù)據(jù)加載線 34。
高壓N溝道閂鎖啟用晶體管36連接在寫入數(shù)據(jù)閂鎖電路的N溝道MOS晶體管14 和22的共同源極連接與接地之間。在備用期間，N溝道MOS閂鎖啟用晶體管36斷開 以消除備用電流。在寫入數(shù)據(jù)加載期間，N溝道MOS閂鎖啟用晶體管36接通以啟用閂 鎖操作。N溝道MOS閂鎖啟用晶體管36的柵極耦合到閂鎖啟用線38。
產(chǎn)生偏壓Vb的偏置電路40也連接到寫入數(shù)據(jù)閂鎖電路的N溝道MOS晶體管14 和24的共同源極連接。在備用和寫入數(shù)據(jù)加載期間，將使用偏置控制線42來斷開偏置 電路。在高沐:操作期間，此偏置電路將接通，從而使寫入數(shù)據(jù)閂鎖電路的接地節(jié)點(diǎn)升高 到偏壓Vb，使得N溝道MOS晶體管14和24的VDS被設(shè)置為低于驟回電壓，且使得P 溝道MOS晶體管12和22的Vos被設(shè)置為低于驟回電壓。偏壓Vb還必須足夠卨'，以使 得N溝道MOS晶體管14和24的Vos將處于所述電路仍將操作的值。在一個(gè)實(shí)例中， 偏壓Vb為約2V，其中Vfw為16 V， N溝道MOS晶體管14和24的VDS為14 V。在這 些條件下，不存在驟冋，因?yàn)轶E冋電壓將為16V，且圖1的第一和第二反相器仍在操作。 偏置電路的接通時(shí)序也是重要的，因?yàn)檫^早接通偏置電路可能導(dǎo)致反相器誤動(dòng)作，且過 晚接通偏置電路可能允許驟回在偏置電路被接通之前發(fā)生。
因?yàn)閷懭霐?shù)據(jù)閂鎖電路的接地節(jié)點(diǎn)(N溝道MOS晶體管14和22的共同源極連接) 處于電壓Vb,所以與那些晶體管相關(guān)聯(lián)的寄生NPN雙極裝置難以接通，且不會(huì)發(fā)生驟 回。不會(huì)出現(xiàn)邏輯狀態(tài)翻轉(zhuǎn)，且因此不會(huì)出現(xiàn)數(shù)據(jù)破壞。
產(chǎn)生VHv的高壓產(chǎn)生電路經(jīng)配置以在高壓操作期間輸出高電壓(例如16V)，在'與 入數(shù)據(jù)加載期間將輸出VDD，且在備用期間將輸出接地，因此在備用期間消除電流流動(dòng)。所屬領(lǐng)域的技術(shù)人員將理解，為特定集成電路配置此高壓電路是例行電路設(shè)計(jì)的問題。
現(xiàn)參看圖2，展示示范性偏置電路40，其可用于產(chǎn)生偏壓Vb以施加到包括寫入數(shù) 據(jù)閂鎖電路的N溝道MOS晶體管14和24的連接的共同源極節(jié)點(diǎn)18。偏置電路40使 用四個(gè)晶體管，包含P溝道MOS晶體管44、 P溝道MOS晶體管46、 N溝道MOS晶體 管48和N溝道MOS晶體管50，上述晶體管串聯(lián)連接在低壓電源Vcc與接地之間。P 溝道MOS晶體管46和N溝道MOS晶體管48的柵極一起連接到P溝道MOS晶體管 46和N溝道MOS晶體管48的共同漏極連接，且連接到共同源極節(jié)點(diǎn)18處的輸出。N 溝道MOS晶體管50的柵極與偏置控制信號(hào)線42連接在一起，且P溝道MOS晶體管 44的柵極通過反相器52與偏置控制信號(hào)線42連接在一起。
當(dāng)偏置控制信號(hào)線42處的電壓為低時(shí)，N溝道MOS晶體管50斷開，因?yàn)槠鋿艠O 處于低電壓。P溝道MOS晶體管44也斷開，因?yàn)槠鋿艠O處于通過反相器52的高電壓。 在這些條件下，源極節(jié)點(diǎn)18是浮動(dòng)的。當(dāng)偏置控制信號(hào)線42處的電壓為高時(shí)，N溝道 MOS晶體管50接通，因?yàn)槠鋿艠O處于高電壓。P溝道MOS晶體管44也接通，因?yàn)槠?柵極處于通過反相器52的低電壓。在這些條件下，源極節(jié)點(diǎn)18通過二極管連接的晶體 管46和48而在例如約2 V的電壓下被偏置。
本發(fā)明存在優(yōu)于使用保護(hù)環(huán)的若干優(yōu)勢。本發(fā)明消除了反相器的P溝道和N溝道 MOS晶體管兩者的驟回，而使用保護(hù)環(huán)只是使驟回減到最小。
雖然已經(jīng)展示并描述了本發(fā)明的實(shí)施例和應(yīng)用，但所屬領(lǐng)域的技術(shù)人員將明白，在 不脫離本文的發(fā)明性概念的情況下，比上文所提及的修改多的修改是可能的。岡此，本 發(fā)明僅受限于所附權(quán)利要求書的精神內(nèi)。
權(quán)利要求
1.一種用于防止電路中的驟回的方法，所述電路包含至少一個(gè)MOS晶體管，所述至少一個(gè)MOS晶體管具有與之相關(guān)聯(lián)的寄生雙極晶體管，所述方法包含將包含所述至少一個(gè)MOS晶體管的至少一個(gè)源極/漏極節(jié)點(diǎn)的電路節(jié)點(diǎn)耦合到偏壓電路；以及啟用所述偏壓電路以將電勢供應(yīng)到所述至少一個(gè)MOS晶體管的所述至少一個(gè)源極/漏極節(jié)點(diǎn)，所述電勢具有經(jīng)選擇以防止所述寄生雙極晶體管接通的量值。
2. 根據(jù)權(quán)利要求1所述的方法，其中將包含所述至少一個(gè)MOS晶體管的至少一個(gè)源 極/漏極節(jié)點(diǎn)的電路節(jié)點(diǎn)耦合到偏壓電路包括將至少一個(gè)N溝道MOS晶體管的所述 源極耦合到所述偏壓電路。
3. 根據(jù)權(quán)利要求1所述的方法，其中將包含所述至少一個(gè)MOS晶體管的至少一個(gè)源 極/漏極節(jié)點(diǎn)的電路節(jié)點(diǎn)耦合到偏壓電路包括將形成第一反相器的一部分的第一 N 溝道MOS晶體管的所述源極耦合到所述偏壓電路，以及將形成第二反相器的一部 分的第二N溝道MOS晶體管的所述源極耦合到所述偏壓電路，所述第一和第二反 相器形成高壓閂鎖。
4. 根據(jù)權(quán)利要求3所述的方法，其進(jìn)一步包含通過選擇性地將高電壓電勢供應(yīng)到所述第一和第二反相器來選擇性地啟用所述 高壓閂鎖，以及選擇性地啟用所述偏壓電路。
5. 根據(jù)權(quán)利要求4所述的方法，其中選擇性地啟用所述高壓閂鎖以及選擇性地啟用所 述偏壓電路包括使用經(jīng)選擇以確保所述高壓閂鎖起作用且防止驟回發(fā)生的相對(duì)時(shí) 序，來選擇性地啟用所述高壓閂鎖以及選擇性地啟用所述偏壓電路。
6. —種電路，其包含至少一個(gè)MOS晶體管，其具有與之相關(guān)聯(lián)的寄生雙極晶體管，所述至少一個(gè) MOS晶體管具有源極/漏極節(jié)點(diǎn)；以及偏壓電路，其經(jīng)配置以將電勢供應(yīng)到所述至少一個(gè)MOS晶體管的所述至少一個(gè) 源極/漏極節(jié)點(diǎn)，所述電勢具有經(jīng)選擇以防止所述寄生雙極晶體管接通的量值。
7. 根據(jù)權(quán)利要求6所述的電路，其中所述偏壓電路經(jīng)配置以通過向啟用輸入提供啟用 信號(hào)而被選擇性地啟用。
8. 根據(jù)權(quán)利要求6所述的電路，其中所述至少一個(gè)MOS晶體管包括形成第一反相器的一部分的第一N溝道MOS晶體管和形成第二反相器的一部分的第二N溝道MOS 晶體管，所述第一和第二反相器形成高壓閂鎖。 9. 根據(jù)權(quán)利要求8所述的電路，其中所述偏壓電路包含 啟用輸入節(jié)點(diǎn)； 偏壓輸出節(jié)點(diǎn)；第一 P溝道MOS晶體管，其與第二 P溝道MOS晶體管串聯(lián)連接在第一電源電 勢與所述偏壓輸出節(jié)點(diǎn)之間；第一 N溝道MOS晶體管，其與第二 N溝道MOS晶體管串聯(lián)連接在第二電源電 勢與所述偏壓輸出節(jié)點(diǎn)之間；所述第一N溝道MOS晶體管的柵極耦合到所述啟用輸入節(jié)點(diǎn)，且所述第一P溝 道MOS晶體管的柵極通過反相器耦合到所述輸入節(jié)點(diǎn)；以及所述第二 N溝道MOS晶體管和所述第二 P溝道MOS晶體管的柵極耦合到所述 偏壓輸出節(jié)點(diǎn)。
全文摘要
一種用于防止電路中的驟回的方法，所述電路包含至少一個(gè)MOS晶體管，所述至少一個(gè)MOS晶體管具有與之相關(guān)聯(lián)的寄生雙極晶體管，所述方法包含將包含所述至少一個(gè)MOS晶體管的至少一個(gè)源極/漏極節(jié)點(diǎn)的電路節(jié)點(diǎn)耦合到偏壓電路；以及啟用所述偏壓電路以將電勢供應(yīng)到所述至少一個(gè)MOS晶體管的所述至少一個(gè)源極/漏極節(jié)點(diǎn)，所述電勢具有經(jīng)選擇以防止所述寄生雙極晶體管接通的量值。
文檔編號(hào)H03K19/003GK101409547SQ200810161839
公開日2009年4月15日 申請(qǐng)日期2008年10月9日 優(yōu)先權(quán)日2007年10月10日
發(fā)明者克里斯·李, 孫晉書, 曾賽凱, 王立琦, 菲利普·額 申請(qǐng)人:愛特梅爾公司