專利名稱：邏輯門以及使用該邏輯門的半導(dǎo)體集成電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及邏輯門以及使用該邏輯門的半導(dǎo)體集成電路裝置，尤其涉及包
含CMOS電路的邏輯門以及使用該邏輯門的半導(dǎo)體集成電路裝置。
背景技術(shù)：
目前，已知將P溝道MOS (Metal Oxide Semiconductor)晶體管和N溝道 MOS晶體管互補(bǔ)地組合，構(gòu)成邏輯電路元件的反相器(inverter)的CMOS (Complementary MOS ，互補(bǔ)型MOS )反相器電路。
圖8是表示目前所使用的CMOS反相器電路的圖。在圖8中，P溝道MOS 晶體管MP50和N溝道MOS晶體管MN50的柵極彼此相連，構(gòu)成共同的輸入 部A,漏極彼此相連，構(gòu)成共同的輸出部Y。另外，P溝道MOS晶體管MP50 的源極與電源Vdd相連，N溝道MOS晶體管MN50的源極與大地GND相連。
在圖8所示的COMS反相器電路中，在輸入部A輸入了 L (低)電平的 電壓信號時(shí)，P溝道MOS晶體管MP50導(dǎo)通，在輸出部Y上輸出電源電壓 Vdd,因此輸出H (高)電平的信號。相反，在輸入部A輸入H電平的電壓 信號時(shí)，N溝道MOS晶體管MN50導(dǎo)通，因此輸出部Y接地，輸出L電平的 信號。于是，通過圖8所示的CMOS反相器電路，可以將輸入信號反相輸出， 可以作為邏輯電路的反相器元件(NOT門)來工作。
圖9是表示圖8所示的現(xiàn)有CMOS反相器電路的、輸出電壓相對于輸入 電壓的關(guān)系特性的圖。在圖9中，橫軸表示輸入到輸入部A的輸入電壓Vin[V], 縱軸表示從輸出部Y輸出的輸出電壓Vout[V]。如上所述，成為如下電壓特性 當(dāng)輸入到輸入部A的輸入電壓為L電平時(shí)，從輸出部Y輸出的輸出電壓Vout 輸出H電平，當(dāng)輸入電壓Vin超過電源電壓Vdd的大約一半的大小而成為H 電平時(shí)，超過輸出切換的闊值，輸出電壓Vout成為切換到L電平。由此可以 起到反相器的作用。
此外，已知在這種反相器電路中具有由第1互補(bǔ)型MOS晶體管形成的反相器電路、與所述第1互補(bǔ)型MOS晶體管分別并聯(lián)連接的同極性的第2互補(bǔ) 型MOS晶體管、和根據(jù)所述反相器電路的輸出電平進(jìn)行所述第2互補(bǔ)型MOS 晶體管的開關(guān)的切換單元，具有與所述第1以及第2互補(bǔ)型MOS晶體管共同 串聯(lián)連接的同極性的第4互補(bǔ)型MOS晶體管，根據(jù)所述反相器電路的輸入電 平，對該第4互補(bǔ)型MOS晶體管進(jìn)行開關(guān)的滯后(hysteresis)電路(例如參 照專利文獻(xiàn)1 )。
然而，在上述圖8和圖9所示的現(xiàn)有技術(shù)的結(jié)構(gòu)中，如圖9的輸入輸出電 壓特性所示，表示了沒有滯后特性，輸出電壓在閾值附近急劇切換的特性，因 此，存在當(dāng)切換時(shí)發(fā)生切跳(chattering)等的問題。即，在圖9的輸入輸出特 性中表示當(dāng)輸入到輸入部A的輸入電壓Vin從L電平上升而達(dá)到電源電壓Vdd 的大約一半大小的閾值電壓時(shí)，輸出電壓Vout急劇地從H電平切換到L電平 的陡峭的輸入輸出特性，當(dāng)輸入電壓Vin從H電平變化到L電平時(shí)也同樣地 表示了輸出電壓Vout在閾值電壓附近急劇地從L電平切換到H電平的電壓特 性。根據(jù)該特性，由于是沒有滯后的電壓變化特性，因此在切換時(shí)容易產(chǎn)生切 跳等，有可能導(dǎo)致邏輯電路的誤動(dòng)作。
另外，根據(jù)上述專利文獻(xiàn)l中記載的結(jié)構(gòu)，所有電路元件由MOS晶體管 構(gòu)成，因此存在滯后的電壓幅度增大、難以形成較小的滯后的問題。另外，當(dāng) 想要進(jìn)行滯后的微調(diào)時(shí)也需要進(jìn)行改變MOS晶體管特性的設(shè)計(jì)變更，因此存 在難以調(diào)整的問題。
專利文獻(xiàn)1特開昭54 - 74353號公報(bào)

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于，提供一種通過容易調(diào)整的結(jié)構(gòu)可以得到希望的 滯后特性的邏輯門。
為了達(dá)成上述目的，本發(fā)明第1方式的邏輯門包含CMOS電路(10 ~ 14 )， 該CMOS電路(10~ 14)具有P溝道MOS晶體管(MP1、 MPll、 MP12、 MP21、 MP22)和N溝道MOS晶體管(畫l、 MNll、畫12、 MN21、 MN22 )， 該邏輯門的特征在于，具有與所述P溝道MOS晶體管(MP1、 MPll、 MP12、 MP21、 MP22)和/或所述N溝道晶體管(MN1、 MNll、 MN12、 MN21、 MN22 ) 的源極或漏極串聯(lián)連接的具有電阻成份的元件(Rl ~R8);與該具有電阻成l分的元件(R1~R8)并聯(lián)連接的開關(guān)元件(MP3、 MN3、 MP4、 MN4、 MP14、 MN14、 MP24、 MN24);以及根據(jù)所述CMOS電路(10 ~ 14 )的輸出信號， 對所述開關(guān)元件(MP3、 MN3、 MP4、 MN4、 MP14、 MN14、 MP24、 MN24) 進(jìn)行開關(guān)控制的開關(guān)控制電路(20、 21、 22)。
由此，可以得到邏輯門的閾值電壓根據(jù)CMOS電路的輸出信號而變化的 電壓特性，可以得到;f艮難產(chǎn)生切跳等的邏輯門。
本發(fā)明第2方式的特征在于，在第1方式的邏輯門中，所述開關(guān)控制電路 (20、 21、 22)，通過與所述CMOS電路(10-14)的輸入信號同相的信號控 制所述開關(guān)元件(MP3、畫3、 MP4、畫4、 MP14、畫14、 MP24、畫24 )。
由此，可以提高將H電平反相為L電平的閾值電壓，降低將L電平反相 為H電平的閾值電壓，可以得到具有滯后的電壓特性，因此可以得到4艮難產(chǎn) 生切跳等的邏輯門。
本發(fā)明第3方式的特征在于，在第l或第2方式的邏輯門中，所述具有電 阻成份的元件(Rl ~R8)是電阻器或MOS晶體管。
由此，可以^使用電阻器以簡單的結(jié)構(gòu)實(shí)現(xiàn)滯后電路。另夕卜，通過使用MOS 晶體管的導(dǎo)通電阻，在相比較電阻器而言利用MOS晶體管更好的情況下，可 以釆用所述結(jié)構(gòu)容易地實(shí)現(xiàn)滯后電路。
本發(fā)明第4方式的特征在于，在第1 ~3的任意一種方式的邏輯門是NOT 門、NOR門或NAND門中的某一個(gè)。
由此，可以提供具有滯后電壓特性的各種基本邏輯門，可以用具有滯后特 性的邏輯門構(gòu)成希望的邏輯電路，可以得到由切跳等引起的誤動(dòng)作較少的邏輯 電路。
本發(fā)明第5方式的半導(dǎo)體集成電路裝置，其特征在于，使用第1 第4方 式中任意一項(xiàng)所述的邏輯門，在半導(dǎo)體基板上形成邏輯電路，將該半導(dǎo)體基板 收納在封裝中。
由此，可以用具有滯后特性的邏輯門，構(gòu)成半導(dǎo)體集成電路裝置內(nèi)的邏輯 電路，可以得到由切跳等引起的誤動(dòng)作較少的邏輯IC。
此外，上述括號內(nèi)的參照符號，是為了便于理解而添加的，只不過是一個(gè) 例子，不限定于圖示的形態(tài)。根據(jù)本發(fā)明，可以使邏輯門具有容易調(diào)整的滯后電壓特性。


圖1是表示實(shí)施例1的CMOS反相器電路的電路結(jié)構(gòu)的圖。 圖2是表示實(shí)施例1的CMOS反相器電路的輸入輸出電壓特性的圖。 圖3是表示實(shí)施例2的CMOS反相器電路的電路結(jié)構(gòu)的圖。 圖4是表示實(shí)施例3的CMOS反相器電路的電路結(jié)構(gòu)的圖。 圖5是表示實(shí)施例4的CMOS反相器電路的結(jié)構(gòu)的圖。 圖6是表示實(shí)施例5的邏輯門的電路結(jié)構(gòu)的圖。 圖7是表示實(shí)施例6的邏輯門的電路結(jié)構(gòu)的圖。 圖8是表示目前所使用的CMOS反相器電路的圖。 圖9是表示現(xiàn)有的CMOS反相器電路的輸入輸出電壓的關(guān)系特性的圖。 符號說明
10、 11、 12、 13、 14; COMS電路；20、 21、 22:開關(guān)控制電路；MP1、 MP2、 MPll、 MP12、 MP13、 MP21、 MP22、 MP23: P溝道MOS晶體管； 畫l、麗2、應(yīng)ll、廳12、畫13、畫21、謹(jǐn)22、畫23: N溝道MOS 晶體管；MP3、 MN3、 MP4、 MN4、 MP14、 MN14、 MP24、 MN24:開關(guān)元 ^f牛；Rl、 R2、 R3、 R4、 R5、 R6、 R7、 R8:電阻；A、 Al、 A2、 A3、 B: Mr 入部；Y、 Yl、 Y2、 Y3、 f:輸出部。
具體實(shí)施例方式
下面，參照

用于實(shí)施本發(fā)明的最佳方式。
(實(shí)施例1)
圖1是表示實(shí)施例1的CMOS反相器電路、即NOT門的電路結(jié)構(gòu)的圖。 在圖1中，實(shí)施例1的CMOS反相器電路具有構(gòu)成CMOS電路10的P溝 道MOS晶體管MP1以及N溝道MOS晶體管MN1;與它們的源極串聯(lián)連接 的電阻R1、 R2;與COMS電路10的輸出部Y連接的、也構(gòu)成CMOS電路的 P溝道MOS晶體管MP2以及N溝道MOS晶體管MN2;與電阻Rl并聯(lián)連接 的P溝道MOS晶體管MP3;與電阻R2并聯(lián)連接的N溝道MOS晶體管MN3。
P溝道MOS晶體管MP1和N溝道MOS晶體管MN1的組合即COMS電 路10,構(gòu)成作為基礎(chǔ)的邏輯反相器電路(信號反相電路)，彼此的柵極相連而構(gòu)成COMS反相器電路的輸入部A，并且彼此的漏極相連而構(gòu)成CMOS反相 器電路的輸出部Y。另外，P溝道MOS晶體管MP1的源極經(jīng)由電阻R1與電 源Vdd相連。而且，P溝道MOS晶體管MP1的背柵(back gate)也與電源 Vdd相連。另一方面，N溝道MOS晶體管MN1的源;f及經(jīng)由電阻R2與大地 GND相連，背柵直接與大地GND相連。
由P溝道MOS晶體管MP1以及N溝道MOS晶體管MN1組成的CMOS 電路10構(gòu)成反相器，當(dāng)在輸入部A輸入L電平的電壓信號時(shí)，P溝道MOS 晶體管MP1導(dǎo)通，從輸出部Y輸出電源電壓Vdd的H電平的電壓信號。另 一方面，當(dāng)在輸入部A輸入H電平的電壓信號時(shí)，N溝道MOS晶體管MN1 導(dǎo)通，從輸出部Y輸出大地GND的0V的L電平的電壓信號。這樣，CMOS 電路IO通過互補(bǔ)地組合P溝道MOS晶體管MP1和N溝道MOS晶體管MNl， 構(gòu)成邏輯電路中的NOT門，將L電平的輸入信號反相為H電平后輸出，將H 電平的輸入信號反相為L電平后輸出。
電阻R1、 R2是用于使CMOS電路10的輸入輸出特性變化，使其產(chǎn)生滯 后特性的電阻器。將電阻R1插入連接在P溝道MOS晶體管MP1的源極和電 源Vdd之間。將電阻R插入連接在N溝道MOS晶體管MNl的源極和大地 GND之間。電阻Rl 、 R2電阻值相同，在雙方都連接的狀態(tài)下不對CMOS電 路10的輸入輸出特性造成任何影響，但通過僅將電阻Rl短路或者僅將電阻 R2短路，可以使閾值電壓變化，可以提供滯后特性。
P溝道MOS晶體管MP3以及N溝道MOS晶體管MN3分別是用于控制 電阻R1、 R2的短路(short)和開路(open)的開關(guān)元件。因此，P溝道MOS 晶體管MP3與電阻Rl并聯(lián)地將源極與電源Vdd相連，將漏極與P溝道MOS 晶體管MP1的源極相連，當(dāng)其為導(dǎo)通狀態(tài)時(shí)將電阻Rl短路，當(dāng)其為截止?fàn)?態(tài)時(shí)將電阻R1開路(連接狀態(tài))。同樣地，N溝道MOS晶體管MN3與電阻 R2并聯(lián)地將源極與大地GND相連，將漏極與N溝道MOS晶體管MN3的源 極相連。并且，當(dāng)N溝道MOS晶體管MN3導(dǎo)通時(shí)將電阻R2短路，當(dāng)其為 截止?fàn)顟B(tài)時(shí)將電阻R2開路。
開關(guān)元件MP3、 MN3根據(jù)輸入信號的電平僅一方導(dǎo)通，因此，控制成僅 使導(dǎo)通的開關(guān)元件MP3、 MN3側(cè)的合成電阻值減小。P溝道MOS晶體管MP3和N溝道MOS晶體管MN3的柵極彼此相連， 共同與開關(guān)控制電路20的輸出部Yl相連。從而，作為開關(guān)元件的P溝道MOS 晶體管MP3以及N溝道MOS晶體管MN3，通過開關(guān)控制電路20的輸出來 控制其導(dǎo)通.截止。即，從開關(guān)控制電路20的輸出部Yl輸出L電平的電壓 信號時(shí)，P溝道MOS晶體管MP3導(dǎo)通，將電阻R1短路，當(dāng)輸出H電平的電 壓信號時(shí)，N溝道MOS晶體管MN3導(dǎo)通，將電阻R2短路。
此外，由該開關(guān)動(dòng)作可知，P溝道MOS晶體管MP3以及N溝道MOS晶 體管MN3也互補(bǔ)地完成動(dòng)作，構(gòu)成了 CMOS電路。
開關(guān)控制電路20由具有P溝道MOS晶體管MP2和N溝道MOS晶體管 MN2的CMOS電路構(gòu)成，根據(jù)CMOS電路10的輸出部Y的輸出信號，控制 作為開關(guān)元件的P溝道MOS晶體管MP3以及N溝道MOS晶體管MN3。
P溝道MOS晶體管MP2和N溝道MOS晶體管MN2的柵極共同與CMOS 電路10的輸出部Y相連，構(gòu)成輸入部Al。另外，P溝道MOS晶體管MP2 和N溝道MOS晶體管MN2的漏極彼此相連，構(gòu)成了輸出部Yl。 P溝道MOS 晶體管MP2的源極與電源Vdd相連，N溝道MOS晶體管MN2的源極與大地 GND相連。另外，輸出部Yl與作為開關(guān)元件的P溝道MOS晶體管MP3以 及N溝道MOS晶體管MN3的柵極共同連接，對它們進(jìn)行控制。
在CMOS電路10中輸入到輸入部A的輸入信號，通過輸出部Y被反相 輸出，而且通過開關(guān)控制電路20的輸出部Yl被反相后輸出，因此，輸入到 開關(guān)元件MP3、 MN3的輸入電壓，輸入了與輸入到CMOS電路10的輸入部 A的電壓信號電平同相的信號。即，開關(guān)控制電路20為了施加正反饋而控制 開關(guān)元件MP3、 MN3。于是，在本實(shí)施例的CMOS反相器電路中，通過與輸 入CMOS電路10的輸入電壓同相的信號，為了施加正反饋而控制開關(guān)元件 MP3、畫3。
接著，使用圖1和圖2,對圖1中的CMOS反相器電路的動(dòng)作進(jìn)行說明。 圖2是表示圖1所示的實(shí)施例1的CMOS反相器電路(NOT門)的輸入輸出 電壓特性的圖。
在圖2中，橫軸表示輸入部A的輸入電壓Vin[V],縱軸表示輸出部Y的 輸出電壓Vout[V]。此外，COMS反相器電路整體(NOT門)的輸入是CMOS電路10的輸入部A， CMOS反相器電路整體的輸出是CMOS電路10的輸出 部Y。
在圖2中，當(dāng)輸入電壓Vin足夠低時(shí)、即明顯的L電平時(shí)，輸出電壓Vout 輸出H電平。當(dāng)通過圖1所示的電路圖跟蹤動(dòng)作時(shí)，若在CMOS電路10的輸 入部A輸入L電平，則從輸出部Y輸出H電平。若在開關(guān)控制部20的輸入 部Al輸入H電平的信號，則從開關(guān)控制部20的輸出部Yl輸出L電平，作 為開關(guān)元件的P溝道MOS晶體管MP3導(dǎo)通，電阻R1成為短路的狀態(tài)。若電 阻R1短路，電阻R2開路，則由于P溝道MOS晶體管MPl側(cè)的電阻成份小 于N溝道MOS晶體管MN1側(cè)的電阻成份，所以圖2中的輸入輸出特性曲線 向電源電壓Vdd側(cè)遷移。
另一方面，與之相反，在圖2中，當(dāng)輸入電壓Vin足夠高時(shí)、即明顯的H 電平時(shí)，輸出電壓Vout輸出L電平。同樣地，當(dāng)在圖1中跟蹤動(dòng)作時(shí)，若在 CMOS電路10的輸入部A輸入H電平的信號，則從輸出部Y輸出L電平。 當(dāng)在開關(guān)控制部20的輸入部Al輸入L電平的信號時(shí)，從輸出部Yl輸出H 電平的信號。H電平的信號將作為開關(guān)元件的N溝道MOS晶體管MN3導(dǎo)通， 將電阻R2短路。由此，N溝道MOS晶體管MNl側(cè)的電阻成份變得比P溝道 MOS晶體管MP1小，圖2中的輸入輸出特性曲線向接地電壓側(cè)遷移。
這樣，與構(gòu)成作為CMOS反相器電路的基礎(chǔ)的CMOS電路10的P溝道 MOS晶體管MPl以及N溝道MOS晶體管MN1串聯(lián)地連接電阻R1、 R2，與 電阻Rl、 R2并聯(lián)地連接開關(guān)元件MP3、 MN3,供給與輸入電壓Vin同相的電 壓，為了進(jìn)行正反饋而對開關(guān)元件MP3、 MN3進(jìn)行開關(guān)控制，由此可以通過 使用電阻R1、 R2的簡單的電路實(shí)現(xiàn)具有滯后特性的NOT門。由此，可以構(gòu) 成切跳等較少的NOT門。另外，通過調(diào)整電阻R1、 R2的值可以容易地調(diào)整 滯后特性，因此可以構(gòu)成能夠根據(jù)用途來容易地進(jìn)行調(diào)整的邏輯門。 (實(shí)施例2 )
圖3是表示應(yīng)用本發(fā)明的實(shí)施例2的CMOS反相器電路的電路結(jié)構(gòu)的圖。 在圖3中，實(shí)施例2的CMOS反相器電路(NOT門)具有構(gòu)成CMOS電路 10的P溝道MOS晶體管MP1以及N溝道MOS晶體管MN1;在COMS電路 10的輸出部Y和P溝道MOS晶體管MP1的漏極間串:f關(guān)連接的電阻R3;在輸出部Y和N溝道MOS晶體管MN1間串聯(lián)連接的電阻R4;作為與電阻R3并 聯(lián)連接的開關(guān)元件的P溝道MOS晶體管MP4;作為與電阻R4并聯(lián)連接的開 關(guān)元件的N溝道MOS晶體管MN4;構(gòu)成控制這些開關(guān)元件的開關(guān)控制電^各 20的P溝道MOS晶體管MP2以及N溝道MOS晶體管MN2。此外，在圖3 中，針對與圖1的CMOS反相器電路具有相同結(jié)構(gòu)以及功能的結(jié)構(gòu)要素，使 用相同參照符號。
實(shí)施例2的CMOS反相器電路中，電阻R3 、R4分別插入連接在構(gòu)成CMOS 電路10的P溝道MOS晶體管MP1以及N溝道MOS晶體管MN1的漏極和 輸出部Y之間，這一點(diǎn)與在各個(gè)MOS晶體管MP1、 MNl的源極側(cè)插入連接 電阻Rl 、 R2的實(shí)施例1不同。
于是，用于調(diào)整CMOS反相器電路的閾值電壓的電阻R3、 R4,可以設(shè)置 在構(gòu)成CMOS電路10的晶體管MPl、 MNl的漏極側(cè)。電阻R3、 R4由于具 有進(jìn)行構(gòu)成CMOS電路10的P溝道MOS晶體管MPl和N溝道MOS晶體管 MN1的分壓調(diào)整的功能，因此，若在同樣的條件下相對于P溝道MOS晶體管 MPl和N溝道MOS晶體管MNl進(jìn)行連接，則既可以連接在源極側(cè)，也可以 連接在漏極側(cè)。
另外，作為將電阻R3切換至短路或開路狀態(tài)的開關(guān)元件的P溝道MOS 晶體管MP4、作為將電阻R4切換至短路或開路狀態(tài)的開關(guān)元件的N溝道MOS 晶體管MN4，隨著電阻R3、 R4的插入位置的變化，其位置移動(dòng)到P溝道MOS 晶體管MPl以及N溝道MOS晶體管MNl的漏極側(cè)，在這一點(diǎn)上與實(shí)施例1 的P溝道MOS晶體管MP3以及N溝道MOS晶體管MN3不同，但其功能沒 有任何變化。即，根據(jù)來自開關(guān)控制電路20的輸出部Yl的控制輸出信號， 進(jìn)行與CMOS電路10同相位的導(dǎo)通 截止驅(qū)動(dòng)，當(dāng)對輸入部A輸入了 L電 平的信號時(shí)，P溝道MOS晶體管MP4導(dǎo)通，電阻R3被短路，當(dāng)對輸入部A 輸入了H電平的信號時(shí)，N溝道MOS晶體管MN4導(dǎo)通，電阻R4被短路。
此外，關(guān)于CMOS電路10以及開關(guān)控制電路20與實(shí)施例1中的動(dòng)作完 全相同，因此對于各MOS晶體管MP1、 MN1、 MP2、 MN2標(biāo)注與實(shí)施例1 相同的參照符號，省略其說明。
通過該實(shí)施例2的CMOS反相器電路，也可以實(shí)現(xiàn)圖2所示的滯后特性，可以通過使用電阻R3、 R4的簡單結(jié)構(gòu)實(shí)現(xiàn)具有滯后特性的NOT門，可以構(gòu) 成切跳等較少的NOT門。另外，通過調(diào)整電阻R3、 R4的值，可以容易地調(diào) 整滯后特性。
(實(shí)施例3 )
圖4是表示應(yīng)用了本發(fā)明的實(shí)施例3的CMOS反相器電路的電路結(jié)構(gòu)的 圖。在圖4中，實(shí)施例3的CMOS反相器電路具有構(gòu)成CMOS電路10的P 溝道MOS晶體管MP1以及N溝道MOS晶體管MN1;在N溝道MOS晶體 管MNl的源極側(cè)和大地GND之間串聯(lián)連接的電阻R2;與電阻R2并聯(lián)地連 接了漏極和源極的、作為開關(guān)元件的N溝道MOS晶體管MN3;構(gòu)成開關(guān)控 制電路20的P溝道MOS晶體管MP2以及N溝道MOS晶體管MN2。
在圖4中，實(shí)施例3的CMOS反相器電路未在構(gòu)成CMOS電路10的P 溝道MOS晶體管MP1側(cè)連接電阻，而僅在N溝道MOS晶體管MNl的源極 側(cè)連接了電阻R2，在這一點(diǎn)上與實(shí)施例1的圖1的CMOS反相器電路不同。 并且，與之相伴，作為控制電阻R2的短路以及開路狀態(tài)的開關(guān)元件的N溝道 MOS晶體管MN3，也與電阻R2并聯(lián)地僅插入連接在N溝道MOS晶體管MNl 的源極-大地GND之間。
這樣，也可以不在構(gòu)成CMOS電路10的P溝道MOS晶體管MP1以及N 溝道MOS晶體管MNl的雙方設(shè)置電阻以及開關(guān)元件，而僅在MOS晶體管 MPl、 MNl的一側(cè)設(shè)置電阻以及開關(guān)元件。
在圖2中，在N溝道MOS晶體管MNl的源極-大地GND之間插入連接 電阻R2，與之并聯(lián)地設(shè)置了開關(guān)元件MN3。通過該結(jié)構(gòu)，實(shí)施例3的CMOS 反相器電路的輸入輸出電壓特性，當(dāng)輸入到輸入部A的信號電壓從L電平切 換至H電平，與d目伴，從輸出部Y輸出的信號電壓從H電平切換至L電平 時(shí)，成為圖9所示的沒有滯后的特性，但當(dāng)輸入部A的輸入信號電壓從H電 平切換至L電平，并且輸出部Y的輸出信號電壓從L電平切換至H電平時(shí)， 如圖2所示成為具有滯后的特性。即，成為在圖2所示的輸入輸出特性中，當(dāng)線。
同樣地，若將電阻以及開關(guān)元件僅設(shè)置在P溝道MOS晶體管MP1的源極-電源Vdd之間，則相反地，當(dāng)輸入電壓Vin從L電平切換至H電平、并且 輸出電壓Vout從H電平切換至L電平時(shí)，成為僅發(fā)生了圖2所示的輸入輸出 特性曲線向電源電壓Vdd側(cè)遷移的變化的特性曲線，可以實(shí)現(xiàn)僅在相反的一 個(gè)方向具有滯后特性的NOT門。
此外，CMOS電路10以及開關(guān)控制電路20的結(jié)構(gòu)以及動(dòng)作與實(shí)施例1 相同，因此對各MOS晶體管MP1、 MN1、 MP2、 MN2標(biāo)注相同的參照符號， 省略其說明。
通過實(shí)施例3的CMOS反相器電路，可以實(shí)現(xiàn)僅在1個(gè)方向的切換時(shí)具 有滯后特性的NOT門。由此可以實(shí)現(xiàn)切跳等較少的NOT門。并且，通過調(diào)整 電阻R2可以容易地調(diào)整該滯后特性。 (實(shí)施例4 )
圖5是表示應(yīng)用本發(fā)明的實(shí)施例4的CMOS反相器電路的結(jié)構(gòu)的圖。在 圖5中，實(shí)施例4的CMOS反相器電路具有構(gòu)成CMOS電路10的P溝道 MOS晶體管MP1以及N溝道MOS晶體管MN1;構(gòu)成開關(guān)控制電路20的P 溝道MOS晶體管MP2以及N溝道MOS晶體管MN2。這一點(diǎn)與實(shí)施例1 ~ 3 相同。但是，電阻R4以及與之并聯(lián)連接的作為開關(guān)元件的N溝道MOS晶體 管MN4，僅在N溝道MOS晶體管MN1的漏極和輸出部Y之間設(shè)置了 一個(gè)， 這一點(diǎn)與實(shí)施例1 ~3不同。
這樣，可以僅在構(gòu)成CMOS電路10的P溝道MOS晶體管MP1以及N 溝道MOS晶體管MN1的一方的漏極側(cè)設(shè)置電阻和開關(guān)元件。在圖5中，僅 在N溝道MOS晶體管MN1的漏極和輸出部Y之間設(shè)置電阻R4以及開關(guān)元 件畫4。
通過該結(jié)構(gòu)，與實(shí)施例3相同地，在圖2中僅在輸入電壓Vin從H電平切 換至L電平、輸出電壓Vout從L電平切換至H電平時(shí)，輸入輸出特性曲線向 0電位(大地)側(cè)遷移，可以實(shí)現(xiàn)具有滯后的輸入輸出特性。
另外，與實(shí)施例3同樣地，若僅在P溝道MOS晶體管MP1的漏極和輸出 部Y之間設(shè)置電阻和開關(guān)元件，則相反地，當(dāng)輸出電壓Vout從H電平切換至 L電平時(shí)，輸入輸出特性曲線向電源電壓Vdd側(cè)遷移，但當(dāng)輸出電壓Vout從 L電平切換至H電平時(shí)，可以得到?jīng)]有滯后的輸入輸出特性。此外，關(guān)于CMOS電路10以及開關(guān)控制電路20的結(jié)構(gòu)以及功能，由于 與實(shí)施例l-3同樣，因此對各MOS晶體管MP1、 MN1、 MP2、 MN2標(biāo)注與 實(shí)施例1 ~3同樣的參照符號，省略其說明。
這樣，根據(jù)實(shí)施例4的CMOS反相器電路，通過僅在構(gòu)成CMOS電路10 的P溝道MOS晶體管MP1以及N溝道MOS晶體管MN1的一方的MOS晶 體管的漏極側(cè)設(shè)置電阻R4以及開關(guān)元件MN4，可以實(shí)現(xiàn)僅在一個(gè)方向的切換 時(shí)具有滯后特性的NOT門。由此，可以構(gòu)成切跳較少的NOT門。并且，通過 調(diào)整電阻R4的值可以容易地調(diào)整滯后特性。
此外，在實(shí)施例1~4中，全部列舉了將由電阻器構(gòu)成的電阻Rl、 R2、 R3、 R4與P溝道MOS晶體管MP1和/或N溝道MOS晶體管MN1串聯(lián)連接 的例子而進(jìn)行了說明，但也可以代替電阻R1、 R2、 R3、 R4而使用MOS晶體 管，使用MOS晶體管的導(dǎo)通電阻來構(gòu)成CMOS反相器電路。電阻R1、 R2、 R3、 R4只要是具有電阻成份的元件，則也可以利用電阻器以外的電阻元件， 因此通過利用了所述MOS晶體管的導(dǎo)通電阻的結(jié)構(gòu)，也同樣可以實(shí)現(xiàn)具有滯 后特性的NOT門。
(實(shí)施例5 )
圖6是表示應(yīng)用了本發(fā)明的實(shí)施例5的邏輯門的電路結(jié)構(gòu)的圖。實(shí)施例5 的邏輯門構(gòu)成了 NOR門。在圖6中，實(shí)施例5的NOR門具有構(gòu)成CMOS 電路11的P溝道MOS晶體管MP11以及N溝道MOS晶體管MN11;構(gòu)成 CMOS電路12的P溝道MOS晶體管MP12以及N溝道MOS晶體管MN12; 電阻R5、 R6;開關(guān)元件MP14、 MN14;構(gòu)成開關(guān)控制電路21的P溝道MOS 晶體管MP13以及N溝道MOS晶體管MN13。
另外，實(shí)施例5的NOR門為2輸入1輸出，因此具有輸入部A、 B和輸 出部f。從輸出部f輸出f(A,B),但由于是NOR門，所以輸出f(0，0)=l、 f(O,l) =0、 f(l,0) = 0、 f(l，l) = 0。此外，0與L電平的輸出相對應(yīng)，l與H電平的輸 出相對應(yīng)。
在圖6中，實(shí)施例5的NOR門，若A或B雙方或某一方的輸入成為H 電平，則相互并聯(lián)連接的N溝道MOS晶體管MNll、 MN12的雙方或某一方 導(dǎo)通，串聯(lián)連接的P溝道MOS晶體管MPll、 MP12的雙方或某一方截止，整體產(chǎn)生NOR功能。
即，例如當(dāng)向輸入部A輸入了 H電平的信號時(shí)，CMOS電路11的N溝 道MOS晶體管MNll導(dǎo)通，從輸出部f輸出L電平，輸入到開關(guān)控制電路21 的輸入部A2。由于開關(guān)控制電路21也是反相器電路，因此從輸出部Y2輸出 反相后的H電平，作為開關(guān)元件的N溝道MOS晶體管MN14導(dǎo)通，電阻R6 被短路。同樣地，當(dāng)向輸入部B輸入了 H電平的信號時(shí)，N溝道MOS晶體管 MN12導(dǎo)通，從輸出部f輸出L電平。并且，通過開關(guān)控制電路21，開關(guān)元件 MN14導(dǎo)通，同樣將電阻R6短路。向輸入部A以及輸入部B的雙方輸入H 電平的信號時(shí)，當(dāng)然在輸出部f也輸出L電平信號，因此也同樣將電阻R6短 路。由此，實(shí)施例5的NOR門可以實(shí)現(xiàn)具有滯后特性的輸入輸出特性。
另 一方面，當(dāng)向輸入部A以及輸入部B的雙方輸入L電平的信號時(shí)，CMOS 電路11的P溝道MOS晶體管MP11以及CMOS電路12的P溝道MOS晶體 管MP12的雙方導(dǎo)通，從輸出部f輸出H電平的信號。并且，向開關(guān)控制電路 21的輸入部A2輸入H電平的信號，從輸出部Y2輸出L電平的信號，成為將 作為開關(guān)元件的P溝道MOS晶體管MP14導(dǎo)通的狀態(tài)。由此，電阻R5被短 路，同樣可以實(shí)現(xiàn)具有滯后特性的輸入輸出特性。
這樣，在NOR門中也與構(gòu)成CMOS電路11、 12的MOS晶體管MPll、 MP12、 MNll、 MN12串聯(lián)地連接電阻，與電阻并耳關(guān)地i殳置開關(guān)元件MP14、 MN14，通過開關(guān)控制電路21對它們進(jìn)行控制，由此可以實(shí)現(xiàn)具有滯后特性 的NOR門，可以構(gòu)成切跳等較少的NOR門。另外，通過調(diào)整電阻R5、 R6 可以容易地調(diào)整滯后特性。 (實(shí)施例6 )
圖7是表示應(yīng)用了本發(fā)明的實(shí)施例6的邏輯門的電路結(jié)構(gòu)的圖。實(shí)施例6 的邏輯門構(gòu)成了 NAND門。在圖7中，實(shí)施例6的NAND門具有構(gòu)成CMOS 電路13的P溝道MOS晶體管MP21以及N溝道MOS晶體管MN21;構(gòu)成 CMOS電路14的P溝道MOS晶體管MP22以及N溝道MOS晶體管MN22; 電阻R7、 R8;開關(guān)元件MP24、 MN24;構(gòu)成開關(guān)控制電路22的P溝道MOS 晶體管MP23以及N溝道MOS晶體管MN23。
另外，實(shí)施例6的NAND門為2輸入1輸出，具有兩個(gè)輸入部A、 B和一個(gè)輸出部f(A，B)。由于是NAND門，所以輸入與輸出的關(guān)系是《0，0)= l、f(0，l) =1、 f(l，0)=l以及《1,1) = 0 (其中，O表示L電平的電壓信號，1表示H電 平的電壓信號)。
實(shí)施例6的NAND門中，CMOS電路13 、 14的P溝道MOS晶體管MP21 、 22并聯(lián)地與電源Vdd相連，N溝道MOS晶體管MN21 、 MP22串聯(lián)地與大地 GND相連。因此，若向輸入部A、 B的雙方或某一方輸入L電平的信號，則 輸出部f輸出H電平的信號，僅在向輸入部A、 B的雙方輸入H電平的信號 時(shí)，輸出部f輸出L電平的信號，起到NAND門的作用。
即，例如當(dāng)向輸入部A輸入L電平的信號時(shí)，P溝道MOS晶體管MP21 導(dǎo)通，輸出部f輸出H電平的信號。由此，開關(guān)控制電^各22從輸入部A3輸 入H電平的信號，從輸出部Y3輸出L電平的信號。由此，作為開關(guān)元件的P 溝道MOS晶體管MP24導(dǎo)通，電阻R7被短路。同樣地，當(dāng)向輸入部B輸入 L電平的信號時(shí)，P溝道MOS晶體管MP22導(dǎo)通，仍然從輸出部f輸出H電 平的信號。其通過開關(guān)控制電路22反相，從輸出部Y3輸出L電平的信號， 因此，同樣地開關(guān)元件P溝道MOS晶體管MP24導(dǎo)通，電阻R7被短路。另 外，當(dāng)向輸入部A、 B的雙方輸入L電平的信號時(shí)也進(jìn)4亍同樣的動(dòng)作。
另一方面，在向輸入部A、 B的雙方輸入H電平的4言號時(shí)，與大地GND 串聯(lián)連接的N溝道MOS晶體管MN21、 MN22的雙方成為導(dǎo)通狀態(tài)，因此從 輸出f輸出L電平的信號。當(dāng)將L電平的信號輸入開關(guān)控制電路22的輸入部 A3時(shí)，P溝道MOS晶體管MP23導(dǎo)通，從輸出部Y3輸出H電平的信號。此 時(shí)，作為開關(guān)元件的N溝道MOS晶體管MN24導(dǎo)通，因此電阻R8被短路。
這樣，根據(jù)輸入部A、 B的輸入信號的組合，當(dāng)輸出f的輸出電壓Vout 為L電平時(shí)，僅把與大地GND連接的電阻R8短路，當(dāng)輸出電壓Vout為H電 平時(shí)，僅把與電源Vdd連接的電阻R7短路，通過進(jìn)行該動(dòng)作，在NAND門 中也可以實(shí)現(xiàn)滯后特性，可以構(gòu)成切跳等較少的NAND門。另外，通過電阻 R7、 R8的調(diào)整，在實(shí)施例6的NAND門中也可以容易地調(diào)整滯后特性。
此外，在實(shí)施例5和實(shí)施例6中，也使用應(yīng)用了電阻器的例子來說明電阻 R5、 R6、 R7、 R8,但電阻R5 ~ R8只要是具有電阻成份的元件，則可以應(yīng)用 各種形態(tài)，因此例如可以利用MOS晶體管的導(dǎo)通電阻。另夕卜，通過將實(shí)施例5的NOR門與實(shí)施例i ~ 4的NOT門中的某一個(gè)組 合，可以實(shí)現(xiàn)具有滯后特性的OR門，通過將實(shí)施例6的NAND門與實(shí)施例1 ~ 4中的某一個(gè)組合，可以實(shí)現(xiàn)AND門。并且，利用它們可以構(gòu)成希望的邏輯 電路。例如，通過使用實(shí)施例1 ~6的邏輯門在半導(dǎo)體基板上形成希望的邏輯 電路，將其封裝化而收納在封裝內(nèi)，可以構(gòu)成搭載了希望的邏輯電路的半導(dǎo)體 集成電路裝置。本實(shí)施例的邏輯門可以適用于這種邏輯IC。
以上，詳細(xì)說明了本發(fā)明的優(yōu)選實(shí)施例，但本發(fā)明并不限于上述實(shí)施例， 在不超出本發(fā)明的范圍的情況下，可以對上述實(shí)施例進(jìn)行各種變形以及替換。
權(quán)利要求
1. 一種包含CMOS電路的邏輯門，所述CMOS電路具有P溝道MOS晶體管和N溝道MOS晶體管，該邏輯門的特征在于，包括與所述P溝道MOS晶體管和/或所述N溝道MOS晶體管的源極或漏極串聯(lián)連接的具有電阻成份的元件；與該具有電阻成份的元件并聯(lián)連接的開關(guān)元件；以及根據(jù)所述CMOS電路的輸出信號，對所述開關(guān)元件進(jìn)行開關(guān)控制的開關(guān)控制電路。
2. 根據(jù)權(quán)利要求1所述的邏輯門，其特征在于，所述開關(guān)控制電路，通過與所述CMOS電路的輸入信號同相的信號控制 所述開關(guān)元件。
3. 根據(jù)權(quán)利要求1或2所述的邏輯門，其特征在于， 所述具有電阻成份的元件是電阻器或MOS晶體管。
4. 根據(jù)權(quán)利要求1至3中任意一項(xiàng)所述的邏輯門，其特征在于， 是NOT門、NOR門或NAND門中的某一個(gè)。
5. —種半導(dǎo)體集成電路裝置，其特征在于，使用權(quán)利要求1至4中任意一項(xiàng)所述的邏輯門，在半導(dǎo)體基板上形成邏輯 電路，將該半導(dǎo)體基板收納在封裝中。
全文摘要
本發(fā)明提供一種邏輯門以及使用該邏輯門的半導(dǎo)體集成電路裝置。本發(fā)明的目的在于提供一種能夠以容易調(diào)整的結(jié)構(gòu)得到希望的滯后特性的邏輯門。本發(fā)明的邏輯門包含CMOS電路(10～14)，該CMOS電路(10～14)具有P溝道MOS晶體管和N溝道MOS晶體管，本發(fā)明的邏輯門的特征在于，包括與所述P溝道MOS晶體管和/或所述N溝道MOS晶體管的源極或漏極串聯(lián)連接的具有電阻成份的元件(R1～R8)；與該具有電阻成份的元件(R1～R8)并聯(lián)連接的開關(guān)元件；以及根據(jù)所述CMOS電路的輸出信號，對所述開關(guān)元件進(jìn)行開關(guān)控制的開關(guān)控制電路(20、21、22)。
文檔編號H03K3/00GK101420216SQ20081017493
公開日2009年4月29日 申請日期2008年10月24日 優(yōu)先權(quán)日2007年10月25日
發(fā)明者佐藤朗, 川越治 申請人:三美電機(jī)株式會(huì)社