專利名稱：電平移位電路及使用該電路的驅(qū)動(dòng)器和顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電平移位電路及使用該電路的驅(qū)動(dòng)器和顯示裝置。
背景技術(shù)：
最近，在顯示裝置領(lǐng)域中正在開(kāi)發(fā)使用液晶顯示裝置或有機(jī)EL (Electro Luminescence,場(chǎng)致發(fā)光)元件的顯示器等使用各種顯示器 件的顯示器。上述顯示裝置要求高畫(huà)質(zhì)化(多灰度化)，存在掃描信 號(hào)和灰度信號(hào)的電壓振幅提高的趨勢(shì)。因此，對(duì)顯示面板的掃描線進(jìn) 行驅(qū)動(dòng)的行驅(qū)動(dòng)器、和利用灰度信號(hào)對(duì)顯示面板的數(shù)據(jù)線進(jìn)行驅(qū)動(dòng)的 列驅(qū)動(dòng)器的輸出部要求高電壓。
另一方面，從顯示控制器提供給行驅(qū)動(dòng)器和列驅(qū)動(dòng)器的各種控制 信號(hào)和影像數(shù)據(jù)信號(hào)，要求以較少的布線數(shù)量進(jìn)行高速傳輸、低EMI (Electro-Magnetic Interference,電磁干擾)等，上述信號(hào)的振幅逐漸 在減小。
并且，在行驅(qū)動(dòng)器和列驅(qū)動(dòng)器內(nèi)部，也為了抑制用于處理隨高精 細(xì)化、多灰度化而增加的數(shù)據(jù)量的邏輯電路面積增大(高成本化)， 采用精細(xì)工藝，隨之邏輯電路的電源電壓存在低電壓化的趨勢(shì)。
艮P，要求行驅(qū)動(dòng)器和列驅(qū)動(dòng)器在輸入部為低電壓、在輸出部為高 電壓。
因此，在把輸入部的低電壓信號(hào)轉(zhuǎn)換為輸出部的高電壓信號(hào)的電 平移位電路中，必須迅速地把低振幅信號(hào)轉(zhuǎn)換為高振幅信號(hào)。
9圖21是表示把低振幅信號(hào)轉(zhuǎn)換為高振幅信號(hào)的電平移位電路的 典型結(jié)構(gòu)的一例的圖(參照后述的專利文獻(xiàn)1)。參照?qǐng)D21，該電平
移位電路接收低電壓的信號(hào)IN，輸出高電壓的輸出信號(hào)和OUT、 OUT 的反相信號(hào)OUTB。該電平移位電路具有發(fā)揮輸出端子Wl、 W2的充 電元件的作用的P溝道MOS晶體管Pl、 P2，源極連接到電源端子 VDD3，柵極分別連接到輸出端子W2、 Wl，漏極分別連接到輸出端子 Wl、 W2。 P溝道MOS晶體管P1、 P2在柵極分別接收從輸出端子W2、 Wl輸出的高振幅的輸出信號(hào)OUT、 OUTB。 P溝道MOS晶體管Pl、 P2的柵極與源極間電壓VGS的絕對(duì)值最大為IVSS-VDD3 | 。另一方面， N溝道MOS晶體管N1、N2發(fā)揮輸出端子Wl、 W2的放電元件的作用， 上述N溝道MOS晶體管Nl、 N2的源極連接到電源端子VSS，漏極分 別連接到輸出端子W1、 W2，柵極接收低電壓的輸入信號(hào)IN及其反轉(zhuǎn) 信號(hào)(均是低振幅信號(hào))。
放電元件N1、N2的柵極與源極間電壓最大為輸入信號(hào)IN的振幅， 放電元件N1、 N2的放電能力低于柵極與源極間電壓VGS的絕對(duì)值最 大為IVSS-VDD3I的充電元件P1、 P2的充電能力。放電元件N1、 N2 和充電元件P1、 P2的漏極電流例如與(柵極與源極間電壓-閾值)的平 方成比例，導(dǎo)通時(shí)柵極與源極間電壓被設(shè)定為較大值的充電元件Pl、 P2的漏極電流大于放電元件N1、 N2的漏極電流。
因此，為了提高放電元件N1、 N2的放電能力，需要使放電元件 Nl、 N2的元件尺寸(W/L比，W為溝道寬度，L為溝道長(zhǎng)度)足夠大。
可是，放電元件N1、 N2的放電能力必須設(shè)定為超過(guò)充電元件P1、 P2的充電能力。通過(guò)考察放電動(dòng)作容易理解這一點(diǎn)。
作為具體例，例如考慮輸出端子Wl、 W2分別從VDD3(高電位)、 VSS (低電位)的狀態(tài)(初始狀態(tài))開(kāi)始變化的情況。在該狀態(tài)下，充電元件P1導(dǎo)通、充電元件P2截止。并且，輸入信號(hào)IN為低電平，放
電元件N1截止，放電元件N2導(dǎo)通。
在此，在輸入信號(hào)IN從低電平變?yōu)楦唠娖綍r(shí)，放電元件N1導(dǎo)通， 放電元件N2截止。但是，由于在輸入信號(hào)IN剛從低電平變?yōu)楦唠娖?后充電元件P1仍導(dǎo)通，所以放電元件N1為了使輸出端子Wl變?yōu)榈?電平(VSS)，作為放電元件N1的放電能力(NM0S晶體管N1的漏 極電流)所需的放電能力應(yīng)超過(guò)充電元件P1的充電能力(PMOS晶體 管P1的漏極電流)。
因此，為了使圖21的電平移位電路正常動(dòng)作，必須使放電元件 Nl、 N2的元件尺寸(W/L比)足夠大，并且使充電元件P1、 P2的元 件尺寸(W/L比)足夠小，將放電能力設(shè)定為超過(guò)充電能力。即，構(gòu) 成圖21所示電平移位電路的放電元件的各元件尺寸增大，面積增大。 尤其在輸入信號(hào)IN為低電壓時(shí)，由于放電元件N1、 N2的放電能力相 對(duì)降低，因此需要進(jìn)一步增大電路面積。
并且，難以將晶體管及尺寸設(shè)定成使放電元件Nl、 N2的放電能 力大幅超過(guò)充電元件P1、 P2的充電能力。
在增大放電元件N1、 N2的W/L比時(shí)，由于寄生電容增加，因此 電平移位動(dòng)作變慢，Nl、 Pl同時(shí)為導(dǎo)通狀態(tài)、或N2、 P2同時(shí)為導(dǎo)通 狀態(tài)的期間變長(zhǎng)，所流過(guò)的貫通電流過(guò)度增加，還產(chǎn)生功耗增大的問(wèn) 題。
圖22是表示專利文獻(xiàn)1的結(jié)構(gòu)的圖。參照?qǐng)D22，具有P溝道 MOS晶體管P51、 P52，其源極連接到電源端子VDD3，漏極分別連接 到W3、 W4; P溝道MOS晶體管P3、P4，其源極連接到電源端子VDD3， 漏極分別連接到W3、 W4; P溝道MOS晶體管Pl、 P2，其源極分別連 接到W3、 W4，漏極分別連接到W1、 W2，柵極與W2、 Wl交叉連接；
11和N溝道MOS晶體管N1、 N2，其源極連接到電源端子VSS，漏極分 別連接到W1、 W2，柵極分別連接到輸入端子IN和使輸入端子IN的 信號(hào)反轉(zhuǎn)的反相器INVO的輸出，向P溝道MOS晶體管P3、 P52的柵 極提供利用反相器INV 1將W2反轉(zhuǎn)后的信號(hào)，向P溝道MOS晶體管 P4、 P51的柵極提供利用反相器INV2將INV1的輸出反轉(zhuǎn)后的信號(hào)， INV 2的輸出連接到輸出端子OUT。該電路的目的在于，在把P溝道 MOS晶體管P51、 P52設(shè)為高電阻晶體管，且放電元件N1、 N2之一的 控制端子從低振幅的低電平變?yōu)楦唠娖綍r(shí)，容易降低輸出節(jié)點(diǎn)(Wl或 W2)，實(shí)現(xiàn)高速的電平移位動(dòng)作和抑制貫通電流。
例如，作為初始狀態(tài)考慮以下?tīng)顟B(tài)，輸入信號(hào)IN為低振幅的低電 平，放電元件N1、 N2分別截止、導(dǎo)通，充電元件P1、 P2分別導(dǎo)通、 截止，輸出節(jié)點(diǎn)Wl、 W2分別是高振幅的高電平、低電平，利用INV 1 接收輸出節(jié)點(diǎn)W2的輸出信號(hào)的反相信號(hào)的P溝道MOS晶體管P3、 P52分別截止，利用INV 2接收輸出節(jié)點(diǎn)W2的輸出信號(hào)的同相信號(hào)的 P溝道MOS晶體管P4、 P51分別導(dǎo)通。此時(shí)，形成為高電阻晶體管的 P溝道MOS晶體管P51的充電能力弱，從而輸出節(jié)點(diǎn)Wl保持高振幅 的高電平。
下面，考慮從上述初始狀態(tài)開(kāi)始輸入信號(hào)IN由低電平變?yōu)楦唠娖?的情況。此時(shí)，放電元件N1、 N2分別導(dǎo)通、截止，通過(guò)放電元件N1， 輸出節(jié)點(diǎn)Wl從高振幅的高電平放電為低電平。
另外，變?yōu)閷?dǎo)通后的放電元件Nl的放電能力必須超過(guò)充電元件 Pl的充電能力。該情況下，由于充電元件P1的充電能力由高電阻晶體 管P51決定，所以放電元件Nl能夠比較容易地使輸出節(jié)點(diǎn)Wl變?yōu)榈?電平。
通過(guò)輸出節(jié)點(diǎn)Wl變?yōu)榈碗娖?，充電元件P2導(dǎo)通，使輸出節(jié)點(diǎn) W2變?yōu)楦唠娖?。此時(shí)，充電元件P2的充電能力由P溝道MOS晶體管
12P4的充電能力決定，充電元件P2能夠容易地使輸出節(jié)點(diǎn)W2變?yōu)楦唠娖健?br> 在輸出節(jié)點(diǎn)W2變?yōu)楦唠娖綍r(shí)，柵極連接到反相器INV l的輸出 端的P溝道MOS晶體管P3、 P52均導(dǎo)通，柵極連接到反相器INV 2 的輸出端的P溝道MOS晶體管P4、 P51均截止。由此，由于形成為高 電阻晶體管的P52的充電能力弱，從而變?yōu)楦哒穹唠娖降妮敵龉?jié)點(diǎn) W2保持為高電平。
專利文獻(xiàn)l:日本專利特開(kāi)2001-298356號(hào)公報(bào)
以下說(shuō)明本發(fā)明人的分析結(jié)果。
在圖22的電平移位電路中，放電元件N1、 N2只要是放電能力超 過(guò)高電阻晶體管P51、 P52的充電能力的元件尺寸即可。并且，充電元 件P1、 P2的充電能力也只要在高電阻晶體管P51、 P52的充電能力以
上即可。
圖22的電平移位電路與圖21的電平移位電路相比，雖然元件數(shù) 量增多，但各元件的晶體管尺寸比較小，電平移位電路整體的面積比 較小。并且，圖22的電平移位電路還可以實(shí)現(xiàn)高速動(dòng)作，且由于抑制 了過(guò)渡的電流，所以還可以實(shí)現(xiàn)低功率。
但是，在圖22的電平移位電路中，如果高電阻晶體管P51、 P52 的電阻值過(guò)低，則在進(jìn)行電平移位動(dòng)作時(shí)，從高電位電源向低電位電 源流過(guò)貫通電流，動(dòng)作變遲緩。
另一方面，如果高電阻晶體管P51、 P52的電阻值過(guò)高，則高電阻 晶體管P51、 P52的充電能力非常弱，保持為高振幅高電平的輸出節(jié)點(diǎn) 的電位容易變得不穩(wěn)定(可靠性降低)。尤其在長(zhǎng)時(shí)間地持續(xù)相同狀態(tài)時(shí)，保持為高電壓(VDD3)的高電
平的輸出節(jié)點(diǎn)由于周圍的噪聲等而向低電平一側(cè)變動(dòng)，有可能導(dǎo)致錯(cuò) 誤動(dòng)作和貫通電流。
并且，隨著電源電壓VDD3成為高電位，高電阻晶體管P51、 P52 的電阻值降低。因此，為了維持高電阻晶體管P51、 P52的電阻值，必 須使高電阻晶體管P51、 P52的溝道長(zhǎng)度尺寸足夠大。其結(jié)果，產(chǎn)生面 積增大的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種把低振幅的輸入信號(hào)迅速轉(zhuǎn)換為高 振幅信號(hào)的電平移位電路。
并且，本發(fā)明的其他目的在于，提供一種驅(qū)動(dòng)器及具有該驅(qū)動(dòng)器 的顯示裝置，在需要多個(gè)電平移位電路的多輸出驅(qū)動(dòng)器中，能夠?qū)崿F(xiàn) 高速動(dòng)作，并且能夠?qū)崿F(xiàn)低功耗、小面積和低成本化。
為了解決上述問(wèn)題，本發(fā)明的結(jié)構(gòu)大致如下。
根據(jù)本發(fā)明的一個(gè)方面，提供一種電平移位電路，包括第1電 平移位器，其連接于提供第1電壓的第1供電端子與第1和第2輸出 端子之間，從第1和第2輸入端子分別輸入第1和第2輸入信號(hào)，并 根據(jù)所述第1和第2輸入信號(hào)，把所述第1和第2輸出端子中的一個(gè) 設(shè)定為所述第1電壓一側(cè)的電平(第1電壓電平)；第2電平移位器， 其連接于提供第2電壓的第2供電端子與所述第1和第2輸出端子之 間，相對(duì)于所述第1和第2輸出端子中由所述第1電平移位器設(shè)定為 所述第1電壓電平的所述一個(gè)輸出端子，把另一個(gè)輸出端子設(shè)定為所 述第2電壓一側(cè)的電平(第2電壓電平)；和進(jìn)行控制的電路，接收 第1控制信號(hào)，對(duì)于所述第1和第2輸出端子中、在所述第1和第2
14輸入信號(hào)輸入到所述第1和第2輸入端子的時(shí)間點(diǎn)為所述第2電壓電
平的一個(gè)輸出端子，所述進(jìn)行控制的電路在第1期間切斷所述第2電 平移位器中所述一個(gè)輸出端子與所述第2供電端子之間的電流路徑， 所述第1期間包括所述第1和第2輸入信號(hào)輸入到所述第1和第2輸 入端子的時(shí)間點(diǎn)，并且在所述第1期間之后的第2期間，所述進(jìn)行控 制的電路解除所述一個(gè)輸出端子與所述第2供電端子之間的電流路徑 的切斷，所述第1和第2輸出端子的輸出振幅大于所述第1和第2輸 入信號(hào)的振幅。
在本發(fā)明涉及的一種電平移位電路中，所述第1和第2輸入信號(hào) 以預(yù)定的周期輸入到所述第1和第2輸入端子，所述第1期間包括所 述第1和第2輸入信號(hào)輸入到所述第1和第2輸入端子的輸入時(shí)間點(diǎn)， 所述第1期間與所述第2期間的時(shí)間之合為與所述第1和第2輸入信 號(hào)的周期相同的長(zhǎng)度。
在本發(fā)明涉及的一種電平移位電路中，也可以包括鎖存部，其接 收所述第1和第2輸出端子各自的電壓，根據(jù)所述第1控制信號(hào)控制 所述第1和第2輸出端子各自的電壓的鎖存動(dòng)作，作為輸出信號(hào)輸出 第2和第3控制信號(hào)，所述第2電平移位器包括第1開(kāi)關(guān)部，其進(jìn) 行以下控制，根據(jù)所述第1控制信號(hào)，在所述第1期間切斷所述第1 和第2輸出端子與所述第2供電端子之間的電流路徑，并在所述第2 期間解除所述切斷；和第2開(kāi)關(guān)部，其進(jìn)行以下控制，根據(jù)所述第2 和第3控制信號(hào)，在所述第1期間切斷所述第1和第2輸出端子中、 在所述第1期間的開(kāi)始時(shí)間點(diǎn)取所述第2電壓電平的一個(gè)輸出端子與 所述第2供電端子之間的電流路徑，并在所述第2期間解除所述一個(gè) 輸出端子與所述第2供電端子之間的電流路徑的切斷。
在本發(fā)明涉及的一種電平移位電路中，所述第1開(kāi)關(guān)部包括第1 和第2開(kāi)關(guān)，分別插入在所述第1和第2輸出端子與所述第2供電端 子之間的電流路徑中，根據(jù)所述第1控制信號(hào)被控制為共同導(dǎo)通、斷
15開(kāi)。所述第2開(kāi)關(guān)部包括第3開(kāi)關(guān)，其與所述第1開(kāi)關(guān)并聯(lián)地插入 在所述第1輸出端子與所述第2供電端子之間的電流路徑中，根據(jù)所 述第2控制信號(hào)控制導(dǎo)通、斷開(kāi)；和第4開(kāi)關(guān)，其與所述第2開(kāi)關(guān)并 聯(lián)地插入在所述第2輸出端子與所述第2供電端子之間的電流路徑中， 根據(jù)所述第3控制信號(hào)控制導(dǎo)通、斷開(kāi)。
在本發(fā)明涉及的一種電平移位電路中也可以構(gòu)成為，所述鎖存部
根據(jù)所述第1控制信號(hào)，在所述第1期間停止接收所述第1和第2輸 出端子的電壓，并輸出將所述第1期間開(kāi)始時(shí)間點(diǎn)的所述第1和第2 輸出端子的電壓電平鎖存了的信號(hào)，分別作為所述第2和第3控制信 號(hào)，所述鎖存部在所述第2期間成為直通模式，輸出根據(jù)所述第1和 第2輸出端子的電壓電平所形成的信號(hào)，分別作為所述第2和第3控 制信號(hào)。
在本發(fā)明涉及的一種電平移位電路中也可以構(gòu)成為，所述第2電 平移位器包括第1和第2晶體管，該第1和第2晶體管的第1端子分 別連接到所述第1和第2輸出端子，發(fā)揮向所述第2電壓電平一側(cè)進(jìn) 行電平移位的作用，所述第1和第3開(kāi)關(guān)在所述第1晶體管的第2端 子與所述第2供電端子之間彼此并聯(lián)連接，所述第2和第4開(kāi)關(guān)在所 述第2晶體管的第2端子與所述第2供電端子之間彼此并聯(lián)連接。
在本發(fā)明涉及的一種電平移位電路中也可以構(gòu)成為，所述第2電 平移位器包括第1和第2晶體管，該第1和第2晶體管的第1端子連 接到所述第2供電端子，發(fā)揮向所述第2電壓電平一側(cè)進(jìn)行電平移位 的作用，所述第1和第3開(kāi)關(guān)在所述第1晶體管的第2端子與所述第1 輸出端子之間并聯(lián)連接，所述第2和第4開(kāi)關(guān)在所述第2晶體管的第2 端子與第2輸出端子之間并聯(lián)連接。
在本發(fā)明涉及的一種電平移位電路中，所述第1晶體管的控制端 子連接到所述第2輸出端子，所述第2晶體管的控制端子連接到所述第l輸出端子。
在本發(fā)明涉及的一種電平移位電路中，所述鎖存部包括第5和第
6開(kāi)關(guān)，該第5和第6開(kāi)關(guān)的一端分別連接到所述第1和第2輸出端子，另一端分別連接到所述第3和第4開(kāi)關(guān)的控制端子，該第5和第6開(kāi)關(guān)根據(jù)所述第1控制信號(hào)控制導(dǎo)通、斷開(kāi)，保持與所述另一端分別連接的電容所采樣的電壓。
在本發(fā)明涉及的一種電平移位電路中，所述第1電平移位器包括第3和第4晶體管，分別連接在所述第1供電端子與所述第1和第2輸出端子之間，該第3和第4晶體管的控制端子分別連接到所述第1和第2輸入端子。
在本發(fā)明涉及的一種電平移位電路中，所述第1電平移位器包括一端連接到所述第1供電端子的電流源；以及第3和第4晶體管，共同連接的第1端子彼此連接到所述電流源的另一端，第2端子分別連接到所述第1和第2輸出端子，控制端子分別連接到所述第1和第2輸入端子。
在本發(fā)明涉及的一種電平移位電路中，所述鎖存部也可以包括第5和第6開(kāi)關(guān)，該第5和第6開(kāi)關(guān)的一端分別連接到所述第1和第2輸出端子，根據(jù)所述第1控制信號(hào)控制導(dǎo)通、斷開(kāi)；第1和第2反相器，該第1和第2反相器的輸入端分別連接到所述第5和第6開(kāi)關(guān)的另一端；以及第3和第4反相器，該第3和第4反相器的輸入端分別連接到所述第1和第2反相器的輸出端，該第3和第4反相器的輸出端經(jīng)由根據(jù)所述第1控制信號(hào)的互補(bǔ)信號(hào)控制導(dǎo)通、斷開(kāi)的第7和第8開(kāi)關(guān)，分別連接到所述第1和第2反相器的輸入端，所述第1和第2反相器的輸出端分別連接到所述第4和第3開(kāi)關(guān)的控制端子。
在本發(fā)明涉及的一種電平移位電路中，包括第1和第2鎖存電路，接收所述第1和第2輸出端子各自的電壓，根據(jù)所述第1控制信號(hào)，在所述第1期間輸出將所述第1期間開(kāi)始時(shí)間點(diǎn)的所述第1和第2
輸出端子的電壓電平鎖存了的信號(hào)，分別作為第2和第3控制信號(hào)，所述第1和第2鎖存電路在所述第2期間成為直通模式，輸出根據(jù)所述第1和第2輸出端子的電壓電平所形成的信號(hào)，分別作為所述第2和第3控制信號(hào)；第1邏輯電路，其接收所述第1鎖存電路的輸出，根據(jù)所述第1控制信號(hào)，在所述第1期間輸出所述第1鎖存電路的輸出，作為所述第2控制信號(hào)；和第2邏輯電路，其接收所述第2鎖存電路的輸出，根據(jù)所述第1控制信號(hào)，在所述第1期間輸出所述第2鎖存電路的輸出，作為所述第3控制信號(hào)，在所述第2期間，所述第l和第2邏輯電路輸出用于將所述第2電平移位器中所述第1或第2輸出端子與所述第2供電端子之間的電流路徑的切斷解除的信號(hào)，作為所述第2和第3控制信號(hào)。
在本發(fā)明涉及的一種電平移位電路中，包括第1和第2晶體管，分別連接在第1電源端子與第1和第2輸出端子之間，在控制端子分別接收相對(duì)低振幅的彼此互補(bǔ)的輸入信號(hào)；第3和第4晶體管，分別連接在第2電源端子與所述第1和第2輸出端子之間，該第3和第4晶體管的控制端子分別連接到所述第2和第1輸出端子；鎖存部，輸入從所述第1和第2輸出端子輸出的相對(duì)高振幅的彼此互補(bǔ)的輸出信號(hào)，并在與第l控制信號(hào)對(duì)應(yīng)的時(shí)序輸出互補(bǔ)的第2、第3控制信號(hào)；第1和第2開(kāi)關(guān)，分別以與所述第3和第4晶體管串聯(lián)的形式連接在所述第2電源端子與所述第1和第2輸出端子之間，根據(jù)所述第1控制信號(hào)被控制為共同導(dǎo)通、斷開(kāi)；以及第3和第4開(kāi)關(guān)，以分別與所述第3和第4晶體管串聯(lián)的形式、且分別與所述第1和第2開(kāi)關(guān)并聯(lián)的形式，連接在所述第2電源端子與所述第1和第2輸出端子之間，根據(jù)所述第2和第3控制信號(hào)分別互補(bǔ)地控制導(dǎo)通、斷開(kāi)。
根據(jù)本發(fā)明，提供一種掃描驅(qū)動(dòng)器，包括電平移位電路組，接收從對(duì)傳輸信號(hào)進(jìn)行傳輸?shù)囊莆患拇嫫髦兴鶎?duì)應(yīng)的級(jí)輸出的低振幅的
18信號(hào)，進(jìn)行電平移位而使上述低振幅的信號(hào)成為高振幅的信號(hào)后輸出；和緩沖器，其接收所述電平移位電路組的輸出，驅(qū)動(dòng)顯示面板的掃描線，作為所述電平移位電路，具有上述本發(fā)明涉及的電平移位電路。
根據(jù)本發(fā)明，提供一種數(shù)據(jù)驅(qū)動(dòng)器，包括電平移位電路，其接收從對(duì)數(shù)字?jǐn)?shù)據(jù)進(jìn)行鎖存的數(shù)據(jù)鎖存電路輸出的低振幅的信號(hào)，進(jìn)行電平移位而使上述低振幅的信號(hào)成為高振幅的信號(hào)后輸出；數(shù)字模擬轉(zhuǎn)換器，其接收來(lái)自所述電平移位電路的數(shù)字信號(hào)，并轉(zhuǎn)換為模擬信號(hào)；和緩沖器，其接收所述數(shù)字模擬轉(zhuǎn)換器的輸出，驅(qū)動(dòng)顯示面板的數(shù)據(jù)線，作為所述電平移位電路，具有上述本發(fā)明涉及的電平移位電路。
根據(jù)本發(fā)明，提供一種包括所述掃描驅(qū)動(dòng)器的顯示裝置。根據(jù)本發(fā)明，提供一種包括所述數(shù)據(jù)驅(qū)動(dòng)器的顯示裝置。
根據(jù)本發(fā)明，能夠把低振幅的輸入信號(hào)迅速轉(zhuǎn)換為高振幅信號(hào)，而幾乎不產(chǎn)生輸出信號(hào)相對(duì)于輸入信號(hào)的延遲。
并且，根據(jù)本發(fā)明，在需要多個(gè)電平移位電路的多輸出驅(qū)動(dòng)器及具有該驅(qū)動(dòng)器的顯示裝置中，能夠?qū)崿F(xiàn)高速動(dòng)作、低功耗、及小面積(低成本)。


圖1是表示本發(fā)明的實(shí)施例1的結(jié)構(gòu)的圖。
圖2是表示本發(fā)明的實(shí)施例1的時(shí)序動(dòng)作的一例的圖。
圖3是表示本發(fā)明的實(shí)施例1-1的結(jié)構(gòu)的圖。
圖4是表示本發(fā)明的實(shí)施例1-2的結(jié)構(gòu)的圖。
圖5是表示本發(fā)明的實(shí)施例1-1、 l-2的時(shí)序動(dòng)作的一例的圖。
圖6是表示本發(fā)明的實(shí)施例1-3的結(jié)構(gòu)的圖。
圖7是表示本發(fā)明的實(shí)施例1-4的結(jié)構(gòu)(圖3的一個(gè)具體例)的
19圖。
圖8是表示本發(fā)明的實(shí)施例1-5的結(jié)構(gòu)(圖4的一個(gè)具體例)的圖。
圖9是表示本發(fā)明的實(shí)施例1-4、 ！-5的時(shí)序動(dòng)作的一例的圖。圖IO是表示本發(fā)明的實(shí)施例l-6的結(jié)構(gòu)的圖。圖11是表示本發(fā)明的實(shí)施例1-7的結(jié)構(gòu)(圖10的一個(gè)具體例)的圖。
圖12是表示本發(fā)明的實(shí)施例1-8的結(jié)構(gòu)的圖。圖13是表示本發(fā)明的實(shí)施例1-8的時(shí)序動(dòng)作的一例的圖。圖14是表示本發(fā)明的實(shí)施例l-9的結(jié)構(gòu)的圖。圖15是表示本發(fā)明的實(shí)施例1-10的結(jié)構(gòu)(圖14的一個(gè)具體例)的圖。
圖16是表示本發(fā)明的實(shí)施例1-9、 l-10的時(shí)序動(dòng)作的一例的圖。圖17是表示本發(fā)明的實(shí)施例2的行驅(qū)動(dòng)器的結(jié)構(gòu)的一例的圖。圖18是表示本發(fā)明的實(shí)施例3的列驅(qū)動(dòng)器的結(jié)構(gòu)的一例的圖。圖19是表示本發(fā)明的實(shí)施例4的顯示裝置的結(jié)構(gòu)的一例的圖。圖20(A)、 (B)、 (C)是表示圖19中像素的例子的圖。圖21是表示現(xiàn)有技術(shù)的電平移位電路的結(jié)構(gòu)的圖。圖22是表示現(xiàn)有技術(shù)的電平移位電路的結(jié)構(gòu)的圖。
具體實(shí)施例方式
為進(jìn)一步詳細(xì)說(shuō)明上述的本發(fā)明，參照附圖進(jìn)行如下說(shuō)明。根據(jù)本發(fā)明的一個(gè)方式，電平移位電路(參照?qǐng)D1)包括第1電平移位電路(10)，其連接于提供第1電壓(VE1)的第l供電端子(電源端子)(El)與第1和第2輸出端子(3、 4)之間，從第1和第2輸入端子(1、 2)分別輸入第1和第2輸入信號(hào)(vil、 vi2)，并根據(jù)所述第1和第2輸入信號(hào)，把第l和第2輸出端子(3、 4)中的一個(gè)設(shè)定為第1電壓電平(VE1);和第2電平移位電路(20)，其連接于提供第2電壓(VE2)的第2供電端子(電源端子)(E2)與所述第l和第2輸出端子(3、 4)之間，相對(duì)于所述第1和第2輸出端子(3、 4)中被設(shè)定為所述第1電壓電平(VE1)的所述一個(gè)輸出端子，把另一個(gè)輸出端
子設(shè)定為第2電壓電平(VE2)。根據(jù)第1控制信號(hào)(S0)進(jìn)行以下控制對(duì)于所述第1和第2輸出端子(3、 4)中、在所述第1和第2輸入信號(hào)(v';l、 vi2)輸入到所述第1和第2輸入端子(1、 2)的時(shí)間點(diǎn)為所述第2電壓電平(VE2)的一個(gè)輸出端子，在所述第2電平移位電路(20)中，在第1期間(Tl)切斷所述一個(gè)輸出端子與所述第2供電端子(E2)之間的電流路徑，所述第1期間包括所述第1和第2輸入信號(hào)輸入到所述第1和第2輸入端子的時(shí)間點(diǎn)，并且在所述第1期間之后的第2期間(T2)，解除所述一個(gè)輸出端子與所述第2供電端子之間的電流路徑的切斷。所述第1和第2輸出端子(3、 4)的輸出振幅(VE1、 VE2)大于所述第1和第2輸入信號(hào)的振幅(VE3、 VE4)。根據(jù)本發(fā)明，相對(duì)于輸入信號(hào)的振幅，能夠轉(zhuǎn)換為數(shù)倍以上的高振幅信號(hào)，而幾乎不產(chǎn)生輸出信號(hào)相對(duì)于輸入信號(hào)的延遲。根據(jù)本發(fā)明，除上述方式之外，還能夠擴(kuò)展出多種方式。以下根據(jù)實(shí)施例進(jìn)行說(shuō)明。
實(shí)施例(實(shí)施例1)
圖1是表示本發(fā)明的電平移位電路的一個(gè)實(shí)施例的結(jié)構(gòu)的圖。參照?qǐng)D1，該電平移位電路包括第1電平移位器10、第2電平移位器20和鎖存部30 (也稱為"反饋控制部")。在圖1中，vil、 vi2是低振幅的輸入信號(hào)，VOl、 V02是互補(bǔ)的高振幅的輸出信號(hào)，VE1、 VE2分別是低電位和高電位的第1、第2電壓電平，clk是低振幅的基準(zhǔn)數(shù)字信號(hào)(時(shí)鐘)，ctl是低振幅的時(shí)序控制信號(hào)，S0、 S3、 S4分別是高振幅的控制信號(hào)。
第1電平移位器IO連接于提供第1電壓電平(VE1)的第1電源端子(El)與第l和第2輸出端子3、 4之間，接收具有第3和第4電壓電平(VE3禾PVE4)的振幅的輸入信號(hào)(vil或vi2或以上兩者)，并根據(jù)輸入信號(hào)的電壓電平的變化，把第1和第2輸出端子3、 4中的一個(gè)驅(qū)動(dòng)為第1電壓電平(VE1)。第2電平移位器20連接于提供第
212電壓電平(VE2)的第2電源端子(E2)與第1和第2輸出端子3、 4 之間，根據(jù)第1電平移位器10的動(dòng)作，把第1和第2輸出端子3、 4 中的另一個(gè)驅(qū)動(dòng)為第2電壓電平(VE2)。
控制信號(hào)產(chǎn)生電路90輸入低振幅的2值信號(hào)即基準(zhǔn)數(shù)字信號(hào)(時(shí) 鐘信號(hào))(clk)和時(shí)序控制信號(hào)(ctl)，并且生成第1控制信號(hào)S0并 將其輸出，以控制第1期間(Tl)(也稱為"第1控制期間")和第2 期間(T2)(也稱為"第2控制期間")，所述第1期間包括輸入信 號(hào)(vil、 vi2)的電壓電平變化的時(shí)序即第1時(shí)刻，所述第2期間包括 該輸入信號(hào)(vil、 vi2)的電壓電平處于穩(wěn)定狀態(tài)的第2時(shí)刻。第l控 制信號(hào)S0具有第1和第2電壓電平(VE1禾卩VE2)的高振幅。
雖然沒(méi)有特別限定，但時(shí)鐘信號(hào)clk規(guī)定輸入到端子1、 2的輸入 信號(hào)(數(shù)據(jù)信號(hào))的循環(huán)(數(shù)據(jù)循環(huán))。雖然并不特別限制本發(fā)明， 但控制信號(hào)產(chǎn)生電路90所生成的單觸發(fā)脈沖相對(duì)于規(guī)定數(shù)據(jù)循環(huán)的開(kāi) 始的時(shí)鐘信號(hào)clk的例如上升沿，在提前預(yù)定時(shí)間的時(shí)序上升為高電 平，在經(jīng)過(guò)該輸入信號(hào)(vil、 vi2)的變化時(shí)間點(diǎn)(變化時(shí)的時(shí)序)后 下降為低電平，控制信號(hào)產(chǎn)生電路90把該脈沖作為第1控制信號(hào)S0 輸出。即，第1控制信號(hào)S0的脈沖比數(shù)據(jù)循環(huán)的開(kāi)始時(shí)間點(diǎn)(即輸入 信號(hào)(vil、 vi2)輸入到端子l、 2的時(shí)間點(diǎn))提前預(yù)定時(shí)間上升。
利用來(lái)自控制信號(hào)產(chǎn)生電路90的高振幅的第1控制信號(hào)S0的高 電平脈沖的上升時(shí)間點(diǎn)和下降時(shí)間點(diǎn)規(guī)定第1期間(Tl)。
把從第1期間Tl的結(jié)束時(shí)間點(diǎn)到下一個(gè)第1期間開(kāi)始為止作為第 2期間T2，第1控制信號(hào)S0的低電平期間規(guī)定第2期間T2。
控制信號(hào)產(chǎn)生電路90也可以根據(jù)所輸入的時(shí)序控制信號(hào)ctl，規(guī) 定第1控制信號(hào)S0的開(kāi)始時(shí)序(選通位置)、脈寬等。使用任意的延 遲控制、脈沖生成技術(shù)來(lái)實(shí)現(xiàn)控制信號(hào)產(chǎn)生電路90的第1控制信號(hào)S0的時(shí)序控制。
規(guī)定低振幅的輸入信號(hào)(Vil、 Vi2)的振幅的下限和上限的第3和
第4屯壓屯平(VE3和VE4)，被設(shè)定在第1和第2電壓電平之間， 并且第3和第4電壓電平(VE3和VE4)的電位差被設(shè)定為小于所述 第1和第2電壓電平(VE1和VE2)的電位差。
第2電平移位器20根據(jù)從控制信號(hào)產(chǎn)生電路90輸出的第1控制 信號(hào)(S0)、以及來(lái)自鎖存部30的高振幅的第2、第3控制信號(hào)S3、 S4的值，在第1期間(Tl)切斷第1和第2輸出端子3、 4中在第1 期間(Tl)開(kāi)始時(shí)為第2電壓電平(VE2)的一個(gè)輸出端子與第2電源 端子(E2)之間的電流路徑。
并且，第2電平移位器20根據(jù)從控制信號(hào)產(chǎn)生電路90輸出的第 l控制信號(hào)(SO)、以及來(lái)自鎖存部30的第2、第3控制信號(hào)S3、 S4 的值，在繼第l期間(Tl)之后的第2期間(T2)使在第l期間(Tl) 被切斷的、該第1和第2輸出端子3、 4中的一個(gè)輸出端子與第2電源 端子(E2)之間的電流路徑恢復(fù)為可導(dǎo)通狀態(tài)。
鎖存部30 (反饋控制部)根據(jù)從控制信號(hào)產(chǎn)生電路90輸出的第1 控制信號(hào)(SO)的值，控制第2電平移位器20。更具體地講，鎖存部 30輸入從第1和第2輸出端子3、 4分別輸出的第1和第2輸出信號(hào)
(VOl、 V02)和從控制信號(hào)產(chǎn)生電路90輸出的第l控制信號(hào)(SO)， 并且根據(jù)第1控制信號(hào)(SO)的值，在第1期間(Tl)把在第1期間
(Tl)開(kāi)始時(shí)對(duì)輸出信號(hào)(VOl、 V02)進(jìn)行鎖存了的高振幅的輸出 信號(hào)(VOl、 V02)分別作為第2和第3控制信號(hào)(S3、 S4)輸出給 第2電平移位器20。第2電平移位器20根據(jù)來(lái)自鎖存部30的高振幅 的第2和第3控制信號(hào)(S3、 S4)，切斷第l和第2輸出端子3、 4中 在第1期間(Tl)開(kāi)始時(shí)為第2電壓電平(VE2)的輸出端子與第2 電源端子(E2)之間的電流路徑。
23另外，在第2期間(T2)，鎖存部(30)的鎖存動(dòng)作被解除(直 接輸出輸入信號(hào))。在第2電平移位器20中，使在第l期間(Tl)被
一ti^[;7 fcr笛o出、"石^M:^ ,c、 々廣m 由、)右S夂》2 左A山5當(dāng)工'卜t智TTT 3
通狀態(tài)。
另外，在本實(shí)施例中，在第2電平移位器20中，根據(jù)第l控制信 號(hào)(SO)和從鎖存部30輸出的第2和第3控制信號(hào)(S3、 S4)，解除 在第1期間(Tl)被切斷了與第2電源端子(E2)之間的電流路徑的 輸出端子、與第2電源端子(E2)之間的電流路徑的切斷，但是本發(fā) 明不限于上述結(jié)構(gòu)。例如，在第2電平移位器20中，也可以不使用來(lái) 自鎖存部30的第2和第3控制信號(hào)(S3、 S4)，而根據(jù)第l控制信號(hào) (SO)進(jìn)行上述控制?；蛘?，如后文說(shuō)明的其他實(shí)施例，在第2電平 移位器20中，也可以不使用第l控制信號(hào)(SO)，而使用來(lái)自鎖存部 30的第2和第3控制信號(hào)(S3、 S4)，控制第1輸出端子3或第2輸 出端子4與第2電源端子(E2)之間的電流路徑的切斷及其解除。
在圖l所示的本實(shí)施例中，也與上述的現(xiàn)有技術(shù)(圖21)相同， 如果輸入信號(hào)(vil、 vi2)的振幅減小，則把第l、第2輸出端子3、 4 中的一個(gè)驅(qū)動(dòng)為第1電壓電平(VE1)的第1電平移位器(10)的電流 驅(qū)動(dòng)能力(使輸出端子放電的能力)減弱。
但是，在本實(shí)施例中，在第l期間(Tl)，第2電平移位器20切 斷第1和第2輸出端子3、 4中處于第2電壓電平(VE2)的一個(gè)輸出 端子與第2電源端子(E2)之間的電流路徑。因此，第1電平移位器 10能夠使第1和第2輸出端子3、 4中處于第2電壓電平(VE2)的一 個(gè)輸出端子迅速變化為第1電壓電平(VE1)。此時(shí)，第1和第2輸出 端子3、 4中的另一個(gè)輸出端子由第2電平移位器20充電而驅(qū)動(dòng)，從 第1電壓電平(VE1)變化為第2電壓電平(VE2)。由于第2電平移 位器20的作用(充電驅(qū)動(dòng)能力)比第1電平移位器10的作用(放電驅(qū)動(dòng)能力)強(qiáng)，所以容易進(jìn)行從第1電壓電平(VE1)向第2電壓電平 (VE2)的變化。即，如上所述，構(gòu)成第2電平移位器20的充電元件 (P溝道MOS晶體管)(未圖示)的源極與柵極電壓的絕對(duì)值最大為 !VE1=VE2| ，其大于構(gòu)成第1電平移位器10的放電元件(N溝道MOS 晶體管)(未圖示)的源極與柵極電壓的最大值VE4-VE3，從而第2 電平移位器20的充電元件的充電能力大于第1電平移位器10的放電 元件的放電能力。
在本實(shí)施例中，在第l和第2輸出端子3、 4中的一個(gè)輸出端子被 驅(qū)動(dòng)為第1電壓電平(VE1)時(shí)，該一個(gè)輸出端子與第2電源端子(E2) 之間的電流路徑斷開(kāi)，另一個(gè)輸出端子被驅(qū)動(dòng)為第2電壓電平(VE2)， 該另一個(gè)輸出端子與第1電源端子(El)的電流路徑斷開(kāi)，在第1電 源端子(El)與第2電源端子(E2)之間不會(huì)流過(guò)貫通電流。因此， 能夠?qū)崿F(xiàn)低功耗。
并且，在本實(shí)施例中，能夠?qū)崿F(xiàn)第1和第2輸出端子3、 4各自的 輸出信號(hào)VOl、 V02的電壓電平的變化相對(duì)于輸入信號(hào)vil、 vi2的電 壓電平的變化幾乎不延遲的高速動(dòng)作。
這是因?yàn)?，在本?shí)施例中，比輸入信號(hào)vil、 vi2的電壓電平變化 的時(shí)間點(diǎn)提前預(yù)定時(shí)間，切斷第l和第2輸出端子3、 4中處于第2電 壓電平(VE2)的輸出端子與第2電源端子(E2)之間的電流路徑，并 響應(yīng)于輸入信號(hào)vil、 vi2的電壓電平的變化，使處于被切斷了與第2 電源端子(E2)之間的電流路徑的狀態(tài)的輸出端子從第2電壓電平 (VE2)變?yōu)榈?電壓電平(VE1)。
另一方面，對(duì)于在輸入信號(hào)vil、 vi2的電壓電平變化之前處于第 2電壓電平(VE2)的輸出端子與第2電源端子(E2)之間的電流路徑， 在該變化的時(shí)序切斷該電流路徑之后把該輸出端子驅(qū)動(dòng)為第1電壓電 平(VE1)的情況下，從輸入信號(hào)的轉(zhuǎn)變到輸出信號(hào)的轉(zhuǎn)變的傳播延遲時(shí)間大于本實(shí)施例。
并且，在本實(shí)施例中，第1電平移位器10和第2電平移位器20
各s的驅(qū)動(dòng)能力彼此不受制約(一個(gè)電平移位器的驅(qū)動(dòng)能力不對(duì)另一 個(gè)電平移位器的驅(qū)動(dòng)能力產(chǎn)生制約)。因此，在本實(shí)施例中，能夠?qū)?構(gòu)成各電平移位器的元件尺寸抑制得比較小，能夠減小面積。
另外，從端子1、 2輸入到第1電平移位器10的輸入信號(hào)vil、 vi2 也可以作為彼此反相的兩個(gè)輸入信號(hào)而輸入。
另外，在第1電平移位器10中，也可以根據(jù)端子1、 2的輸入信 號(hào)vil、 vi2的電位差，切斷第1和第2輸出端子3、 4中處于第1電壓 電平(VE1)的輸出端子與第1電源端子(El)之間的電流路徑。該情 況下，檢測(cè)端子1與端子2的輸入信號(hào)vil、 vi2的電位差，在來(lái)自端 子1的輸入信號(hào)vil大于來(lái)自端子2的輸入信號(hào)vi2、并且該電位差在 預(yù)定值以上時(shí)，切斷第1輸出端子3與第1電源端子(El)之間的電 流路徑，并經(jīng)由第2電平移位器20將第1輸出端子3充電而驅(qū)動(dòng)為第 2電壓電平(VE2)。在來(lái)自端子2的輸入信號(hào)vi2大于來(lái)自端子1的 輸入信號(hào)vil、并且該電位差在預(yù)定值以上時(shí)，切斷第2輸出端子4與 第1電源端子(El)之間的電流路徑，并經(jīng)由第2電平移位器20將第 2輸出端子4充電而驅(qū)動(dòng)為第2電壓電平(VE2)。第1和第2輸出端 子3、 4中在輸入信號(hào)變化之前處于第1電壓電平(VE1)的輸出端子 通過(guò)第2電平移位器20的充電作用，更迅速地變化為第2電壓電平 (VE2)。
并且，在本實(shí)施例中，在輸入信號(hào)是像數(shù)據(jù)信號(hào)等那樣以預(yù)定周 期輸入的信號(hào)時(shí)，優(yōu)選第1期間(Tl)是輸入信號(hào)的電壓電平變化前 后的比較短的期間，并設(shè)定為與數(shù)據(jù)信號(hào)相同的周期。其理由如下。
假設(shè)在多個(gè)數(shù)據(jù)循環(huán)期間長(zhǎng)期連續(xù)輸入相同值的數(shù)據(jù)時(shí)，把第1
26期間(Tl)設(shè)定為包括相同數(shù)據(jù)連續(xù)的期間的長(zhǎng)度(多個(gè)數(shù)據(jù)循環(huán)期 間)。此時(shí)，例如存在以下情況雖然第l輸出端子3應(yīng)該保持為第2
電壓電平(VE2)，但提供第2電壓電平(VE2)的第2電源端子(E2) 與第1輸出端子3之問(wèn)的電流路徑被長(zhǎng)時(shí)問(wèn)(多個(gè)數(shù)據(jù)循環(huán)期間)切 斷。該情況下，與第2電源端子(E2)是非接觸狀態(tài)的第1輸出端子3 (應(yīng)該保持為第2電壓電平，因此與第1電源端子(El)是非接觸) 受到噪聲和周圍信號(hào)的影響，存在其電壓電平變動(dòng)并產(chǎn)生錯(cuò)誤動(dòng)作的 可能性。
因此，把第1期間(Tl)設(shè)為輸入信號(hào)的電壓電平變化前后的比 較短的期間。并且，優(yōu)選第1期間(Tl)被設(shè)定為與數(shù)據(jù)信號(hào)相同的 周期(即按照每個(gè)數(shù)據(jù)循環(huán)進(jìn)行設(shè)定)。
在本實(shí)施例中，把第1期間(Tl)設(shè)為包括數(shù)據(jù)期間(數(shù)據(jù)信號(hào) 的周期)開(kāi)始的時(shí)間點(diǎn)，在繼第l期間(Tl)之后的第2期間(T2)， 解除第2電平移位器20中第2電源端子(E2)與輸出端子之間的電流 路徑的切斷，使與第2電源端子(E2)為切斷狀態(tài)的輸出端子成為與 第2電源端子(E2)導(dǎo)通的狀態(tài)或可以導(dǎo)通的狀態(tài)。
由此，即使在多個(gè)數(shù)據(jù)循環(huán)期間連續(xù)輸入相同值的數(shù)據(jù)時(shí)，在第 2期間T2，也處于能夠連接到提供與第l或第2輸出端子3、 4所保持 的電壓電平相同的電壓電平的電源的狀態(tài)，輸出端子能夠穩(wěn)定地保持 本來(lái)應(yīng)該保持的電壓電平。其結(jié)果，能夠確保電路動(dòng)作的可靠性。
另外，在圖l所示的實(shí)施例中，第2電平移位器20也可以不輸入 第1控制信號(hào)SO，而根據(jù)來(lái)自鎖存部30的第2、第3控制信號(hào)S3、 S4， 控制輸出端子與第2電源端子E2之間的電流路徑的切斷及其解除(在 后面參照?qǐng)D14進(jìn)行說(shuō)明)?？紤]到上述變形例，在圖1中利用虛線表 示端子7與第2電平移位器20之間的第1控制信號(hào)SO。但是，即使在 第2電平移位器20沒(méi)有輸入第1控制信號(hào)S0的結(jié)構(gòu)中，鎖存部30也根據(jù)第1控制信號(hào)SO控制第2、第3控制信號(hào)S3、 S4，并根據(jù)第1控 制信號(hào)SO控制輸出端子與第2電源端子E2之間的電流路徑的切斷及 其解除。
圖2是表示圖1所示本實(shí)施例的電平移位電路動(dòng)作的一例的時(shí)序 波形圖。圖2表示以數(shù)據(jù)信號(hào)等的周期輸入輸入信號(hào)時(shí)的一例，示意 地表示圖1中端子1和2的電壓vil (實(shí)線)及vi2 (虛線)、第1和 第2輸出端子3和4的電壓V01 (實(shí)線)及V02 (虛線)的電壓波形， 輸出端子3、 4和第2電源端子E2間是否切斷，第1和第2期間(Tl、 T2)的控制時(shí)序，數(shù)據(jù)期間的時(shí)序關(guān)系。電壓電平的關(guān)系為 VE2>VE4>VE3》VE1，把VE2設(shè)為高電位，把VE1設(shè)為低電位。利 用VE4、 VE3規(guī)定輸入信號(hào)vil、 vi2的振幅，利用VE2、 VE1規(guī)定輸 出信號(hào)VOl、 V02的振幅。
參照?qǐng)D2，在連續(xù)的3個(gè)數(shù)據(jù)期間TD1、 TD2、及TD3，輸入信號(hào) vil在期間TD1為高電平(VE4)，在期間TD2和TD3為低電平(VE3)。
輸入信號(hào)vi2是vil的反相信號(hào)。把根據(jù)第1 第3控制信號(hào)S0、 S3、 S4控制的兩個(gè)期間T1、 T2的時(shí)序表示為控制時(shí)序。
第1期間Tl被設(shè)定為包括輸入信號(hào)的數(shù)據(jù)期間TD1的開(kāi)始時(shí)刻 td0的期間t0-tl、包括數(shù)據(jù)期間TD2的開(kāi)始時(shí)刻tdl的期間t2-t3、及 包括數(shù)據(jù)期間TD3的開(kāi)始時(shí)刻td2的期間t4-t5。
第2期間T2被設(shè)定為輸入信號(hào)的電壓電平恒定地保持為低電平或 高電平的期間tl-t2、期間t3-t4、及期間t5-t6。
并且，在把第1期間T1及其之后的第2期間T2設(shè)為l個(gè)循環(huán)時(shí)， 控制時(shí)序的l個(gè)循環(huán)(=T1+T2)被設(shè)定為與數(shù)據(jù)期間相同的周期。在初始狀態(tài)的時(shí)刻t0，輸入信號(hào)vil、 Vi2分別為低振幅的低電平 (VE3)、高電平(VE4)，第1、第2輸出端子3、 4的輸出信號(hào)VOl、 V02為高振幅的低電平(VE1)、高電平(VE2)。在此，鎖存部30 檢測(cè)出在第i期間Tl的丌始吋刻tO處于高電平(VE2)的第2輸岀端 子4，并根據(jù)第2、第3控制信號(hào)S3、 S4，在第1期間Tl (期間t0-tl ) 切斷第2電平移位器20中第2輸出端子4與第2電源端子E2之間的 由》存—
在之后的時(shí)刻td0，在輸入信號(hào)vil、 vi2分別變?yōu)楦唠娖?、低電?時(shí)，第1電平移位器10使第2輸出端子4的電壓電平從高電平(VE2) 變化(放電)為低電平(VE1)。并且，響應(yīng)于第1電平移位器10的 動(dòng)作，第2電平移位器20使第l輸出端子3的電壓電平從低電平(VE1) 變化(充電)為高電平(VE2)。
另外，即使在輸入信號(hào)vil、 vi2的振幅小、第1電平移位器10的 放電能力比較小時(shí)，由于在第1期間Tl第2輸出端子4與第2電源端 子E2之間被切斷，所以與在第2輸出端子4連接到第2電源端子E2 的狀態(tài)下放電而驅(qū)動(dòng)的情況相比，第1電平移位器IO也能夠更迅速地 將第2輸出端子4驅(qū)動(dòng)為低電平(VE1)。
接著，在時(shí)刻tl，第1期間Tl結(jié)束，第2電平移位器20中第2 輸出端子4與第2電源端子E2之間的電流路徑的切斷被解除。
在第2期間T2 (期間tl-t2)，第1、第2輸出端子3、 4分別穩(wěn) 定地保持為高振幅的高電平(VE2)、低電平(VE1)。
接著，在時(shí)刻t2，鎖存部30檢測(cè)出處于高電平(VE2)的第l輸 出端子3，并根據(jù)高振幅的第2、第3控制信號(hào)S3、 S4，在第1期間 Tl (期間t2-t3)切斷第2電平移位器20的第l輸出端子3與第2電源 端子E2之間的電流路徑。
29在之后的時(shí)刻tdl，在輸入信號(hào)Vil、 Vi2分別變?yōu)榈驼穹牡碗娖?br> (VE3)、高電平(VE4)吋，第1電平移位器10使第1輸出端子3 的電壓電平從高振幅的高電平(VE2)變化(放電)為低電平(VE1)。 并且，響應(yīng)于第1電平移位器10的動(dòng)作，第2電平移位器20使第2 輸出端子4的電壓電平從高振幅的低電平(VE1)變化(充電)為高電
平",PO、
另外，即使在第l電平移位器10的放電能力比較小時(shí)，由于在t2-t3 的第1期間Tl第1輸出端子3與第2電源端子(E2)間的電流路徑被 切斷，所以第1電平移位器10以能夠迅速地將第1輸出端子3驅(qū)動(dòng)為 低電平(VE1)。
在時(shí)刻t3，第1期間Tl結(jié)束，第2電平移位器20中第1輸出端 子3與第2電源端子E2之間的電流路徑的切斷被解除。
在第2期間T2 (期間t3-t4)，第1、第2輸出端子3、 4分別穩(wěn) 定地保持為高振幅的低電平(VE1)、高電平(VE2)。
接著，在時(shí)刻t4，鎖存部30檢測(cè)出處于高振幅高電平(VE2)的 第2輸出端子4，并根據(jù)第2、第3控制信號(hào)S3、 S4，在第1期間Tl (期間t4-t5)切斷第2電平移位器20中第2輸出端子4與第2電源端 子E2之間的電流路徑。
在之后的時(shí)刻td2，在輸入信號(hào)vil、 vi2分別仍維持低振幅的低電 平(VE3)、高電平(VE4)時(shí)，第1電平移位器10仍將第1輸出端 子3驅(qū)動(dòng)為低電平(VE1)。在該期間(t4-t5)，由于在第2電平移位 器20中第2輸出端子4與第2電源端子E2之間的電流路徑被切斷， 所以不進(jìn)行充電動(dòng)作，第2輸出端子4利用寄生電容保持高振幅的高 電平(VE2)。
30在時(shí)刻t5，第1期間Tl結(jié)束，第2電平移位器20中第2輸出端 子4與電源端子E2之間的切斷被解除。
在第2期間T2 (期間t5-t6)，第1、第2輸出端子3、 4分別穩(wěn) 定地保持為高振幅的低電平(VE1)、高電平(VE2)。
在多個(gè)循環(huán)期間連續(xù)輸入相同數(shù)據(jù)的情況下，在第1期間T1 (期 間t4-t5)，高振幅高電平(VE2)的第2輸出端子4處于利用寄生電 容而得以保持的狀態(tài)，但在本實(shí)施例中，第1期間T1是短的期間，幾 乎不存在第2輸出端子4的邏輯電平因噪聲等影響而變動(dòng)并進(jìn)行錯(cuò)誤 動(dòng)作的可能性。
(實(shí)施例1-1)
圖3是表示圖1中電平移位器20的結(jié)構(gòu)的一例的圖。參照?qǐng)D3， 在本實(shí)施例中，第2電平移位器20包括第1開(kāi)關(guān)部20A(SW21、SW22)、 第2開(kāi)關(guān)部20B (SW23、 SW24)和電平移位部20C。雖然沒(méi)有特別限 定，但該電平移位部20C也可以利用柵極和漏極交叉連接的兩個(gè)P溝 道MOS晶體管(例如參照?qǐng)D21等的P1、 P2)構(gòu)成。
第1開(kāi)關(guān)部20A (SW21、 SW22)以與電平移位部20C串聯(lián)的形 式連接在第2電源端子E2與第1和第2輸出端子3、 4之間。第2開(kāi) 關(guān)部20B (SW23、 SW24)以與電平移位部20C串聯(lián)的形式連接在第2 電源端子E2與第1和第2輸出端子3、4之間。第1開(kāi)關(guān)部20A(SW21、 SW22)和第2開(kāi)關(guān)部20B (SW23、 SW24)彼此并列地設(shè)置在第2電 源端子E2與電平移位部20C之間。
更具體地講，第1開(kāi)關(guān)部20A的開(kāi)關(guān)SW21連接在第2電源端子 E2與端子71 (第l輸出端子3—側(cè)的端子)之間，第1開(kāi)關(guān)部20A的 開(kāi)關(guān)SW22連接在第2電源端子E2與端子72(第2輸出端子4 一側(cè)的端子)之間，第2開(kāi)關(guān)部20B的開(kāi)關(guān)SW23連接在第2電源端子E2與 端子71 (第1輸出端子3 —側(cè)的端子)之間，第2開(kāi)關(guān)部20B的開(kāi)關(guān) SW24連接在第2電源端子E2與端子72(第2輸出端子4 一側(cè)的端子) 之間。在端子71、 72與端子3、4之問(wèn)設(shè)有電T移位部20C。開(kāi)關(guān)SW21、 SW22根據(jù)來(lái)自控制信號(hào)產(chǎn)生電路90的第1控制信號(hào)SO被控制為共同 導(dǎo)通、斷開(kāi)，開(kāi)關(guān)SW23、 SW24根據(jù)來(lái)自鎖存部30的第2、第3控制 信號(hào)S3、 S4被控制為分別導(dǎo)通、斷開(kāi)。
(實(shí)施例1-2)
圖4是表示圖1中電平移位器20的其他結(jié)構(gòu)例的圖。參照?qǐng)D4， 第2電平移位器20包括第1開(kāi)關(guān)部20A (SW21、 SW22)、第2開(kāi)關(guān) 部20B (SW23、 SW24)和電平移位部20C。雖然沒(méi)有特別限定，但該 電平移位部20C也可以利用柵極和漏極交叉連接的兩個(gè)P溝道MOS 晶體管(例如參照?qǐng)D21等的P1、 P2)構(gòu)成。
第1開(kāi)關(guān)部20A (SW21、 SW22)以與電平移位部20C串聯(lián)的形 式連接在第2電源端子E2與第l和第2輸出端子3、 4之間，第2開(kāi) 關(guān)部20B (SW23、 SW24)以與電平移位部20C串聯(lián)的形式連接在第2 電源端子E2與第l和第2輸出端子3、4之間。第1開(kāi)關(guān)部20A(SW21、 SW22)和第2開(kāi)關(guān)部20B (SW23、 SW24)并列地設(shè)置在電平移位部 20C與第1和第2輸出端子3、 4之間。
更具體地講，在第2電源端子E2與端子73、 74之間設(shè)有電平移 位部20C，第1開(kāi)關(guān)部20A的開(kāi)關(guān)SW21連接在端子73與第1輸出端 子3之間，第1開(kāi)關(guān)部20A的開(kāi)關(guān)SW22連接在端子74與第2輸出端 子4之間，第2開(kāi)關(guān)部20B的開(kāi)關(guān)SW23連接在端子73與第1輸出端 子3之間，第2開(kāi)關(guān)部20B的開(kāi)關(guān)SW24連接在端子74與第2輸出端 子4之間。開(kāi)關(guān)SW21、 SW22根據(jù)來(lái)自控制信號(hào)產(chǎn)生電路90的高振 幅的第1控制信號(hào)SO被控制為共同導(dǎo)通、斷開(kāi)，開(kāi)關(guān)SW23、 SW24 根據(jù)來(lái)自鎖存部30的高振幅的第2、第3控制信號(hào)S3、 S4被控制為分刀,J tt孤、a力乂 i o
另外，在圖4中，第l輸出端子3和第2輸出端子4輸入到電平 移位部20C，這對(duì)應(yīng)丁在圖21中的以下交叉連接結(jié)構(gòu)P溝道MOS 晶體管Pl的漏極經(jīng)由開(kāi)關(guān)SW22或SW24連接到第2輸出端子4， P 溝道MOS晶體管P2的漏極經(jīng)由開(kāi)關(guān)SW21或SW23連接到第1輸出 端子3, P溝道MOS晶體管Pl的柵極連接到第1輸出端子3; P溝道 MOS晶體管P2的柵極連接到第2輸出端子4。
圖3、圖4所示的實(shí)施例利用第1開(kāi)關(guān)部20A和第2開(kāi)關(guān)部20B 進(jìn)行以下控制第1期間Tl中第2電源端子E2與第1和第2輸出端 子3、 4中的一個(gè)端子之間的電流路徑的切斷；以及第2期間T2中第2 電源端子E2與第1和第2輸出端子3、 4中的一個(gè)端子之間的電流路 徑切斷的解除(恢復(fù))。
艮口，在第1期間Tl，第1開(kāi)關(guān)部20A的開(kāi)關(guān)SW21、 SW22根據(jù) 第l控制信號(hào)S0共同斷開(kāi)。并且，在第1期間T1，鎖存部30根據(jù)第 1控制信號(hào)S0鎖存第1期間T1開(kāi)始時(shí)(開(kāi)始之前)第l、第2輸出端 子3、 4的電壓電平，作為第2、第3控制信號(hào)S3、 S4輸出。第2開(kāi)關(guān) 部20B的開(kāi)關(guān)SW23、 SW24根據(jù)來(lái)自鎖存部30的控制信號(hào)S3、 S4， 使與高電平的控制信號(hào)S3、S4中的一個(gè)對(duì)應(yīng)的開(kāi)關(guān)SW23或開(kāi)關(guān)SW24 斷開(kāi)。通過(guò)上述開(kāi)關(guān)控制，在第1期間Tl，第2電源端子E2與第1 和第2輸出端子3、 4中的一個(gè)端子之間的電流路徑被切斷。
在第2期間T2，第1開(kāi)關(guān)部20A的開(kāi)關(guān)SW21、 SW22根據(jù)第1 控制信號(hào)SO共同導(dǎo)通。并且，在第2期間T2，鎖存部30根據(jù)第1控 制信號(hào)S0解除鎖存部30的鎖存動(dòng)作，把第l、第2輸出端子3、 4的 電壓電平分別作為第2、第3控制信號(hào)S3、 S4直接輸出。根據(jù)第1、 第2輸出端子3、 4的電壓電平，第2開(kāi)關(guān)部20B的開(kāi)關(guān)SW23、 SW24 的一個(gè)導(dǎo)通，另一個(gè)斷開(kāi)。通過(guò)上述開(kāi)關(guān)控制，在第2期間T2，第2
33電源端子E2與第1和第2輸出端子3、 4中的一個(gè)端子之間的電流路 徑的切斷被解除(恢復(fù))，第2電源端子E2與第1和第2輸出端子3、 4分別處于導(dǎo)通狀態(tài)或可導(dǎo)通狀態(tài)。
圖5是表示圖3、圖4中電平移位電路動(dòng)作的一例的時(shí)序波形圖。 圖5表示以數(shù)據(jù)信號(hào)等的預(yù)定周期輸入輸入信號(hào)時(shí)的一例，表示圖3、 圖4中端子1和2的電壓vil (實(shí)線)及vi2 (虛線)、輸出端子3和4 的電壓VOl (實(shí)線)及V02 (虛線)的電壓波形，第1開(kāi)關(guān)部20A的 SW21和SW22 (共同導(dǎo)通、斷開(kāi))、第2開(kāi)關(guān)部20B的SW23和SW24 的導(dǎo)通、斷開(kāi)，第1和第2期間(Tl、 T2)的控制時(shí)序，數(shù)據(jù)期間的 時(shí)序關(guān)系。與圖2相同，電壓電平的關(guān)系也是VE2>VE4>VE3》VE1， 把VE2—側(cè)設(shè)為高電位，把VE1—側(cè)設(shè)為低電位。并且，在3個(gè)數(shù)據(jù) 期間TD1、 TD2、及TD3中，利用VE3、 VE4規(guī)定振幅的輸入信號(hào)vil 在期間TD1為高電平(VE4)，在期間TD2和TD3為低電平(VE3)。 輸入信號(hào)vi2是vil的反相信號(hào)。
另外，在圖3、圖4所示結(jié)構(gòu)的電平移位器20中，根據(jù)第l控制 信號(hào)SO將第1開(kāi)關(guān)部20A的開(kāi)關(guān)SW21和SW22的導(dǎo)通、斷開(kāi)控制為， 在第1期間T1共同斷開(kāi)(OFF)，在第2期間T2共同導(dǎo)通(ON)。
并且，在根據(jù)來(lái)自鎖存部30的第2和第3控制信號(hào)S3、 S4控制 第2開(kāi)關(guān)部20B的開(kāi)關(guān)SW23和SW24的導(dǎo)通、斷開(kāi)時(shí)，在第1期間 Tl，根據(jù)由鎖存部30鎖存的第1期間Tl開(kāi)始時(shí)(開(kāi)始之前)第1和 第2輸出端子3、 4的電壓電平進(jìn)行控制，在第2期間T2，根據(jù)在鎖存 部30直接通過(guò)的第1和第2輸出端子3、 4的電壓電平進(jìn)行控制。
在第1期間Tl，在開(kāi)始時(shí)的第1和第2輸出端子3、 4的高振幅 的輸出信號(hào)電壓(VOl、 V02)=(低電平、高電平)時(shí)，開(kāi)關(guān)SW23 和SW24為導(dǎo)通、斷開(kāi)，在(VOl、 V02)=(高電平、低電平)時(shí)分 別斷開(kāi)、導(dǎo)通。
34在第2期間T2，在第1和第2輸出端子3、 4的高振幅的輸出信 號(hào)電壓(VOl、 V02)=(低電平、高電平)時(shí)，開(kāi)關(guān)SW23和SW24 分別導(dǎo)通、斷開(kāi)，在(VOl、 V02)=(高電平、低電平)時(shí)分別斷開(kāi)、 導(dǎo)通。
糸昭図s.龍如始^農(nóng)的時(shí)玄(ltn f籩1助間T1 A々開(kāi)始時(shí)問(wèn)占、. 輸入信號(hào)vil、 vi2分別為低振幅的低電平(VE3)、高電平(VE4)， 第l、第2輸出端子3、 4的輸出信號(hào)電壓V01、 V02為高振幅的低電 平(VE1)、高電平(VE2)。在此，鎖存部30檢測(cè)出在第1期間T1 開(kāi)始時(shí)(t0)處于高電平(VE2)的第2輸出端子4 (V02)，并根據(jù) 第2、第3控制信號(hào)S3、 S4，在第1期間T1 (期間t0-tl)切斷第2輸 出端子4與第2電源端子E2之間的開(kāi)關(guān)SW24。在第1期間T1，開(kāi)關(guān) SW21、 SW22根據(jù)第1控制信號(hào)SO也成為斷開(kāi)狀態(tài)。根據(jù)來(lái)自鎖存部 30的第2、第3控制信號(hào)S3、 S4，開(kāi)關(guān)SW23導(dǎo)通。
在之后的時(shí)刻td0，在輸入信號(hào)vil、vi2分別變?yōu)榈驼穹母唠娖健?低電平時(shí)，第1電平移位器10使第2輸出端子4的電壓電平VO2從高 振幅的高電平(VE2)變化(放電)為低電平(VE1)。并且，根據(jù)第 1電平移位器10的動(dòng)作，電平移位部20C使第1輸出端子3的電壓電 平VOl從高振幅的低電平(VE1)變化(充電)為高電平(VE2)。 另外，即使在輸入信號(hào)的振幅小、第1電平移位器10的放電能力比較 小時(shí)，由于第2輸出端子4與第2電源端子E2之間的電流路徑被切斷， 所以第1電平移位器10也能夠迅速地將第2輸出端子4驅(qū)動(dòng)為低電平 (VE1)。
在時(shí)刻tl，第1期間Tl結(jié)束，根據(jù)第1控制信號(hào)S0，開(kāi)關(guān)SW21、 SW22被設(shè)定為導(dǎo)通狀態(tài)，第2輸出端子4與第2電源端子E2之間的 電流路徑的切斷被解除，第2電源端子E2與第1和第2輸出端子3、 4 分別處于導(dǎo)通狀態(tài)或可導(dǎo)通狀態(tài)。此時(shí)，第2輸出端子4從高振幅的高電平下降為低電平的結(jié)果，開(kāi)關(guān)SW24根據(jù)來(lái)S鎖存部30的控制信 號(hào)S4被設(shè)定為導(dǎo)通。并且，第l輸出端子3從高振幅的低電平上升為 高電平的結(jié)果，開(kāi)關(guān)SW23根據(jù)來(lái)自鎖存部30的第2控制信號(hào)S3被 設(shè)定為斷開(kāi)。
在第2期間T2 (期間tl-t2)，第1、第2輸出端子3、 4的電壓 電平(VOl、 V02)分別穩(wěn)定地保持為高振幅的高電平(VE2.)、低電 平(VE1)。
接著，在時(shí)刻t2 (下一個(gè)第1期間Tl的開(kāi)始時(shí)間點(diǎn))，鎖存部 30檢測(cè)出處于高電平(VE2)的第l輸出端子3 (V01)，并根據(jù)第2、 第3控制信號(hào)S3、 S4，在第1期間Tl (期間t2-t3)切斷第1輸出端子 3與第2電源端子E2之間的開(kāi)關(guān)SW23。如上所述，在第1期間Tl (期 間t2-t3)，根據(jù)第1控制信號(hào)SO，開(kāi)關(guān)SW21、 SW22也處于斷開(kāi)狀態(tài)。
在之后的時(shí)刻tdl，在輸入信號(hào)vil、 vi2分別變?yōu)榈驼穹牡碗娖健?高電平時(shí)，第1電平移位器10使第1輸出端子3的電壓(V01)從高 振幅的高電平(VE2)變化(放電)為低電平(VE1)。并且，根據(jù)第 1電平移位器10的動(dòng)作，電平移位部20C使第2輸出端子4的電壓 (V02)從高振幅的低電平(VE1)變化(充電)為高電平(VE2)。 另外，即使在第1電平移位器IO的放電能力比較小時(shí)，由于第l輸出 端子3與第2電源端子(E2)之間的電流路徑被切斷，所以第1電平 移位器10也能夠迅速地將第1輸出端子3驅(qū)動(dòng)為低電平(VE1)。
在時(shí)刻t3，第1期間Tl結(jié)束，根據(jù)第1控制信號(hào)SO，開(kāi)關(guān)SW21、 SW22被設(shè)定為導(dǎo)通狀態(tài)，第1輸出端子3與第2電源端子E2之間的 電流路徑的切斷被解除，第2電源端子E2與第1和第2輸出端子3、 4 分別處于導(dǎo)通狀態(tài)或可導(dǎo)通狀態(tài)。
在第2期間T2 (期間t3-t4)，第1、第2輸出端子3、 4的電壓
36VOl、 V02分別穩(wěn)定地保持為高振幅的低電T (VE1)、高電平(VE2)。
接著，在時(shí)刻t4 (再下一個(gè)第1期間Tl的開(kāi)始時(shí)間點(diǎn))，鎖存部 30檢測(cè)出處于高振幅高電平(VE2)的第2輸出端子4 (V02)，并根 據(jù)第2、第3控制信號(hào)S3、 S4，在第1期間T1 (期間t4-t5)，使第2 輸出端子4與第2電源端了 E2之間的開(kāi)關(guān)SW24成為斷開(kāi)狀態(tài)。如上 所述，在第1期間Tl (期間t4-t5),根據(jù)第1控制信號(hào)SO，開(kāi)關(guān)SW21、 SW22也處于斷幵狀態(tài)。開(kāi)關(guān)SW23導(dǎo)通。
在之后的時(shí)刻td2，在輸入信號(hào)vil、 vi2分別仍維持低振幅的低電 平、高電平時(shí)，第1電平移位器10仍將第l輸出端子3驅(qū)動(dòng)為高振幅 的低電平(VE1)。由于此時(shí)第2輸出端子4與第2電源端子E2之間 被切斷，所以在電平移位部20C中不進(jìn)行第2輸出端子4的充電動(dòng)作， 第2輸出端子4利用寄生電容保持為高振幅的高電平(VE2)。
在時(shí)刻t5，第1期間Tl結(jié)束，第2輸出端子4與第2電源端子 E2之間的電流路徑的切斷被解除，第2電源端子E2與第1和第2輸 出端子3、 4分別處于導(dǎo)通狀態(tài)或可導(dǎo)通狀態(tài)。
在第2期間T2 (期間t5-t6)，第1、第2輸出端子3、 4分別穩(wěn) 定地保持為高振幅的低電平(VE1)、高電平(VE2)。
在本實(shí)施例中，在與前一個(gè)數(shù)據(jù)期間連續(xù)地輸入相同值的數(shù)據(jù)的 第1期間T1 (期間t4-t5)，高電平(VE2)的第2輸出端子4處于利 用寄生電容而得以保持的狀態(tài)。但是，第1期間T1是短的期間，幾乎 不存在第2輸出端子4的電平因噪聲等影響而變動(dòng)并進(jìn)行錯(cuò)誤動(dòng)作的 可能性。
(實(shí)施例1-3)
圖6是表示圖1中鎖存部30的結(jié)構(gòu)的一例的圖。參照?qǐng)D6，鎖存<formula>formula see original document page 38</formula>，分別連接在第l和第2輸出端子3、 4與端子5、 6之間，根據(jù) 第l控制信號(hào)SO被控制為共同導(dǎo)通、斷開(kāi)。開(kāi)關(guān)SW31、 SW32在第1 期間T1斷開(kāi)，在第2期間T2導(dǎo)通。
仕丌大5w:u、 swjz守旭ti'、j先z iz，節(jié)j;丄i于tJP jl^i守鄰丄^tu鄰 2輸出端子3、 4的電壓電平分別直接輸出給端子5、 6，在開(kāi)關(guān)SW31、 SW32斷開(kāi)的第1期間Tl，將開(kāi)關(guān)SW31、 SW32斷開(kāi)之前(第1期間 Tl開(kāi)始時(shí))第l、第2輸出端子3、 4的電壓的采樣值分別輸出給端子 5、 6。 g卩，在第1期間Tl開(kāi)始的時(shí)序，分別鎖存第l和第2輸出端子 3、 4的輸出信號(hào)電壓V01、 V02 (分別采樣到電容Cpl、 Cp2)，并作 為高振幅的第2、第3控制信號(hào)S3、 S4輸出給第2電平移位器20。
在第2期間T2，將第1、第2輸出端子3、4的輸出信號(hào)電壓VOl、 V02分別作為第2、第3控制信號(hào)S3、 S4輸出給第2電平移位器20。
另外，在開(kāi)關(guān)SW31、 SW32斷開(kāi)的第1期間T1，端子5、 6的電 壓電平分別利用寄生電容CpK Cp2而得以保持(hold)。
(實(shí)施例1-4)
圖7是表示適用圖3所示電平移位器20和圖6所示鎖存部30的 結(jié)構(gòu)的電平移位電路的具體例的圖。參照?qǐng)D7，第1電平移位器10包 括N溝道MOS晶體管Ml、 M2，源極共同連接到第1電源端子El， 漏極分別連接到第2和第1輸出端子4、 3，柵極分別連接到端子1、 2。 在端子1施加低振幅的輸入信號(hào)vil，在端子2施加利用反相器INVL 將端子1的輸入信號(hào)電壓反轉(zhuǎn)后的信號(hào)vi2。另外，反相器INVL在低 電壓(電源電壓VE4、 VE3)下動(dòng)作。
電平移位部20C包括P溝道MOS晶體管M3、 M4，源極分別連 接到端子72、 71，漏極分別連接到第2和第l輸出端子4、 3，柵極與另一個(gè)晶體管的漏極(輸出端子3、 4)交叉連接。
第1開(kāi)關(guān)20A的開(kāi)關(guān)SW21、 SW22由P溝道MOS晶體管構(gòu)成，源極共同連接到第2電源端子E2，漏極分別連接到端子71、 72，在柵極共同輸入第1控制信號(hào)S0。第2開(kāi)關(guān)20B的開(kāi)關(guān)SW23、 SW24由P
AtiJ^ 八n B /丄r4V -、店+17.P^1上"j^+:fe2:,l幼 i+i 、、,IW AJ±1 7— m 、尼+TZ八口i1
f厶JAa丄V丄u:s目日1平.目'T厶J/3乂, iW1議六IRJ遷T女；tll樂(lè)z Rii/爾義向丁 cz， i/雨1議刀'力1」
連接到端子71、 72，在柵極分別輸入來(lái)自鎖存部30的第2、第3控制信號(hào)S3、 S4。
鎖存部30的開(kāi)關(guān)SW31由P溝道MOS晶體管構(gòu)成，其連接在端子5和端子3之間，在柵極輸入第1控制信號(hào)SO。鎖存部30的開(kāi)關(guān)SW32由P溝道MOS晶體管構(gòu)成，其連接在端子6和端子4之間，在柵極輸入第1控制信號(hào)SO。
(實(shí)施例1-5)
圖8是表示適用圖4所示電平移位器20和圖6所示鎖存部30的結(jié)構(gòu)的電平移位電路的具體例的圖。參照?qǐng)D8，第1電平移位器10包括N溝道MOS晶體管M1、 M2，源極共同連接到第1電源端子E1，漏極分別連接到第2和第1輸出端子4、 3，柵極分別連接到端子1、 2。在端子1施加低振幅的輸入信號(hào)vil，在端子2施加利用反相器INVL將端子1的輸入信號(hào)電壓反轉(zhuǎn)后的信號(hào)vi2。另外，反相器INVL在低電壓(電源電壓VE4、 VE3)下動(dòng)作。
電平移位部20C包括P溝道MOS晶體管M4、 M3，源極連接到電源端子E2，漏極分別連接到端子73、 74，柵極與另一個(gè)晶體管的漏極(第2、第1輸出端子4、 3)交叉連接。
第1開(kāi)關(guān)部20A的開(kāi)關(guān)SW21、SW22由P溝道MOS晶體管構(gòu)成，源極分別連接到端子73、 74，漏極分別連接到端子3、 4，在柵極共同輸入第1控制信號(hào)SO。第2開(kāi)關(guān)部20B的開(kāi)關(guān)SW23、 SW24由P溝
39道MOS晶體管構(gòu)成，源極分別連接到端子73、 74，漏極分別連接到第l和第2輸出端子3、 4，在柵極分別輸入來(lái)自鎖存部30的第2、第3控制信號(hào)S3、 S4。
鎖存部30的開(kāi)關(guān)SW31由P溝道MOS晶體管構(gòu)成，其連接在端子5和端子3之間，在柵極輸入第1控制信號(hào)S0。鎖存部30的開(kāi)關(guān)SW32由P溝道MOS晶體管構(gòu)成，其連接在端子6和端子4之間，在柵極輸入第1控制信號(hào)S0。
圖9是表示圖7、圖8所示電平移位電路動(dòng)作的一例的時(shí)序波形圖。在圖9中，vil (實(shí)線)和vi2 (虛線)是端子1和2的輸入信號(hào)的電壓波形，VOl (實(shí)線)和V02 (虛線)是第l和第2輸出端子3、 4的電壓波形，S3 (實(shí)線)、S4 (虛線)及SO是控制信號(hào)的電壓波形。并且，與圖2相同，電壓電平的關(guān)系也是VE2>VE4>VE3>VE1，把VE2—側(cè)設(shè)為高電位，把VE1—側(cè)設(shè)為低電位。并且，在3個(gè)數(shù)據(jù)期間TD1、 TD2、及TD3，利用VE3和VE4規(guī)定振幅的輸入信號(hào)vil在期間TD1為高電平(VE4),在期間TD2和TD3為低電平(VE3)。輸入信號(hào)vi2是vil的反相信號(hào)。
來(lái)自控制信號(hào)產(chǎn)生電路90的高振幅的第1控制信號(hào)S0是由其脈沖的開(kāi)始時(shí)間點(diǎn)和結(jié)束時(shí)間點(diǎn)規(guī)定第1期間Tl、由從脈沖的結(jié)束時(shí)間點(diǎn)到下一個(gè)脈沖的開(kāi)始時(shí)間點(diǎn)規(guī)定第2期間T2的信號(hào)，并且第1控制信號(hào)SO的時(shí)序被設(shè)定為，在端子l、 2施加低振幅的輸入信號(hào)(vil、vi2)的時(shí)序位于第1控制信號(hào)S0的脈沖的高電平期間中。
參照?qǐng)D9，在初始狀態(tài)的時(shí)刻t0，輸入信號(hào)IN、 INB分別為低振幅的低電平(VE3》VE1)、高電平(VE4<VE2)，第1、第2輸出端子3、 4的輸出信號(hào)電壓V01、 V02為高振幅的低電平(VE1)、高電平(VE2)。
40鎖存部30在第1期間Tl開(kāi)始時(shí)(t0)檢測(cè)出處于高振幅高電平(VE2)的V02 (第2輸出端子4的電壓)，并把控制信號(hào)S4設(shè)為高振幅的高電平(VE2)，在第1期間T1 (期間t0-tl)，使第2輸出端子4與第2電源端子E2之間的開(kāi)關(guān)SW24截止(OFF)。如上所述，在第1期間T1，開(kāi)關(guān)SW21、 SW22也截止。
在之后的時(shí)刻td0，在輸入信號(hào)vil、 vi2分別變化為低振幅的高電平(VE4)、低電平(VE3)時(shí)，第1電平移位器10的N溝道MOS晶體管Ml導(dǎo)通，使第2輸出端子4的電壓V02從高振幅的高電平(VE2)變化(放電)為低電平(VE1)。
并且，響應(yīng)于第1電平移位器10的動(dòng)作(響應(yīng)于N溝道MOS晶體管Ml的漏極從高振幅的高電平向低電平變化)，第2電平移位器20的P溝道MOS晶體管M4導(dǎo)通，并經(jīng)由導(dǎo)通狀態(tài)的開(kāi)關(guān)SW23，使第1輸出端子3的電壓VOl從高振幅的低電平(VE1)變化(充電)為高電平(VE2)。另外，即使在低振幅的輸入信號(hào)(IN、 INB)的振幅小、第l電平移位器10的N溝道MOS晶體管M1、 M2的放電能力比較小的情況下，由于第2輸出端子4與第2電源端子E2之間被截止?fàn)顟B(tài)的開(kāi)關(guān)24切斷，所以第1電平移位器10的N溝道MOS晶體管Ml也能夠迅速將第2輸出端子4驅(qū)動(dòng)為低電平(VE1)。
在時(shí)刻tl，第1期間T1結(jié)束，第1控制信號(hào)S0從高振幅的高電平(VE2)變?yōu)榈碗娖?VE1)，開(kāi)關(guān)SW21、 SW22成為導(dǎo)通狀態(tài)，第2輸出端子4與第2電源端子E2之間的電流路徑的切斷被解除，第2電源端子E2與第1和第2輸出端子3、 4分別處于導(dǎo)通狀態(tài)或可導(dǎo)通狀態(tài)。并且，鎖存部30的開(kāi)關(guān)SW31、 SW32接收到第1控制信號(hào)S0的低電平而成為導(dǎo)通狀態(tài)，第1、第2輸出端子3、 4的電壓電平V01、V02分別直接輸出給端子5、 6。響應(yīng)于VOl、 V02的高振幅的高電平、低電平，即響應(yīng)于第2和第3控制信號(hào)S3、 S4的高振幅的高電平、低電平，開(kāi)關(guān)SW24導(dǎo)通，開(kāi)關(guān)SW23截止。即使從柵極接收第1輸出端子3的高振幅高電平(VE2)的P溝道MOS晶體管M3截止，且開(kāi)關(guān)SW22、SW24導(dǎo)通，第2輸出端子4也保持為高振幅的低電平(VE1)。從柵極接收第l輸出端子3的高振幅低電平(VE1)的P溝道MOS晶體管M4導(dǎo)通，第1輸出端子3的電壓VOl經(jīng)由導(dǎo)通狀態(tài)的開(kāi)關(guān)SW21保持為高振幅的高電平(VE2)。即，在第2期間T2 (期間tl-t2)，第1、第2輸出端子3、 4的電壓V01、 V02分別穩(wěn)定地保持為高振幅的高電平(VE2)、低電平(VE1)。
接著，在時(shí)刻t2，鎖存部30檢測(cè)出高振幅高電平(VE2)的VOl，并根據(jù)高振幅高電平的第2控制信號(hào)S3，在第1期間T1 (期間t2-t3)切斷第1輸出端子3與第2電源端子E2之間的開(kāi)關(guān)SW23。此時(shí)，控制信號(hào)S4為低振幅的低電平，開(kāi)關(guān)SW24成為導(dǎo)通狀態(tài)。如上所述，在第1期間Tl (期間t2-t3)，根據(jù)高振幅高電平的第1控制信號(hào)S0，開(kāi)關(guān)SW21、 SW22均截止。
在之后的時(shí)刻tdl，在輸入信號(hào)vil、 vi2分別變?yōu)榈驼穹牡碗娖?VE3)、高電平(VE4)時(shí)，第1電平移位器10的N溝道MOS晶體管M2使第1輸出端子3的電壓VOl從高振幅的高電平(VE2)變化(放電)為低電平(VE1)。
并且，響應(yīng)于該第1電平移位器10的動(dòng)作，從柵極接收第1輸出端子3的電位的、電平移位部20C的P溝道MOS晶體管M3導(dǎo)通，并經(jīng)由開(kāi)關(guān)SW24使第2輸出端子4的電壓V02從高振幅的低電平(VE1)變化(充電)為高電平(VE2)。另外，即使在第1電平移位器10的N溝道M0S晶體管M1、 M2的放電能力比較小時(shí)，由于第l輸出端子3與第2電源端子(E2)之間的開(kāi)關(guān)SW23截止，所以第1電平移位器10的N溝道MOS晶體管M2也能夠迅速地將第1輸出端子3驅(qū)動(dòng)為高振幅的低電平(VE1)。
在時(shí)刻t3，第1期間Tl結(jié)束，第1控制信號(hào)S0成為高振幅的低電平(VE1)，開(kāi)關(guān)SW21、 SW22被設(shè)定為導(dǎo)通狀態(tài)，第l輸出端子 3與第2電源端子E2之間的電流路徑的切斷被解除，第2電源端子E2 與第1和第2輸出端子3、 4分別處于導(dǎo)通狀態(tài)或可導(dǎo)通狀態(tài)。并且， 第1控制信號(hào)S0成為高振幅的低電平(VE1)，開(kāi)關(guān)SW31、 SW32 導(dǎo)通，在開(kāi)關(guān)SW23的柵極施加第2控制信號(hào)S3的低電平(與第l輸 出端子3的電壓VOl的高振幅低電平(VE1)對(duì)應(yīng))，開(kāi)關(guān)SW23導(dǎo) 通。另一方面，在開(kāi)關(guān)SW24施加第3控制信號(hào)S4的高振幅高電平(與 第2輸出端子4的電壓V02的高振幅高電平(VE2)對(duì)應(yīng))，從而截 止。
在第2期間T2 (期間t3-t4)，第1、第2輸出端子3、 4的電壓 VOl、 V02分別穩(wěn)定地保持為高振幅的低電平(VE1)、高電平(VE2)。
接著，在時(shí)刻t4，鎖存部30檢測(cè)出處于高振幅高電平(VE2)的 第2輸出端子4的電壓V02，并根據(jù)高振幅高電平的控制信號(hào)S4，在 第1期間Tl (期間t4-t5)使第2輸出端子4與第2電源端子E2之間 的開(kāi)關(guān)SW24截止。此時(shí)，根據(jù)來(lái)自鎖存部30的高振幅低電平(VE1) 的第2控制信號(hào)S3，開(kāi)關(guān)SW23成為導(dǎo)通狀態(tài)。并且，在時(shí)刻t4，第 1控制信號(hào)SO成為高振幅的高電平(VE2)，開(kāi)關(guān)SW21、 SW22均截 止。
在之后的時(shí)刻td2，在輸入信號(hào)vil、 vi2分別仍維持低振幅的低電 平(VE3)、高電平(VE4)時(shí)，第1電平移位器10的N溝道MOS 晶體管M2仍將第1輸出端子3驅(qū)動(dòng)為高振幅的低電平(VE1)。此時(shí)， 由于第2輸出端子4與第2電源端子E2之間被切斷，所以在電平移位 部20C中不進(jìn)行第2輸出端子4的充電動(dòng)作，第2輸出端子4利用寄 生電容保持為高振幅的高電平(VE2)。
在時(shí)刻t5，第1期間Tl結(jié)束，第1控制信號(hào)S0成為高振幅的低 電平(VE1)，開(kāi)關(guān)SW21、 SW22導(dǎo)通，第2輸出端子4與第2電源端子E2之間的電流路徑的切斷被解除，第2電源端子E2與第i、第2 輸出端子3、 4分別處于導(dǎo)通狀態(tài)或可導(dǎo)通狀態(tài)。在第2期間T2(期間 t5-t6)，第l、第2輸出端了-3、 4的電壓V01、 V02分別穩(wěn)定地保持 為高振幅的低電平(VE1)、高電平(VE2)。
口 w rti " rm n err* / ii / ai — 、_^ /t'i山 ^fet i <~u ttt :r力/丄,八
力？t， 訌図/、 園a "ri 、衣tnj丄訟頭鵬'罔卞，力丄pbt々夕1乂琉iu 的N溝道MOS晶體管M2、 Ml只要具有使在第1期間Tl與第2電源 端子E2切斷的、第1和第2輸出端子3、 4中的一個(gè)迅速放電的能力 即可，可以構(gòu)成為比較小的元件尺寸。另一方面，電平移位部20C的P 溝道MOS晶體管M4、M3只要具有使在第1期間Tl根據(jù)輸入信號(hào)vil、 vi2而截止的N溝道MOS晶體管M2或Ml所連接的、第1和第2輸 出端子3、 4中的一個(gè)迅速充電的能力即可，可以構(gòu)成為比較小的元件 尺寸。另外，第1開(kāi)關(guān)部20A的開(kāi)關(guān)SW21和SW22、第2開(kāi)關(guān)部20B 的開(kāi)關(guān)SW23和SW24、及鎖存部30的開(kāi)關(guān)SW31和SW32也可以構(gòu) 成為非常小的元件尺寸。因此，根據(jù)上述實(shí)施例，能夠?qū)崿F(xiàn)電平移位 電路的動(dòng)作高速化和小面積化。
并且，在上述實(shí)施例中，第1、第2輸出端子3、4的輸出電壓VOl、 V02的電壓電平根據(jù)第1控制信號(hào)SO為高振幅高電平(VE2)的第1 期間Tl內(nèi)的時(shí)刻dt0、 tdl時(shí)輸入信號(hào)vil、 vi2的電壓電平的變化而迅 速變化。即，本發(fā)明的電平移位電路能夠?qū)崿F(xiàn)高速的電平移位動(dòng)作， 而不取決于第1控制信號(hào)S0的電壓電平變化速度(上升和下降時(shí)間)。 因此，由控制信號(hào)產(chǎn)生電路90生成的第1控制信號(hào)S0也可以不一定 是高速(上升和下降時(shí)間快)的信號(hào)，能夠使用由現(xiàn)有的電平移位電 路等生成的信號(hào)。
(實(shí)施例1-6)
圖10是表示圖1所示上述實(shí)施例中第1電平移位器10的其他結(jié) 構(gòu)例的圖。在圖10中，電平移位器10包括N溝道MOS晶體管M9 (電流源)，其源極連接到第1電源端子E1，柵極接收偏置電壓VB1;
44和共同的源極連接到N溝道MOS晶體管M9的漏極的差動(dòng)對(duì)(N溝道 M0S晶體管M1、 M2)。在本實(shí)施例中，優(yōu)選將向差動(dòng)對(duì)M1、 M2的 柵極輸入的低振幅的輸入信號(hào)vil、 vi2的振幅(VE3、 VE4)設(shè)定為， 在差動(dòng)對(duì)晶體管M1、 M2中的一個(gè)導(dǎo)通時(shí)另一個(gè)截止。差動(dòng)對(duì)晶體管 Ml、 M2的漏極經(jīng)由電平移位器20連接到第2電源端子E2。除了第1 電平移位器10以外的結(jié)構(gòu)與上述實(shí)施例相同，所以省略說(shuō)明。
(實(shí)施例1-7)
圖11是表示適用圖7的第2電平移位器20、圖7的鎖存部30和 圖10的第1電平移位器IO的結(jié)構(gòu)的電平移位電路具體例的結(jié)構(gòu)的圖。 圖11所示電路的動(dòng)作與圖9所示的情況相同，所以省略說(shuō)明。
同樣，當(dāng)然也可以適用圖8的第2電平移位器20、圖8的鎖存部 30和圖10的第1電平移位器IO的結(jié)構(gòu)。該情況下，在圖11中，第2 電平移位器20為圖8的第2電平移位器20。
(實(shí)施例1-8)
圖12是表示在圖1所示上述實(shí)施例中鎖存部30為與圖6不同結(jié) 構(gòu)的例子的圖。第1、第2電平移位器10、 20可以使用在上述各實(shí)施 例中說(shuō)明的電路結(jié)構(gòu)，所以省略說(shuō)明。
在本實(shí)施例中，控制信號(hào)產(chǎn)生電路90除了輸出高振幅的第l控制 信號(hào)SO (與上述各實(shí)施例的第1控制信號(hào)SO相同)夕卜，還輸出第1 控制信號(hào)SO的互補(bǔ)信號(hào)SOB。
鎖存部30包括
開(kāi)關(guān)SW33，其一端連接到輸出端子3，根據(jù)來(lái)自控制信號(hào)產(chǎn)生電 路90的第1控制信號(hào)S0控制導(dǎo)通、斷開(kāi)；
開(kāi)關(guān)SW35，其一端連接到輸出端子4，根據(jù)第1控制信號(hào)SO控 制導(dǎo)通、斷開(kāi)；
45反相器37，其輸入端連接到開(kāi)關(guān)SW33的另一端；
反相器38，輸入反相器37的輸出；
開(kāi)關(guān)SW34，其連接在反相器38的輸出端和反相器37的輸入端之 間，根據(jù)控制信號(hào)SOB (第1控制信號(hào)S0的互補(bǔ)信號(hào))控制導(dǎo)通、斷 開(kāi)；
反相器39， 其車俞入y而連接至!j開(kāi)關(guān)SW35的另^"乂而-; 反相器40，輸入反相器39的輸出；以及
開(kāi)關(guān)SW36，其連接在反相器40的輸出端和反相器39的輸入端之 間，根據(jù)控制信號(hào)SOB (第1控制信號(hào)SO的互補(bǔ)信號(hào))控制導(dǎo)通、斷 開(kāi)，
反相器37、 39的輸出連接到端子6、 5，并作為第2、第3控制信 號(hào)S4、 S3輸入到電平移位器20。
反相器37、 38、 39、 40的電源電壓為VE2、 VE1，輸入輸出高振 幅的信號(hào)。
開(kāi)關(guān)SW33、 SW35在第1期間Tl (第1控制信號(hào)SO為高振幅的 高電平)時(shí)斷開(kāi)，在第2期間T2(第1控制信號(hào)SO為高振幅的低電平) 時(shí)導(dǎo)通。
開(kāi)關(guān)SW34、 SW36在第1期間Tl (第1控制信號(hào)SO為高振幅的 低電平)時(shí)導(dǎo)通，在第2期間T2(第1控制信號(hào)SO為高振幅的高電平) 時(shí)斷開(kāi)。
反相器37、 38構(gòu)成觸發(fā)器，在開(kāi)關(guān)SW33斷開(kāi)、SW34導(dǎo)通時(shí)(第 1期間Tl)，保持開(kāi)關(guān)SW33斷開(kāi)之前(第1期間Tl的開(kāi)始時(shí)間點(diǎn)) 的第l輸出端子3的值，反相器37將開(kāi)關(guān)SW33斷開(kāi)之前(第l期間 Tl的開(kāi)始時(shí)間點(diǎn))的第1輸出端子3的反轉(zhuǎn)值輸出給端子6。另一方 面，在開(kāi)關(guān)SW33導(dǎo)通、SW34斷開(kāi)時(shí)(第2期間T2)，反相器37將 第1輸出端子3的反轉(zhuǎn)值輸出給端子6 (構(gòu)成反轉(zhuǎn)輸出的直通鎖存
46廣TlimiifTli la"、由歐、。
反相器39、 40構(gòu)成觸發(fā)器，在開(kāi)關(guān)SW35斷開(kāi)、SW36導(dǎo)通時(shí)(第 1期間TO ，保持開(kāi)關(guān)SW35斷開(kāi)之前(第i期間Tl的開(kāi)始時(shí)間點(diǎn)) 的第2輸出端子4的值，反相器39將開(kāi)關(guān)SW35斷開(kāi)之前(第1期間 Ti的開(kāi)始時(shí)間點(diǎn))的第2輸出端子4的反轉(zhuǎn)值輸出給端子5。另一方 面，在開(kāi)關(guān)SW35導(dǎo)通、SW36斷開(kāi)時(shí)(第2期間T2)，反相器39將 第2輸出端子4的反轉(zhuǎn)值輸出給端子5。
圖13是表示圖12的動(dòng)作的一例的圖。圖13表示以數(shù)據(jù)信號(hào)等的 預(yù)定周期輸入輸入信號(hào)時(shí)的一例，表示圖12中端子1和2的電壓vil (實(shí)線)和Vi2 (虛線)、輸出端子3和4的電壓V01 (實(shí)線)和V02 (虛線)的電壓波形，控制信號(hào)S3 (實(shí)線)和S4 (虛線)的電壓波形， 第1控制信號(hào)S0 (實(shí)線)和SOB (虛線)的電壓波形，開(kāi)關(guān)SW34、 SW36、 SW33和SW35的導(dǎo)通、斷開(kāi)，以及第1和第2期間(Tl、 T2) 的控制時(shí)序，數(shù)據(jù)期間的時(shí)序關(guān)系。電壓電平的關(guān)系為VE2>VE4>VE3 》VE1，把VE2—側(cè)設(shè)為高電位，把VE1—側(cè)設(shè)為低電位。在3個(gè)數(shù) 據(jù)期間TD1、 TD2、及TD3，利用VE3、 VE4規(guī)定振幅的輸入信號(hào)vil 在期間TD1為高電平(VE4)，在期間TD2和TD3為低電平(VE3)。 輸入信號(hào)vi2是vil的反相信號(hào)。
在圖13所示的示例中，第1控制信號(hào)S0的互補(bǔ)信號(hào)SOB輸入到 鎖存部30。從圖12所示的鎖存部30輸出的第2、第3控制信號(hào)S3、 S4與圖9同樣地能夠?qū)崿F(xiàn)與圖6的鎖存部30相同的作用。
在初始狀態(tài)的時(shí)刻t0，輸入信號(hào)vil、 vi2分別為低振幅的低電平 (VE3)、高電平(VE4)，第1、第2輸出端子3、 4的輸出信號(hào)VOl、 V02為高振幅的低電平(VE1)、高電平(VE2)。在此，鎖存部30 在第1期間Tl開(kāi)始時(shí)(t0)接收上升為高振幅高電平的第1控制信號(hào) S0，檢測(cè)開(kāi)關(guān)SW33和SW35斷開(kāi)之前第1和第2輸出端子3、 4的電壓VOl、 V02，控制信號(hào)S4、 S3成為高振幅的高電平、低電平。在第 1期間(期間tO-tl)，在開(kāi)關(guān)SW33、 SW35根據(jù)第1控制信號(hào)SO斷開(kāi)， 且開(kāi)關(guān)SW34、 SW36根據(jù)開(kāi)關(guān)信號(hào)SOB導(dǎo)通時(shí)，反相器37、 38及反 相器39、 40分別構(gòu)成觸發(fā)器，并保持開(kāi)關(guān)SW33、 SW35斷開(kāi)之前的 值。在第1期間Tl (期間tO-tl)，在第2電平移位器20中，第2輸 出端子4與第2電源端子E2之間的電流路徑被切斷。
接著，在時(shí)刻td0，在輸入信號(hào)vil、 vi2分別變?yōu)榈驼穹母唠娖?(VE4)、低電平(VE3)時(shí)，第1電平移位器10使第2輸出端子4 的電壓V02從高振幅的高電平(VE2)變化(放電)為低電平(VE1)。 并且，響應(yīng)于第1電平移位器10的動(dòng)作，第2電平移位器20使第1 輸出端子3的電壓VOl從高振幅的低電平(VE1)變化(充電)為高 電平(VE2)。另外，即使在輸入信號(hào)vil、 vi2的振幅小、第1電平移 位器10的放電能力比較小時(shí)，由于在第1期間Tl第2輸出端子4與 第2電源端子E2之間被切斷，所以第1電平移位器10也能夠迅速地 將第2輸出端子4驅(qū)動(dòng)為低振幅的低電平(VE1)。
在時(shí)刻tl，第1期間T1結(jié)束，第2電平移位器20中第2輸出端 子4與第2電源端子E2之間的電流路徑的切斷被解除。
在第2期間T2 (期間tl-t2)，第1控制信號(hào)SO及其互補(bǔ)信號(hào)SOB 分別成為高振幅的低電平、高電平，開(kāi)關(guān)SW33、SW35導(dǎo)通，開(kāi)關(guān)SW34、 SW36斷開(kāi)，鎖存部30將第l和第2輸出端子3、 4的電壓V01、 V02 的反轉(zhuǎn)信號(hào)直接輸出給端子6、 5。第l、第2輸出端子3、 4分別穩(wěn)定 地保持為高振幅的高電平(VE2)、低電平(VE1)。
接著，在時(shí)刻t2，接收上升為高振幅高電平的到第1控制信號(hào)S0， 檢測(cè)開(kāi)關(guān)SW33、 SW35斷開(kāi)之前第1、第2輸出端子3、 4的電壓VOl、 V02，控制信號(hào)S4、 S3成為高振幅的高電平、低電平。在第1期間(期 間t2-t3)，在開(kāi)關(guān)SW33、 SW35根據(jù)第1控制信號(hào)S0斷開(kāi)，且開(kāi)關(guān)
48SW34、 SW36根據(jù)控制信號(hào)SOB導(dǎo)通時(shí)，反相器37、 38及反相器39、 40分別構(gòu)成觸發(fā)器，并保持開(kāi)關(guān)SW33、 SW35斷開(kāi)之前的值。鎖存部 30檢測(cè)出處于高振幅高電平(VE2)的第1輸出端子3，并根據(jù)第2、 第3控制信號(hào)S3、 S4，在第1期間Tl (期間t2-t3)切斷第2電平移位 器20的第1輸出端子3與第2電源端子E2之間的電流路徑。
在之后的時(shí)刻tdl，在輸入信號(hào)vil、 vi2分別變?yōu)榈驼穹母唠娖?(VE4)、低電平(VE3)時(shí)，第1電平移位器10使第1輸出端子3 的電壓電平V01從高振幅的高電平(VE2)變化(放電)為低電平(VE1)。 并且，響應(yīng)于該第1電平移位器10的動(dòng)作，第2電平移位器20使第2 輸出端子4的電壓電平V02從高振幅的低電平(VE1)變化(充電) 為高電平(VE2)。另外，即使在第1電平移位器10的放電能力比較 小時(shí)，由于在包括期間t2-t3的第1期間Tl第1輸出端子3與第2電 源端子(E2)之間的電流路徑被切斷，所以第1電平移位器IO也能夠 迅速地將第l輸出端子3驅(qū)動(dòng)為高振幅的低電平(VE1)。
在時(shí)刻t3，第1期間Tl結(jié)束，第2電平移位器20中第1輸出端 子3與第2電源端子E2之間的電流路徑的切斷被解除。
在第2期間T2 (期間t3-t4)，第1控制信號(hào)SO及其互補(bǔ)信號(hào)SOB 分別成為高振幅的低電平、高電平，開(kāi)關(guān)SW33、SW35導(dǎo)通，開(kāi)關(guān)SW34、 SW36斷開(kāi)，鎖存部30將第l和第2輸出端子3、 4的電壓V01、 V02 的反轉(zhuǎn)信號(hào)直接輸出給端子6、 5。第l、第2輸出端子3、 4分別穩(wěn)定 地保持為高振幅的低電平(VE1)、高電平(VE2)。
接著，在時(shí)刻t4，接收上升為高振幅高電平的第1控制信號(hào)S0， 檢測(cè)開(kāi)關(guān)SW33、 SW35斷開(kāi)之前第1、第2輸出端子3、 4的電壓VOl、 V02，控制信號(hào)S4、 S3分別成為高振幅的高電平、低電平。在第l期 間(期間t4-t5)，在開(kāi)關(guān)SW33、 SW35根據(jù)第1控制信號(hào)S0斷開(kāi)， 且開(kāi)關(guān)SW34、 SW36根據(jù)控制信號(hào)S0B導(dǎo)通時(shí)，反相器37、 38及反相器39、 40分別構(gòu)成觸發(fā)器，并保持開(kāi)關(guān)SW33、 SW35斷開(kāi)之前的 值。鎖存部30檢測(cè)出處于高電平(VE2)的第2輸出端子4，并根據(jù) 第2、第3控制信號(hào)S3、 S4，在第1期間Tl (期間t4-t5)切斷第2電 平移位器20中第2輸出端子4與第2電源端子E2之間的電流路徑。
在之后的時(shí)刻td2，在輸入信號(hào)vil、 vi2分別仍維持低振幅的低電 平(VE3)、高電平(VE4)時(shí)，第1電平移位器IO仍將第1輸出端 子3驅(qū)動(dòng)為高振幅的低電平(VE1)。在該期間(t4-t5)，由于第2輸 出端子4與第2電源端子(E2)之間的電流路徑被切斷，所以在第2 電平移位器20中不進(jìn)行第2輸出端子4的充電動(dòng)作，第2輸出端子4 利用寄生電容保持高振幅的高電平(VE2)。
在時(shí)刻t5，第1期間Tl結(jié)束，第2電平移位器20中第2輸出端 子4與第2電源端子E2之間的切斷被解除。
在第2期間T2 (期間t5-t6)，第1控制信號(hào)SO及其互補(bǔ)信號(hào)SOB 分別成為高振幅的低電平、高電平，開(kāi)關(guān)SW33、SW35導(dǎo)通，開(kāi)關(guān)SW34、 SW36斷開(kāi)，鎖存部30將第l和第2輸出端子3、 4的電壓的反轉(zhuǎn)信號(hào) 直接輸出給端子6、 5。第l、第2輸出端子3、 4分別穩(wěn)定地保持為高 振幅的低電平(VE1)、高電平(VE2)。
在多個(gè)數(shù)據(jù)循環(huán)期間連續(xù)輸入相同值的數(shù)據(jù)的第1期間Tl (期間 t4-t5)，高振幅高電平(VE2)的第2輸出端子4處于利用寄生電容而 得以保持的狀態(tài)，但是第1期間T1是短的期間，幾乎不存在(能夠避 免)第2輸出端子4的邏輯電平因噪聲等影響而變動(dòng)并進(jìn)行錯(cuò)誤動(dòng)作 的可能性。
(實(shí)施例1-9)
圖14是表示圖1中鎖存部30的其他結(jié)構(gòu)例的圖。參照?qǐng)D14，鎖 存部30在圖12所示結(jié)構(gòu)的基礎(chǔ)上，還包括利用電源VE2、 VE1驅(qū)動(dòng)的NOR電路41、 42。也就是說(shuō)包括NOR電路41，其兩個(gè)輸入端子 接收反相器37的輸出信號(hào)和控制信號(hào)S0B(控制信號(hào)S0的互補(bǔ)信號(hào))， 輸出端子連接到端子5，把第2控制信號(hào)S3提供給第2電平移位器20 的開(kāi)關(guān)SW23;和NOR電路42，其兩個(gè)輸入端子接收反相器39的輸 出和控制信號(hào)S0B，輸出端子連接到端子6，把第3控制信號(hào)S4提供 給第2電平移位器20的開(kāi)關(guān)SW24。
在從鎖存部30的NOR電路41、 42分別輸出的第2和第3控制信 號(hào)S3、 S4為低電平時(shí)，第2電平移位器20的開(kāi)關(guān)SW23、 SW24導(dǎo)通， 在從鎖存部30的NOR電路41 、42分別輸出的第2和第3控制信號(hào)S3、 S4為高電平時(shí)，第2電平移位器20的開(kāi)關(guān)SW23、 SW24斷開(kāi)。例如 圖15所示，開(kāi)關(guān)SW23、 SW24由源極共同連接到第2電源端子E1且 漏極分別連接到端子71、 72的P溝道MOS晶體管構(gòu)成。
NOR電路41、 42僅在控制信號(hào)SOB為高振幅的低電平期間(第 1期間T1)分別向端子5、 6輸出將反相器37、 39的輸出反轉(zhuǎn)后的信 號(hào)，在控制信號(hào)SOB為高振幅高電平期間(第2期間T2)，向端子5、 6輸出高振幅的固定值低電平。僅在第1期間Tl，從NOR電路4K 42 分別輸出的第2和第3控制信號(hào)S3、 S4分別輸出將第1期間Tl開(kāi)始 時(shí)間點(diǎn)的輸出端子3、 4的電壓電平鎖存的電壓電平，在第2期間T2 中，控制信號(hào)S3、 S4均被保持為高振幅的低電平，開(kāi)關(guān)SW23、 SW24 均處于導(dǎo)通狀態(tài)。
更具體地講，在第1控制信號(hào)S0為高振幅的高電平時(shí)(第1期間 Tl)，反相器37、 39分別向NOR電路41、 42輸出由觸發(fā)器(37、 38) 和(39、 40)分別將開(kāi)關(guān)SW33、 SW35斷開(kāi)之前第1和第2輸出端子 3、4的電壓VOl、 V02鎖存了的值的反轉(zhuǎn)值。例如在開(kāi)關(guān)SW33、 SW35 斷開(kāi)之前(第1期間Tl開(kāi)始時(shí))第1和第2輸出端子3、4的電壓VOl、 V02分別為高振幅的低電平(VE1)、高電平(VE2)時(shí)，反相器37、 39分別輸出高振幅的高電平(VE2)、低電平(VE1)。在等l控制信號(hào)SO為高振幅的高電平時(shí)，控制信號(hào)SOB為高振幅的低電平，NOR 電路41、 42發(fā)揮反相器的功能，來(lái)自NOR電路41、 42的第2、第3 控制信號(hào)S3、 S4分別成為高振幅的低電平、高電平。因此，在第2電 平移位器20中，開(kāi)關(guān)SW24截止，開(kāi)關(guān)SW23導(dǎo)通。另一方面，如上 所述，在第1控制信號(hào)S0為高振幅的低電平時(shí)(第2期間T2)，來(lái)自 NOR電路41、 42的第2、第3控制信號(hào)S3、 S4均成為高振幅的低電 平；在第2電平移位器20中，開(kāi)關(guān)SW23、 SW24均導(dǎo)通。
在參照?qǐng)D3、圖4說(shuō)明的結(jié)構(gòu)中，根據(jù)第1、第2輸出端子3、 4 的電壓(第2、第3控制信號(hào)S3、 S4)，在第1期間Tl中開(kāi)關(guān)SW23、 SW24中的一個(gè)斷開(kāi)，在第2期間T2中開(kāi)關(guān)SW23、 SW24中的一個(gè)導(dǎo) 通，另一個(gè)斷開(kāi)(輸出端子與第2電源端子E2之間的通路(Pass)斷 開(kāi))。在第2期間T2，使利用第1控制信號(hào)S0控制導(dǎo)通、斷開(kāi)的開(kāi)關(guān) SW21、 SW22均導(dǎo)通，從而使第l、第2輸出端子3、 4與第2電源端 子E2之間的電流路徑導(dǎo)通。
與此相對(duì)，在本實(shí)施例(圖14)中，在第1期間T1，把第2、第 3控制信號(hào)S3、 S4中與高振幅高電平的輸出端子對(duì)應(yīng)的控制信號(hào)設(shè)為 高振幅的高電平，使開(kāi)關(guān)SW23、 SW24中的一個(gè)開(kāi)關(guān)截止且另一個(gè)導(dǎo) 通，在第2期間T2，把第2、第3控制信號(hào)S3、 S4均設(shè)為高振幅的低 電平，把開(kāi)關(guān)SW23、 SW24雙方設(shè)定為導(dǎo)通狀態(tài)。電平移位部20C由 圖7所示的將柵極和漏極交叉連接的P溝道MOS晶體管M3、M4構(gòu)成， 柵極連接到第1、第2輸出端子3、 4中高振幅高電平的一個(gè)輸出端子、 漏極連接到另一個(gè)輸出端子的P溝道MOS晶體管截止，該另一個(gè)輸出 端子由第1電平移位電路IO被設(shè)定為高振幅的低電平(VE1)，柵極 連接到該另一個(gè)輸出端子、漏極連接到該一個(gè)輸出端子的P溝道MOS 晶體管導(dǎo)通，該一個(gè)輸出端子被設(shè)定為高振幅的高電平(VE2)。
根據(jù)本實(shí)施例，能夠省略圖3、圖4等中所需要的第1開(kāi)關(guān)電路 20A (SW21、 SW22)，并且不需要將控制第1開(kāi)關(guān)電路20A (SW21、
52SW22)導(dǎo)通、斷開(kāi)的第1控制信號(hào)S0提供給第2電平移位電路20。 在圖14所示的示例中，僅利用來(lái)自鎖存部30的第2、第3控制信號(hào) S3、 S4進(jìn)行電平移位器20的控制，第1控制信號(hào)S0不輸入到電平移 位器20。
(實(shí)施例1-10)
圖15是表示適用圖14中電平移位器20和鎖存部30的結(jié)構(gòu)的電 平移位電路的具體例的圖。另外，由于鎖存部30的結(jié)構(gòu)與圖14相同， 所以省略說(shuō)明。
參照?qǐng)D15，第1電平移位器IO包括N溝道MOS晶體管M1、M2， 源極共同連接到第1電源端子El，漏極分別連接到第2、第1輸出端 子4、 3，柵極分別連接到端子l、 2。在端子1施加低振幅的輸入信號(hào) vil，在端子2施加低振幅的輸入信號(hào)vi2 (vil的互補(bǔ)信號(hào))。
第2電平移位器20包括開(kāi)關(guān)部20B和電平移位部20C。電平移位 部20C包括P溝道MOS晶體管M3、 M4，源極分別連接到端子72、 71，漏極分別連接到第2和第l輸出端子4、 3，柵極與另一個(gè)晶體管 的漏極(輸出端子3、 4)交叉連接。
開(kāi)關(guān)部20B的開(kāi)關(guān)SW23、 SW24由P溝道MOS晶體管構(gòu)成，源 極共同連接到第2電源端子E2，漏極分別連接到端子71、 72，在柵極 分別輸入第2、第3控制信號(hào)S3、 S4。另外，在圖15中，第2電平移 位器20的結(jié)構(gòu)為，以開(kāi)關(guān)部20B位于第2電源端子E2—側(cè)、且電平 移位部20C位于輸出端子3、 4一側(cè)的方式縱向?qū)盈B配置，但是當(dāng)然也 能夠以電平移位部20C位于第2電源端子E2 —側(cè)、且開(kāi)關(guān)部20B位于 輸出端子3、 4一側(cè)的方式縱向?qū)盈B配置。
圖16是表示圖14、圖15所示電平移位電路動(dòng)作的一例的圖。圖 16表示以數(shù)據(jù)信號(hào)等的預(yù)定周期輸入輸入信號(hào)時(shí)的一例，表示圖14中
53端子1和2的電壓vil (實(shí)線)和vi2 (虛線)、輸出端子3和4的電 壓VOl (實(shí)線)和V02 (虛線)的電壓波形，控制信號(hào)S3 (實(shí)線)和 S4 (虛線)的電壓波形，開(kāi)關(guān)SW23和SW24的導(dǎo)通、截止，第1控 制信號(hào)S0 (實(shí)線)及其互補(bǔ)信號(hào)SOB (虛線)的電壓波形，開(kāi)關(guān)SW34、 SW36、 SW33和SW35的導(dǎo)通、斷開(kāi)，第1和第2期間(Tl、 T2)的 控制時(shí)序，數(shù)據(jù)期間的時(shí)序關(guān)系。并且，與圖2相同，電壓電平的關(guān) 系也是VE2>VE4>VE3》VE1 ，把VE2 —側(cè)設(shè)為高電位，把VE1 —側(cè) 設(shè)為低電位。并且，在3個(gè)數(shù)據(jù)期間TD1、 TD2、及TD3，利用VE3 和VE4規(guī)定振幅的輸入信號(hào)vil在期間TDl為高電平(VE4)，在期 間TD2和TD3為低電平(VE3)。輸入信號(hào)vi2是vil的反相信號(hào)。
在圖16所示的示例中，僅在第1控制信號(hào)S0為高振幅的高電平 期間，從鎖存部30向第2電平移位器20提供第2、第3控制信號(hào)S3、 S4，在第1控制信號(hào)S0為高振幅低電平期間，提供給第2電平移位器 20的第2、第3控制信號(hào)S3、 S4為高振幅的低電平。
在初始狀態(tài)的時(shí)刻t0，輸入信號(hào)vil、 vi2分別為低振幅的低電平 (VE3)、高電平(VE4)，第1、第2輸出端子3、 4的輸出信號(hào)VOl、 V02分別為高振幅的低電平(VE1)、高電平(VE2)。在此，在第1 期間Tl開(kāi)始時(shí)(tO)，鎖存部30接收上升為高振幅高電平的第l控制 信號(hào)S0,檢測(cè)開(kāi)關(guān)SW33、 SW35斷開(kāi)之前第1和第2輸出端子3、 4 的電壓VOl、 V02，控制信號(hào)S4成為高振幅的高電平，控制信號(hào)S3 成為高振幅的低電平，開(kāi)關(guān)SW24截止，開(kāi)關(guān)SW23導(dǎo)通。另外，在 第1期間(期間t0-tl)，在開(kāi)關(guān)SW33、 SW35根據(jù)第1控制信號(hào)S0 斷開(kāi)，且開(kāi)關(guān)SW34、 SW36根據(jù)控制信號(hào)S0B導(dǎo)通時(shí)，反相器37、 38 及反相器39、 40分別構(gòu)成觸發(fā)器，并保持開(kāi)關(guān)SW33、 SW35斷開(kāi)之 前的值。并且，NOR電路41、 42分別把反相器37、 39的輸出信號(hào)的 反轉(zhuǎn)值作為第2、第3控制信號(hào)S3、 S4提供給端子5、 6。由此，在第 1期間T1 (期間t0-tl)，在第2電平移位器20中，第2輸出端子4與 第2電源端子E2之間的電流路徑被切斷。接著，在時(shí)刻tdl，在輸入信號(hào)vil、 Vi2分別變?yōu)榈驼穹母唠娖?br> (VE4)、低電平(VE3)時(shí)，第1電平移位器10使第2輸出端子4 的電壓V02從高振幅的高電平(VE2)變化(放電)為低電平(VE1)。 并且，響應(yīng)于該第1電平移位器10的動(dòng)作，第2電平移位器20使第1 輸出端子3的電壓VOl從高振幅的低電平(VE1)變化(充電)為高 電平(VE2)。另外；即使在輸入信號(hào)vil、 vi2的振幅小、第1電平移 位器10的放電能力比較小時(shí)，由于在第1期間Tl第2輸出端子4與 第2電源端子E2之間被切斷，所以第1電平移位器10也能夠迅速地 將第2輸出端子4驅(qū)動(dòng)為低振幅的低電平(VE1)。
在時(shí)刻tl,第1期間Tl結(jié)束，在控制信號(hào)S0B成為高振幅的高 電平時(shí)，NOR電路41、 42的輸出固定為高振幅的低電平，由此第2 電平移位器20中開(kāi)關(guān)SW24的截止被解除。
在第2期間T2 (期間tl-t2)，第1控制信號(hào)S0成為高振幅的低 電平、S0B成為高振幅的高電平，開(kāi)關(guān)SW33、 SW35導(dǎo)通，開(kāi)關(guān)SW34、 SW36斷開(kāi)。雖然鎖存部30將第1、第2輸出端子3、 4的電壓的反轉(zhuǎn) 信號(hào)直接輸入給NOR電路41、 42，但接收到控制信號(hào)SOB的高振幅 高電平的NOR電路41、 42的輸出固定為高振幅的低電平。第2電平 移位器20的開(kāi)關(guān)SW23、 SW24接收第2、第3控制信號(hào)S3、 S4的低 電平而均導(dǎo)通，第1、第2輸出端子3、 4與第2電源端子E2之間的電 流路徑處于導(dǎo)通狀態(tài)或可導(dǎo)通狀態(tài)。第l、第2輸出端子3、 4分別穩(wěn) 定地保持為高振幅的高電平(VE2)、低電平(VE1)。
接著，在時(shí)刻t2，接收上升為高振幅高電平的第1控制信號(hào)S0， 檢測(cè)開(kāi)關(guān)SW33、 SW35斷開(kāi)之前第1、第2輸出端子3、 4的電壓VOl、 V02，來(lái)自NOR電路41的控制信號(hào)S3成為高振幅的高電平，來(lái)自 NOR電路42的控制信號(hào)S4成為高振幅的低電平。在第1期間(期間 t2-t3)，在開(kāi)關(guān)SW33、 SW35根據(jù)第1控制信號(hào)S0斷開(kāi)，且開(kāi)關(guān)SW34、SW36根據(jù)控制信號(hào)SOB導(dǎo)通時(shí)，反相器37、 38及反相器39、 40分別構(gòu)成觸發(fā)器，并保持開(kāi)關(guān)SW33、 SW35斷開(kāi)之前的值。鎖存部30檢測(cè)出處于高振幅高電平(VE2)的第1輸出端子3，并根據(jù)第2、第3控制信號(hào)S3、 S4，在第i期間Ti (期間t2-t3)使第2電平移位器20中第1輸出端子3與第2電源端子E2之間的開(kāi)關(guān)SW23截止。開(kāi)關(guān)SW24保持導(dǎo)通狀態(tài)。
在之后的時(shí)刻tdl，在輸入信號(hào)vil、 vi2分別變?yōu)榈驼穹母唠娖?VE4)、低電平(VE3)時(shí)，第1電平移位器10使第1輸出端子3的電壓電平V01從高振幅的高電平(VE2)變化(放電)為低電平(VE1)。并且，響應(yīng)于該第1電平移位器10的動(dòng)作，第2電平移位器20使第2輸出端子4的電壓電平V02從高振幅的低電平(VE1)變化(充電)為高電平(VE2)。另外，即使在第1電平移位器IO的放電能力比較小時(shí)，由于在第1期間Tl (期間t2-t3)第1輸出端子3與第2電源端子(E2)之間的電流路徑被切斷，所以第1電平移位器10也能夠迅速地將第1輸出端子3驅(qū)動(dòng)為低電平(VE1)。
在時(shí)刻t3，第1期間Tl結(jié)束，在控制信號(hào)S0B成為高振幅的高電平時(shí)，NOR電路41、 42的輸出固定為高振幅的低電平，由此第2電平移位器20中第1輸出端子3與第2電源端子E2之間的開(kāi)關(guān)SW23的截止被解除。
在第2期間T2 (期間t3-t4)，第1控制信號(hào)S0及其互補(bǔ)信號(hào)SOB分別成為高振幅的低電平、高電平，開(kāi)關(guān)SW33、SW35導(dǎo)通，開(kāi)關(guān)SW34、SW36斷開(kāi)。雖然鎖存部30分別將第1、第2輸出端子3、4的電壓VOl、V02的反轉(zhuǎn)信號(hào)直接輸入給NOR電路41、 42，但接收到控制信號(hào)S0B的高振幅高電平的NOR電路41、 42的輸出均固定為高振幅的低電平。開(kāi)關(guān)SW23、 SW24接收第2、第3控制信號(hào)S3、 S4的高振幅低電平而導(dǎo)通，第1和第2輸出端子3、 4與第2電源端子E2之間的電流路徑處于導(dǎo)通狀態(tài)或可導(dǎo)通狀態(tài)。第l、第2輸出端子3、 4分別穩(wěn)定地保持為高振幅的低電平(VE1)、高電平(VE2)。
接著，在時(shí)刻t4，接收上升為高振幅高電平的第1控制信號(hào)S0，檢測(cè)開(kāi)關(guān)SW33、 SW35斷開(kāi)之前第1、第2輸出端子3、 4的電壓VOl、V02，控制信號(hào)S4成為高振幅的高電平，控制信號(hào)S3成為高振幅的低電平。在第1期間(期間t4-t5)，在開(kāi)關(guān)SW33、 SW35根據(jù)第1控制信號(hào)S0斷開(kāi)；且開(kāi)關(guān)SW34、 SW36根據(jù)控制信號(hào)S0B導(dǎo)通時(shí)，反相器37、38及反相器39、40分別構(gòu)成觸發(fā)器，并保持開(kāi)關(guān)SW33、SW35斷開(kāi)之前的值。鎖存部30檢測(cè)出處于高振幅高電平(VE2)的第2輸出端子4，并根據(jù)從NOR電路41、 42輸出的第2、第3控制信號(hào)S3、S4，在第1期間Tl (期間t4-t5)使第2電平移位器20中第2輸出端子4與第2電源端子E2之間的開(kāi)關(guān)SW24截止。開(kāi)關(guān)SW23處于導(dǎo)通狀態(tài)。
在之后的時(shí)刻td2，在輸入信號(hào)vil、 vi2分別仍維持低振幅的低電平(VE3)、高電平(VE4)時(shí)，第1電平移位器IO仍將第1輸出端子3的電壓V01驅(qū)動(dòng)為高振幅的低電平(VE1)。在該期間(t4-t5)，由于在第2電平移位器20中第2輸出端子4與第2電源端子E2之間的電流路徑被切斷，所以不進(jìn)行輸出端子4的充電動(dòng)作，第2輸出端子4利用寄生電容保持高振幅的高電平(VE2)。
在時(shí)刻t5，第1期間Tl結(jié)束，在控制信號(hào)S0B成為高振幅的高電平時(shí)，NOR電路41、 42的輸出固定為高振幅的低電平，由此第2電平移位器20中第2輸出端子4與電源端子E2之間的幵關(guān)SW24的截止被解除。
在第2期間T2 (期間t5-t6)，第1控制信號(hào)S0及其互補(bǔ)信號(hào)SOB分別成為高振幅的低電平、高電平，開(kāi)關(guān)SW33、SW35導(dǎo)通，開(kāi)關(guān)SW34、SW36斷開(kāi)。雖然鎖存部30將第1、第2輸出端子3、 4的電壓V01、V02的反轉(zhuǎn)信號(hào)分別直接輸入給NOR電路41、 42，但接收到控制信號(hào)SOB的高振幅高電平的NOR電路41、 42的輸出均固定為高振幅的低電平。開(kāi)關(guān)SW23、 SW24接收第2、第3控制信號(hào)S3、 S4的高振幅低電平而均導(dǎo)通，第1、第2輸出端子3、 4與第2電源端子E2之間的屯Y/[ti^佇處丁守旭^K忿^口j守旭矹忿。弟1、果2頓出順卞j、 4 HM屯壓V01、V02分別穩(wěn)定地保持為高振幅的低電平(VE1)、高電平(VE2)。
7ti^.小新抵^STr甘m、si^t統(tǒng)絡(luò)^ 士A曰/古i^i脅抵i^裕i宜m、51 ti ,甘Fitei
t4-t5),高振幅高電平(VE2)的第2輸出端子4處于利用寄生電容而得以保持的狀態(tài)，但是由于第1期間T1是短的期間，因此幾乎不存在第2輸出端子4的邏輯電平因噪聲等影響而變動(dòng)并進(jìn)行錯(cuò)誤動(dòng)作的可能性。
另外，在圖15所代表的上述實(shí)施例中，第1電平移位器10的N溝道MOS晶體管M2、 Ml只要具有使在第1期間Tl與第2電源端子E2切斷的、第1和第2輸出端子3、 4中的一個(gè)迅速放電的能力即可，可以構(gòu)成為比較小的元件尺寸。另一方面，電平移位部20C的P溝道MOS晶體管M4、 M3只要具有使在第1期間Tl根據(jù)輸入信號(hào)vil、 vi2而截止的N溝道MOS晶體管M2或Ml所連接的、第1和第2輸出端子3、 4中的一個(gè)迅速充電的能力即可，可以構(gòu)成為比較小的元件尺寸。另外，第2開(kāi)關(guān)部20B的開(kāi)關(guān)SW23、 SW24和鎖存部30的各元件也可以構(gòu)成為非常小的元件尺寸。并且，上述實(shí)施例的電平移位電路也能夠?qū)崿F(xiàn)高速的電平移位動(dòng)作，而不取決于第1控制信號(hào)S0的電壓電平變化速度(上升和下降時(shí)間)。因此，由控制信號(hào)產(chǎn)生電路90 (圖14)生成的第1控制信號(hào)S0也可以不一定是高速(上升和下降時(shí)間快)的信號(hào)，能夠使用由現(xiàn)有的電平移位電路等生成的信號(hào)。
(實(shí)施例2)
圖17是表示本發(fā)明的顯示裝置中行驅(qū)動(dòng)器(掃描驅(qū)動(dòng)器)的結(jié)構(gòu)的一個(gè)實(shí)施例的圖。圖17表示在多輸出驅(qū)動(dòng)器的電平移位電路上適用本發(fā)明的一例。參照?qǐng)D17，該行驅(qū)動(dòng)器包括移位寄存器410，根據(jù)
58時(shí)鐘信號(hào)clk向下一級(jí)傳輸起動(dòng)脈沖；電平移位電路組430，與移位寄存器410的各級(jí)對(duì)應(yīng)地具有電平移位電路431，上述電平移位電路431差動(dòng)地接收移位寄存器410各級(jí)的輸出信號(hào)(掃描信號(hào))，進(jìn)行電平移位；緩沖器組450，利用單端(Single ended)接收電平移位電路431的高振幅的輸出信號(hào)，向分別對(duì)應(yīng)的掃描線Pl、 P2、……PM輸出掃描信號(hào)；和控制信號(hào)生成電路490，輸入低振幅的clk(時(shí)鐘)、ctl(時(shí)序控制信號(hào))，向電平移位電路431提供高振幅的控制信號(hào)SO (對(duì)應(yīng)于圖1的第1控制信號(hào)SO)。移位寄存器410由低電壓電源(VE3、VE4)驅(qū)動(dòng)，電平移位電路組430和緩沖器組450由高電壓電源(VE1、VE2)驅(qū)動(dòng)。
在圖17所示的結(jié)構(gòu)中，作為電平移位(LS)電路431，釆用在上述實(shí)施例1-1至1-7中說(shuō)明的電平移位電路?？刂菩盘?hào)產(chǎn)生電路490使用現(xiàn)有的電平移位器而向各電平移位電路431輸出共同的控制信號(hào)S0。如上所述，控制信號(hào)SO的電壓電平的上升和下降速度不影響各電平移位電路431的動(dòng)作速度。通過(guò)適用本發(fā)明涉及的電平移位電路，能夠?qū)崿F(xiàn)低功耗及高速動(dòng)作的掃描驅(qū)動(dòng)器，也能夠通過(guò)實(shí)現(xiàn)省面積化而實(shí)現(xiàn)低成本化。
(實(shí)施例3)
圖18是表示本發(fā)明的顯示裝置中數(shù)據(jù)驅(qū)動(dòng)器的結(jié)構(gòu)的一個(gè)實(shí)施例的結(jié)構(gòu)的圖。圖18表示在多輸出驅(qū)動(dòng)器的電平移位電路上適用本發(fā)明的一例。參照?qǐng)D18，包括移位寄存器510，輸入時(shí)鐘信號(hào)clk，生成選擇鎖存地址的鎖存時(shí)序信號(hào)；數(shù)據(jù)寄存器/鎖存器520，根據(jù)來(lái)自移位寄存器510的輸出(鎖存時(shí)序信號(hào))，鎖存數(shù)字?jǐn)?shù)據(jù)；電平移位電路組530，具有多個(gè)電平移位電路531，該多個(gè)電平移位電路531差動(dòng)地接收數(shù)據(jù)寄存器/鎖存器520的各級(jí)的輸出數(shù)據(jù)信號(hào)，進(jìn)行電平移位；多個(gè)數(shù)字模擬轉(zhuǎn)換器(DAC) 540，接收電平移位電路組530的輸出信號(hào)(影像數(shù)據(jù))、和來(lái)自基準(zhǔn)電壓產(chǎn)生電路560的電平彼此不同的基準(zhǔn)電壓，輸出與影像數(shù)據(jù)對(duì)應(yīng)的灰度電壓；輸出緩沖器組550,接
59收數(shù)字模擬轉(zhuǎn)換器(DAC) 540的輸出電壓，驅(qū)動(dòng)數(shù)據(jù)線；和控制信號(hào) 生成電路590，輸入低振幅的elk (時(shí)鐘)、ctl (時(shí)序控制信號(hào))，向 電平移位電路531提供高振幅的控制信號(hào)SO (對(duì)應(yīng)于圖1的第1控制 信號(hào)SO)。移位寄存器510和數(shù)據(jù)寄存器/鎖存器520由低電壓電源
(VE3、 VE4)驅(qū)動(dòng)。電平移位電路組530、數(shù)字模擬轉(zhuǎn)換器(DAC) 和輸出緩沖器組550由高電壓電源(VE1、 VE2)驅(qū)動(dòng)。
在圖18所示的結(jié)構(gòu)中，電平移位(LS)電路531差動(dòng)地接收數(shù)據(jù) 寄存器/鎖存器520的輸出，差動(dòng)地輸出輸出信號(hào)，并采用在上述實(shí)施 例1_1至1_7中說(shuō)明的電平移位電路。
控制信號(hào)產(chǎn)生電路590使用現(xiàn)有的電平移位器而向各電平移位電 路531輸出共同的控制信號(hào)S0。如上所述，控制信號(hào)SO的電壓電平的 上升和下降時(shí)間(速度)不影響各電平移位電路531的動(dòng)作速度。通 過(guò)適用本發(fā)明的電平移位電路，能夠?qū)崿F(xiàn)低功耗及高速動(dòng)作的數(shù)據(jù)驅(qū) 動(dòng)器，也能夠通過(guò)實(shí)現(xiàn)省面積化而實(shí)現(xiàn)低成本化。
(實(shí)施例4)
圖19是表示本發(fā)明顯示裝置的結(jié)構(gòu)的一例的圖。在有源矩陣驅(qū)動(dòng) 方式的顯示裝置中，顯示部960的結(jié)構(gòu)包括將多個(gè)像素950配置成矩 陣狀的半導(dǎo)體基板、和在整個(gè)面上形成一個(gè)透明電極的相對(duì)基板，并 使上述兩張基板相對(duì)而在其之間封入顯示元件。在半導(dǎo)體基板上，數(shù) 據(jù)線962和掃描線961被布線成網(wǎng)格狀，所述數(shù)據(jù)線962傳輸向各像 素的電極施加的多個(gè)電平電壓(灰度電壓)，所述掃描線961傳輸掃 描信號(hào)，在掃描線(掃描電極線)961和數(shù)據(jù)線(數(shù)據(jù)電極線)962彼 此的交叉部配置像素950。在無(wú)源矩陣驅(qū)動(dòng)方式的顯示裝置中，顯示部 960的結(jié)構(gòu)使布線有用于傳輸多個(gè)電平電壓(灰度電壓)的數(shù)據(jù)線962 的基板、和布線有用于傳輸掃描信號(hào)的掃描線961的基板相對(duì)，并在 其之間封入顯示元件，數(shù)據(jù)線962和掃描線961交叉的區(qū)域構(gòu)成像素 950。在有源矩陣驅(qū)動(dòng)方式的顯示裝置中，利用掃描線961上的掃描信
號(hào)控制像素950的開(kāi)關(guān)(TFT)導(dǎo)通、截止，在像素開(kāi)關(guān)導(dǎo)通時(shí)，該像 素950所連接的數(shù)據(jù)線962上的影像信號(hào)(與影像信號(hào)對(duì)應(yīng)的灰度電 壓)施加給像素的電極，從而顯示圖像。
另外，掃描信號(hào)由行(掃描)驅(qū)動(dòng)器970提供給掃描線961，并 且由列(數(shù)據(jù))驅(qū)動(dòng)器980經(jīng)由數(shù)據(jù)線962向各像素提供灰度電壓。
1個(gè)畫(huà)面的數(shù)據(jù)重寫(xiě)通常在1幀期間(通常為1/60秒)進(jìn)行，按 各掃描線依次選擇每1個(gè)像素行(每個(gè)線)，在選擇期間內(nèi)，由各數(shù) 據(jù)線提供灰度電壓。顯示控制器940向行驅(qū)動(dòng)器970提供時(shí)鐘信號(hào)、 控制信號(hào)(起動(dòng)脈沖)等，并向列驅(qū)動(dòng)器980提供時(shí)鐘clk、控制信號(hào)、 影像數(shù)據(jù)(低振幅數(shù)字信號(hào))。
在本實(shí)施例的顯示裝置中，作為行驅(qū)動(dòng)器970和列驅(qū)動(dòng)器980， 具有如圖17、圖18說(shuō)明的本發(fā)明的電平移位電路，輸出高振幅信號(hào)。
圖20是表示圖19中像素950的一例的圖。圖20 (A)示意地表 示無(wú)源矩陣型液晶顯示部的像素950的結(jié)構(gòu)。在掃描電極線961與數(shù) 據(jù)電極線962的交叉部夾持的液晶元件953能夠根據(jù)施加給掃描電極 線961的電壓與施加給數(shù)據(jù)電極線962的電壓之差而改變透射率，并 使背燈光(或反射光)透射。圖20 (B)表示有源矩陣型液晶顯示部的 像素950的結(jié)構(gòu)。像素開(kāi)關(guān)(TFT) 951的柵極連接到掃描線961，漏 極和源極中的一個(gè)連接到數(shù)據(jù)線962，漏極和源極中的另一個(gè)連接到像 素電極952，液晶元件953夾持在像素電極952與相對(duì)透明電極954之 間。在掃描線961為高電位時(shí)像素開(kāi)關(guān)(TFT) 951導(dǎo)通，此時(shí)數(shù)據(jù)線 962的灰度電壓施加給像素電極952，液晶元件953的透射率能夠根據(jù) 像素電極962與共同電極954的電位差而變化，并使背燈光(或反射 光)透射。圖20 (C)是表示有源矩陣型有機(jī)EL顯示部的像素950 (電
61流驅(qū)動(dòng)方式)的結(jié)構(gòu)的圖，屬于電流驅(qū)動(dòng)型。像素開(kāi)關(guān)(TFT) 951的 柵極連接到掃描線961，漏極和源極中的一個(gè)連接到數(shù)據(jù)線962，漏極 和源極中的另一個(gè)連接到有機(jī)EL元件的驅(qū)動(dòng)晶體管(P溝道TFT晶體 管)955的柵極。驅(qū)動(dòng)晶體管955的源極連接到電源958，漏極連接到 EL元件956，在源極和柵極之間連接數(shù)據(jù)信號(hào)保持用電容957。在掃 描線961為高電位時(shí)，像素開(kāi)關(guān)(TFT) 951導(dǎo)通，數(shù)據(jù)線962的灰度 電壓施加給驅(qū)動(dòng)晶體管955的柵極和電容957，電流流過(guò)有機(jī)EL元件 956，并且有機(jī)EL元件956發(fā)光。
另外，在上述實(shí)施例中說(shuō)明的電平移位電路也可以通過(guò)CMOS工 藝等形成在單晶半導(dǎo)體基板上?；蛘撸部梢孕纬稍赥FT (Thin Film Transistor,薄膜晶體管)基板上。
并且，在圖7、圖8等所示的示例中，說(shuō)明了利用P溝道晶體管 構(gòu)成高電位一側(cè)的電平移位器20的充電元件、且利用N溝道晶體管構(gòu) 成低電位一側(cè)的電平移位器IO的放電元件的例子，當(dāng)然在本發(fā)明中晶 體管的導(dǎo)電類型不限于上述結(jié)構(gòu)。在利用N溝道晶體管構(gòu)成電平移位 器20的充電元件時(shí)，輸出電壓下降N溝道晶體管的閾值電壓量，但根 據(jù)應(yīng)用例的情況，也可以利用N溝道晶體管構(gòu)成電平移位器20。同樣， 根據(jù)應(yīng)用例的情況，也可以利用P溝道晶體管構(gòu)成電平移位器10。
另外，在本說(shuō)明書(shū)中引用了上述專利文獻(xiàn)1的各方面公開(kāi)內(nèi)容。 在本發(fā)明所公開(kāi)(包括權(quán)利要求書(shū))的范圍內(nèi)，還可以根據(jù)其基本技 術(shù)思想變更和調(diào)整實(shí)施方式及實(shí)施例。并且，在本發(fā)明的權(quán)利要求書(shū) 的范圍內(nèi)，可以實(shí)現(xiàn)各種公開(kāi)要素的多種組合及選擇。即，本發(fā)明當(dāng) 然包括本領(lǐng)域技術(shù)人員根據(jù)包括權(quán)利要求書(shū)的公開(kāi)內(nèi)容及技術(shù)思想所 能夠得到的各種變形及修改。
權(quán)利要求
1. 一種電平移位電路，其特征在于，包括第1電平移位器，其連接于提供第1電壓的第1供電端子與第1和第2輸出端子之間，從第1和第2輸入端子分別輸入第1和第2輸入信號(hào)，并根據(jù)所述第1和第2輸入信號(hào)，把所述第1和第2輸出端子中的一個(gè)輸出端子設(shè)定為第1電壓電平；第2電平移位器，其連接于提供第2電壓的第2供電端子與所述第1和第2輸出端子之間，相對(duì)于所述第1和第2輸出端子中由所述第1電平移位器設(shè)定為所述第1電壓電平的所述一個(gè)輸出端子，把另一個(gè)輸出端子設(shè)定為第2電壓電平；和進(jìn)行控制的電路，接收第1控制信號(hào)，對(duì)于所述第1和第2輸出端子中、在所述第1和第2輸入信號(hào)輸入到所述第1和第2輸入端子的時(shí)間點(diǎn)為所述第2電壓電平的一個(gè)輸出端子，所述進(jìn)行控制的電路在第1期間切斷所述第2電平移位器中所述一個(gè)輸出端子與所述第2供電端子之間的電流路徑，所述第1期間包括所述第1和第2輸入信號(hào)輸入到所述第1和第2輸入端子的時(shí)間點(diǎn)，并且在所述第1期間之后的第2期間，所述進(jìn)行控制的電路解除所述一個(gè)輸出端子與所述第2供電端子之間的所述電流路徑的切斷，所述第1和第2輸出端子的輸出振幅大于所述第1和第2輸入信號(hào)的振幅。
2. 根據(jù)權(quán)利要求1所述的電平移位電路，其特征在于，所述第1和第2輸入信號(hào)以預(yù)定的周期輸入到所述第1和第2輸 入端子，所述第1期間包括所述第1和第2輸入信號(hào)輸入到所述第1和第 2輸入端子的輸入時(shí)間點(diǎn)在中間的前后的期間，所述第1期間與所述第 2期間的時(shí)間之合為與所述第1和第2輸入信號(hào)的周期相同的長(zhǎng)度。
3. 根據(jù)權(quán)利要求1所述的電平移位電路，其特征在于，包括鎖存部，其接收所述第1和第2輸出端子各自的電壓，根據(jù)所述第1控制信號(hào)控制所述第1和第2輸出端子各自的電壓的鎖存動(dòng) 作，作為輸出信號(hào)輸出第2和第3控制信號(hào)，所述第2電平移位器包括第1開(kāi)關(guān)部，其進(jìn)行以下控制，根據(jù)所述第1控制信號(hào)，在所述第1期間切斷所述第1和第2輸出端子與所述第2供電端子之間的電 流路徑，并在所述第2期間解除所述切斷；和第2開(kāi)關(guān)部，其進(jìn)行以下控制，根據(jù)所述第2和第3控制信號(hào)， 在所述第1期間切斷所述第1和第2輸出端子中、在所述第1期間的 開(kāi)始時(shí)間點(diǎn)為所述第2電壓電平的一個(gè)輸出端子與所述第2供電端子 之間的電流路徑，并在所述第2期間解除所述一個(gè)輸出端子與所述第2 供電端子之間的電流路徑的切斷。
4. 根據(jù)權(quán)利要求3所述的電平移位電路，其特征在于，所述第1開(kāi)關(guān)部包括第1和第2開(kāi)關(guān)，分別插入在所述第1和第 2輸出端子與所述第2供電端子之間的電流路徑中，根據(jù)所述第l控制 信號(hào)被控制為共同導(dǎo)通、斷開(kāi)，所述第2開(kāi)關(guān)部包括第3開(kāi)關(guān)，其與所述第1開(kāi)關(guān)并聯(lián)地插入在所述第1輸出端子與 所述第2供電端子之間的電流路徑中，根據(jù)所述第2控制信號(hào)被控制 導(dǎo)通、斷開(kāi)；和第4開(kāi)關(guān)，其與所述第2開(kāi)關(guān)并聯(lián)地插入在所述第2輸出端子與 所述第2供電端子之間的電流路徑中，根據(jù)所述第3控制信號(hào)被控制 導(dǎo)通、斷開(kāi)。
5. 根據(jù)權(quán)利要求3所述的電平移位電路，其特征在于， 所述鎖存部根據(jù)所述第1控制信號(hào)，在所述第1期間停止接收所述第1和第2輸出端子的電壓，并輸出將所述第1期間開(kāi)始時(shí)間點(diǎn)的 所述第1和第2輸出端子的電壓電平鎖存了的信號(hào)，分別作為所述第2 和第3控制信號(hào)，所述鎖存部在所述第2期間成為直通模式，輸出基于所述第1和第2輸出端子的電壓電平的信號(hào)，分別作為所述第2和 第3控制信號(hào)。
6. 根據(jù)權(quán)利要求4所述的電平移位電路，其特征在于，所述第2電平移位器包括第1和第2晶體管，該第1和第2晶體 管的第1端子分別連接到所述第1和第2輸出端子，發(fā)揮向所述第2 電壓電平一側(cè)進(jìn)行電平移位的作用，所述第1和第3開(kāi)關(guān)在所述第1晶體管的第2端子與所述第2供 電端子之間彼此并聯(lián)連接，所述第2和第4開(kāi)關(guān)在所述第2晶體管的第2端子與所述第2供 電端子之間彼此并聯(lián)連接。
7. 根據(jù)權(quán)利要求4所述的電平移位電路，其特征在于，所述第2電平移位器包括第1和第2晶體管，該第1和第2晶體 管的第1端子共同連接到所述第2供電端子，發(fā)揮向所述第2電壓電 平一側(cè)進(jìn)行電平移位的作用，所述第1和第3開(kāi)關(guān)在所述第1晶體管的第2端子與所述第1輸 出端子之間并聯(lián)連接，所述第2和第4開(kāi)關(guān)在所述第2晶體管的第2端子與所述第2輸 出端子之間并聯(lián)連接。
8. 根據(jù)權(quán)利要求6或7所述的電平移位電路，其特征在于， 所述第1晶體管的控制端子連接到所述第2輸出端子， 所述第2晶體管的控制端子連接到所述第1輸出端子。
9. 根據(jù)權(quán)利要求4所述的電平移位電路，其特征在于， 所述鎖存部包括第5和第6開(kāi)關(guān)，該第5和第6開(kāi)關(guān)的一端分別連接到所述第1和第2輸出端子，另一端分別連接到所述第3和第4 開(kāi)關(guān)的控制端子，該第5和第6開(kāi)關(guān)根據(jù)所述第1控制信號(hào)被控制導(dǎo) 通、斷開(kāi)，保持與所述另一端分別連接的電容所采樣的電壓。
10. 根據(jù)權(quán)利要求l所述的電平移位電路，其特征在于，所述第1電平移位器包括第3和第4晶體管，分別連接在所述第 l供電端子與所述第l和第2輸出端子之間，該第3和第4晶體管的控 制端子分別連接到所述第1和第2輸入端子。
11. 根據(jù)權(quán)利要求1所述的電平移位電路，其特征在于， 所述第1電平移位器包括-一端連接到所述第1供電端子的電流源；以及第3和第4晶體管，分別連接在所述電流源的另一端與所述第1 和第2輸出端子之間，該第3和第4晶體管的控制端子分別連接到所 述第l和第2輸入端子。
12. 根據(jù)權(quán)利要求4所述的電平移位電路，其特征在于， 所述鎖存部包括第5和第6開(kāi)關(guān)，該第5和第6開(kāi)關(guān)的一端分別連接到所述第1 和第2輸出端子，根據(jù)所述第l控制信號(hào)被控制導(dǎo)通、斷開(kāi)；第1和第2反相器，該第1和第2反相器的輸入端分別連接到所 述第5和第6開(kāi)關(guān)的另一端；以及第3和第4反相器，該第3和第4反相器的輸入端分別連接到所 述第1和第2反相器的輸出端，該第3和第4反相器的輸出端經(jīng)由根 據(jù)所述第1控制信號(hào)的互補(bǔ)信號(hào)被控制導(dǎo)通、斷開(kāi)的第7和第8開(kāi)關(guān)， 分別連接到所述第1和第2反相器的輸入端，所述第1和第2反相器的輸出端分別連接到所述第4和第3開(kāi)關(guān) 的控制端子。
13. 根據(jù)權(quán)利要求1所述的電平移位電路，其特征在于，包括第1和第2鎖存電路，接收所述第1和第2輸出端子各自 的電壓，根據(jù)所述第1控制信號(hào)，在所述第1期間輸出將所述第1期 間開(kāi)始時(shí)間點(diǎn)的所述第1和第2輸出端子的電壓電平鎖存了的信號(hào)，分別作為第2和第3控制信號(hào)，所述第1和第2鎖存電路在所述第2 期間成為直通模式，輸出基于所述第1和第2輸出端子的電壓電平的 信號(hào)，分別作為所述第2和第3控制信號(hào)；第1邏輯電路，其接收所述第1鎖存電路的輸出，根據(jù)所述第1 控制信號(hào)，在所述第1期間輸出所述第1鎖存電路的輸出，作為所述第2控制信號(hào)；和第2邏輯電路，其接收所述第2鎖存電路的輸出，根據(jù)所述第1 控制信號(hào)，在所述第1期間輸出所述第2鎖存電路的輸出，作為所述 第3控制信號(hào)，在所述第2期間，所述第1和第2邏輯電路輸出用于將所述第2 電平移位器中所述第1或第2輸出端子與所述第2供電端子之間的電 流路徑的切斷解除的信號(hào)，作為所述第2和第3控制信號(hào)。
14. 一種電平移位電路，其特征在于，包括第1和第2晶體管，分別連接在第1電源端子與第1和第2輸出 端子之間，在控制端子分別接收相對(duì)低振幅的彼此互補(bǔ)的輸入信號(hào)；第3和第4晶體管，分別連接在第2電源端子與所述第1和第2 輸出端子之間，該第3和第4晶體管的控制端子分別連接到所述第2 和第l輸出端子；鎖存部，輸入從所述第1和第2輸出端子輸出的相對(duì)高振幅的彼 此互補(bǔ)的輸出信號(hào)，并在與第1控制信號(hào)對(duì)應(yīng)的時(shí)序輸出互補(bǔ)的第2、 第3控制信號(hào)；第1和第2開(kāi)關(guān)，分別以與所述第3和第4晶體管串聯(lián)的形式連 接在所述第2電源端子與所述第1和第2輸出端子之間，根據(jù)所述第1 控制信號(hào)被控制為共同導(dǎo)通、斷開(kāi)；以及第3和第4開(kāi)關(guān)，以分別與所述第3和第4晶體管串聯(lián)的形式、 且分別與所述第1和第2開(kāi)關(guān)并聯(lián)的形式，連接在所述第2電源端子 與所述第1和第2輸出端子之間，根據(jù)所述第2和第3控制信號(hào)分別 被互補(bǔ)地控制導(dǎo)通、斷開(kāi)。
15. —種電平移位電路，其特征在于，包括第1電平移位器，其連接于提供第1電壓的第1供電端子 與第1和第2輸出端子之間，從第1和第2輸入端子分別輸入第1和第2輸入信號(hào)，并根據(jù)所述第1和第2輸入信號(hào)，把所述第1和第2 輸出端子中的一個(gè)輸出端子設(shè)定為第1電壓電平；第2電平移位器，其連接于提供第2電壓的第2供電端子與所述 第1和第2輸出端子之間，相對(duì)于所述第1和第2輸出端子中由所述 第1電平移位器設(shè)定為所述第1電壓電平的所述一個(gè)輸出端子，把另 一個(gè)輸出端子設(shè)定為第2電壓電平；和進(jìn)行控制的電路，接收第1控制信號(hào)，對(duì)于所述第1和第2輸出 端子中、在所述第1和第2輸入信號(hào)輸入到所述第1和第2輸入端子 的時(shí)間點(diǎn)已經(jīng)被設(shè)為所述第2電壓電平的一個(gè)輸出端子，所述進(jìn)行控 制的電路在預(yù)定期間使所述第2電平移位器中所述一個(gè)輸出端子與所 述第2供電端子之間的電流路徑成為相對(duì)高電阻或處于斷開(kāi)狀態(tài)，所 述預(yù)定期間包括所述第1和第2輸入信號(hào)輸入到所述第1和第2輸入 端子的時(shí)間點(diǎn)，并且在所述預(yù)定期間之后，所述進(jìn)行控制的電路解除 所述第2電平移位器中所述一個(gè)輸出端子與所述第2供電端子之間的 電流路徑的高電阻或斷開(kāi)狀態(tài)，所述第1和第2輸出端子的輸出振幅大于所述第1和第2輸入信 號(hào)的振幅。
16. —種掃描驅(qū)動(dòng)器，其特征在于，包括電平移位電路組，接收從對(duì)傳輸信號(hào)進(jìn)行傳輸?shù)囊莆患拇?器中所對(duì)應(yīng)的級(jí)輸出的相對(duì)低振幅的信號(hào)，進(jìn)行電平移位而使上述相 對(duì)低振幅的信號(hào)成為相對(duì)高振幅的信號(hào)后輸出；和緩沖器，其接收所述電平移位電路組的輸出，驅(qū)動(dòng)顯示面板的掃 描線，作為所述電平移位電路，具有權(quán)利要求1至15中任一項(xiàng)所述的電 平移位電路。
17. 根據(jù)權(quán)利要求16所述的掃描驅(qū)動(dòng)器，其特征在于， 包括控制信號(hào)生成電路，其接收基準(zhǔn)信號(hào)和時(shí)序控制信號(hào)，生成利用所述第1電壓電平和所述第2電壓電平規(guī)定振幅的所述第1控制 信號(hào)，并提供給所述電平移位電路。
18. —種數(shù)據(jù)驅(qū)動(dòng)器，其特征在于，包括電平移位電路，其接收從對(duì)數(shù)字?jǐn)?shù)據(jù)進(jìn)行鎖存的數(shù)據(jù)鎖存電路輸出的相對(duì)低振幅的信號(hào)，進(jìn)行電平移位而使上述相對(duì)低振幅的信號(hào)成為相對(duì)高振幅的信號(hào)后輸出；數(shù)字模擬轉(zhuǎn)換器，其接收來(lái)自所述電平移位電路的數(shù)字信號(hào)，并轉(zhuǎn)換為模擬信號(hào)；和緩沖器，其接收所述數(shù)字模擬轉(zhuǎn)換器的輸出，驅(qū)動(dòng)顯示面板的數(shù)據(jù)線，作為所述電平移位電路，具有權(quán)利要求1至15中任一項(xiàng)所述的電 平移位電路。
19. 根據(jù)權(quán)利要求18所述的數(shù)據(jù)驅(qū)動(dòng)器，其特征在于， 包括控制信號(hào)生成電路，其接收基準(zhǔn)信號(hào)和時(shí)序控制信號(hào)，生成利用所述第1電壓電平和所述第2電壓電平規(guī)定振幅的所述第1控制 信號(hào)，并提供給所述電平移位電路。
20. —種顯示裝置，其特征在于， 包括權(quán)利要求16或17所述的掃描驅(qū)動(dòng)器。
21. —種顯示裝置，其特征在于， 包括權(quán)利要求18或19所述的數(shù)據(jù)驅(qū)動(dòng)器。
22. —種半導(dǎo)體裝置，其特征在于， 包括權(quán)利要求1至15中任一項(xiàng)所述的電平移位電路。
全文摘要
一種把低振幅的輸入信號(hào)轉(zhuǎn)換為高振幅信號(hào)的電平移位電路及驅(qū)動(dòng)器和顯示裝置。包括第1電平移位電路，連接于第1電壓端子與第1和第2輸出端子之間，從第1和第2輸入端子分別輸入第1和第2輸入信號(hào)，并根據(jù)輸入信號(hào)，把第1和第2輸出端子中的一個(gè)設(shè)為第1電壓電平；第2電平移位電路，連接于第2電壓端子與第1和第2輸出端子之間，將另一個(gè)設(shè)為第2電壓電平；和進(jìn)行控制的單元，對(duì)于在第1和第2輸入信號(hào)輸入到第1和第2輸入端子的時(shí)間點(diǎn)為第2電壓電平的一個(gè)輸出端子，根據(jù)第1控制信號(hào)，在預(yù)定期間切斷一個(gè)輸出端子與第2供電端子之間的電流路徑，預(yù)定期間后，進(jìn)行控制的單元解除電流路徑的切斷，輸出端子的輸出振幅大于輸入信號(hào)的振幅。
文檔編號(hào)H03K19/0175GK101465643SQ20081018639
公開(kāi)日2009年6月24日 申請(qǐng)日期2008年12月19日 優(yōu)先權(quán)日2007年12月19日
發(fā)明者弘 土 申請(qǐng)人:恩益禧電子股份有限公司