專利名稱：聯(lián)控信號(hào)處理器及其應(yīng)用的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及聯(lián)控信號(hào)處理器及其應(yīng)用，聯(lián)控信號(hào)處理器即聯(lián)動(dòng)控制信號(hào)處理器， 簡(jiǎn)稱聯(lián)控處理器，屬信號(hào)處理、自動(dòng)控制與電子設(shè)備技術(shù)領(lǐng)域。
背景技術(shù)：
聯(lián)控信號(hào)處理器是一種多功能模擬、開(kāi)關(guān)或數(shù)字信號(hào)的混合處理器。這類多功能 信號(hào)處理器通常有數(shù)字電路與模數(shù)混合電路二種形式。
數(shù)字式的多功能信號(hào)處理器常采用單片機(jī)實(shí)現(xiàn)，電路比較復(fù)雜，占用CPU資源
也較多，且成本高、體積大、使用不便。
而555集成定時(shí)器屬于典型的模擬與數(shù)字的混合電路，電路簡(jiǎn)單、功能強(qiáng)大，且 使用靈活、適用性強(qiáng)，但其應(yīng)用偏重于信號(hào)發(fā)生器與信號(hào)整形方面，在線性信號(hào)處理 或非線性模擬信號(hào)處理等方面的應(yīng)用則功能較弱。
其它模擬與數(shù)字的混合電路的功能則較為單一，適用性較差。

發(fā)明內(nèi)容
本發(fā)明的目的是提供聯(lián)控信號(hào)處理器及其應(yīng)用。 本發(fā)明的目的是通過(guò)下述方案實(shí)現(xiàn)的。
一種聯(lián)控信號(hào)處理器，采用標(biāo)準(zhǔn)型結(jié)構(gòu)，即標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器，使用雙電
源供電，有一個(gè)接地端(GND)、 二個(gè)電源端即負(fù)電源端(-Vp)和正電源端(+Vp)、 二個(gè)受控信號(hào)輸入端即(As0)和(Asl)、 二個(gè)控制信號(hào)輸入端即(Cs0)和(Csl)、 二個(gè)脈沖信號(hào)輸出端即反相脈沖輸出端(Ps0)和同相脈沖輸出端(Psl)、 二個(gè)模擬 信號(hào)輸入端即反相模擬信號(hào)輸入端(Bs0)和同相模擬信號(hào)輸入端(Bsl)、 一個(gè)合成
信號(hào)輸出端(Msp);其特征在于標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器由互補(bǔ)輸出模擬信號(hào)驅(qū)動(dòng)
器、模擬開(kāi)關(guān)、整形輸入控制器、互補(bǔ)輸出脈沖驅(qū)動(dòng)器、運(yùn)算放大器A2、電阻R2 組成，互補(bǔ)輸出模擬信號(hào)驅(qū)動(dòng)器有一個(gè)接地端(GND)、 二個(gè)電源端即負(fù)電源端(-Vp) 和正電源端(+Vp)、 二個(gè)信號(hào)輸入端(xs10)與(xsll)、 二個(gè)信號(hào)輸出端(ys10) 與(ysll)，模擬開(kāi)關(guān)有二個(gè)電源端即負(fù)電源端(-Vp)和正電源端(+Vp)、 二個(gè)模 擬信號(hào)輸入端(ss50)與(ss51)、 一個(gè)復(fù)合信號(hào)輸出端(ss52)、 一個(gè)控制信號(hào)輸入 端(sc53)，整形輸入控制器有一個(gè)接地端(GND)、 二個(gè)電源端即負(fù)電源端(-Vp)
10和正電源端(+Vp)、 二個(gè)信號(hào)輸入端(hs30)與(hs31)、 一個(gè)信號(hào)輸出端(hs32)， 互補(bǔ)輸出脈沖驅(qū)動(dòng)器有一個(gè)接地端(GND)、 二個(gè)電源端即負(fù)電源端(-Vp)和正電 源端(+Vp)、 一個(gè)信號(hào)輸入端(qs42)、 二個(gè)信號(hào)輸出端(qs40)與(qs41);模擬信 號(hào)驅(qū)動(dòng)器的輸入端(xs10)與(xsll)分別接為聯(lián)控信號(hào)處理器的輸入端(AsO)與
(Asl)，模擬信號(hào)驅(qū)動(dòng)器的輸出端(ys10)與(ysll)分別接模擬開(kāi)關(guān)的輸入端(ss50) 與(ss51)，模擬開(kāi)關(guān)的輸出端(ss52)通過(guò)電阻R2接運(yùn)放A2的負(fù)輸入端，同時(shí)運(yùn) 放A2的負(fù)輸入端與正輸入端分別接為聯(lián)控信號(hào)處理器的輸入端(BsO)與(Bsl)， 運(yùn)放A2的輸出端接為聯(lián)控信號(hào)處理器的輸出端(Msp)，整形輸入控制器的輸入端
(hs30)與(hs31)分別接為聯(lián)控信號(hào)處理器的輸入端(CsO)和(Csl)，整形輸入 控制器的輸出端(hs32)同時(shí)接模擬開(kāi)關(guān)的控制端(sc53)和脈沖驅(qū)動(dòng)器的輸入端
(qs42)，脈沖驅(qū)動(dòng)器的輸出端(qs40)與(qs41)分別接為聯(lián)控信號(hào)處理器的輸出 端(PsO)與(Psl)，模擬信號(hào)驅(qū)動(dòng)器、整形輸入控制器與脈沖驅(qū)動(dòng)器的接地端連接 在一起并接為聯(lián)控信號(hào)處理器的接地端(GND),模擬信號(hào)驅(qū)動(dòng)器、模擬開(kāi)關(guān)、整形 輸入控制器、脈沖驅(qū)動(dòng)器及運(yùn)放A2的正負(fù)電源端分別相連接并分別接為聯(lián)控信號(hào)處 理器的正負(fù)電源端(+Vp)與(-Vp)。
標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器的外部連接圖如圖1所示，標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器的結(jié)構(gòu) 框圖如圖2所示。
所述的互補(bǔ)輸出模擬信號(hào)驅(qū)動(dòng)器由電壓跟隨器A10與All、運(yùn)算放大器A12與 A13、阻值相同的電阻RIO、 Rll、 R12、 R13、 R14、 R15、 R16、 R17組成，跟隨器 A10與All的輸入端分別接為模擬信號(hào)驅(qū)動(dòng)器的輸入端(xs10)與(xsll)，運(yùn)放A12 與A13的正輸入端分別通過(guò)電阻R10與Rll接模擬信號(hào)驅(qū)動(dòng)器的接地端(GND)、 同時(shí)通過(guò)電阻R12與R13分別接跟隨器A10與All的輸出端，運(yùn)放A12與A13的 負(fù)輸入端通過(guò)電阻R14與R15分別接跟隨器All與A10的輸出端，電阻R16與R17 分別跨接在運(yùn)放A12與A13的輸出端與負(fù)輸入端之間，運(yùn)放A12與A13的輸出端分 別接為模擬信號(hào)驅(qū)動(dòng)器的輸出端(ys10)與(ysll)，跟隨器A10與A11、運(yùn)放A12 與A13的正負(fù)電源端分別相連接并分別接為模擬信號(hào)驅(qū)動(dòng)器的正負(fù)電源端(+Vp)與 (-Vp)。
所述的模擬開(kāi)關(guān)釆用單刀雙擲形式，其常閉觸點(diǎn)接為模擬開(kāi)關(guān)的輸入端(ss50)， 常開(kāi)觸點(diǎn)接為模擬開(kāi)關(guān)的輸入端(ss51)，公共端接為模擬開(kāi)關(guān)的輸出端(ss52)，其開(kāi)關(guān)控制端接為模擬開(kāi)關(guān)的輸入端(sc53)，控制信號(hào)為低時(shí)常閉觸點(diǎn)閉合、常開(kāi)觸 點(diǎn)斷開(kāi)，控制信號(hào)為高時(shí)常閉觸點(diǎn)斷開(kāi)、常開(kāi)觸點(diǎn)閉合。
所述的整形輸入控制器由異或門D3、電壓比較器B30與B31、電阻R30與R31 組成，電阻R30與R31分別跨接在比較器B30與B31的正輸入端與輸出端之間，比 較器B30與B31的正輸入端分別接為整形輸入控制器的輸入端(hs30)與(hs31), 比較器B30與B31的輸出端分別接異或門D3的二個(gè)輸入端，異或門D3的輸出端接 為整形輸入控制器的輸出端(hs32)，比較器B30與B31的負(fù)輸入端相連接并接為整 形輸入控制器的接地端(GND)，比較器B30與B31、異或門D3的正負(fù)電源端分別 相連接并分別接為整形輸入控制器的正負(fù)電源端(+Vp)與(-Vp)。
所述的互補(bǔ)輸出脈沖驅(qū)動(dòng)器由電壓比較器B40與B41組成，比較器B40的負(fù)輸 入端與比較器B41的正輸入端相連接并接為脈沖驅(qū)動(dòng)器的輸入端(qs42)，比較器B40 與B41的輸出端分別接為脈沖驅(qū)動(dòng)器的輸出端(qs40)與(qs41)，比較器B40的正 輸入端與比較器B41的負(fù)輸入端相連接并接為脈沖驅(qū)動(dòng)器的接地端(GND)，比較器 B40與B41的正負(fù)電源端分別相連接并分別接為脈沖驅(qū)動(dòng)器的正負(fù)電源端(+Vp)與 (-Vp)。
標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器的電路原理圖如圖3所示。
標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器集成在一個(gè)單片上作為一個(gè)單片聯(lián)控信號(hào)處理器使用，單 片標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器共有12個(gè)引腳 一個(gè)接地端(GND)、 二個(gè)電源端即負(fù)電 源端(-Vp)和正電源端(+Vp)、 二個(gè)受控信號(hào)輸入端即(AsO)和(Asl)、 二個(gè)控 制信號(hào)輸入端即(CsO)和(Csl)、 二個(gè)脈沖信號(hào)輸出端即反相脈沖輸出端(PsO)和 同相脈沖輸出端(Psl)、 二個(gè)模擬信號(hào)輸入端即反相模擬信號(hào)輸入端(BsO)和同相 模擬信號(hào)輸入端(Bsl)、 一個(gè)合成信號(hào)輸出端(Msp)。
標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器的集成電路結(jié)構(gòu)示意圖如圖4所示。
一種聯(lián)控信號(hào)處理器，采用常規(guī)型結(jié)構(gòu)，即常規(guī)型聯(lián)控信號(hào)處理器，使用雙電 源供電，有一個(gè)接地端(GND)、 二個(gè)電源端即負(fù)電源端(-Vp)和正電源端(+Vp)、 二個(gè)受控信號(hào)輸入端即(AsO)和(Asl)、 二個(gè)控制信號(hào)輸入端即(CsO)和(Csl)、 二個(gè)脈沖信號(hào)輸出端即反相脈沖輸出端(PsO)和同相脈沖輸出端(Psl)、 二個(gè)模擬 信號(hào)輸入端即反相模擬信號(hào)輸入端(BsO)和同相模擬信號(hào)輸入端(Bsl)、 一個(gè)合成
信號(hào)輸出端(Msp);其特征在于常規(guī)型聯(lián)控信號(hào)處理器由互補(bǔ)輸出模擬信號(hào)驅(qū)動(dòng)器、模擬開(kāi)關(guān)、整形輸入驅(qū)動(dòng)器、互補(bǔ)輸出脈沖驅(qū)動(dòng)器、運(yùn)算放大器A2、電阻R2 組成，互補(bǔ)輸出模擬信號(hào)驅(qū)動(dòng)器有一個(gè)接地端(GND)、 二個(gè)電源端即負(fù)電源端(-Vp) 和正電源端(+Vp)、 二個(gè)信號(hào)輸入端(xs10)與(xsll)、 二個(gè)信號(hào)輸出端(ys10) 與(ysll)，模擬開(kāi)關(guān)有二個(gè)電源端即負(fù)電源端(-Vp)和正電源端(+Vp)、 二個(gè)模 擬信號(hào)輸入端(ss50)與(ss51)、 一個(gè)復(fù)合信號(hào)輸出端(ss52)、 一個(gè)控制信號(hào)輸入 端(sc53)，整形輸入驅(qū)動(dòng)器有一個(gè)接地端(GND)、 二個(gè)電源端即負(fù)電源端(-Vp) 和正電源端(+Vp)、 二個(gè)信號(hào)輸入端(hs30)與(hs31)、 一個(gè)信號(hào)輸出端(hs32)， 互補(bǔ)輸出脈沖驅(qū)動(dòng)器有一個(gè)接地端(GND)、 二個(gè)電源端即負(fù)電源端(-Vp)和正電 源端(+Vp)、 一個(gè)信號(hào)輸入端(qs42)、 二個(gè)信號(hào)輸出端(qs40)與(qs41);模擬信 號(hào)驅(qū)動(dòng)器的輸入端(xs10)與(xsll)分別接為聯(lián)控信號(hào)處理器的輸入端(AsO)與
(Asl)，模擬信號(hào)驅(qū)動(dòng)器的輸出端(ys10)與(ysll)分別接模擬開(kāi)關(guān)的輸入端(ss50) 與(ss51)，模擬開(kāi)關(guān)的輸出端(ss52)通過(guò)電阻R2接運(yùn)放A2的負(fù)輸入端，同時(shí)運(yùn) 放A2的負(fù)輸入端與正輸入端分別接為聯(lián)控信號(hào)處理器的輸入端(BsO)與(Bsl), 運(yùn)放A2的輸出端接為聯(lián)控信號(hào)處理器的輸出端(Msp)，整形輸入驅(qū)動(dòng)器的輸入端
(hs30)與(hs31)分別接為聯(lián)控信號(hào)處理器的輸入端(CsO)和(Csl)，整形輸入 驅(qū)動(dòng)器的輸出端(hs32)同時(shí)接模擬開(kāi)關(guān)的控制端(sc53)和脈沖驅(qū)動(dòng)器的輸入端
(qs42)，脈沖驅(qū)動(dòng)器的輸出端(qs40)與(qs41)分別接為聯(lián)控信號(hào)處理器的輸出 端(PsO)與(Psl)，模擬信號(hào)驅(qū)動(dòng)器、整形輸入驅(qū)動(dòng)器與脈沖驅(qū)動(dòng)器的接地端連接 在一起并接為聯(lián)控信號(hào)處理器的接地端(GND)，模擬信號(hào)驅(qū)動(dòng)器、模擬開(kāi)關(guān)、整形 輸入驅(qū)動(dòng)器、脈沖驅(qū)動(dòng)器及運(yùn)放A2的正負(fù)電源端分別相連接并分別接為聯(lián)控信號(hào)處 理器的正負(fù)電源端(+Vp)與(-Vp)。
常規(guī)型聯(lián)控信號(hào)處理器的外部連接圖如圖5所示，常規(guī)型聯(lián)控信號(hào)處理器的結(jié)構(gòu) 框圖如圖6所示。
所述的整形輸入驅(qū)動(dòng)器由電壓比較器B3與電阻R3組成，電阻R3跨接在比較器 B3的正輸入端與輸出端之間，比較器B3的負(fù)輸入端與正輸入端分別接為整形輸入驅(qū) 動(dòng)器的輸入端(hs30)與(hs31)，比較器B3的輸出端接為整形輸入驅(qū)動(dòng)器的輸出端
(hs32)，比較器B3的正負(fù)電源端分別接為整形輸入驅(qū)動(dòng)器的正負(fù)電源端(+Vp)與
(-Vp)。
所述的常規(guī)型聯(lián)控信號(hào)處理器的互補(bǔ)輸出模擬信號(hào)驅(qū)動(dòng)器、模擬開(kāi)關(guān)及互補(bǔ)輸出脈沖驅(qū)動(dòng)器其電路結(jié)構(gòu)、參數(shù)與標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器的對(duì)應(yīng)單元均一致。 常規(guī)型聯(lián)控信號(hào)處理器的電路原理圖如圖7所示。
常規(guī)型聯(lián)控信號(hào)處理器集成在一個(gè)單片上作為一個(gè)單片聯(lián)控信號(hào)處理器使用，單 片常規(guī)型聯(lián)控信號(hào)處理器共有12個(gè)引腳 一個(gè)接地端(GND)、 二個(gè)電源端即負(fù)電 源端(-Vp)和正電源端(+Vp)、 二個(gè)受控信號(hào)輸入端即(As0)和(Asl)、 二個(gè)控 制信號(hào)輸入端即(Cs0)和(Csl)、 二個(gè)脈沖信號(hào)輸出端即反相脈沖輸出端(Ps0)和 同相脈沖輸出端(Psl)、 二個(gè)模擬信號(hào)輸入端即反相模擬信號(hào)輸入端(Bs0)和同相 模擬信號(hào)輸入端(Bsl)、 一個(gè)合成信號(hào)輸出端(Msp)。
常規(guī)型聯(lián)控信號(hào)處理器的集成電路結(jié)構(gòu)示意圖如圖8所示。
一種聯(lián)控信號(hào)處理器，采用簡(jiǎn)約型結(jié)構(gòu)，即簡(jiǎn)約型聯(lián)控信號(hào)處理器，使用雙電 源供電，有一個(gè)接地端(GND)、 二個(gè)電源端即負(fù)電源端(-Vp)和正電源端(+Vp)、 一個(gè)受控信號(hào)輸入端(Asl)、一個(gè)控制信號(hào)輸入端(Csl)、一個(gè)脈沖信號(hào)輸出端(Psl)、
一個(gè)模擬信號(hào)輸入端(Bs0)、 一個(gè)合成信號(hào)輸出端(Msp);其特征在于簡(jiǎn)約型聯(lián)
控信號(hào)處理器由互補(bǔ)輸出模擬信號(hào)驅(qū)動(dòng)器、模擬開(kāi)關(guān)、運(yùn)算放大器A2、電壓比較器 B3與B4、電阻R2與R3組成，互補(bǔ)輸出模擬信號(hào)驅(qū)動(dòng)器有一個(gè)接地端(GND)、 二 個(gè)電源端即負(fù)電源端(-Vp)和正電源端(+Vp)、 一個(gè)信號(hào)輸入端(xsll)、 二個(gè)信 號(hào)輸出端(ys10)與(ysll)，模擬開(kāi)關(guān)有二個(gè)電源端即負(fù)電源端(-Vp)和正電源端 (+Vp)、 二個(gè)模擬信號(hào)輸入端(ss50)與(ss51)、 一個(gè)復(fù)合信號(hào)輸出端(ss52)、 一 個(gè)控制信號(hào)輸入端(sc53);模擬信號(hào)驅(qū)動(dòng)器的輸入端(xsll)接為聯(lián)控信號(hào)處理器 的輸入端(Asl)，模擬信號(hào)驅(qū)動(dòng)器的輸出端(ys10)與(ysll)分別接模擬開(kāi)關(guān)的輸 入端(ss50)與(ss51)，模擬開(kāi)關(guān)的輸出端(ss52)通過(guò)電阻R2接運(yùn)放A2的負(fù)輸 入端，同時(shí)運(yùn)放A2的負(fù)輸入端接為聯(lián)控信號(hào)處理器的輸入端(Bs0)，運(yùn)放A2的輸 出端接為聯(lián)控信號(hào)處理器的輸出端(Msp)，電阻R3跨接在比較器B3的輸出端與正 輸入端之間，同時(shí)比較器B3的正輸入端接為聯(lián)控信號(hào)處理器的輸入端(Csl)，比較 器B3的輸出端同時(shí)接模擬開(kāi)關(guān)的控制端(sc53)和比較器B4的正輸入端，比較器 B4的輸出端接為聯(lián)控信號(hào)處理器的輸出端(Psl)，模擬信號(hào)驅(qū)動(dòng)器接地端、運(yùn)放A2 的正輸入端、比較器B3與B4的負(fù)輸入端連接在一起并接為聯(lián)控信號(hào)處理器的接地 端(GND)，模擬信號(hào)驅(qū)動(dòng)器、模擬開(kāi)關(guān)、運(yùn)放A2、比較器B3與B4的正負(fù)電源端 分別相連接并分別接為聯(lián)控信號(hào)處理器的正負(fù)電源端(+Vp)與(-Vp)。簡(jiǎn)約型聯(lián)控信號(hào)處理器的外部連接圖如圖9所示，簡(jiǎn)約型聯(lián)控信號(hào)處理器的結(jié)構(gòu) 框圖如圖IO所示。
所述的簡(jiǎn)約型聯(lián)控信號(hào)處理器的互補(bǔ)輸出模擬信號(hào)驅(qū)動(dòng)器由運(yùn)算放大器A10與 All、阻值相同的電阻R10與R11組成，運(yùn)放All的正輸入端接為模擬信號(hào)驅(qū)動(dòng)器 的輸入端(xsll)，運(yùn)放All的負(fù)輸入端與輸出端直接連接，g卩運(yùn)放A11接成電壓 跟隨器形式，運(yùn)放All的輸出端接為模擬信號(hào)驅(qū)動(dòng)器的輸出端(ysll)，運(yùn)放A10的 正輸入端接為模擬信號(hào)驅(qū)動(dòng)器的接地端(GND)，運(yùn)放AlO的負(fù)輸入端通過(guò)電阻Rll 接運(yùn)放All的輸出端，電阻R10跨接在運(yùn)放A10的負(fù)輸入端與輸出端之間，運(yùn)放A10 與電阻R10及R11接成放大倍數(shù)為-1的反相比例放大器，運(yùn)放A10的輸出端接為模 擬信號(hào)驅(qū)動(dòng)器的輸出端(ys10)，運(yùn)放A10與All的正負(fù)電源端分別相連接并分別接 為模擬信號(hào)驅(qū)動(dòng)器的正負(fù)電源端(+Vp)與(-Vp)。
所述的簡(jiǎn)約型聯(lián)控信號(hào)處理器的模擬開(kāi)關(guān)其電路結(jié)構(gòu)、參數(shù)與標(biāo)準(zhǔn)型聯(lián)控信號(hào)處 理器的模擬開(kāi)關(guān)一致。
簡(jiǎn)約型聯(lián)控信號(hào)處理器的電路原理圖如圖11所示。
簡(jiǎn)約型聯(lián)控信號(hào)處理器集成在一個(gè)單片上作為一個(gè)單片聯(lián)控信號(hào)處理器使用，單 片簡(jiǎn)約型聯(lián)控信號(hào)處理器共有8個(gè)引腳 一個(gè)接地端(GND)、 二個(gè)電源端即負(fù)電源 端(-Vp)和正電源端(+Vp)、 一個(gè)受控信號(hào)輸入端(As 1)、 一個(gè)控制信號(hào)輸入端(Cs 1)、 一個(gè)脈沖信號(hào)輸出端(Psl)、一個(gè)模擬信號(hào)輸入端(BsO)、一個(gè)合成信號(hào)輸出端(Msp)。 簡(jiǎn)約型聯(lián)控信號(hào)處理器的集成電路結(jié)構(gòu)示意圖如圖12所示。 一種聯(lián)控信號(hào)處理器，采用增強(qiáng)型結(jié)構(gòu)，即增強(qiáng)型聯(lián)控信號(hào)處理器，使用單電 源或雙電源供電，有一個(gè)虛地端(Sgnd)、 一個(gè)偽地端(Pgnd)、 二個(gè)電源端即負(fù)電源 端(-Vp)和正電源端(+Vp)、 一個(gè)偏置信號(hào)輸入端(Asd)、 二個(gè)受控信號(hào)輸入端即
(AsO)和(Asl)、 二個(gè)控制信號(hào)輸入端即(CsO)和(Csl)、 二個(gè)脈沖信號(hào)輸出端 即反相脈沖輸出端(PsO)和同相脈沖輸出端(Psl)、 二個(gè)模擬信號(hào)輸入端即反相模 擬信號(hào)輸入端(BsO)和同相模擬信號(hào)輸入端(Bsl)、 一個(gè)合成信號(hào)輸出端(Msp); 其特征在于增強(qiáng)型聯(lián)控信號(hào)處理器由參考地生成驅(qū)動(dòng)器、互補(bǔ)輸出模擬信號(hào)驅(qū)動(dòng)器、 模擬開(kāi)關(guān)、整形輸入控制器、互補(bǔ)輸出脈沖驅(qū)動(dòng)器、運(yùn)算放大器A2、電阻R2組成， 參考地生成驅(qū)動(dòng)器有二個(gè)電源端即負(fù)電源端(-Vp)和正電源端(+Vp)、 一個(gè)虛地端
(Sgnd)、 一個(gè)偽地端(Pgnd)，互補(bǔ)輸出模擬信號(hào)驅(qū)動(dòng)器有二個(gè)電源端即負(fù)電源端(-Vp)和正電源端(+Vp)、三個(gè)信號(hào)輸入端(xs10)與(xsll)及(xsl2)、 二個(gè)信 號(hào)輸出端(ys10)與(ysll)，模擬開(kāi)關(guān)有二個(gè)電源端即負(fù)電源端(-Vp)和正電源端
(+Vp)、 二個(gè)模擬信號(hào)輸入端(ss50)與(ss51)、 一個(gè)復(fù)合信號(hào)輸出端(ss52)、 一 個(gè)控制信號(hào)輸入端(sc53)，整形輸入控制器有一個(gè)偽地端(Pgnd)、 二個(gè)電源端即負(fù) 電源端(-Vp)和正電源端(+Vp)、 二個(gè)信號(hào)輸入端(hs30)與(hs31)、 一個(gè)信號(hào) 輸出端(hs32)，互補(bǔ)輸出脈沖驅(qū)動(dòng)器有一個(gè)偽地端(Pgnd)、 二個(gè)電源端即負(fù)電源端
(-Vp)和正電源端(+Vp)、 一個(gè)信號(hào)輸入端(qs42)、 二個(gè)信號(hào)輸出端(qs40)與
(qs41);模擬信號(hào)驅(qū)動(dòng)器的輸入端(xs10)與(xsll)及(xsl2)分別接為聯(lián)控信號(hào) 處理器的輸入端(AsO)與(Asl)及(Asd)，模擬信號(hào)驅(qū)動(dòng)器的輸出端(ys10)與
(ysll)分別接模擬開(kāi)關(guān)的輸入端(ss50)與(ss51)，模擬開(kāi)關(guān)的輸出端(ss52)通 過(guò)電阻R2接運(yùn)放A2的負(fù)輸入端，同時(shí)運(yùn)放A2的負(fù)輸入端與正輸入端分別接為聯(lián)控 信號(hào)處理器的輸入端(BsO)與(Bsl)，運(yùn)放A2的輸出端接為聯(lián)控信號(hào)處理器的輸 出端(Msp)，整形輸入控制器的輸入端(hs30)與(hs31)分別接為聯(lián)控信號(hào)處理器 的輸入端(CsO)和(Csl)，整形輸入控制器的輸出端(hs32)同時(shí)接模擬開(kāi)關(guān)的控 制端(sc53)和脈沖驅(qū)動(dòng)器的輸入端(qs42)，脈沖驅(qū)動(dòng)器的輸出端(qs40)與(qs41) 分別接為聯(lián)控信號(hào)處理器的輸出端(PsO)與(Psl)，參考地生成驅(qū)動(dòng)器的虛地端接 為聯(lián)控信號(hào)處理器的虛地端(Sgnd)，參考地生成驅(qū)動(dòng)器的偽地端與整形輸入控制器 及脈沖驅(qū)動(dòng)器的偽地端連接在一起并接為聯(lián)控信號(hào)處理器的偽地端(Pgnd)，參考地 生成驅(qū)動(dòng)器、模擬信號(hào)驅(qū)動(dòng)器、模擬開(kāi)關(guān)、整形輸入控制器、脈沖驅(qū)動(dòng)器及運(yùn)放A2 的正負(fù)電源端分別相連接并分別接為聯(lián)控信號(hào)處理器的正負(fù)電源端(+Vp)與(-Vp)。 增強(qiáng)型聯(lián)控信號(hào)處理器的外部連接圖如圖13所示，增強(qiáng)型聯(lián)控信號(hào)處理器的結(jié) 構(gòu)框圖如圖14所示。
所述的增強(qiáng)型聯(lián)控信號(hào)處理器的互補(bǔ)輸出模擬信號(hào)驅(qū)動(dòng)器由電壓跟隨器A10與 A11及A14、運(yùn)算放大器A12與A13、阻值相同的電阻RIO、 Rll、 R12、 R13、 R14、 R15、 R16、 R17組成，跟隨器A10與A11及A14的輸入端分別接為模擬信號(hào)驅(qū)動(dòng)器 的輸入端(xs10)與(xsll)及(xsl2)，運(yùn)放A12與A13的正輸入端分別通過(guò)電阻 R10與Rll接跟隨器A14的輸出端、同時(shí)通過(guò)電阻R12與R13分別接跟隨器A10與 All的輸出端，運(yùn)放A12與A13的負(fù)輸入端通過(guò)電阻R14與R15分別接跟隨器All 與A10的輸出端，電阻R16與R17分別跨接在運(yùn)放A12與A13的輸出端與負(fù)輸入端之間，運(yùn)放A12與A13的輸出端分別接為模擬信號(hào)驅(qū)動(dòng)器的輸出端(yslO)與(ysll)， 跟隨器A10與All及A14、運(yùn)放A12與A13的正負(fù)電源端分別相連接并分別接為模 擬信號(hào)驅(qū)動(dòng)器的正負(fù)電源端(+Vp)與(-Vp)。
所述的增強(qiáng)型聯(lián)控信號(hào)處理器的整形輸入控制器由異或門D3、電壓比較器B30 與B31、電阻R30與R31及R32與R33組成，電阻R30與R31分別跨接在比較器 B30與B31的正輸入端與輸出端之間，比較器B30與B31的負(fù)輸入端分別接為整形 輸入控制器的輸入端(hs30)與(hs31)，比較器B30與B31的正輸入端分別通過(guò)電 阻R32與R33接整形輸入控制器的偽地端(Pgnd)，比較器B30與B31的輸出端分 別接異或門D3的二個(gè)輸入端，異或門D3的輸出端接為整形輸入控制器的輸出端 (hs32)，比較器B30與B31、異或門D3的正負(fù)電源端分別相連接并分別接為整形 輸入控制器的正負(fù)電源端(+Vp)與(-Vp)。
所述的增強(qiáng)型聯(lián)控信號(hào)處理器的模擬開(kāi)關(guān)與互補(bǔ)輸出脈沖驅(qū)動(dòng)器其電路結(jié)構(gòu)、參 數(shù)與標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器的對(duì)應(yīng)單元均一致，但互補(bǔ)輸出脈沖驅(qū)動(dòng)器的接地端名稱 標(biāo)志改為偽地端(Pgnd)。
所述的參考地生成驅(qū)動(dòng)器由運(yùn)算放大器A6、阻值相同的電阻R60與R61、電阻 R62組成，電阻R60與R61串聯(lián)后兩端分別接參考地生成驅(qū)動(dòng)器的正負(fù)電源端(+Vp) 與(-Vp)、公共端接為參考地生成驅(qū)動(dòng)器的虛地端(Sgnd)并與運(yùn)放A6的正輸入端 連接，電阻R62跨接在運(yùn)放A6的輸出端與負(fù)輸入端之間，運(yùn)放A6的負(fù)輸入端接為 參考地生成驅(qū)動(dòng)器的偽地端(Pgnd)。
增強(qiáng)型聯(lián)控信號(hào)處理器的電路原理圖如圖15所示。
增強(qiáng)型聯(lián)控信號(hào)處理器集成在一個(gè)單片上作為一個(gè)單片聯(lián)控信號(hào)處理器使用，單 片增強(qiáng)型聯(lián)控信號(hào)處理器共有14個(gè)引腳 一個(gè)虛地端(Sgnd)、 一個(gè)偽地端(Pgnd)、 二個(gè)電源端即負(fù)電源端(-Vp)和正電源端(+Vp)、 一個(gè)偏置信號(hào)輸入端(Asd)、 二 個(gè)受控信號(hào)輸入端即(AsO)和(Asl)、 二個(gè)控制信號(hào)輸入端即(CsO)和(Csl)、 二個(gè)脈沖信號(hào)輸出端即反相脈沖輸出端(PsO)和同相脈沖輸出端(Psl)、 二個(gè)模擬 信號(hào)輸入端即反相模擬信號(hào)輸入端(BsO)和同相模擬信號(hào)輸入端(Bsl)、 一個(gè)合成 信號(hào)輸出端(Msp)。
增強(qiáng)型聯(lián)控信號(hào)處理器的集成電路結(jié)構(gòu)示意圖如圖16所示。 增強(qiáng)型聯(lián)控信號(hào)處理器中所述的"虛地"，其圖形符號(hào)為半圓形(通常為空心圖
17形)、字母符號(hào)為(Sgnd)。虛地(Sgnd)具有與電源地(GND)同樣的電平計(jì)算參 考功能，所有具有相同符號(hào)的虛地表示其相互連接在一起。虛地(Sgnd)既可以與 正負(fù)雙電源的電源地(GND)連接、也可以不與電源地(GND)連接，在不與雙電 源的電源地(GND)連接時(shí)，虛地(Sgnd)沒(méi)有功率(或電流)驅(qū)動(dòng)能力。
增強(qiáng)型聯(lián)控信號(hào)處理器中所述的"偽地"，其圖形符號(hào)為內(nèi)含等腰直角三角形的 半圓形、字母符號(hào)為(Pgnd)，偽地(Pgnd)通常通過(guò)對(duì)虛地(Sgnd)進(jìn)行驅(qū)動(dòng)得到。 偽地(Pgnd)具有與電源地(GND)同樣的電平計(jì)算參考功能，所有具有相同符號(hào) 的偽地表示其相互連接在一起。偽地(Pgnd)的作用類似于電源地(GND)，具有一 定的電流驅(qū)動(dòng)能力，但偽地(Pgnd)通常不能與由其它虛地驅(qū)動(dòng)器生成的偽地相連 接。偽地(Pgnd)可視作是有驅(qū)動(dòng)能力的虛地，偽地(Pgnd)配合虛地(Sgnd)使 需要使用雙電源供電的電路也可采用單電源供電，使用更為靈活方便。
組成增強(qiáng)型聯(lián)控信號(hào)處理器的整形輸入控制器也可以采用如圖3所示的標(biāo)準(zhǔn)型 聯(lián)控信號(hào)處理器的整形輸入控制器形式。
組成標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器的整形輸入控制器也可以采用如圖15所示的增強(qiáng)型 聯(lián)控信號(hào)處理器的整形輸入控制器形式。
聯(lián)控信號(hào)處理器的結(jié)構(gòu)分為模擬通道與數(shù)字通道二個(gè)部分，模擬通道與數(shù)字通道 則通過(guò)模擬開(kāi)關(guān)交聯(lián)，數(shù)字通道通過(guò)模擬開(kāi)關(guān)控制模擬通道。
模擬通道由模擬信號(hào)驅(qū)動(dòng)器、模擬開(kāi)關(guān)、運(yùn)算放大器A2、負(fù)端輸入電阻R2組 成，輸入信號(hào)經(jīng)模擬信號(hào)驅(qū)動(dòng)器輸出二個(gè)不同極性的模擬信號(hào)(也可以根據(jù)需要設(shè)計(jì) 成輸出不同大小的模擬信號(hào))，模擬開(kāi)關(guān)根據(jù)控制信號(hào)的狀態(tài)在二個(gè)不同極性(或大 小)的模擬信號(hào)中選擇其一輸出，運(yùn)算放大器A2的輸入端與輸出端連接至外部，可 外接電阻、電容、電感等器件，再配合內(nèi)部的電阻R2組成比較器、放大器、積分器、 濾波器等多種功能電路，也可以外接二極管、三極管等器件組成多種非線性電路，或 外接運(yùn)放、比較器、濾波器等電路組成多種運(yùn)算電路或信號(hào)處理電路。
數(shù)字通道由整形輸入控制器或整形輸入驅(qū)動(dòng)器、模擬開(kāi)關(guān)、脈沖驅(qū)動(dòng)器組成，組 成整形輸入控制器或整形輸入驅(qū)動(dòng)器的電壓比較器其輸出端與正輸入端之間跨接一 個(gè)正反饋電阻，同時(shí)電壓比較器正輸入端接有正端輸入電阻(內(nèi)接或外接)，電壓比 較器與正反饋電阻及正端輸入電阻組成滯環(huán)比較器，輸入信號(hào)可以從比較器的負(fù)輸入 端或經(jīng)正端輸入電阻接入，整形輸入控制器或整形輸入驅(qū)動(dòng)器可以輸入模擬信號(hào)或數(shù)字(脈沖)信號(hào)，可導(dǎo)致滯環(huán)比較器動(dòng)作(極性狀態(tài)翻轉(zhuǎn)改變)的模擬信號(hào)閥值可以 通過(guò)改變正端輸入電阻與正反饋電阻阻值比的大小來(lái)調(diào)節(jié)；整形輸入控制器或整形輸 入驅(qū)動(dòng)器的輸出信號(hào)控制模擬開(kāi)關(guān)對(duì)二個(gè)模擬輸入信號(hào)進(jìn)行選擇輸出，同時(shí)脈沖驅(qū)動(dòng) 器對(duì)整形輸入控制器或整形輸入驅(qū)動(dòng)器的輸出信號(hào)進(jìn)行功率(電流)驅(qū)動(dòng)，輸出功率 脈沖信號(hào)。
模擬通道與數(shù)字通道除通過(guò)模擬開(kāi)關(guān)交聯(lián)外還可以通過(guò)外部電路進(jìn)行交聯(lián)反饋， 如模擬通道的輸出信號(hào)通過(guò)電路接入數(shù)字通道、數(shù)字通道的輸出信號(hào)通過(guò)電路接入模 擬通道，從而使聯(lián)控信號(hào)處理器成為一個(gè)結(jié)構(gòu)簡(jiǎn)單、功能強(qiáng)大、使用靈活方便的信號(hào) 處理器。
當(dāng)控制模擬開(kāi)關(guān)的脈沖信號(hào)的驅(qū)動(dòng)能力足夠強(qiáng)時(shí)，可省去同相脈沖驅(qū)動(dòng)器，同 相脈沖直接輸出。
模擬開(kāi)關(guān)也可以采用控制信號(hào)互為反相的雙刀雙擲形式，各取二個(gè)開(kāi)關(guān)的一個(gè) 觸點(diǎn)連接在一起成為公共端，另二個(gè)觸點(diǎn)分別為常開(kāi)觸點(diǎn)與常閉觸點(diǎn)，二個(gè)控制信 號(hào)連接在一起作為模擬開(kāi)關(guān)的控制信號(hào)輸入端。
組成聯(lián)控信號(hào)處理器的電壓比較器可以采用運(yùn)算放大器或具有類似功能的電路 代替，驅(qū)動(dòng)用的電壓比較器選用功率或電流輸出能力較強(qiáng)的器件。而電壓跟隨器通常 采用將運(yùn)算放大器的輸出端與負(fù)輸入端短接實(shí)現(xiàn)，運(yùn)算放大器的正輸入端即為電壓跟 隨器的輸入端，運(yùn)算放大器的輸出端即為電壓跟隨器的輸出端，運(yùn)算放大器的電源端 即為電壓跟隨器的電源端。
電阻RIO、 Rll、 R12、 R13、 R14、 R15、 R16、 R17、 R2、 R3、 R30、 R31、 R32、 R33、 R60、 R61的阻值通常(但不限于)取5KQ 50KQ，而電阻R62的阻值通常 (但不限于)取0Q 5KQ (OQ則相當(dāng)于短路)。
本發(fā)明聯(lián)控信號(hào)處理器屬模擬數(shù)字混合電路，僅采用半導(dǎo)體器件與電阻元件構(gòu) 成，結(jié)構(gòu)簡(jiǎn)單可靠、體積小、成本低廉、易于集成化，使用靈活方便、適用性強(qiáng)，在
信號(hào)運(yùn)算與處理、自控系統(tǒng)及電子儀器設(shè)備等方面有著廣泛的應(yīng)用價(jià)值。


圖l標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器的外部連接圖。 圖2標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器的結(jié)構(gòu)框圖。 圖3標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器的電路原理圖。圖4標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器的集成電路結(jié)構(gòu)示意圖。
圖5常規(guī)型聯(lián)控信號(hào)處理器的外部連接圖。
圖6常規(guī)型聯(lián)控信號(hào)處理器的結(jié)構(gòu)框圖。
圖7常規(guī)型聯(lián)控信號(hào)處理器的電路原理圖。
圖8常規(guī)型聯(lián)控信號(hào)處理器的集成電路結(jié)構(gòu)示意圖。
圖9簡(jiǎn)約型聯(lián)控信號(hào)處理器的外部連接圖。
圖10簡(jiǎn)約型聯(lián)控信號(hào)處理器的結(jié)構(gòu)框圖。
圖ll簡(jiǎn)約型聯(lián)控信號(hào)處理器的電路原理圖。
圖12簡(jiǎn)約型聯(lián)控信號(hào)處理器的集成電路結(jié)構(gòu)示意圖。
圖13增強(qiáng)型聯(lián)控信號(hào)處理器的外部連接圖。
圖14增強(qiáng)型聯(lián)控信號(hào)處理器的結(jié)構(gòu)框圖。
圖15增強(qiáng)型聯(lián)控信號(hào)處理器的電路原理圖。
圖16增強(qiáng)型聯(lián)控信號(hào)處理器的集成電路結(jié)構(gòu)示意圖。
圖17脈沖波調(diào)制器。
圖18a、 18b脈沖波調(diào)制器的輸入波形、脈沖波調(diào)制器的輸出波形。
圖19調(diào)頻三角波與方波信號(hào)發(fā)生器。
圖20a、 20b調(diào)頻三角波與方波信號(hào)發(fā)生器的工作波形。
圖21簡(jiǎn)易PWM脈沖波形發(fā)生器。
圖22a、 22b簡(jiǎn)易PWM脈沖波形發(fā)生器的工作波形。
圖23頻率與差合比獨(dú)立控制的PWM脈沖信號(hào)發(fā)生器。
圖24a、 24b頻率與差合比獨(dú)立控制的PWM脈沖信號(hào)發(fā)生器的工作波形。
圖25乘除法器。
具體實(shí)施例方式
結(jié)合附圖對(duì)本發(fā)明的實(shí)施例說(shuō)明如下 實(shí)施例1
脈沖波調(diào)制器
脈沖波調(diào)制器如圖n所示。
脈沖波調(diào)制器由標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器與電阻RxO組成。
電阻RxO跨接在聯(lián)控信號(hào)處理器的信號(hào)輸出端(Msp)與信號(hào)輸入端(BsO)之間，聯(lián)控信號(hào)處理器的信號(hào)輸入端(AsO)與(Bsl)接地，控制輸入端(Cs0)接負(fù)電源。
信號(hào)輸入端(Asl)接音頻信號(hào)或正弦波信號(hào)，控制輸入端(Csl)接脈沖控制 信號(hào)(方波信號(hào))，模擬信號(hào)驅(qū)動(dòng)器輸出二個(gè)極性相反的音頻或正弦波信號(hào)，模擬開(kāi) 關(guān)在脈沖信號(hào)的控制下切換二個(gè)音頻或正弦波信號(hào)，經(jīng)運(yùn)放與電阻組成的反相比例放 大器，聯(lián)控信號(hào)處理器的合成信號(hào)輸出端(Msp)輸出音頻或正弦波調(diào)制信號(hào)。
脈沖波調(diào)制器的輸入信號(hào)波形如圖18a所示，脈沖波調(diào)制器的調(diào)制輸出波形如圖 18b所示。 實(shí)施例2
調(diào)頻三角波與方波信號(hào)發(fā)生器
調(diào)頻三角波與方波信號(hào)發(fā)生器如圖19所示。
調(diào)頻三角波與方波信號(hào)發(fā)生器由標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器、電容Cx0、固定電阻 Rx0、可變電阻Rxl及組成。
電容CxO跨接在聯(lián)控信號(hào)處理器的信號(hào)輸出端(Msp)與信號(hào)輸入端(Bs0)之 間，電阻Rx0跨接在聯(lián)控信號(hào)處理器的信號(hào)輸出端(Msp)與控制輸入端(Csl)之 間，可變電阻Rxl的二個(gè)固定端分別接正電源與接地、可調(diào)端接聯(lián)控信號(hào)處理器的 輸入端(Asl)(輸入電壓為正)，聯(lián)控信號(hào)處理器的輸入端(As0)與(Bsl)接地， 控制輸入端(Cs0)為使能端。
聯(lián)控信號(hào)處理器內(nèi)部的運(yùn)放與負(fù)端輸入電阻及外接電容Cx0組成積分器，聯(lián)控 信號(hào)處理器內(nèi)部的電壓比較器與正反饋電阻及外接正端輸入電阻Rx0組成滯環(huán)比較 器，積分器的輸出信號(hào)接入滯環(huán)比較器，模擬信號(hào)驅(qū)動(dòng)器輸出可調(diào)的電壓信號(hào)，若異 或門輸出為低電平，模擬開(kāi)關(guān)輸出負(fù)極性電壓，積分器對(duì)模擬開(kāi)關(guān)的輸出進(jìn)行積分， 積分器的輸出電壓逐漸升高，當(dāng)積分信號(hào)超過(guò)滯環(huán)比較器閥值時(shí)滯環(huán)比較器的輸出狀 態(tài)翻轉(zhuǎn)為高電平，當(dāng)使能端(Cs0)為低電平時(shí)，異或門的輸出狀態(tài)與滯環(huán)比較器的 輸出狀態(tài)一致，即異或門輸出高電平，模擬開(kāi)關(guān)切換輸出信號(hào)極性輸出正極性電壓， 積分器反向積分，積分器的輸出電壓逐漸減低，至積分電壓反向超過(guò)滯環(huán)比較器閥值 時(shí)滯環(huán)比較器的輸出狀態(tài)再次翻轉(zhuǎn)，滯環(huán)比較器輸出低電平，異或門也輸出低電平， 如此電路振蕩工作，積分器輸出三角波信號(hào)，脈沖輸出端(Ps0)與(Psl)輸出方波 信號(hào)；當(dāng)使能端(Cs0)為高電平時(shí)，振蕩停止，改變使能端輸入電平的高低即可控制振蕩電路的正常工作或停止工作。
通過(guò)電阻Rxl的調(diào)節(jié)輸入端(Asl)輸入電壓的大小，從而改變模擬信號(hào)驅(qū)動(dòng)器 輸出電壓的大小，該電壓決定了積分器輸出電壓的上升率或下降率，即改變了三角波 或方波的頻率高低。由于三角波幅值由滯環(huán)比較器的閥值電壓決定(是一個(gè)固定值)， 故三角波或方波的頻率與輸入端(Asl)輸入電壓高低成正比。由于輸入端(Asl) 輸入電壓調(diào)節(jié)范圍較大，從而可以實(shí)現(xiàn)較大范圍的頻率調(diào)節(jié)。
調(diào)頻三角波與方波信號(hào)發(fā)生器的工作波形如圖20a、 20b所示。 實(shí)施例3
簡(jiǎn)易PWM脈沖波形發(fā)生器
簡(jiǎn)易PWM脈沖波形發(fā)生器如圖21所示。
簡(jiǎn)易PWM脈沖波形發(fā)生器由增強(qiáng)型聯(lián)控信號(hào)處理器、電容Cx0、電阻Rxl與 Rx2組成。
電容Cx0跨接在聯(lián)控信號(hào)處理器的輸出端(Msp)與信號(hào)輸入端(BsO)之間， 電阻Rxl跨接在聯(lián)控信號(hào)處理器的輸入端(AsO)與(Asl)之間，電阻Rx2跨接在 聯(lián)控信號(hào)處理器的輸入端(Asl)與正電源端之間，聯(lián)控信號(hào)處理器的輸入端(Csl) 與輸出端(Msp)相連接，聯(lián)控信號(hào)處理器的輸入端(AsO)接偽地端(Pgnd)，聯(lián)控 信號(hào)處理器的輸入端(Bsl)接虛地端(Sgnd)，聯(lián)控信號(hào)處理器的輸入端(Asd)接 控制電壓，輸入端(CsO)為使能端。
聯(lián)控信號(hào)處理器、電容CxO、電阻Rxl與Rx2組成振蕩器，當(dāng)輸入端(Asd)的 輸入電壓為零時(shí)聯(lián)控信號(hào)處理器的輸出端(Msp)輸出三角波、輸出端(PsO)或(Psl) 輸出方波。當(dāng)輸入端(Asd)有電壓輸入時(shí)，模擬信號(hào)驅(qū)動(dòng)器輸出的二個(gè)極性相反、 絕對(duì)值大小不同的電壓，導(dǎo)致積分器對(duì)這二個(gè)電壓進(jìn)行積分時(shí)其輸出電壓的上升率與 下降率的絕對(duì)值產(chǎn)生偏差，致使三角波變成斜齒波、方波變成PWM波形。斜齒波上 升率與下降率的偏差大小與PWM波形正負(fù)脈寬差與周期之比的大小取決于輸入端 (Asd)的輸入偏置電壓的大小，該電路為由偏置電壓(輸入端(Asd)的電壓)控 制的PWM波形發(fā)生器。
簡(jiǎn)易PWM脈沖波形發(fā)生器的工作波形如圖22a、 22b所示。 實(shí)施例4
頻率與差合比獨(dú)立控制的PWM脈沖信號(hào)發(fā)生器頻率與差合比獨(dú)立控制的PWM脈沖信號(hào)發(fā)生器如圖23所示。
頻率與差合比獨(dú)立控制的PWM脈沖信號(hào)發(fā)生器由簡(jiǎn)約型聯(lián)控信號(hào)處理器Px與 Py、電容Cx0、電阻Rx0與Ryl組成。
電容CxO跨接在聯(lián)控信號(hào)處理器Px的輸出端(Msp)與輸入端(Bs0)之間，電 阻RxO跨接在聯(lián)控信號(hào)處理器Px的輸出端(Msp)與輸入端(Csl)之間，電阻Ryl 跨接在聯(lián)控信號(hào)處理器Px的輸出端(Msp)與聯(lián)控信號(hào)處理器Py的輸入端(Bs0) 之間，聯(lián)控信號(hào)處理器Px的輸入端(Asl)為脈沖信號(hào)頻率控制端，聯(lián)控信號(hào)處理 器Py的輸入端(Asl)則為脈沖信號(hào)差合比(正負(fù)脈寬差與周期之比)控制端，聯(lián) 控信號(hào)處理器Py的輸入端(Csl)為極性控制端，聯(lián)控信號(hào)處理器Py的輸出端(Msp) 為PWM脈沖信號(hào)輸出端。
聯(lián)控信號(hào)處理器Px、電容CxO、電阻RxO組成頻率可控的三角波與方波發(fā)生器， 聯(lián)控信號(hào)處理器Px的輸出端(Msp)輸出三角波、輸出端(Psl)輸出方波，其頻率 受聯(lián)控信號(hào)處理器Px的輸入端(Asl)的輸入電壓控制。
聯(lián)控信號(hào)處理器Py用作比較器，差合比控制電壓由聯(lián)控信號(hào)處理器Py的輸入端 (Asl)輸入，模擬信號(hào)驅(qū)動(dòng)器輸出二個(gè)極性相反的參考電壓，極性控制電壓則控制 模擬開(kāi)關(guān)選擇二個(gè)電壓之一輸出，運(yùn)放對(duì)由輸入端(Bs0)接入的三角波信號(hào)與模擬 開(kāi)關(guān)輸出的參考電壓進(jìn)行比較，聯(lián)控信號(hào)處理器Py的輸出端(Msp)輸出PWM脈 沖信號(hào)。
PWM脈沖信號(hào)發(fā)生器輸出PWM脈沖信號(hào)的頻率僅由頻率控制電壓?jiǎn)为?dú)控制， 其差合比僅由差合比控制電壓?jiǎn)为?dú)控制。
頻率與差合比獨(dú)立控制的PWM脈沖信號(hào)發(fā)生器所采用的簡(jiǎn)約型聯(lián)控信號(hào)處理 器也可以采用標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器或常規(guī)型聯(lián)控信號(hào)處理器或增強(qiáng)型聯(lián)控信號(hào)處 理器實(shí)現(xiàn)。
頻率與差合比獨(dú)立控制的PWM脈沖信號(hào)發(fā)生器的工作波形如圖24a、 24b所示。 實(shí)施例5
乘除法器
乘除法器如圖25所示。
乘除法器由常規(guī)型聯(lián)控信號(hào)處理器Px與Py、電容Cx0與Cy0、電阻Rx0與Rxl 及RyO組成。電容CxO跨接在聯(lián)控信號(hào)處理器Px的信號(hào)輸出端(Msp)與信號(hào)輸入端(Bs0) 之間，電阻Rx0跨接在聯(lián)控信號(hào)處理器Px的信號(hào)輸出端(Msp)與控制輸入端(Csl) 之間，電容CyO與電阻RyO并聯(lián)并跨接在聯(lián)控信號(hào)處理器Py的信號(hào)輸出端(Msp) 與信號(hào)輸入端(Bs0)之間，聯(lián)控信號(hào)處理器Px的脈沖輸出端(Ps0)和(Psl)分別 與聯(lián)控信號(hào)處理器Py的控制輸入端(Cs0)和(Csl)連接，聯(lián)控信號(hào)處理器Px的 輸入端(As0)、 (Bsl)、 (Cs0)均接地，聯(lián)控信號(hào)處理器Py的信號(hào)輸入端(As0)、
(Bsl)均接地，聯(lián)控信號(hào)處理器Px的輸入端(Asl)接電壓信號(hào)Ux，聯(lián)控信號(hào)處 理器Px的輸入端(Bs0)通過(guò)電阻Rxl接電壓信號(hào)Uy，聯(lián)控信號(hào)處理器Py的輸入 端(Asl)接電壓信號(hào)Uz，聯(lián)控信號(hào)處理器Py的信號(hào)輸出端(Msp)輸出電壓為Uo。
PWM脈沖電壓信號(hào)的脈寬差合比(簡(jiǎn)稱差合比)g定義為正脈寬77與負(fù)
脈寬n 的差(7V-:ro)與整周期(7v+:ro)之比。
即0=""
2在正負(fù)脈沖寬度相同時(shí)為o，僅有正脈沖時(shí)為i，僅有負(fù)脈沖時(shí)為-i。
聯(lián)控信號(hào)處理器Px、電容CxO、電阻RxO與Rxl組成PWM脈沖信號(hào)發(fā)生器， 聯(lián)控信號(hào)處理器Px的信號(hào)輸出端(Msp)輸出斜齒波、脈沖輸出端(PsO)與(Psl) 輸出PWM脈沖信號(hào)。
電阻RxO作為比較器的正端輸入電阻，與聯(lián)控信號(hào)處理器Px的內(nèi)部正反饋電阻 及電壓比較器組成滯環(huán)比較器，電容CxO、電阻Rxl、聯(lián)控信號(hào)處理器Px的內(nèi)部電 阻、運(yùn)放等組成積分電路，則積分器輸入電流為
<formula>formula see original document page 24</formula>
故ro = -c0^、 n = -c。^^
其中f/r為斜齒波的幅值電壓(對(duì)應(yīng)于滯環(huán)比較器的閥值電壓)
聯(lián)控信號(hào)處理器Py、電容CyO、電阻RyO組成帶低通濾波輸出的脈沖乘法器， 其輸出端(Msp)的輸出電壓為<formula>formula see original document page 25</formula>ri-ro
乘除法器電路實(shí)現(xiàn)了 Uy乘以Uz并除以Ux的乘除法功能c
權(quán)利要求
1. 一種聯(lián)控信號(hào)處理器，采用標(biāo)準(zhǔn)型結(jié)構(gòu)，即標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器，使用雙電源供電，有一個(gè)接地端(GND)、二個(gè)電源端即負(fù)電源端(-Vp)和正電源端(+Vp)、二個(gè)受控信號(hào)輸入端即(As0)和(As1)、二個(gè)控制信號(hào)輸入端即(Cs0)和(Cs1)、二個(gè)脈沖信號(hào)輸出端即反相脈沖輸出端(Ps0)和同相脈沖輸出端(Ps1)、二個(gè)模擬信號(hào)輸入端即反相模擬信號(hào)輸入端(Bs0)和同相模擬信號(hào)輸入端(Bs1)、一個(gè)合成信號(hào)輸出端(Msp)；其特征在于標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器由互補(bǔ)輸出模擬信號(hào)驅(qū)動(dòng)器、模擬開(kāi)關(guān)、整形輸入控制器、互補(bǔ)輸出脈沖驅(qū)動(dòng)器、運(yùn)算放大器A2、電阻R2組成，互補(bǔ)輸出模擬信號(hào)驅(qū)動(dòng)器有一個(gè)接地端(GND)、二個(gè)電源端即負(fù)電源端(-Vp)和正電源端(+Vp)、二個(gè)信號(hào)輸入端(xs10)與(xs11)、二個(gè)信號(hào)輸出端(ys10)與(ys11)，模擬開(kāi)關(guān)有二個(gè)電源端即負(fù)電源端(-Vp)和正電源端(+Vp)、二個(gè)模擬信號(hào)輸入端(ss50)與(ss51)、一個(gè)復(fù)合信號(hào)輸出端(ss52)、一個(gè)控制信號(hào)輸入端(sc53)，整形輸入控制器有一個(gè)接地端(GND)、二個(gè)電源端即負(fù)電源端(-Vp)和正電源端(+Vp)、二個(gè)信號(hào)輸入端(hs30)與(hs31)、一個(gè)信號(hào)輸出端(hs32)，互補(bǔ)輸出脈沖驅(qū)動(dòng)器有一個(gè)接地端(GND)、二個(gè)電源端即負(fù)電源端(-Vp)和正電源端(+Vp)、一個(gè)信號(hào)輸入端(qs42)、二個(gè)信號(hào)輸出端(qs40)與(qs41)；模擬信號(hào)驅(qū)動(dòng)器的輸入端(xs10)與(xs11)分別接為聯(lián)控信號(hào)處理器的輸入端(As0)與(As1)，模擬信號(hào)驅(qū)動(dòng)器的輸出端(ys10)與(ys11)分別接模擬開(kāi)關(guān)的輸入端(ss50)與(ss51)，模擬開(kāi)關(guān)的輸出端(ss52)通過(guò)電阻R2接運(yùn)放A2的負(fù)輸入端，同時(shí)運(yùn)放A2的負(fù)輸入端與正輸入端分別接為聯(lián)控信號(hào)處理器的輸入端(Bs0)與(Bs1)，運(yùn)放A2的輸出端接為聯(lián)控信號(hào)處理器的輸出端(Msp)，整形輸入控制器的輸入端(hs30)與(hs31)分別接為聯(lián)控信號(hào)處理器的輸入端(Cs0)和(Cs1)，整形輸入控制器的輸出端(hs32)同時(shí)接模擬開(kāi)關(guān)的控制端(sc53)和脈沖驅(qū)動(dòng)器的輸入端(qs42)，脈沖驅(qū)動(dòng)器的輸出端(qs40)與(qs41)分別接為聯(lián)控信號(hào)處理器的輸出端(Ps0)與(Ps1)，模擬信號(hào)驅(qū)動(dòng)器、整形輸入控制器與脈沖驅(qū)動(dòng)器的接地端連接在一起并接為聯(lián)控信號(hào)處理器的接地端(GND)，模擬信號(hào)驅(qū)動(dòng)器、模擬開(kāi)關(guān)、整形輸入控制器、脈沖驅(qū)動(dòng)器及運(yùn)放A2的正負(fù)電源端分別相連接并分別接為聯(lián)控信號(hào)處理器的正負(fù)電源端(+Vp)與(-Vp)。
2. 按權(quán)利要求1所述的聯(lián)控信號(hào)處理器，其特征在于所述的互補(bǔ)輸出模擬信號(hào)驅(qū)
3.動(dòng)器由電壓跟隨器A10與All、運(yùn)算放大器A12與A13、阻值相同的電阻RIO、 Rll、 R12、 R13、 R14、 R15、 R16、 R17組成，跟隨器AIO與All的輸入端分別 接為模擬信號(hào)驅(qū)動(dòng)器的輸入端(xslO)與(xsll)，運(yùn)放A12與A13的正輸入端 分別通過(guò)電阻RIO與Rll接模擬信號(hào)驅(qū)動(dòng)器的接地端(GND)、同時(shí)通過(guò)電阻 R12與R13分別接跟隨器A10與All的輸出端，運(yùn)放A12與A13的負(fù)輸入端通 過(guò)電阻R14與R15分別接跟隨器All與A10的輸出端，電阻R16與R17分別跨 接在運(yùn)放A12與A13的輸出端與負(fù)輸入端之間，運(yùn)放A12與A13的輸出端分別 接為模擬信號(hào)驅(qū)動(dòng)器的輸出端(ys10)與(ysll)，跟隨器A10與A11、運(yùn)放A12 與A13的正負(fù)電源端分別相連接并分別接為模擬信號(hào)驅(qū)動(dòng)器的正負(fù)電源端(+Vp) 與(-Vp);所述的模擬開(kāi)關(guān)采用單刀雙擲形式，其常閉觸點(diǎn)接為模擬開(kāi)關(guān)的輸入 端(ss50)，常開(kāi)觸點(diǎn)接為模擬開(kāi)關(guān)的輸入端(ss51)，公共端接為模擬開(kāi)關(guān)的輸 出端(ss52)，其開(kāi)關(guān)控制端接為模擬開(kāi)關(guān)的輸入端(sc53)，控制信號(hào)為低時(shí)常 閉觸點(diǎn)閉合、常開(kāi)觸點(diǎn)斷開(kāi)，控制信號(hào)為高時(shí)常閉觸點(diǎn)斷開(kāi)、常開(kāi)觸點(diǎn)閉合；所 述的整形輸入控制器由異或門D3、電壓比較器B30與B31、電阻R30與R31組 成，電阻R30與R31分別跨接在比較器B30與B31的正輸入端與輸出端之間， 比較器B30與B31的正輸入端分別接為整形輸入控制器的輸入端(hs30)與(hs31)，比較器B30與B31的輸出端分別接異或門D3的二個(gè)輸入端，異或門 D3的輸出端接為整形輸入控制器的輸出端(hs32)，比較器B30與B31的負(fù)輸入 端相連接并接為整形輸入控制器的接地端(GND)，比較器B30與B31、異或門 D3的正負(fù)電源端分別相連接并分別接為整形輸入控制器的正負(fù)電源端(+Vp)與(-Vp);所述的互補(bǔ)輸出脈沖驅(qū)動(dòng)器由電壓比較器B40與B41組成，比較器B40 的負(fù)輸入端與比較器B41的正輸入端相連接并接為脈沖驅(qū)動(dòng)器的輸入端(qs42)， 比較器B40與B41的輸出端分別接為脈沖驅(qū)動(dòng)器的輸出端(qs40)與(qs41)， 比較器B40的正輸入端與比較器B41的負(fù)輸入端相連接并接為脈沖驅(qū)動(dòng)器的接地 端(GND)，比較器B40與B41的正負(fù)電源端分別相連接并分別接為脈沖驅(qū)動(dòng)器 的正負(fù)電源端(+Vp)與(-Vp)。按權(quán)利要求1所述的聯(lián)控信號(hào)處理器，即標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器，其特征在于 標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器集成在一個(gè)單片上作為一個(gè)單片聯(lián)控信號(hào)處理器使用，單 片標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器共有12個(gè)引腳 一個(gè)接地端(GND)、 二個(gè)電源端即負(fù) 3電源端(-Vp)和正電源端(+Vp)、 二個(gè)受控信號(hào)輸入端即(As0)和(Asl)、 二個(gè)控制信號(hào)輸入端即(Cs0)和(Csl)、 二個(gè)脈沖信號(hào)輸出端即反相脈沖輸出 端(Ps0)和同相脈沖輸出端(Psl)、 二個(gè)模擬信號(hào)輸入端即反相模擬信號(hào)輸入 端(Bs0)和同相模擬信號(hào)輸入端(Bsl)、 一個(gè)合成信號(hào)輸出端(Msp)。
4. 一種聯(lián)控信號(hào)處理器，采用常規(guī)型結(jié)構(gòu)，S卩常規(guī)型聯(lián)控信號(hào)處理器，使用雙電 源供電，有一個(gè)接地端(GND )、 二個(gè)電源端即負(fù)電源端(-Vp)和正電源端(+Vp)、 二個(gè)受控信號(hào)輸入端即(As0)和(Asl )、 二個(gè)控制信號(hào)輸入端即(Cs0)和(Csl )、 二個(gè)脈沖信號(hào)輸出端即反相脈沖輸出端(Ps0)和同相脈沖輸出端(Psl)、 二個(gè) 模擬信號(hào)輸入端即反相模擬信號(hào)輸入端(Bs0)和同相模擬信號(hào)輸入端(Bsl)、一個(gè)合成信號(hào)輸出端(Msp);其特征在于常規(guī)型聯(lián)控信號(hào)處理器由互補(bǔ)輸出模擬信號(hào)驅(qū)動(dòng)器、模擬開(kāi)關(guān)、整形輸入驅(qū)動(dòng)器、互補(bǔ)輸出脈沖驅(qū)動(dòng)器、運(yùn)算放大器A2、電阻R2組成，互補(bǔ)輸出模擬信號(hào)驅(qū)動(dòng)器有一個(gè)接地端(GND)、 二個(gè)電源 端即負(fù)電源端(-Vp)和正電源端(+Vp)、 二個(gè)信號(hào)輸入端(xs10)與(xsll)、 二個(gè)信號(hào)輸出端(ys10)與(ysll)，模擬開(kāi)關(guān)有二個(gè)電源端即負(fù)電源端(-Vp) 和正電源端(+Vp)、 二個(gè)模擬信號(hào)輸入端(ss50)與(ss51)、 一個(gè)復(fù)合信號(hào)輸出 端(ss52)、 一個(gè)控制信號(hào)輸入端(sc53)，整形輸入驅(qū)動(dòng)器有一個(gè)接地端(GND)、 二個(gè)電源端即負(fù)電源端(-Vp)和正電源端(+Vp)、 二個(gè)信號(hào)輸入端(hs30)與(hs31)、 一個(gè)信號(hào)輸出端(hs32)，互補(bǔ)輸出脈沖驅(qū)動(dòng)器有一個(gè)接地端(GND)、 二個(gè)電源端即負(fù)電源端(-Vp)和正電源端(+Vp)、 一個(gè)信號(hào)輸入端(qs42)、 二 個(gè)信號(hào)輸出端(qs40)與(qs41);模擬信號(hào)驅(qū)動(dòng)器的輸入端(xs10)與(xsll) 分別接為聯(lián)控信號(hào)處理器的輸入端(AsO)與(Asl)，模擬信號(hào)驅(qū)動(dòng)器的輸出端(ys10)與(ysll)分別接模擬開(kāi)關(guān)的輸入端(ss50)與(ss51)，模擬開(kāi)關(guān)的輸 出端(ss52)通過(guò)電阻R2接運(yùn)放A2的負(fù)輸入端，同時(shí)運(yùn)放A2的負(fù)輸入端與正 輸入端分別接為聯(lián)控信號(hào)處理器的輸入端(BsO)與(Bsl)，運(yùn)放A2的輸出端接 為聯(lián)控信號(hào)處理器的輸出端(Msp)，整形輸入驅(qū)動(dòng)器的輸入端(hs30)與(hs31) 分別接為聯(lián)控信號(hào)處理器的輸入端(CsO)和(Csl)，整形輸入驅(qū)動(dòng)器的輸出端(hs32)同時(shí)接模擬開(kāi)關(guān)的控制端(sc53)和脈沖驅(qū)動(dòng)器的輸入端(qs42)，脈沖 驅(qū)動(dòng)器的輸出端(qs40)與(qs41)分別接為聯(lián)控信號(hào)處理器的輸出端(PsO)與(Psl)，模擬信號(hào)驅(qū)動(dòng)器、整形輸入驅(qū)動(dòng)器與脈沖驅(qū)動(dòng)器的接地端連接在一起并接為聯(lián)控信號(hào)處理器的接地端(GND)，模擬信號(hào)驅(qū)動(dòng)器、模擬開(kāi)關(guān)、整形輸入 驅(qū)動(dòng)器、脈沖驅(qū)動(dòng)器及運(yùn)放A2的正負(fù)電源端分別相連接并分別接為聯(lián)控信號(hào)處 理器的正負(fù)電源端(+Vp)與(-Vp);所述的整形輸入驅(qū)動(dòng)器由電壓比較器B3 與電阻R3組成，電阻R3跨接在比較器B3的正輸入端與輸出端之間，比較器 B3的負(fù)輸入端與正輸入端分別接為整形輸入驅(qū)動(dòng)器的輸入端(hs30)與(hs31)， 比較器B3的輸出端接為整形輸入驅(qū)動(dòng)器的輸出端(hs32)，比較器B3的正負(fù)電 源端分別接為整形輸入驅(qū)動(dòng)器的正負(fù)電源端(+Vp)與(-Vp);所述的常規(guī)型聯(lián) 控信號(hào)處理器的互補(bǔ)輸出模擬信號(hào)驅(qū)動(dòng)器、模擬開(kāi)關(guān)及互補(bǔ)輸出脈沖驅(qū)動(dòng)器其電 路結(jié)構(gòu)、參數(shù)與標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器的對(duì)應(yīng)單元均一致。
5. 按權(quán)利要求4所述的聯(lián)控信號(hào)處理器，即常規(guī)型聯(lián)控信號(hào)處理器，其特征在于 常規(guī)型聯(lián)控信號(hào)處理器集成在一個(gè)單片上作為一個(gè)單片聯(lián)控信號(hào)處理器使用，單 片常規(guī)型聯(lián)控信號(hào)處理器共有12個(gè)引腳 一個(gè)接地端(GND)、 二個(gè)電源端即負(fù) 電源端(-Vp)和正電源端(+Vp)、 二個(gè)受控信號(hào)輸入端即(As0)和(Asl)、 二個(gè)控制信號(hào)輸入端即(Cs0)和(Csl)、 二個(gè)脈沖信號(hào)輸出端即反相脈沖輸出 端(Ps0)和同相脈沖輸出端(Psl)、 二個(gè)模擬信號(hào)輸入端即反相模擬信號(hào)輸入 端(Bs0)和同相模擬信號(hào)輸入端(Bsl)、 一個(gè)合成信號(hào)輸出端(Msp)。
6. —種聯(lián)控信號(hào)處理器，采用簡(jiǎn)約型結(jié)構(gòu)，即簡(jiǎn)約型聯(lián)控信號(hào)處理器，使用雙電 源供電，有一個(gè)接地端(GND)、 二個(gè)電源端即負(fù)電源端(-Vp)和正電源端(+Vp)、 一個(gè)受控信號(hào)輸入端(Asl)、 一個(gè)控制信號(hào)輸入端(Csl)、 一個(gè)脈沖信號(hào)輸出端(Psl)、 一個(gè)模擬信號(hào)輸入端(Bs0)、 一個(gè)合成信號(hào)輸出端(Msp);其特征在于 簡(jiǎn)約型聯(lián)控信號(hào)處理器由互補(bǔ)輸出模擬信號(hào)驅(qū)動(dòng)器、模擬開(kāi)關(guān)、運(yùn)算放大器A2、 電壓比較器B3與B4、電阻R2與R3組成，互補(bǔ)輸出模擬信號(hào)驅(qū)動(dòng)器有一個(gè)接 地端(GND)、 二個(gè)電源端即負(fù)電源端(-Vp)和正電源端(+Vp)、一個(gè)信號(hào)輸 入端(xsll)、 二個(gè)信號(hào)輸出端(ys10)與(ysll)，模擬開(kāi)關(guān)有二個(gè)電源端即負(fù) 電源端(-Vp)和正電源端(+Vp)、 二個(gè)模擬信號(hào)輸入端(ss50)與(ss51)、 一 個(gè)復(fù)合信號(hào)輸出端(ss52)、 一個(gè)控制信號(hào)輸入端(sc53);模擬信號(hào)驅(qū)動(dòng)器的輸 入端(xsll)接為聯(lián)控信號(hào)處理器的輸入端(Asl)，模擬信號(hào)驅(qū)動(dòng)器的輸出端(yslO) 與(ysll)分別接模擬開(kāi)關(guān)的輸入端(ss50)與(ss51)，模擬開(kāi)關(guān)的輸出端(ss52) 通過(guò)電阻R2接運(yùn)放A2的負(fù)輸入端，同時(shí)運(yùn)放A2的負(fù)輸入端接為聯(lián)控信號(hào)處理器的輸入端(Bs0)，運(yùn)放A2的輸出端接為聯(lián)控信號(hào)處理器的輸出端(Msp)，電 阻R3跨接在比較器B3的輸出端與正輸入端之間，同時(shí)比較器B3的正輸入端接 為聯(lián)控信號(hào)處理器的輸入端(Csl)，比較器B3的輸出端同時(shí)接模擬開(kāi)關(guān)的控制 端(sc53)和比較器B4的正輸入端，比較器B4的輸出端接為聯(lián)控信號(hào)處理器的 輸出端(Psl)，模擬信號(hào)驅(qū)動(dòng)器接地端、運(yùn)放A2的正輸入端、比較器B3與B4 的負(fù)輸入端連接在一起并接為聯(lián)控信號(hào)處理器的接地端(GND)，模擬信號(hào)驅(qū)動(dòng) 器、模擬開(kāi)關(guān)、運(yùn)放A2、比較器B3與B4的正負(fù)電源端分別相連接并分別接為 聯(lián)控信號(hào)處理器的正負(fù)電源端(+Vp)與(-Vp);所述的簡(jiǎn)約型聯(lián)控信號(hào)處理器 的互補(bǔ)輸出模擬信號(hào)驅(qū)動(dòng)器由運(yùn)算放大器A10與All、阻值相同的電阻R10與 Rll組成，運(yùn)放All的正輸入端接為模擬信號(hào)驅(qū)動(dòng)器的輸入端(xsll)，運(yùn)放All 的負(fù)輸入端與輸出端直接連接，即運(yùn)放All接成電壓跟隨器形式，運(yùn)放All 的輸出端接為模擬信號(hào)驅(qū)動(dòng)器的輸出端(ysll)，運(yùn)放AIO的正輸入端接為模擬 信號(hào)驅(qū)動(dòng)器的接地端(GND)，運(yùn)放A10的負(fù)輸入端通過(guò)電阻Rll接運(yùn)放All的 輸出端，電阻RIO跨接在運(yùn)放AIO的負(fù)輸入端與輸出端之間，運(yùn)放AIO與電阻 RIO及Rll接成放大倍數(shù)為-1的反相比例放大器，運(yùn)放AlO的輸出端接為模擬 信號(hào)驅(qū)動(dòng)器的輸出端(ys10)，運(yùn)放AIO與All的正負(fù)電源端分別相連接并分別 接為模擬信號(hào)驅(qū)動(dòng)器的正負(fù)電源端(+Vp)與(-Vp)。
7. 按權(quán)利要求6所述的聯(lián)控信號(hào)處理器，即簡(jiǎn)約型聯(lián)控信號(hào)處理器，其特征在于 簡(jiǎn)約型聯(lián)控信號(hào)處理器集成在一個(gè)單片上作為一個(gè)單片聯(lián)控信號(hào)處理器使用，單 片簡(jiǎn)約型聯(lián)控信號(hào)處理器共有8個(gè)引腳 一個(gè)接地端(GND)、 二個(gè)電源端即負(fù) 電源端(-Vp)和正電源端(+Vp)、 一個(gè)受控信號(hào)輸入端(Asl)、 一個(gè)控制信號(hào) 輸入端(Csl)、 一個(gè)脈沖信號(hào)輸出端(Psl)、 一個(gè)模擬信號(hào)輸入端(BsO)、 一個(gè) 合成信號(hào)輸出端(Msp)。
8. —種聯(lián)控信號(hào)處理器，采用增強(qiáng)型結(jié)構(gòu)，即增強(qiáng)型聯(lián)控信號(hào)處理器，使用單電 源或雙電源供電，有一個(gè)虛地端(Sgnd)、 一個(gè)偽地端(Pgnd)、 二個(gè)電源端即負(fù) 電源端(-Vp)和正電源端(+Vp)、 一個(gè)偏置信號(hào)輸入端(Asd)、 二個(gè)受控信號(hào) 輸入端即(AsO)和(Asl)、 二個(gè)控制信號(hào)輸入端即(CsO)和(Csl)、 二個(gè)脈沖 信號(hào)輸出端即反相脈沖輸出端(PsO)和同相脈沖輸出端(Psl)、 二個(gè)模擬信號(hào) 輸入端即反相模擬信號(hào)輸入端(BsO)和同相模擬信號(hào)輸入端(Bsl)、 一個(gè)合成信號(hào)輸出端(Msp);其特征在于增強(qiáng)型聯(lián)控信號(hào)處理器由參考地生成驅(qū)動(dòng)器、 互補(bǔ)輸出模擬信號(hào)驅(qū)動(dòng)器、模擬開(kāi)關(guān)、整形輸入控制器、互補(bǔ)輸出脈沖驅(qū)動(dòng)器、 運(yùn)算放大器A2、電阻R2組成，參考地生成驅(qū)動(dòng)器有二個(gè)電源端即負(fù)電源端(-Vp) 和正電源端(+Vp)、 一個(gè)虛地端(Sgnd)、 一個(gè)偽地端(Pgnd)，互補(bǔ)輸出模擬信 號(hào)驅(qū)動(dòng)器有二個(gè)電源端即負(fù)電源端(-Vp)和正電源端(+Vp)、三個(gè)信號(hào)輸入端(xs10)與(xsll)及(xsl2)、 二個(gè)信號(hào)輸出端(ys10)與(ysll)，模擬開(kāi)關(guān) 有二個(gè)電源端即負(fù)電源端(-Vp)和正電源端(+Vp)、 二個(gè)模擬信號(hào)輸入端(ss50) 與(ss51)、 一個(gè)復(fù)合信號(hào)輸出端(ss52)、 一個(gè)控制信號(hào)輸入端(sc53)，整形輸 入控制器有一個(gè)偽地端(Pgnd)、二個(gè)電源端即負(fù)電源端(-Vp)和正電源端(+Vp)、 二個(gè)信號(hào)輸入端(hs30)與(hs31)、 一個(gè)信號(hào)輸出端(hs32)，互補(bǔ)輸出脈沖驅(qū) 動(dòng)器有一個(gè)偽地端(Pgnd)、 二個(gè)電源端即負(fù)電源端(-Vp)和正電源端(+Vp)、 一個(gè)信號(hào)輸入端(qs42)、 二個(gè)信號(hào)輸出端(qs40)與(qs41);模擬信號(hào)驅(qū)動(dòng)器 的輸入端(xs10)與(xsll)及(xsl2)分別接為聯(lián)控信號(hào)處理器的輸入端(AsO) 與(Asl)及(Asd)，模擬信號(hào)驅(qū)動(dòng)器的輸出端(yslO)與(ysll)分別接模擬 開(kāi)關(guān)的輸入端(ss50)與(ss51)，模擬開(kāi)關(guān)的輸出端(ss52)通過(guò)電阻R2接運(yùn) 放A2的負(fù)輸入端，同時(shí)運(yùn)放A2的負(fù)輸入端與正輸入端分別接為聯(lián)控信號(hào)處理 器的輸入端(BsO)與(Bsl)，運(yùn)放A2的輸出端接為聯(lián)控信號(hào)處理器的輸出端(Msp)，整形輸入控制器的輸入端(hs30)與(hs31)分別接為聯(lián)控信號(hào)處理器 的輸入端(CsO)和(Csl)，整形輸入控制器的輸出端(hs32)同時(shí)接模擬開(kāi)關(guān) 的控制端(sc53)和脈沖驅(qū)動(dòng)器的輸入端(qs42)，脈沖驅(qū)動(dòng)器的輸出端(qs40) 與(qs41)分別接為聯(lián)控信號(hào)處理器的輸出端(PsO)與(Psl)，參考地生成驅(qū)動(dòng) 器的虛地端接為聯(lián)控信號(hào)處理器的虛地端(Sgnd)，參考地生成驅(qū)動(dòng)器的偽地端 與整形輸入控制器及脈沖驅(qū)動(dòng)器的偽地端連接在一起并接為聯(lián)控信號(hào)處理器的 偽地端(Pgnd)，參考地生成驅(qū)動(dòng)器、模擬信號(hào)驅(qū)動(dòng)器、模擬開(kāi)關(guān)、整形輸入控 制器、脈沖驅(qū)動(dòng)器及運(yùn)放A2的正負(fù)電源端分別相連接并分別接為聯(lián)控信號(hào)處理 器的正負(fù)電源端(+Vp)與(-Vp);所述的增強(qiáng)型聯(lián)控信號(hào)處理器的互補(bǔ)輸出模 擬信號(hào)驅(qū)動(dòng)器由電壓跟隨器A10與All及A14、運(yùn)算放大器A12與A13、阻值 相同的電阻RIO、 Rll、 R12、 R13、 R14、 R15、 R16、 R17組成，跟隨器A10與 All及A14的輸入端分別接為模擬信號(hào)驅(qū)動(dòng)器的輸入端(xs10)與(xsll)及(xsl2)，運(yùn)放A12與A13的正輸入端分別通過(guò)電阻R10與Rll接跟隨器A14 的輸出端、同時(shí)通過(guò)電阻R12與R13分別接跟隨器A10與All的輸出端，運(yùn)放 A12與A13的負(fù)輸入端通過(guò)電阻R14與R15分別接跟隨器All與A10的輸出端， 電阻R16與R17分別跨接在運(yùn)放A12與A13的輸出端與負(fù)輸入端之間，運(yùn)放A12 與A13的輸出端分別接為模擬信號(hào)驅(qū)動(dòng)器的輸出端(ys10)與(ysll)，跟隨器 A10與All及A14、運(yùn)放A12與A13的正負(fù)電源端分別相連接并分別接為模擬 信號(hào)驅(qū)動(dòng)器的正負(fù)電源端(+Vp)與(-Vp);所述的增強(qiáng)型聯(lián)控信號(hào)處理器的整 形輸入控制器由異或門D3、電壓比較器B30與B31、電阻R30與R31及R32與 R33組成，電阻R30與R31分別跨接在比較器B30與B31的正輸入端與輸出端 之間，比較器B30與B31的負(fù)輸入端分別接為整形輸入控制器的輸入端(hs30) 與(hs31)，比較器B30與B31的正輸入端分別通過(guò)電阻R32與R33接整形輸入 控制器的偽地端(Pgnd)，比較器B30與B31的輸出端分別接異或門D3的二個(gè) 輸入端，異或門D3的輸出端接為整形輸入控制器的輸出端(hs32)，比較器B30 與B31、異或門D3的正負(fù)電源端分別相連接并分別接為整形輸入控制器的正負(fù) 電源端(+Vp)與(-Vp);所述的增強(qiáng)型聯(lián)控信號(hào)處理器的模擬開(kāi)關(guān)與互補(bǔ)輸出 脈沖驅(qū)動(dòng)器其電路結(jié)構(gòu)、參數(shù)與標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器的對(duì)應(yīng)單元均一致，但互 補(bǔ)輸出脈沖驅(qū)動(dòng)器的接地端名稱標(biāo)志改為偽地端(Pgnd);所述的參考地生成驅(qū) 動(dòng)器由運(yùn)算放大器A6、阻值相同的電阻R60與R61、電阻R62組成，電阻R60 與R61串聯(lián)后兩端分別接參考地生成驅(qū)動(dòng)器的正負(fù)電源端(+Vp)與(-Vp)、公 共端接為參考地生成驅(qū)動(dòng)器的虛地端(Sgiid)并與運(yùn)放A6的正輸入端連接，電 阻R62跨接在運(yùn)放A6的輸出端與負(fù)輸入端之間，運(yùn)放A6的負(fù)輸入端接為參考 地生成驅(qū)動(dòng)器的偽地端(Pgnd)。
9.按權(quán)利要求8所述的聯(lián)控信號(hào)處理器，即增強(qiáng)型聯(lián)控信號(hào)處理器，其特征在于 增強(qiáng)型聯(lián)控信號(hào)處理器集成在一個(gè)單片上作為一個(gè)單片聯(lián)控信號(hào)處理器使用，單 片增強(qiáng)型聯(lián)控信號(hào)處理器共有14個(gè)引腳:一個(gè)虛地端(Sgnd)、一個(gè)偽地端(Pgnd)、 二個(gè)電源端即負(fù)電源端(-Vp)和正電源端(+Vp)、 一個(gè)偏置信號(hào)輸入端(Asd)、 二個(gè)受控信號(hào)輸入端即(AsO)和(Asl)、 二個(gè)控制信號(hào)輸入端即(CsO)和(Csl)、 二個(gè)脈沖信號(hào)輸出端即反相脈沖輸出端(PsO)和同相脈沖輸出端(Psl)、 二個(gè) 模擬信號(hào)輸入端即反相模擬信號(hào)輸入端(BsO)和同相模擬信號(hào)輸入端(Bsl)、一個(gè)合成信號(hào)輸出端(Msp)。
10. —種聯(lián)控信號(hào)處理器的應(yīng)用，頻率與差合比獨(dú)立控制的PWM脈沖信號(hào)發(fā)生器，其特征在于頻率與差合比獨(dú)立控制的PWM脈沖信號(hào)發(fā)生器由簡(jiǎn)約型聯(lián)控信號(hào)處理器或標(biāo)準(zhǔn)型聯(lián)控信號(hào)處理器或常規(guī)型聯(lián)控信號(hào)處理器或增強(qiáng)型聯(lián)控信號(hào)處理器Px與Py、電容Cx0、電阻RxO與Ryl組成，電容CxO跨接在聯(lián)控信號(hào)處理 器Px的輸出端(Msp)與輸入端(BsO)之間，電阻RxO跨接在聯(lián)控信號(hào)處理器 Px的輸出端(Msp)與輸入端(Csl)之間，電阻Ryl跨接在聯(lián)控信號(hào)處理器Px 的輸出端(Msp)與聯(lián)控信號(hào)處理器Py的輸入端(BsO)之間，聯(lián)控信號(hào)處理器 Px的輸入端(Asl)為脈沖信號(hào)頻率控制端，聯(lián)控信號(hào)處理器Py的輸入端(Asl) 則為脈沖信號(hào)差合比控制端，聯(lián)控信號(hào)處理器Py的輸入端(Csl)為極性控制端， 聯(lián)控信號(hào)處理器Py的輸出端(Msp)為PWM脈沖信號(hào)輸出端；PWM脈沖信號(hào) 發(fā)生器輸出PWM脈沖信號(hào)的頻率僅由聯(lián)控信號(hào)處理器Px的輸入端(Asl)的輸 入電壓?jiǎn)为?dú)控制，其差合比僅由聯(lián)控信號(hào)處理器Py的輸入端(Asl)的輸入電壓 單獨(dú)控制。
全文摘要
本發(fā)明涉及聯(lián)控信號(hào)處理器及其應(yīng)用，屬信號(hào)處理、自動(dòng)控制與電子設(shè)備領(lǐng)域。聯(lián)控信號(hào)處理器的結(jié)構(gòu)分為模擬通道與數(shù)字通道二個(gè)部分，模擬信號(hào)驅(qū)動(dòng)器、模擬開(kāi)關(guān)、運(yùn)算放大器等組成模擬通道，整形輸入控制器或驅(qū)動(dòng)器、模擬開(kāi)關(guān)、脈沖驅(qū)動(dòng)器組成數(shù)字通道，數(shù)字通道通過(guò)模擬開(kāi)關(guān)控制模擬通道。模擬通道處理模擬信號(hào)，輸出運(yùn)放可構(gòu)成多種運(yùn)算電路或信號(hào)處理電路；數(shù)字通道處理數(shù)字信號(hào)，或?qū)⒛M信號(hào)整形后作為開(kāi)關(guān)信號(hào)處理。模擬通道與數(shù)字通道還可以通過(guò)外部電路進(jìn)行交聯(lián)反饋，從而使聯(lián)控信號(hào)處理器成為一個(gè)結(jié)構(gòu)簡(jiǎn)單、功能強(qiáng)大、使用靈活方便的信號(hào)處理器。
文檔編號(hào)H03K19/00GK101425778SQ20081020396
公開(kāi)日2009年5月6日 申請(qǐng)日期2008年12月4日 優(yōu)先權(quán)日2008年12月4日
發(fā)明者倪友晟, 霞 司, 張金龍, 明 朱, 梅衛(wèi)東 申請(qǐng)人:上海大學(xué)