專利名稱：具有抗飽和失真電路的d類音頻功率放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種D類音頻功率放大器，特別是涉及一種具有抗飽和失真電路的D 類音頻功率放大器。
背景技術(shù)：
目前，實現(xiàn)音頻放大的音頻系統(tǒng)放大器有A類放大器，AB類放大器、B類放大器，以 及D類放大器，其中，D類放大器相對于其他類的放大器而言，功耗最小，因此產(chǎn)生的熱量也 較少，能節(jié)省印制電路板(PCB)的面積和成本，并且能夠延長便攜式系統(tǒng)的電池壽命?；?上述優(yōu)點，D類放大器的應(yīng)用前景十分廣泛。 但現(xiàn)有的D類音頻功率放大器，在一定輸入條件下，隨著增益的增加，輸出功率也 會隨之增大，從而會使得電路進入飽和狀態(tài)。在音頻應(yīng)用中，體現(xiàn)出的特征是失真加大，波 形產(chǎn)生削波現(xiàn)象。

發(fā)明內(nèi)容
為解決現(xiàn)有技術(shù)存在的問題，本發(fā)明提供一種能改善電路飽和失真現(xiàn)象，具有抗 飽和失真電路的D類音頻功率放大器。
本發(fā)明采用如下技術(shù)方案 —種具有抗飽和失真電路的D類音頻功率放大器，包含依次連接的增益控制電
路、積分器，以及P麗電路，該P麗電路連接驅(qū)動電路和喇叭，所述具有抗飽和失真電路的D 類音頻功率放大器還包含相互連接的飽和檢測電路和時鐘選擇電路，并且該飽和檢測電路
和時鐘選擇電路耦接于所述P麗電路和所述增益控制電路之間，所述時鐘選擇電路連接所 述增益控制電路。 所述飽和檢測電路還單獨耦接于所述P麗電路與所述增益控制電路之間。
所述增益控制電路包含差分放大器和電阻/開關(guān)陣列。
所述電阻開關(guān)陣列由飽和檢測電路和時鐘選擇電路控制。 所述時鐘選擇電路輸出兩個時鐘控制信號用于控制增益降低的短時鐘信號，和 用于控制增益增加的長時鐘信號。 所述長時鐘信號和短時鐘信號通過控制所述電阻/開關(guān)陣列來控制增益的增加 和降低。 以下將結(jié)合附圖，對本發(fā)明的其他方面和本發(fā)明的優(yōu)點給予詳細(xì)闡釋。


圖1是本發(fā)明的具有抗飽和失真電路的D類音頻功率放大器的方塊示意圖；
圖2是本發(fā)明的增益控制電路的電路原理示意圖；
圖3是本發(fā)明的電阻/開關(guān)陣列的結(jié)構(gòu)示意圖；
圖4是本發(fā)明的P麗電路的電路原理示意 圖5是本發(fā)明的飽和檢測電路的電路原理示意圖；
圖6是本發(fā)明的時鐘選擇電路的電路原理示意圖。 圖7A是未采用本發(fā)明技術(shù)方案時D類音頻功率放大器輸出的信號波形示意圖；
圖7B是采用本發(fā)明技術(shù)方案后D類音頻功率放大器輸出的信號波形示意圖；
圖中主要元件符號說明 1、增益控制電路，11、電阻/開關(guān)陣列，12、差分放大器，121、差分放大器的正輸入 端，122、差分放大器的負(fù)輸入端，123、差分放大器的輸出端，2、積分器，3、P麗電路，4、驅(qū)動 電路，5 、喇叭，6 、飽和檢測電路，7 、時鐘選擇電路； Sl、音頻信號，S2、基準(zhǔn)電壓信號，S3 S6、信號，S7、短時鐘信號，S8、長時鐘信號， S9、系統(tǒng)時鐘信號。
具體實施例方式
請參閱圖l，本發(fā)明的具有抗飽和失真電路的D類音頻功率放大器包含依次連接 的增益控制電路1、積分器2，以及P麗電路3，該P麗電路3連接驅(qū)動電路4和喇叭5 ;該 P麗電路3和所述增益控制電路1之間耦接有相互連接的飽和檢測電路6和時鐘選擇電路 7，所述時鐘選擇電路7連接所述增益控制電路1，并且該飽和檢測電路6還單獨耦接于所 述P麗電路3和所述增益控制電路1之間。請進一步參閱圖中所示的箭頭及其指向，增益 控制電路1用于接收音頻信號Sl和基準(zhǔn)電壓信號S2，以改變電路的增益；積分器2用于對 來自增益控制電路1的信號S3進行積分，并輸出信號S4至P麗電路3 ;P麗電路3用來生 成脈沖調(diào)制信號S5，并將其輸入至驅(qū)動電路4，驅(qū)動喇叭5 ;飽和檢測電路6用以根據(jù)來自 P麗電路3的脈沖調(diào)制信號S5，檢測電路是否達到飽和狀態(tài)；時鐘選擇電路7用以根據(jù)來自 飽和檢測電路的信號S6，產(chǎn)生短時鐘信號S7或長時鐘信號S8，以逐級減小或增大增益。
請進一步參閱圖2和圖3。如圖2所示，增益控制電路1包含差分放大器12和電 阻/開關(guān)陣列l(wèi)l，差分放大器12的正輸入端121接收基準(zhǔn)電壓信號S2，負(fù)輸入端122和輸 出端123均連接電阻/開關(guān)陣列11。請進一步參閱圖3，差分放大器12的負(fù)輸入端122連 接電阻111、輸出端123連接所有開關(guān)112的公共端。電阻/開關(guān)陣列11的另外一個端子 接收音頻信號Sl，開關(guān)112連接時鐘選擇電路7，該時鐘選擇電路能產(chǎn)生短時鐘信號S7和 長時鐘信號S8。請繼續(xù)參閱圖4，其顯示時鐘選擇電路7的電路原理圖。如圖所示，本發(fā)明 的時鐘選擇電路7可以由若干個連接在一起的D觸發(fā)器構(gòu)成，該若干個連接在一起的D觸 發(fā)器接收系統(tǒng)時鐘信號S9，并通過開關(guān)SW1輸出短時鐘信號S7，通過開關(guān)SW2輸出長時鐘 信號S8，開關(guān)SW1和SW2由來自飽和檢測電路的信號S6控制。 請繼續(xù)參閱圖5，其顯示飽和檢測電路6的電路原理示意圖，如圖所示，相互連接 的若干個D觸發(fā)器接收系統(tǒng)的鐘信號S9和P麗電路輸出的信號S5，并輸出信號S6至?xí)r鐘 選擇電路7。當(dāng)P麗電路3輸出的信號S5飽和時，每個D觸發(fā)器接收到的P麗電路輸出的 信號S5均為高電平，經(jīng)過N個時鐘后(N由D觸發(fā)器個數(shù)控制)，飽和檢測電路5輸出的信 號S6為高電平，并使得時鐘選擇電路產(chǎn)生一短時鐘信號S7 ;當(dāng)P麗電路3輸出的信號S5 退出飽和后，S5為高電平的時間無法維持N個時鐘，飽和檢測電路5輸出的信號S6為低電 平，使時鐘選擇電路產(chǎn)生長一時鐘信號S8。 請繼續(xù)參閱圖6，其顯示P麗電路3的電路原理示意圖，如圖所示，P麗電路3包含一比較器，該比較器31的正輸入端接收來自積分器2的信號S4，負(fù)輸入端接收另外輸入的 三角波信號S13，輸出端輸出數(shù)字信號S5。 請再次參閱圖l，工作時，增益控制電路1接收音頻信號Sl和基準(zhǔn)電壓信號S2，并 經(jīng)差分放大器12放大后輸出信號S3至積分器2，信號S3經(jīng)積分器2處理后得到信號S4， 該信號S4與P麗電路3的另一三角波輸入信號進行比較，獲得信號S5，并以此經(jīng)驅(qū)動電路 4驅(qū)動喇叭5發(fā)出聲音。P麗電路3同時將發(fā)出的信號S5反饋至飽和檢測電路6，若飽和檢 測電路6檢測到的信號過飽和，則輸出的信號S6啟動時鐘選擇電路7和增益控制電路1的 電阻/開關(guān)陣列11，并調(diào)整時鐘選擇電路7發(fā)出一短時鐘信號S7，使開關(guān)112組成的開關(guān) 陣列中的導(dǎo)通開關(guān)的比例減小，增益控制電路1的增益減小，P麗電路3的輸出信號的占空 比降低；反之，若飽和檢測電路6檢測到的信號較弱，則輸出的信號S6啟動時鐘選擇電路7 和增益控制電路1的電阻/開關(guān)陣列11后，會控制時鐘選擇電路7產(chǎn)生一長時鐘信號S8， 使開關(guān)112組成的開關(guān)陣列中的導(dǎo)通開關(guān)的比例增大，增益控制電路1的增益增大，P麗電 路3的輸出信號的占空比升高。 圖7A和圖7B示意性顯示了采用本發(fā)明技術(shù)方案前后的D類音頻功率放大器輸出 波形的變化。在圖7A中，當(dāng)增益較大時，功率放大器產(chǎn)生削波現(xiàn)象；采用本發(fā)明技術(shù)方案 后，如圖7B所示，波形完整。 本發(fā)明通過在D類音頻功率放大器中設(shè)置一飽和檢測電路，并巧妙的利用時鐘選 擇電路，使電路穩(wěn)定在一固定增益間，避免輸出信號飽和失真，實現(xiàn)D類音頻功率放大器的 抗飽和失真。 綜上所述，雖然本發(fā)明已揭露了較佳的實施例，但該些較佳實施例并非用以限制 本發(fā)明，該領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可以用其它具體形式來 體現(xiàn)本發(fā)明的精神，因此本發(fā)明的保護范圍應(yīng)以權(quán)利要求界定的范圍為準(zhǔn)。
權(quán)利要求
一種具有抗飽和失真電路的D類音頻功率放大器，包含依次連接的增益控制電路、積分器，以及PWM電路，該PWM電路連接驅(qū)動電路和喇叭，其特征在于，所述具有抗飽和失真電路的D類音頻功率放大器還包含相互連接的飽和檢測電路和時鐘選擇電路，并且該飽和檢測電路和時鐘選擇電路耦接于所述PWM電路和所述增益控制電路之間，所述時鐘選擇電路連接所述增益控制電路。
2. 根據(jù)權(quán)利要求l所述的具有抗飽和失真電路的D類音頻功率放大器，其特征在于，所 述飽和檢測電路還單獨耦接于所述P麗電路與所述增益控制電路之間。
3. 根據(jù)權(quán)利要求l所述的具有抗飽和失真電路的D類音頻功率放大器，其特征在于，所 述增益控制電路包含差分放大器和電阻/開關(guān)陣列。
4. 根據(jù)權(quán)利要求3所述的具有抗飽和失真電路的D類音頻功率放大器，其特征在于，所 述電阻/開關(guān)陣列由飽和檢測電路和時鐘選擇電路控制。
5. 根據(jù)權(quán)利要求1或4所述的具有抗飽和失真電路的D類音頻功率放大器，其特征在 于，所述時鐘選擇電路輸出兩個時鐘控制信號用于控制增益降低的短時鐘信號，和用于控 制增益增加的長時鐘信號。
6. 根據(jù)權(quán)利要求5所述的具有抗飽和失真電路的D類音頻功率放大器，其特征在于，所 述長時鐘信號和短時鐘信號通過控制所述電阻/開關(guān)陣列來控制增益的增加和降低。
全文摘要
本發(fā)明提供一種具有抗飽和失真電路的D類音頻功率放大器，包含依次連接的增益控制電路、積分器，以及PWM電路，PWM電路連接驅(qū)動電路和喇叭，另外，本發(fā)明的具有抗飽和失真電路的D類音頻功率放大器還包含相互連接的飽和檢測電路和時鐘選擇電路，并且該飽和檢測電路和時鐘選擇電路耦接于所述PWM電路和所述增益控制電路之間，所述時鐘選擇電路連接所述增益控制電路。本發(fā)明能將電路穩(wěn)定在一固定增益間，實現(xiàn)D類音頻功率放大器的抗飽和失真。
文檔編號H03F1/32GK101771386SQ200810204829
公開日2010年7月7日 申請日期2008年12月30日 優(yōu)先權(quán)日2008年12月30日
發(fā)明者吳祖恒, 徐景, 方樂章, 李國勇, 王瑾 申請人:龍鼎微電子(上海)有限公司