專利名稱：消除反饋共模信號(hào)的裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子技術(shù)領(lǐng)域，特別涉及一種消除反饋共模信號(hào)的裝置和方法。
背景技術(shù)：
運(yùn)算放大器(通常簡稱為"運(yùn)放")是具有很高放大倍數(shù)的電路單元。在實(shí)際電路中，運(yùn) 放通常結(jié)合反饋電路共同組成某種功能模塊。運(yùn)放可以由分立的器件實(shí)現(xiàn)，也可以在半導(dǎo)體 芯片中實(shí)現(xiàn)。在晶體管放大器中，放大器的類型包括A類放大器、B類放大器、AB類放大 器和D類放大器。
以D類放大器為例，如圖1所示為BTL (Bridge Tied Load，橋式負(fù)載)的輸出結(jié)構(gòu)，輸 出的四態(tài)是指高電平和低電平構(gòu)成的四種狀態(tài)，分別為高高、高低、低低和低高。
放大器如果要獲得高性能就不可避免的要用到反饋，在BTL的輸出端會(huì)產(chǎn)生同時(shí)為高電 平或者同時(shí)為低電平的情況，這時(shí)就會(huì)產(chǎn)生高電平或者低電平的共模信號(hào)，反饋共模信號(hào)值 的計(jì)算方式為VFCM= (OUTP+OUTN) /n，其中OUTP是BTL的一個(gè)輸出端所有反饋信號(hào) 的相加值，OUTN是BTL另一個(gè)輸出端所有反饋信號(hào)的相加值，n表示有幾路反饋電路，OUTP 和OUTN可以是高電平AVDD、低電平AGND中的任何一個(gè)。
如圖2所示，是一個(gè)具有反饋的運(yùn)放電路，其輸出的PWM (Plus Width Modulation,脈 沖寬度調(diào)制)信號(hào)直接反饋到運(yùn)算放大器的輸入端，由于PWM信號(hào)帶有很大的共模信號(hào)， 導(dǎo)致運(yùn)算放大器的輸入端也帶有很多的共模信號(hào)。例如，OUTP和OUTN可以是高電平AVDD、 低電平AGND中的任何一個(gè)，所以現(xiàn)有技術(shù)的共模反饋信號(hào)值為AGND、 AVDD或者 AVDD/2，電路的反饋共模信號(hào)圖如圖3所示。
在對(duì)現(xiàn)有技術(shù)進(jìn)行分析后，發(fā)明人發(fā)現(xiàn)由于運(yùn)放電路的反饋信號(hào)具有較多的共模信號(hào)， 將信號(hào)直接反饋到運(yùn)放電路的輸入端，會(huì)使運(yùn)放的輸入端也帶有很多的共模信號(hào)，為保證運(yùn) 放能正常工作，就要求運(yùn)放電路能達(dá)到軌到軌的輸入范圍及輸出范圍到達(dá)電源電壓范圍，同 時(shí)還要有較高的共模抑制比，否則會(huì)減小電路的信號(hào)輸入范圍，降低電路的性能。

發(fā)明內(nèi)容
為了更有效地消除運(yùn)放電路中共模信號(hào)的影響，本發(fā)明實(shí)施例提供了一種消除反饋共模 信號(hào)的裝置和方法。所述技術(shù)方案如下
一種消除反饋共模信號(hào)的裝置，包括運(yùn)放電路，所述運(yùn)放電路具有兩個(gè)輸出端，所述兩 個(gè)輸出端包括第一輸出端和第二輸出端，所述裝置還包括
反饋單元，用于接收運(yùn)放電路第一輸出端和第二輸出端的的電平信號(hào)，根據(jù)所述電平信
號(hào)的狀態(tài)向所述運(yùn)放電路的輸入端疊加反饋共模信號(hào)。 一種消除反饋共模信號(hào)的方法，所述方法包括
反饋單元接收運(yùn)放電路第一輸出端和第二輸出端的的電平信號(hào)，根據(jù)所述電平信號(hào)的狀 態(tài)向所述運(yùn)放電路的輸入端疊加反饋共模信號(hào)。
本發(fā)明實(shí)施例通過在運(yùn)放電路中增加反饋單元，使整體的反饋電路的反饋共模信號(hào)值保 持穩(wěn)定，很好的解決了反饋共模信號(hào)不穩(wěn)定的問題，降低了對(duì)運(yùn)算放大器輸入振幅和共模抑 制比的要求，從而降低了電路復(fù)雜度，也提高了電路的整體性能。


圖1是現(xiàn)有技術(shù)中的BTL的輸出結(jié)構(gòu)圖2是現(xiàn)有技術(shù)中的反饋電路圖3是現(xiàn)有技術(shù)中的運(yùn)放電路的反饋共模信號(hào)圖4是本發(fā)明實(shí)施例1提供的消除反饋共模信號(hào)的裝置的結(jié)構(gòu)圖5是本發(fā)明實(shí)施例1提供的消除反饋共模信號(hào)的裝置中添加的反饋單元的電路圖6是本發(fā)明實(shí)施例1提供的使用本發(fā)明實(shí)施例的D類放大器的結(jié)構(gòu)圖7是本發(fā)明實(shí)施例1提供的使用本發(fā)明實(shí)施例前的共模信號(hào)圖8是本發(fā)明實(shí)施例1提供的使用本發(fā)明實(shí)施例后的共模信號(hào)圖9是本發(fā)明實(shí)施例2提供的消除反饋共模信號(hào)的方法的流程圖。
具體實(shí)施例方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明實(shí)施方式作進(jìn) 一步地詳細(xì)描述。 實(shí)施例1
本發(fā)明實(shí)施例提供了一種消除反饋共模信號(hào)的裝置，用于消除運(yùn)放電路中共模信號(hào)的影響。
如圖4所示，該裝置包括運(yùn)放電路401和反饋單元402。
其中，運(yùn)放電路401具有兩個(gè)輸出端，該兩個(gè)輸出端包括第一輸出端505和第二輸出端
506。
反饋單元402，用于接收運(yùn)放電路第一輸出端505和第二輸出端506的電平信號(hào)，根據(jù) 該電平信號(hào)的狀態(tài)向該運(yùn)放電路401的輸入端疊加反饋共模信號(hào)。
為了穩(wěn)定反饋共模信號(hào)，保護(hù)反饋電路，該裝置還可以包括保護(hù)電路403，該保護(hù)電路 403包括第一并聯(lián)電阻507和第二并聯(lián)電阻508，第一并聯(lián)電阻507的一端與反饋單元402的 輸出端相連接，另一端與運(yùn)放電路的一個(gè)輸入端相連接；第二并聯(lián)電阻508的一端與反饋單 元402的輸出端相連接，另一端與運(yùn)放電路的另一個(gè)輸入端相連接。
如圖5所示，為上述裝置中反饋單元402和保護(hù)電路403的電路圖。
具體的，反饋單元402包括一個(gè)與門501、一個(gè)或門502、一個(gè)PMOS管503和一個(gè)NMOS 管504;保護(hù)電路403為第一并聯(lián)電阻507和第二并聯(lián)電阻508。在運(yùn)放電路中添加該反饋單 元402和保護(hù)電路403，相當(dāng)于增加了兩個(gè)反饋電路。具體的，本發(fā)明實(shí)施例可以應(yīng)用于D 類放大器中，電路的連接如圖6所示與門501和或門502的兩個(gè)輸入端分別與運(yùn)放電路的 兩個(gè)輸出端中第一輸出端505和第二輸出端506相連接；PMOS管503的源級(jí)接高電平，柵 極接或門502的輸出端，漏極和保護(hù)電路403相連接；NMOS管504的源級(jí)接低電平，柵極 接與門的輸出端，漏極和保護(hù)電路403相連接。保護(hù)電路403的另一端分別連接在運(yùn)放電路 的兩個(gè)輸入端，即第一并聯(lián)電阻507連接運(yùn)放電路的一個(gè)輸入端，第二并聯(lián)電阻508連接運(yùn) 放電路的另一個(gè)輸入端。
進(jìn)一步的，圖6所示電路的工作原理具體為
當(dāng)運(yùn)放電路的第一輸出端505和第二輸出端506輸出的電平信號(hào)同時(shí)為高電平時(shí)，此時(shí) 與門501和或門502的輸出的控制邏輯同時(shí)為高電平，NMOS504管導(dǎo)通，PMOS管503截止， 反饋單元402的輸出端為低電平，在運(yùn)放電路的輸入端疊加了兩路低電平的反饋共模信號(hào)。
當(dāng)運(yùn)放電路的第一輸出端505和第二輸出端506輸出的電平信號(hào)同時(shí)為低電平時(shí)，此時(shí) 與門501和或門502的輸出控制邏輯同時(shí)為低電平，PMOS管503導(dǎo)通，NMOS管504截止， 反饋單元402的輸出端為高電平，在運(yùn)放電路的輸入端疊加了兩路高電平的反饋共模信號(hào)。
當(dāng)運(yùn)放電路的輸出端為一個(gè)高電平和一個(gè)低電平時(shí)，此時(shí)與門501輸出的控制邏輯為低 電平，或門502輸出的控制邏輯為高電平，PMOS管503和NMOS管504均截止，反饋單元 402處于虛短狀態(tài)，新增反饋信號(hào)浮空。
再一步的，可以根據(jù)理論對(duì)反饋共模信號(hào)的電壓值進(jìn)行推導(dǎo)，以上述D類放大器為例，其高電平為AVDD，低電平為AGND，根據(jù)反饋共模信號(hào)的計(jì)算方式VFCM=(OUTP+OUTN) /n，以及邏輯電路的作用，可以得出在增加反饋電路后，運(yùn)放電路整體的反饋共模信號(hào)值的 計(jì)算方式如下
當(dāng)運(yùn)放電路的輸入端同時(shí)為AVDD時(shí)，通過邏輯控制，在原反饋信號(hào)上端疊加了兩個(gè)為 AGND的共模信號(hào)，根據(jù)計(jì)算公式，運(yùn)放電路輸入端的反饋共模信號(hào)電壓值為VFCM-(OUTP+OUTN) /n=2 (AVDD+AGND) /4=AVDD/2。
當(dāng)運(yùn)放電路的輸入端同時(shí)為AGND時(shí)，通過邏輯控制，在原反饋信號(hào)上端疊加了兩個(gè)為 AVDD的共模信號(hào)，根據(jù)計(jì)算公式，運(yùn)放電路輸入端的反饋共模信號(hào)電壓值為VFCM= (OUTP+OUTN) /n=2 (AVDD+AGND) /4=AVDD/2。
當(dāng)運(yùn)放電路的輸入端為一個(gè)AGND和一個(gè)AVDD時(shí)，通過邏輯控制，新增反饋信號(hào)浮空， 原有的反饋電路上沒有增加反饋。根據(jù)計(jì)算公式，運(yùn)放電路輸入端的共模信號(hào)電壓值為 WCM= (OUTP+OUTN) /n= (AVDD+AGND) /2=AVDD/2。
本發(fā)明實(shí)施例在增加反饋單元前的共模信號(hào)如圖7所示，縱坐標(biāo)的單位是電壓，圖中共 模信號(hào)在1.10V 2.5V之間波動(dòng)；增加反饋單元后的共模信號(hào)如圖8所示，共模信號(hào)在1.66V 附近波動(dòng)，從中可以看出，增加反饋單元后，共模信號(hào)會(huì)保持一個(gè)穩(wěn)定的值，達(dá)到了消除反 饋共模信號(hào)的目的。
本發(fā)明實(shí)施例通過在運(yùn)放電路中增加反饋單元，使整體的反饋電路的反饋共模信號(hào)值都 為一個(gè)固定值，很好的解決了反饋共模信號(hào)不穩(wěn)定的問題，降低了對(duì)運(yùn)算放大器輸入振幅和 共模抑制比的要求，從而降低了電路復(fù)雜度，也提高了電路的整體性能。
實(shí)施例2
本發(fā)明實(shí)施例提供了一種消除反饋電路共模信號(hào)的方法，該方法接收運(yùn)放電路第一輸出 端和第二輸出端輸出的電平信號(hào)，根據(jù)所述電平信號(hào)的狀態(tài)向所述運(yùn)放電路的輸入端疊加反 饋共模信號(hào)，可以減少反饋電路的共模信號(hào)。參見圖9，本實(shí)施例的具體步驟如下 901:反饋單元接收運(yùn)放電路第一輸出端和第二輸出端輸出的電平信號(hào)。 本發(fā)明實(shí)施例可以應(yīng)用到D類放大器中，新增的反饋單元包括一個(gè)PMOS管、一個(gè)NMOS 管、 一個(gè)與門和一個(gè)或門。為了穩(wěn)定電平反饋信號(hào)，保護(hù)反饋電路，反饋電路中還可以包括 穩(wěn)定電路，穩(wěn)定電路包括兩個(gè)并聯(lián)電阻。與門和或門的兩個(gè)輸入端與運(yùn)放電路的兩個(gè)輸出端 相連接；PMOS管的源級(jí)接高電平，柵極接或門的輸出端，漏極和穩(wěn)定電路相連接；NMOS 管的源級(jí)接低電平，柵極接與門的輸出端，漏極和穩(wěn)定電路相連接，穩(wěn)定電路的另一端分別端。
其中，運(yùn)放電路第一輸出端和第二輸出端輸出的電平信號(hào)可以同時(shí)為高電平，可以同時(shí) 為低電平，也可以是第一輸出端輸出的電平信號(hào)為高電平，第二輸出端輸出的電平信號(hào)為低 電平。
902:根據(jù)所述電平信號(hào)的狀態(tài)向所述運(yùn)放電路的輸入端疊加反饋共模信號(hào)。 當(dāng)?shù)谝惠敵龆撕偷诙敵龆说碾娖叫盘?hào)為高電平時(shí)，與門和或門的輸出的控制邏輯都為
高電平，NMOS管導(dǎo)通，PMOS管截止，反饋單元的輸出端為低電平，在運(yùn)放電路的輸入端 疊加了兩路低電平的反饋共模信號(hào)；或，
當(dāng)?shù)谝惠敵龆撕偷诙敵龆说碾娖叫盘?hào)為低電平時(shí)，與門和或門的輸出的控制邏輯都為 低電平，PMOS管導(dǎo)通，NMOS管截止，反饋單元的輸出端為高電平，在運(yùn)放電路的輸入端 疊加了兩路高電平的反饋共模信號(hào)；或，
當(dāng)?shù)谝惠敵龆说碾娖叫盘?hào)為高電平和第二輸出端的電平信號(hào)為低電平時(shí)，與門輸出的控 制邏輯為低電平，或門輸出的控制邏輯為高電平，PMOS管和NMOS管均截止，反饋單元處 于虛短狀態(tài)，新增反饋信號(hào)浮空。
在本發(fā)明實(shí)施例應(yīng)用前可以先對(duì)運(yùn)放電路進(jìn)行檢測，運(yùn)放電路輸出端的信號(hào)由高電平和 低電平構(gòu)成，當(dāng)反饋共模信號(hào)的振幅超出預(yù)設(shè)值時(shí)，則通過在運(yùn)放電路增加反饋電路中，可 以達(dá)到消除反饋共模電平的目的。
本發(fā)明實(shí)施例通過在運(yùn)放電路中增加反饋單元，使整體的反饋電路的反饋共模信號(hào)值都 為一個(gè)固定值，很好的解決了反饋共模信號(hào)不穩(wěn)定的問題，降低了對(duì)運(yùn)算放大器輸入振幅和 共模抑制比的要求，從而降低了電路復(fù)雜度，也提高了電路的整體性能。
以上所述的實(shí)施例，只是本發(fā)明較優(yōu)選的具體實(shí)施方式
的一種，本領(lǐng)域的技術(shù)人員在本 發(fā)明技術(shù)方案范圍內(nèi)進(jìn)行的通常變化和替換都應(yīng)包含在本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種消除反饋共模信號(hào)的裝置，包括運(yùn)放電路，所述運(yùn)放電路包括兩個(gè)輸出端，所述兩個(gè)輸出端包括第一輸出端和第二輸出端，其特征在于，所述裝置還包括反饋單元，用于接收運(yùn)放電路第一輸出端和第二輸出端的的電平信號(hào)，根據(jù)所述電平信號(hào)的狀態(tài)向所述運(yùn)放電路的輸入端疊加反饋共模信號(hào)。
2、 如權(quán)利要求1所述的消除反饋共模信號(hào)的裝置，其特征在于，所述反饋單元具體用于 當(dāng)所述第一輸出端和第二輸出端的電平信號(hào)為高電平時(shí)，則向所述運(yùn)放電路的輸入端疊加低電平反饋共模信號(hào)；或，當(dāng)所述第一輸出端和第二輸出端的電平信號(hào)為低電平時(shí)，則向所述運(yùn)放電路的輸入端疊 加高電平反饋共模信號(hào)；或，當(dāng)所述第一輸出端的電平信號(hào)為高電平和第二輸出端的電平信號(hào)為低電平時(shí)，則不向所 述運(yùn)放電路的輸入端疊加反饋共模信號(hào)。
3、 如權(quán)利要求1所述的消除反饋共模信號(hào)的裝置，其特征在于，還包括保護(hù)電路，所述 保護(hù)電路包括第一并聯(lián)電阻和第二并聯(lián)電阻；所述第一并聯(lián)電阻的一端與所述反饋單元的輸出端相連接，另一端與運(yùn)放電路中的第一 輸入端相連接；所述第二并聯(lián)電阻的一端與所述反饋單元的輸出端相連接，另一端與預(yù)防電路中的第二 輸出端相連接。
4、 如權(quán)利要求3所述的消除反饋共模信號(hào)的裝置，其特征在于，所述運(yùn)放電路包括兩個(gè) 輸入端；所述反饋單元包括PMOS管、NMOS管、與門和或門，所述與門的兩個(gè)輸入端分別與 所述運(yùn)放電路的第一輸出端和第二輸出端相連接，所述或門的兩個(gè)輸入端分別與所述運(yùn)放電 路的第一輸出端和第二輸出端相連接；所述PMOS管的源級(jí)接高電平，所述PMOS管的柵極 接或門的輸出端，所述PMOS管的漏極和所述保護(hù)電路相連接，所述NMOS管的源級(jí)接低電 平，所述NMOS管的柵極接與門的輸出端，所述PMOS管的漏極與所述保護(hù)電路相連接。
5、 一種消除反饋共模信號(hào)的方法，其特征在于，所述方法包括反饋單元接收運(yùn)放電路第一輸出端和第二輸出端的的電平信號(hào)，根據(jù)所述電平信號(hào)的狀 態(tài)向所述運(yùn)放電路的輸入端疊加反饋共模信號(hào)。
6、 如權(quán)利要求5所述的消除反饋共模信號(hào)的方法，其特征在于，所述根據(jù)所述電平信號(hào) 的狀態(tài)向所述運(yùn)放電路的輸入端疊加反饋共模信號(hào)，包括當(dāng)所述第一輸出端和第二輸出端的電平信號(hào)為高電平時(shí)，則向所述運(yùn)放電路的輸入端疊 加低電平反饋共模信號(hào)；或，當(dāng)所述第一輸出端和第二輸出端的電平信號(hào)為低電平時(shí)，則向所述運(yùn)放電路的輸入端疊 加高電平反饋共模信號(hào)；或，當(dāng)所述第一輸出端的電平信號(hào)為高電平和第二輸出端的電平信號(hào)為低電平時(shí)，則不向所 述運(yùn)放電路的輸入端疊加反饋共模信號(hào)。
7、 如權(quán)利要求5所述的消除反饋共模信號(hào)的方法，其特征在于，所述方法還包括 所述反饋單元通過保護(hù)電路向所述運(yùn)放電路的輸入端疊加所述反饋共模信號(hào)，所述保護(hù)電路包括第一并聯(lián)電阻和第二并聯(lián)電阻；所述第一并聯(lián)電阻的一端與所述反饋單元的輸出端相連接，另一端與運(yùn)放電路中的第一 輸入端相連接；所述第二并聯(lián)電阻的一端與所述反饋單元的輸出端相連接，另一端與預(yù)防電路中的第二 輸出端相連接。
8、 如權(quán)利要求7所述的消除反饋共模信號(hào)的方法，其特征在于，所述反饋單元包括PMOS管、NMOS管、與門和或門，所述與門的兩個(gè)輸入端分別與 所述運(yùn)放電路的第一輸出端和第二輸出端相連接，所述或門的兩個(gè)輸入端分別與所述運(yùn)放電 路的第一輸出端和第二輸出端相連接；所述PMOS管的源級(jí)接高電平，所述PMOS管的柵極 接或門的輸出端，所述PMOS管的漏極和所述保護(hù)電路相連接，所述NMOS管的源級(jí)接低電 平，所述NMOS管的柵極接與門的輸出端，所述PMOS管的漏極與所述保護(hù)電路相連接。
全文摘要
本發(fā)明實(shí)施例公開了一種消除反饋共模信號(hào)的裝置和方法，屬于電子技術(shù)領(lǐng)域。所述裝置，包括運(yùn)放電路，所述運(yùn)放電路具有兩個(gè)輸出端，所述兩個(gè)輸出端包括第一輸出端和第二輸出端，所述裝置還包括反饋單元，用于接收運(yùn)放電路第一輸出端和第二輸出端的電平信號(hào)，根據(jù)所述電平信號(hào)的狀態(tài)向所述運(yùn)放電路的輸入端疊加反饋共模信號(hào)。所述方法包括反饋單元接收運(yùn)放電路第一輸出端和第二輸出端的電平信號(hào)，根據(jù)所述電平信號(hào)的狀態(tài)向所述運(yùn)放電路的輸入端疊加反饋共模信號(hào)。本發(fā)明實(shí)施例能消除運(yùn)放電路反饋的共模信號(hào)，降低對(duì)運(yùn)放電路的要求，提高運(yùn)放電路的性能。
文檔編號(hào)H03F3/45GK101369804SQ200810223410
公開日2009年2月18日 申請日期2008年9月27日 優(yōu)先權(quán)日2008年9月27日
發(fā)明者劉永平 申請人:華為技術(shù)有限公司