專利名稱：電荷域流水線模擬到數(shù)字轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本申請(qǐng)案主張2007年2月15日提出的美國(guó)臨時(shí)專利申請(qǐng)案第 60/901,597號(hào)、2007年1月19日提出的美國(guó)臨時(shí)專利申請(qǐng)案第 60/881,392號(hào)、2007年1月23日提出的美國(guó)臨時(shí)專利申請(qǐng)案第 60/881,967號(hào)、2007年2月9日提出的美國(guó)臨時(shí)專利申請(qǐng)案第 60/900,675號(hào)的權(quán)益。本文以引用的方式將以上申請(qǐng)案的全部?jī)?nèi)容并入 作為參考。
背景技術(shù)：
在電荷域信號(hào)處理電路中，信號(hào)被表示為電荷封包(charger packets)。這些電荷封包被儲(chǔ)存、從儲(chǔ)存位置轉(zhuǎn)移到另一個(gè)、此外將被 處理以實(shí)現(xiàn)特定的信號(hào)處理功能。電荷封包能夠代表模擬量，而以庫(kù) 倫為單位的電荷封包的大小則正比于所代表的信號(hào)。通過"吋鐘"電壓 來驅(qū)動(dòng)電荷域的操作，諸如電荷的轉(zhuǎn)移，以提供離散時(shí)間的處理。因 此，電荷域電路提供模擬與離散時(shí)間的信號(hào)處理能力。此能力相當(dāng)適 合執(zhí)行使用流水線(pipeline)算法的模擬到數(shù)字轉(zhuǎn)換。
電荷域電路以電荷耦合裝置(CCDs) 、 MOS組桶式裝置 (bucket-brigade devices, BBDs)、以及雙極性BBD等實(shí)現(xiàn)。本發(fā)明涉 及MOS BBD。
流水線模擬到數(shù)字轉(zhuǎn)換器(ADC)在ADC設(shè)計(jì)的一般領(lǐng)域中是眾所 周知的。其廣泛地使用在高釆樣率與高分辨率必須組合的應(yīng)用中。流 水線ADC實(shí)現(xiàn)眾所周知的逐次-逼近模擬到數(shù)字(A/D)轉(zhuǎn)換算法，其中 在連續(xù)的次數(shù)下進(jìn)行逐漸精微的估算。在此算法的流水線描述中，于 每個(gè)流水線級(jí)(pipelinestage)分辨一個(gè)或者多個(gè)位(bit),從信號(hào)中減去 量化的估算，并且將所剩余者傳到下一個(gè)流水線級(jí)，以便進(jìn)行進(jìn)一步 的處理?；局鸫?逼近算法一般所使用的變型為RSD算法，其中每一 級(jí)的分辨率會(huì)比此級(jí)的額定位權(quán)重更好。此種算法提供本質(zhì)的數(shù)字碼 冗位，此可減輕每一級(jí)中的比較器的精度需求。
6各種不同的電路技術(shù)己經(jīng)被開發(fā)使用，包括開關(guān)電容電路與電荷
域電路，實(shí)現(xiàn)了流水線ADC。本發(fā)明涉及電荷域流水線ADC。使用本 發(fā)明的電路技術(shù)便能夠?qū)崿F(xiàn)所有眾所周知的傳統(tǒng)流水線ADC所使用的 算法。

發(fā)明內(nèi)容
在現(xiàn)有技術(shù)中，利用開關(guān)電容電路技術(shù)實(shí)現(xiàn)了大多數(shù)的流水線 ADC。在這些電路中，將信號(hào)表示成暫時(shí)儲(chǔ)存于電容器上的電壓。通 過使用MOS開關(guān)以及運(yùn)算放大器來實(shí)現(xiàn)信號(hào)的流水線操作技術(shù)。由于 需要使用運(yùn)算放大器，這些方法會(huì)消耗相對(duì)較大量的功率，并且受限 于采樣率。
電荷域流水線ADC具有不需運(yùn)算放大器充當(dāng)流水線必要組件的優(yōu) 點(diǎn)。其反而是直接將電荷封包從每個(gè)流水線級(jí)以必要的電荷增益轉(zhuǎn)移 到下一個(gè)。
現(xiàn)有技術(shù)的電荷域流水線ADC已因諸多不同的結(jié)構(gòu)缺陷而受限于 精度或者操作速度。由于流水線級(jí)間的BBD電荷轉(zhuǎn)移不精準(zhǔn)的本質(zhì)， 因此基于BBD的ADC已遇到非線性以及其他不準(zhǔn)確的問題?；贑CD 的實(shí)現(xiàn)方式則由于需要以高速時(shí)鐘信號(hào)驅(qū)動(dòng)多個(gè)CCD門而已遇到功耗 過大的問題。
本發(fā)明提供一種使用MOS BBD的改進(jìn)的ADC實(shí)現(xiàn)方式。通過使 用錐形流水線(tapered pipeline),此種實(shí)現(xiàn)方式相比于其他電荷域方 法，實(shí)現(xiàn)較低的功耗以及改進(jìn)的分辨率，其中在后端的流水線級(jí)中， 相比于前端，會(huì)減少所要處理的電荷數(shù)量。在其中的實(shí)施例中，通過 改善眾所周知的"提升"電荷轉(zhuǎn)移電路的傳統(tǒng)BBD，提供高速以及高精 度(A/D)轉(zhuǎn)換。


從以下本發(fā)明示例性實(shí)施例更具體的說明，前述者將顯而易見， 如所附的圖示中所闡述的，其中在所有不同的圖示中，相似的參考標(biāo) 記指稱相同的部件。附圖并不需要按比例繪制，基于闡述本發(fā)明的實(shí) 施例而強(qiáng)調(diào)其設(shè)置。
圖1顯示一種BBD電荷流水線級(jí)的簡(jiǎn)化電路圖。圖2闡述與圖1相關(guān)的電壓波形。
圖3顯示兩級(jí)的BBD電荷流水線。 圖4闡述與圖3有關(guān)的電壓波形。
圖5顯示一種包含有條件的電荷附加的BBD電荷流水線級(jí)。 圖6闡述與圖5有關(guān)的電壓波形。
圖7顯示一種包含有條件的電荷附加的BBD電荷流水線級(jí)，所附 加的電荷則是由兩個(gè)獨(dú)立的組件所構(gòu)成。
圖8顯示一種包含電荷比較的單端BBD電荷流水線級(jí)。
圖9顯示一種包含電荷比較的差動(dòng)BBD電荷流水線級(jí)。
圖10顯示每級(jí)分辨一個(gè)位的差動(dòng)電荷流水線ADC的其中一級(jí)。
圖11顯示實(shí)現(xiàn)RSD算法的差動(dòng)電荷流水線ADC的其中一級(jí)。
具體實(shí)施例方式
本發(fā)明示例性實(shí)施例的說明如下。所有專利、公開申請(qǐng)書、以及 所引證的參考文獻(xiàn)的學(xué)說，在此合并參考其全部。
傳統(tǒng)使用共柵極的FET充當(dāng)電荷轉(zhuǎn)移裝置，從而實(shí)現(xiàn)MOS BBD 流水線，其將電荷從 -個(gè)流水線級(jí)傳遞到下一個(gè)流水線級(jí)。在同一發(fā) 明者的先前專利申請(qǐng)書中(美國(guó)專利申請(qǐng)書第11/807,914號(hào)，于2007 年3月30日申請(qǐng)，標(biāo)題為"提升電荷轉(zhuǎn)移電路"(Boosted Charge Transfer Circuit))，在此合并參考其全部。能夠使用傳統(tǒng)或者提升電荷轉(zhuǎn)移電 路來實(shí)現(xiàn)本發(fā)明的ADC;優(yōu)選實(shí)施例則是利用提升電荷轉(zhuǎn)移電路，其 提供較高的操作速度以及精度。在以下的探討與圖示中，抽象地描繪 電荷轉(zhuǎn)移電路，并且說明這些電路的某些行為觀點(diǎn)，但不提供這些電 路的操作細(xì)節(jié)。
在以下的說明中，假設(shè)電子為信號(hào)的電荷載子，而NFETs則是用 于信號(hào)電荷的轉(zhuǎn)移，以探討所有的電路。通過利用PFETs與反相的信 號(hào)及控制電壓極性，使用空穴充當(dāng)電荷載子，便能夠同樣適當(dāng)?shù)貞?yīng)用 相同的電路。
圖1輔助說明本發(fā)明所利用的通用型式BBD流水線的基本原理， 其描述該流水線的單級(jí)。在此級(jí)中，將電荷儲(chǔ)存在連接于儲(chǔ)存節(jié)點(diǎn)2 以及電壓VC1的電容器5上。電荷經(jīng)由電荷轉(zhuǎn)移電路1進(jìn)入此級(jí)中，并且經(jīng)由電荷轉(zhuǎn)移電路3而退離此級(jí)。電壓Vd為數(shù)字時(shí)鐘信號(hào)，其 控制此級(jí)中的電荷處理時(shí)序。其他并無顯示的數(shù)字時(shí)鐘信號(hào)可用來控 制電荷轉(zhuǎn)移電路的動(dòng)作。
流水線級(jí)的操作波形顯示于圖2。在時(shí)間t。，時(shí)鐘電壓Vd具有正
值25。圖1儲(chǔ)存節(jié)點(diǎn)2的電壓V2同樣也位于高初始電壓21。在、，負(fù) 電荷經(jīng)由電荷轉(zhuǎn)移電路1開始由前一級(jí)轉(zhuǎn)移(圖1的左邊)進(jìn)入所示的該 級(jí)。隨著此負(fù)電荷累加于電容器5上，V2會(huì)降到一更負(fù)的數(shù)值。如果 轉(zhuǎn)移相對(duì)較小的負(fù)電荷，節(jié)點(diǎn)2的電壓便會(huì)穩(wěn)定到相對(duì)較高的數(shù)值 22A;而如果轉(zhuǎn)移較大的電荷，節(jié)點(diǎn)2則會(huì)穩(wěn)定于更負(fù)的電壓22B。在 時(shí)間12，完成電荷進(jìn)入此級(jí)的轉(zhuǎn)移。通過眾所周知的表達(dá)式Q = CV， 節(jié)點(diǎn)2的電壓與電荷便有所關(guān)系，其中C為節(jié)點(diǎn)2的總電容量。在圖 1中，C由電容器的電容量C加上節(jié)點(diǎn)2的任何寄生電容量所構(gòu)成；所 述的寄生電容量通常微小，而在此探討中予以忽略。
在時(shí)間t3,當(dāng)時(shí)鐘電壓Vcn切換到低態(tài)時(shí)，脫離此級(jí)的電荷轉(zhuǎn)移便 會(huì)開始。電容器5將此電壓轉(zhuǎn)變耦合到節(jié)點(diǎn)2，同樣也驅(qū)使V2為低態(tài)。 電荷轉(zhuǎn)移電路3會(huì)吸收來fl電容器5的電荷，限制節(jié)點(diǎn)2的負(fù)偏離， 并且最終致使節(jié)點(diǎn)2在t4穩(wěn)定于電壓23。電壓23為電荷轉(zhuǎn)移電路3 的特性，并且與己經(jīng)儲(chǔ)存在節(jié)點(diǎn)2上的電荷數(shù)量無關(guān)。電荷轉(zhuǎn)移電路 會(huì)將從電容器5所吸收的電荷轉(zhuǎn)移到節(jié)點(diǎn)4，其為所顯示的級(jí)后端的級(jí) 部分。在t;之后，電荷的轉(zhuǎn)移便完成。
最后，在吋間t5，時(shí)鐘電壓Vc,返回到其初始狀態(tài)(電壓25)。此正 向的轉(zhuǎn)變會(huì)通過電容器5耦合到節(jié)點(diǎn)2，使節(jié)點(diǎn)2上升到電壓24。忽 略寄生電容，在此轉(zhuǎn)變期間中，無任何的電荷會(huì)流過或流離節(jié)點(diǎn)2;在
t5的轉(zhuǎn)變期間屮，V2的電壓變化因此等于Va的電壓變化。由于在此轉(zhuǎn)
變一開始2的數(shù)值，即電壓23，與所處理的電荷無關(guān)，因此電壓24 同樣也與所處理的電荷無關(guān)。此轉(zhuǎn)變完成操作循環(huán)周期；所產(chǎn)生的節(jié) 點(diǎn)2的電壓24因此為下一個(gè)循環(huán)周期的初始電壓。因此，此級(jí)的初始 電壓狀態(tài)在周期到周期中是同定的，而電壓21二電壓24。所以，節(jié)點(diǎn) 2上的初始與最終電荷同樣也會(huì)相等，而且所轉(zhuǎn)移出的電荷會(huì)等于轉(zhuǎn)入 的電荷。
總之在t,-t2期間中，電荷會(huì)轉(zhuǎn)移到圖1所示的級(jí)之中；在時(shí)間12與13之間，其暫時(shí)儲(chǔ)存在電容器5上，并且呈現(xiàn)出V2的數(shù)值；在時(shí) 間t3-t4期間中，此電荷會(huì)全部轉(zhuǎn)移到下一級(jí)；在k，此級(jí)會(huì)返回到其初 始狀態(tài)，在此準(zhǔn)備接收輸入的電荷。因此，所示的基本級(jí)充當(dāng)一種模 擬電荷封包的移位寄存器。
應(yīng)該了解到的是，實(shí)際的電路在諸多細(xì)節(jié)上不同于此理想化的敘 述。這些偏差包含諸如非零的寄生電容以及非理想的電荷轉(zhuǎn)移。然而， 這些效應(yīng)并不會(huì)改變上述的基本操作原理；而且就有用的目的而言， 這些原理能夠充分準(zhǔn)確地施加于實(shí)際的電路。
傳統(tǒng)BBD電荷流水線已經(jīng)使用同時(shí)控制電荷儲(chǔ)存電容器以及電荷 轉(zhuǎn)移FETs的簡(jiǎn)單兩相數(shù)字時(shí)鐘信號(hào)。諸如圖1以及以下所要說明的流 水線電路同樣也使用兩相時(shí)鐘激勵(lì)系統(tǒng)來操作。然而，在這些電路中， 需要提供電荷轉(zhuǎn)移電路的動(dòng)作以及其級(jí)中時(shí)鐘所激勵(lì)的其他諸如電容 器切換事件的獨(dú)立控制。以此，本發(fā)明的電路利用控制電荷轉(zhuǎn)移電路 動(dòng)作的額外的時(shí)鐘信號(hào)。將以圖3與4為輔助來解釋這些信號(hào)及其功 能。
圖3顯示包含兩個(gè)連續(xù)級(jí)的流水線片段，每級(jí)皆相似于圖1的基 本流水線級(jí)。此流水線級(jí)片段由共同建構(gòu)第一流水線級(jí)的第一電荷轉(zhuǎn) 移電路31、第一儲(chǔ)存節(jié)點(diǎn)32與第一電容器35、以及一起建構(gòu)第二流 水線級(jí)的第二電荷轉(zhuǎn)移電路33、第二儲(chǔ)存節(jié)點(diǎn)34與第二電容器36、 以及并無顯示的作為下一個(gè)流水線級(jí)輸入點(diǎn)的第三電荷轉(zhuǎn)移電路37所 構(gòu)成。時(shí)鐘電壓Vd與Vc2分別會(huì)驅(qū)動(dòng)這兩個(gè)電容器；而數(shù)字時(shí)鐘信號(hào) SCT1與Scn則控制電荷轉(zhuǎn)移電路。
與圖3電路操作相關(guān)的波形顯示于圖4。有關(guān)于圖3中第一級(jí)的波 形Vp與VC1分別相同于圖2中的V2與Vc,。有關(guān)于圖3屮第二級(jí)的波 形Vm與Vc2相似，但偏移第一級(jí)一半時(shí)鐘周期。因此，圖3的兩級(jí)在 整個(gè)時(shí)鐘周期的交替的半周期上操作。在所示的第一半周期中，當(dāng)電 荷通過電荷轉(zhuǎn)移電路31轉(zhuǎn)移到圖3的第一級(jí)時(shí)，電荷便會(huì)通過電荷轉(zhuǎn) 移電路37轉(zhuǎn)移出第二級(jí)(進(jìn)入下一級(jí)，并無顯示)。相似的是，在第二 半周期中，隨著電荷通過電荷轉(zhuǎn)移電路33而轉(zhuǎn)移出第一級(jí)，電荷便會(huì) 轉(zhuǎn)移進(jìn)入第二級(jí)。
為了控制電荷轉(zhuǎn)移的方向，需要有所選擇地啟動(dòng)適當(dāng)?shù)碾姾赊D(zhuǎn)移電路。數(shù)字信號(hào)Scn與ScT2提供此種控制。如圖4所示的，在t，-t2期
間中，ScQ被設(shè)定(高態(tài))。此控制信號(hào)會(huì)啟動(dòng)電荷轉(zhuǎn)移電路31與37，
在上述的此時(shí)間區(qū)間中，其為有效的。在第二半周t3-t4所相應(yīng)的時(shí)間
區(qū)間中，Scn被設(shè)定(asserted),啟動(dòng)電荷轉(zhuǎn)移電路33。數(shù)字信號(hào)SCT1
與ScT2用以控制電荷轉(zhuǎn)移電路動(dòng)作的確切裝置與本發(fā)明不相干。所述
控制的某些范例說明于前述的專利申請(qǐng)書(美國(guó)專利申請(qǐng)書第
11/807,914號(hào)，于2007年月30日申請(qǐng)，標(biāo)題為"提升電荷轉(zhuǎn)移電路")。 上文所說明的兩相操作模式隨同電荷轉(zhuǎn)移電路的控制(由等效于 Sen與SCT2的信號(hào)所控制)使用于以下所要說明的所有流水線電路中。 為清晰起見，在之后的圖示或說明中不再重復(fù)這些細(xì)節(jié)。
為了由相似于圖1的級(jí)所組成的流水線來形成電荷域ADC，除了 電荷儲(chǔ)存與偏移之外，尚需要至少兩種操作電荷必須與參考數(shù)值比 較，典型為另一電荷；以及參考電荷必須有條件地附加于信號(hào)電荷(此 "附加"可以是不同符號(hào)的)。在本發(fā)明的ADC中，這兩種操作實(shí)現(xiàn)于多 個(gè)流水線級(jí)的每一個(gè)之中。這些操作的實(shí)現(xiàn)說明于下，以電荷的條件 附加開始。
有條件的電荷附加所使用的基本原理敘述于圖5，其操作波形顯示 于圖6。就此探討的目的而言，顯示單端級(jí)。在實(shí)際的ADC設(shè)計(jì)上， 差動(dòng)操作通常為優(yōu)選的，在本發(fā)明的范疇內(nèi)，兩種模式皆為可行。
圖5所示的流水線級(jí)保留圖1所示的所有元件。此外，圖5包含 兩個(gè)新元件連接于電荷儲(chǔ)存節(jié)點(diǎn)2與電壓VQR1之間的電容器6(其數(shù) 值為QO、以及連接于節(jié)點(diǎn)2與電壓Vp之間的開關(guān)7。開關(guān)7受控于周 期性的數(shù)字時(shí)鐘信號(hào)(等同于圖6的S7)。
圖6顯示圖5電路的操作波形。圖6中的初始條件相似于圖2: VC1處于高電壓45，而節(jié)點(diǎn)2的電壓VJ!I」是處于高電壓41。此外，VQR1 處于高電壓47，而開關(guān)則是處于截止?fàn)顟B(tài)，由圖6中其控制信號(hào)S7的 低數(shù)值所指明。如圖2，在t,與t2之間，電荷轉(zhuǎn)移到該級(jí)之中，致使 V2以輸入電荷的比例降低，穩(wěn)定于電壓42。 V2因輸入電荷所致的改變 反比于節(jié)點(diǎn)2的電容量，如以上所解釋的。在圖5中(忽略寄生電容)， 此總電容量為C二Q+C6。
在電荷轉(zhuǎn)入之后，圖5的新特征便會(huì)開始有所作用。在時(shí)間t^，電壓VQR,有條件地從其高態(tài)47切換到低態(tài)48。 VQR1的這種有條件的 轉(zhuǎn)變會(huì)因電容分壓而通過Q耦合到節(jié)點(diǎn)2，此處其產(chǎn)生相似但較小的 電壓改變。如果Vqw切換，則節(jié)點(diǎn)2上的電壓會(huì)改變?yōu)殡妷?9(虛線)， 而如果不切換，則保持在電壓42(實(shí)線)。
在時(shí)間t3， Vd會(huì)從高電壓45切換到低電壓46，使電荷轉(zhuǎn)移出此 級(jí)。如同參照?qǐng)D2所解釋的，由于通過電容器5的耦合而將節(jié)點(diǎn)2驅(qū) 動(dòng)到較低的電壓。電荷轉(zhuǎn)移電路會(huì)從節(jié)點(diǎn)2移除電荷，并且將電荷轉(zhuǎn) 移到下一級(jí)。在tt， V2會(huì)穩(wěn)定于電壓43，其與之前在節(jié)點(diǎn)2上的電荷 無關(guān)，且此級(jí)的電荷轉(zhuǎn)出完成。
在t5， VC1與VQR1兩者皆會(huì)返回到其初始高態(tài)(分別為電壓45與 47)。在每一時(shí)鐘周期中，對(duì)Vd而言此轉(zhuǎn)變相同。然而，Vqju可能已
經(jīng)處于其高電壓47，根據(jù)其是否在t3A切換而定。因此，在ts耦合到節(jié)
點(diǎn)2的正步階會(huì)根據(jù)VQR1的狀態(tài)而具有不同的數(shù)值，導(dǎo)致不同的終值 電壓。圖5中所附加的開關(guān)7用以將節(jié)點(diǎn)2上的電壓(以及電荷)恢復(fù)到
可重復(fù)的狀態(tài)，而不論在t5 VQ^的狀態(tài)為何。在t5-t6期間中，開關(guān)7
導(dǎo)通，如同其控制信號(hào)S7的高態(tài)所指示的，因此在節(jié)點(diǎn)2上建立可重 復(fù)的電壓，以便開始下 -個(gè)周期，所以電壓44=電壓41。以理想開關(guān) 來說，電壓44二Vp;實(shí)際的MOS開關(guān)會(huì)引進(jìn)一小"基底"(pedestal), 致使電壓44-Vp。然而，此種非理想性質(zhì)為一周期接著一周期可重復(fù) 的，所以在實(shí)際電路中，電壓44=電壓41的條件仍然符合。
不像圖1的情況，其轉(zhuǎn)移進(jìn)入此級(jí)的電荷隨后便轉(zhuǎn)出，而不需更 改，在圖5電路中所輸出的電荷通常會(huì)不同于輸入的電荷
Qout = Qin+C6AVqri+Qconst方程式1
.其中C6為電容器6的電容量，AVQR1為VQRI在t3A的變化量，而 QawsT則為固定的電荷，根據(jù)Vp、電壓43、 45與46、以及電容器數(shù) 值而定。如同圖6中所顯而易見的，如果VQM切換，貝IJAV(^等于(電 壓48-電壓47)，而如果不切換，則AV(^等于零。所要注意的是，C6AVQR,
與Qaws兩者可以是正或者負(fù)的量。
當(dāng)圖5的電路用來形成流水線ADC其中一級(jí)時(shí)，便會(huì)使(電壓48-電壓47)的量等于參考電壓，為方便起見將參考電壓稱為VR1。所以， QVju量因C6固定于所給定的示例而成為參考電荷。因此，在t3A ，在 方程式1中AVq!U二Vju或者AVq^二0的有條件選擇乃是相應(yīng)于參考電
荷C6 V^有條件的附加到輸入電荷封包QIN。圖5的電路因此提供電荷 域ADC實(shí)現(xiàn)方式所需的兩操作的其中一種。
所要強(qiáng)調(diào)的是，t3A確切的位置對(duì)圖5電路的操作而言并不要緊。 VQ^能夠發(fā)生在t。與t3之間的任何時(shí)間，而無電路性能的改變；在某
些可實(shí)行的條件下，其同樣也可發(fā)生于t3-t4的時(shí)間區(qū)間中。
在某些ADC實(shí)現(xiàn)方式中，期望在單一流水線級(jí)提供超過一個(gè)的有 條件的電荷附加。所述級(jí)的范例顯示于圖7。除了圖5電路的元件之外， 此電路還包含額外的電容器6A與電壓源VQR2。除了在t3A電壓VQR1
與VQK2每個(gè)皆會(huì)經(jīng)歷大小分別為Vw與VR2的獨(dú)立的有條件的轉(zhuǎn)變之 外，所述級(jí)的操作與圖5相同。此級(jí)所產(chǎn)生的電荷轉(zhuǎn)移函數(shù)給定為
Qout=Qin+C6AVqr1+ C6AAVQR2+QCONST方程式2
相同的原理能夠延伸到任何數(shù)目的電容器與Va數(shù)值。 電荷域ADC操作所需的其他操作為電荷的比較。圖8顯示提供此 操作的電路。圖8的電路與圖1相同，并附加電壓比較器8與鎖存器9。 比較器8會(huì)比較節(jié)點(diǎn)2的電壓與參考電壓VRC。如同聯(lián)系圖1與2 所指出的，在b之后節(jié)點(diǎn)2上的電壓根據(jù)所轉(zhuǎn)入此級(jí)的電荷數(shù)量而定 在圖2中，例如兩個(gè)不同的輸入電荷量在節(jié)點(diǎn)2上分別產(chǎn)生電壓22A 與22B。由于此從屬關(guān)系，電壓比較器8實(shí)現(xiàn)節(jié)點(diǎn)2上的電壓與參考
值的比較。鎖存器9會(huì)在數(shù)字時(shí)鐘信號(hào)Vc2所定義的12與t3之間的時(shí)
間點(diǎn)上捕捉此比較的結(jié)果，并且提供數(shù)字輸出電壓VB。
如上述，諸多實(shí)際的電荷域流水線ADCs利用差動(dòng)電路。在如此
的電路中，以電荷對(duì)來表示信號(hào)，其中電荷對(duì)的差量正比于信號(hào)。此
種設(shè)置允許以單極性電荷封包表示雙極性信號(hào)，并且同樣也能夠提供
動(dòng)態(tài)范圍與抗干擾度的優(yōu)點(diǎn)。
圖9闡述一種差動(dòng)流水線級(jí)，其在功能上類似于圖8的單端級(jí)。
圖9的電路包含兩個(gè)電荷流水線，每個(gè)皆與圖1相同。上面的流水線包含元件1A、 2A、 3A、 4A與5A，等效于圖1的元件1、 2、 3、 4與 5。下面的流水線包含元件1B..5B,也等效于圖1的元件1..5。此電路
中的鎖存器9提供相同于圖8的功能。然而，在此種差動(dòng)配置中，比 較器8會(huì)比較兩電荷儲(chǔ)存節(jié)點(diǎn)A與B的電壓，而非如同圖8比較固定
的參考值。因此，圖9比較器的判斷是基于t2-t3時(shí)間區(qū)間中差動(dòng)電荷
信號(hào)的符號(hào)。
上述的多種電路配置提供實(shí)現(xiàn)流水線電荷域A/D轉(zhuǎn)換所需的所有 的操作亦即電荷儲(chǔ)存與轉(zhuǎn)移、電荷比較、以及有條件與固定電荷的 附加。這些操作能夠以各種不同方式組合，從而實(shí)現(xiàn)諸多不同的ADC 算法?；谶@些操作的兩個(gè)ADCs范例給定于下；其中之一的每個(gè)流 水線級(jí)實(shí)現(xiàn)一次基本的一位轉(zhuǎn)換；而另一個(gè)則每個(gè)流水線級(jí)實(shí)現(xiàn)一次 RSD(有時(shí)稱為"1.5位")轉(zhuǎn)換。
圖10闡述一種差動(dòng)電荷域流水線ADC級(jí)，其每級(jí)分辨一個(gè)位。 所示的電路組合圖9的基本差動(dòng)流水線、比較器與鎖存器、以及圖5 的條件性電荷附加能力(在此以差動(dòng)形式使用)。這些元件相似地視為先 前圖示中所相應(yīng)的元件，并且以相同的方式運(yùn)作。此外，圖10的電路 包含邏輯電路區(qū)塊，由反相器71與OR (或)邏輯門72和73、加上 電平轉(zhuǎn)換器74與75所構(gòu)成。
在操作上，兩流水線的每個(gè)皆與圖5的電路相似地運(yùn)作，Vq^a與 V(^b每個(gè)作用于其個(gè)別的流水線，相似于圖5的VQR1。圖10中的邏
輯方塊會(huì)致使Vqr,a或VQR,b(但并非兩者同時(shí))在適當(dāng)?shù)臅r(shí)間點(diǎn)從高態(tài)
切換到低態(tài)。響應(yīng)于OR-邏輯門輸出端上的邏輯電平，通過電平轉(zhuǎn)換 器74與75提供確切的高與低電壓Vh和Vl。此電路中兩流水線的每
個(gè)的操作波形與圖6相同。時(shí)鐘電壓Vc3決定VQR,a/b切換的時(shí)序，等 效于圖6的t3A。在VQR,a/b切換之前或者同時(shí)的時(shí)間點(diǎn)上以時(shí)鐘激勵(lì)鎖
存器9(通過時(shí)鐘電壓Vc2)。由于這些操作條件，圖10中的兩流水線便 會(huì)根據(jù)以下的方程式來處理電荷
Qout=Qna+C6AVqR1A+QCONSt方程式3A Qout = Qinb+C6AVqr1B+ QcONST力1呈^i 3B其中C6為電容器6A與6B的數(shù)值，而AVq!ua與AVqr,b則等于AVr =V「VH，或者等于零。(為簡(jiǎn)化起見而在此假設(shè)電容器6A與6B的數(shù) 值相等，以及假設(shè)兩者皆由相同的AVR數(shù)值所驅(qū)動(dòng)；這些限制并非必 要的)。在比較器的判斷上，方程式3A與3B中有條件的電荷從屬關(guān)系 能夠表示為
C6AVQR1A=bC6AVR 方程式4A C6AVQR1A=(1—b)C6AVR方程式4B
其中b為輸出位判斷的數(shù)值，數(shù)值1或0。
在差動(dòng)流水線配置中，通過"A"電荷與"B"電荷之間的差量來表示 其信號(hào)Q=QA-QB。因此，方程式3A、 3B、 4A與4B可組合以表示 差動(dòng)信號(hào)電荷的整體級(jí)轉(zhuǎn)移函數(shù)
Q0UT=QIN+(2b—l)C6AVR=Q1N+(2b—1)QSTAGE方程式5
其中QSTACE = C6AVR。方程式5顯示此級(jí)不是附加QsTACE到輸入 電荷(若b二 l)便是從輸入電荷中減去QSTACE(若b:0)。在眾所周知的用
于A/D轉(zhuǎn)換的逐次-逼近算法中，此操作可認(rèn)為是其中一個(gè)階段，用于
有符號(hào)的信號(hào)。
N個(gè)這樣的級(jí)的流水線因此會(huì)產(chǎn)生電荷轉(zhuǎn)移函數(shù) QoUT(N) 二 QlN + (2b廣1 )QsTAGE( 1)
+ (2b廣l)Q stage(2)…
+(2bN—l)Q
stage(n)
方程式6
如果級(jí)電荷qsta叫w)每個(gè)皆較小于前一個(gè)qstag剛，則此一系列 的電荷比較與(有符號(hào)的)附加便會(huì)收斂到QOUTW=0。特別是，如 果級(jí)電荷縮小尺度致使QSTAGE(k+1) = ( 1 /2)QSTAGE(k)，則比較器判斷序列
b,、 b2…bN便會(huì)給N位偏移二進(jìn)制趨近的位設(shè)定比率QiN/2QSTAGE(1)。
在此狀況下，能夠趨近的滿量程范圍為-2Qstage(^Q,n〈2Qstag印)。
此種算法其中一個(gè)特性為，就位于轉(zhuǎn)換處理滿量程范圍之內(nèi)的流 水線輸入信號(hào)而言，來自每個(gè)級(jí)(k)的輸出差動(dòng)電荷皆遵從以下條件IQoUT(N)l ^ IQsTAGE(k)l方禾呈式7
因此，每個(gè)連續(xù)級(jí)需要處理少于前一個(gè)級(jí)的差動(dòng)電荷。就二進(jìn)制 級(jí)縮放尺度而言，每個(gè)連續(xù)級(jí)需要處理前一級(jí)大半部分的電荷。此事 實(shí)可能會(huì)致使本發(fā)明其他的優(yōu)點(diǎn)。
如同以上所指出的，在電荷儲(chǔ)存節(jié)點(diǎn)(例如，圖5的節(jié)點(diǎn)2)上的電 壓變量為AV二QWC，其中C為節(jié)點(diǎn)上的總電容量。在實(shí)際的電荷域電 路中，在此儲(chǔ)存節(jié)點(diǎn)上最大的電壓變量AV必須局限于所使用的半導(dǎo)體 工藝、有效的時(shí)鐘電壓等等所指定的限制。就進(jìn)入此級(jí)所給定的電荷 而言，如此的限制會(huì)給此級(jí)中的總節(jié)點(diǎn)電容量強(qiáng)制了最小可能大??；
如果我們稱電荷儲(chǔ)存節(jié)點(diǎn)上最大可容許的電壓擺幅為AVMAx，則我們便
能夠?qū)⒐?jié)點(diǎn)電容量的限制表示為 Cnode〉 Qin/AVmax 方程式8
然而，大的Ci,De數(shù)值所具有的缺點(diǎn)為其降低給定的電荷信號(hào)所 呈現(xiàn)于比較器的電壓。所以，就所給定的比較器電壓分辨率(例如，被 電壓噪聲或偏移量所限制)而言，最小可分辨的電荷反比于CNODE。將 期望盡可能地降低CN(3DE，從而最大化電荷分辨率(乃至有效位中的整 個(gè)ADC分辨率)。因此，方程式的限制與高ADC分辨率的目標(biāo)有所抵 觸。
本發(fā)明提供一種滿足方程式8的工具，同時(shí)提供高ADC分辨率。 方程式7指示相比于前一級(jí)，流水線中每個(gè)級(jí)所要處理的差動(dòng)電荷信 號(hào)減少。(在二進(jìn)制流水線中，其乃是以2的因數(shù)減少)。因此，就每個(gè) 連續(xù)的流水線級(jí)而言，滿足有關(guān)于差動(dòng)電荷信號(hào)的方程式8所需的最 小可容許的節(jié)點(diǎn)電容量較小。然而，為了利用這種機(jī)會(huì)，在每個(gè)連續(xù) 級(jí)上，不僅是差動(dòng)電荷，連包含差動(dòng)對(duì)的個(gè)別電荷也必須減少。
每個(gè)級(jí)上的共模(CM)電荷定義為這兩個(gè)電荷封包的平均值。盡管 在每個(gè)級(jí)上，信號(hào)的電荷(亦即，電荷封包的差量)因比較器與電荷附加 的組合行為而有所降低，但CM并不會(huì)降低。使用其定義，我們便能夠組合方程式A、 3B、 4A與4B、以及QSTA(3E的定義，得到
QcM-out= 1/2(QoUTA+QoUTB)
=l/2{(Q1NA+QINB)+[b+(l—b)]C6AVR+2QCONST} =Qcm-in十1 /2C6AVr+Qconst
二QcM-in+l/2QsTAGE+QcONST 方程式9
方程式9顯示每級(jí)上的CM電荷以該級(jí)的固定數(shù)量特性變動(dòng)。(此 數(shù)量與級(jí)的位判斷無關(guān))。如以上所述，QsmeE根據(jù)C5以及多個(gè)其他的
電壓而定。因此，例如可選擇C(3以及Vp的數(shù)值，從而致使Qcm.OUT從
一級(jí)到另一級(jí)地減少，如QsmciE—樣。此結(jié)果為能夠使每級(jí)的總電容 量小于前一級(jí)；就二進(jìn)制的尺度縮放而言，能夠趨近其大小的一半。
并入這種電荷與電容量從一級(jí)到另一級(jí)降低的流水線ADC結(jié)構(gòu)稱 為"錐形流水線"。其具有超越現(xiàn)有技術(shù)的基于BBD的ADCs的多個(gè)重 要優(yōu)點(diǎn)通過降低一連串級(jí)的總電容量，其減少操作的功率；同理， 其降低附加于流水線屮的總"kTC"噪聲(因而改善ADC的分辨率)；其 增加流水線后端級(jí)比較器的電荷分辨率，因而實(shí)現(xiàn)較高的整體分辨率； 以其降低流水線所需的總電容量，因而減小電路的面積。
為了利用錐形流水線中后端流水線級(jí)所增加的比較器電荷分辨 率，必須利用一種避免在前端級(jí)中不確切的比較器判斷連累最后A/D 轉(zhuǎn)換精度的算法。此種需求眾所周知的解決方式為利用冗位，致使后 端的級(jí)能夠修正不確切的前端判斷。基于此種觀念所廣泛使用的算法 為RSD(有時(shí)稱為"每級(jí)1.5位")的算法。在此種方式中，每個(gè)流水線級(jí) 具冇兩個(gè)有不同閾值的獨(dú)立比較器、以及兩個(gè)相應(yīng)的冇條件開關(guān)電容 對(duì)。RSD算法已經(jīng)廣泛地實(shí)現(xiàn)于開關(guān)電容流水線之中，但并無實(shí)現(xiàn)于 之前的電荷域流水線中。其在BBD電荷流水線中的使用為本發(fā)明的一 個(gè)特征。
圖11闡述實(shí)現(xiàn)RSD算法的差動(dòng)電荷域流水線ADC級(jí)中的一級(jí)。 除了比較器、鎖存器、邏輯方塊、以及有條件開關(guān)電容完全一樣之外， 其與圖10的電路相似。再者，為兩個(gè)比較器提供偏移的閾值，致使每 一個(gè)都會(huì)在"A"與"B"儲(chǔ)存節(jié)點(diǎn)之間的特定電荷不平衡下進(jìn)行切換，而不是在圖IO所示的平衡點(diǎn)上切換。盡管并非必需的，比較器通常具有 對(duì)稱于平衡點(diǎn)的閾值，如圖ll所指示的。從該級(jí)輸出兩鎖存的比較器
的判斷作為數(shù)字信號(hào)b與b'。
假設(shè)圖11的級(jí)置于流水線中，其中輸入電荷范圍相同于圖10的
二進(jìn)制級(jí)，且圖11每個(gè)有條件開關(guān)電容為圖io所相應(yīng)的電容器的一
半大小。因此，如果驅(qū)動(dòng)圖11中的兩比較器得到相同的判斷，指示"A"
與"B"儲(chǔ)存節(jié)點(diǎn)之間的大電荷差量，則輸出位b與b'會(huì)具有相同的數(shù)值，
而且差動(dòng)電荷對(duì)的相同分支上的有條件開關(guān)電容兩者都會(huì)被切換。在
此狀況下，級(jí)轉(zhuǎn)移函數(shù)給定為方程式5，正如圖10的電路。然而，如
果輸入電荷接近平衡，則b與b，便會(huì)互補(bǔ)，而且將1/2QsTAGE的電荷附
加于每個(gè)輸出電荷封包。在此狀況下，輸出(差動(dòng))信號(hào)電荷并不會(huì)改變
(QoUT = QlN)。
這些操作的其中一個(gè)結(jié)果為級(jí)輸出電荷仍會(huì)遵從方程式7。另一個(gè)
結(jié)果則是每級(jí)所分辨的額外位會(huì)提供所需的冗位，致使能夠使用后端 的位判斷來修正前端較不確切的位判斷。因此，在后端級(jí)中，錐形流
水線所提供的己改善的電荷分辨率能夠用來提供整個(gè)改進(jìn)的ADC分辨 率。在此一范例中從一級(jí)到另一級(jí)的電荷縮放仍為因數(shù)2，正如上述的 二進(jìn)制流水線ADC。
圖8與9闡述本發(fā)明的流水線對(duì)A/D轉(zhuǎn)換的兩個(gè)典范應(yīng)用。對(duì)熟 知目前ADC技術(shù)者而言，基于相同流水線的相似方法將會(huì)是顯而易見 的。范例包含通過使用多個(gè)比較器與有條件開關(guān)電容對(duì)而每級(jí)分辨兩 個(gè)或者多個(gè)位的流水線ADCs。
主要已經(jīng)參照差動(dòng)電荷流水線說明了錐形流水線原理。在某些應(yīng) 用中，諸如所要轉(zhuǎn)換的輸入信號(hào)為單端電荷的(如同在成像儀中)，單端 ADC流水線的配置是優(yōu)選的。錐形流水線原理同樣也能夠適當(dāng)?shù)貞?yīng)用 于如此的應(yīng)用中。
盡管已經(jīng)參照示例性實(shí)施例而特別地說明顯示以及說明了木發(fā) 明，然本領(lǐng)域技術(shù)人員將會(huì)了解到可從事型式與細(xì)節(jié)上各種不同的改 變，而不違反權(quán)利要求書范圍所包含的本發(fā)明范疇。
權(quán)利要求
1、一種使用組桶式電荷轉(zhuǎn)移的電荷域流水線，包含第一電荷轉(zhuǎn)移電路；第二電荷轉(zhuǎn)移電路；連接至第一電荷轉(zhuǎn)移電路與第二電荷轉(zhuǎn)移電路的節(jié)點(diǎn)；連接至該節(jié)點(diǎn)進(jìn)而連接至?xí)r鐘電壓的電容器；連接至該節(jié)點(diǎn)的切換電壓；以及第一或第二電荷轉(zhuǎn)移電路至少其中之一為一種提升電荷轉(zhuǎn)移電路。
2、 根據(jù)權(quán)利要求l所述的電荷域流水線，額外包含用以提供第一 電荷轉(zhuǎn)移電路與第二電荷轉(zhuǎn)移電路之間的電荷儲(chǔ)存 與電荷轉(zhuǎn)移時(shí)序的獨(dú)立控制的控制電路系統(tǒng)。
3、 根據(jù)權(quán)利要求2所述的電荷域流水線，其中該控制電路系統(tǒng)提 供流水線中電荷轉(zhuǎn)移方向的控制。
4、 根據(jù)權(quán)利要求l所述的電荷域流水線，包含連接至該節(jié)點(diǎn)進(jìn)而連接至條件電壓的第二電容器，此第二電容器 用以提供條件電荷至該節(jié)點(diǎn)。
5、 根據(jù)權(quán)利要求4所述的電荷域流水線，其中的第二電容器基于 節(jié)點(diǎn)電壓與參考電壓的比較而提供條件電荷至該節(jié)點(diǎn)。
6、 根據(jù)權(quán)利要求4所述的電荷域流水線，進(jìn)一歩包含連接至節(jié)點(diǎn) 進(jìn)而連接至條件電壓的多個(gè)電容器，所述多個(gè)電容器其中毎個(gè)都是用 以提供條件電荷至該節(jié)點(diǎn)。
7、 根據(jù)權(quán)利要求1所述的電荷域流水線，其設(shè)置用以提供一種差 動(dòng)電荷域流水線，并且進(jìn)一歩包含第三電荷轉(zhuǎn)移電路；第四電荷轉(zhuǎn)移電路；連接至第三電荷轉(zhuǎn)移電路與第四電荷轉(zhuǎn)移電路的第二節(jié)點(diǎn)； 連接至該節(jié)點(diǎn)進(jìn)而連接至第二時(shí)鐘電壓的第二電容器；以及 分別連接至第一節(jié)點(diǎn)與第二節(jié)點(diǎn)的第三與第四電容器，第三與第四電容器用以提供條件電荷至第一電荷轉(zhuǎn)移電路或第三電荷轉(zhuǎn)移電路。
8、 根據(jù)權(quán)利要求7所述的差動(dòng)電荷域流水線，其中第三電荷轉(zhuǎn)移 電路以及第四電荷轉(zhuǎn)移電路至少其中之一為提升電荷轉(zhuǎn)移電路。
9、 根據(jù)權(quán)利要求7所述的差動(dòng)電荷域流水線，其中的第三電容器 基于比較第一節(jié)點(diǎn)以及第二節(jié)點(diǎn)的電壓而提供條件電荷。
10、 根據(jù)權(quán)利要求7所述的差動(dòng)電荷域流水線，進(jìn)一步包含連接 至第一與第二節(jié)點(diǎn)并且用以提供條件電荷至第一電荷轉(zhuǎn)移電路或第三 電荷轉(zhuǎn)移電路的多個(gè)條件電荷電容器。
11、 根據(jù)權(quán)利要求10所述的差動(dòng)電荷域流水線，其中所述多個(gè)電 容器基于不同閾值下比較第一節(jié)點(diǎn)以及第二節(jié)點(diǎn)的電壓而提供條件電 荷。
12、 一種使用組桶式電荷轉(zhuǎn)移的流水線電荷域模擬到數(shù)字轉(zhuǎn)換器，包含第一電荷轉(zhuǎn)移電路； 第二電荷轉(zhuǎn)移電路；連接至第一 電荷轉(zhuǎn)移電路與第二電荷轉(zhuǎn)移電路的節(jié)點(diǎn)； 連接至該節(jié)點(diǎn)進(jìn)而連接至?xí)r鐘電壓的電容器； 連接至該節(jié)點(diǎn)的切換電壓；以及其中第一或第二電荷轉(zhuǎn)移電路至少其中之一為一種提升電荷轉(zhuǎn)移 電路。
13、 根據(jù)權(quán)利要求12所述的流水線電荷域模擬到數(shù)字轉(zhuǎn)換器，還 包含用以提供第一電荷轉(zhuǎn)移電路與第二電荷轉(zhuǎn)移電路之間的電荷儲(chǔ)存 與電荷轉(zhuǎn)移時(shí)序的獨(dú)立控制的控制電路系統(tǒng)。
14、 根據(jù)權(quán)利要求12所述的電荷域流水線，其設(shè)置用以提供一種 差動(dòng)電荷域流水線，并進(jìn)一歩包含第三電荷轉(zhuǎn)移電路； 第四電荷轉(zhuǎn)移電路；連接至第三電荷轉(zhuǎn)移電路與第四電荷轉(zhuǎn)移電路的第二節(jié)點(diǎn)； 連接至該節(jié)點(diǎn)進(jìn)而連接至第二時(shí)鐘電壓的第二電容器；以及 分別連接至第一節(jié)點(diǎn)與第二節(jié)點(diǎn)并且用以提供條件電荷至第一電 荷轉(zhuǎn)移電路或第三電荷轉(zhuǎn)移電路的第三與第四電容器。
15、 一種使用組桶式電荷轉(zhuǎn)移的流水線電荷域模擬到數(shù)字轉(zhuǎn)換器， 包含第一電荷轉(zhuǎn)移電路； 第二電荷轉(zhuǎn)移電路；連接至第一 電荷轉(zhuǎn)移電路與第二電荷轉(zhuǎn)移電路的節(jié)點(diǎn)； 連接至該節(jié)點(diǎn)進(jìn)而連接至?xí)r鐘電壓的第一時(shí)鐘電容器； 連接至該節(jié)點(diǎn)進(jìn)而連接至條件電壓的多個(gè)條件電荷電容器，所述 多個(gè)條件電荷電容器其中每個(gè)都用以提供條件電荷至該節(jié)點(diǎn)。
16、根據(jù)權(quán)利要求15所述的流水線電荷域模擬到數(shù)字轉(zhuǎn)換器，額 外包含第三電荷轉(zhuǎn)移電路； 第四電荷轉(zhuǎn)移電路；連接至第三電荷轉(zhuǎn)移電路與第四電荷轉(zhuǎn)移電路的第二節(jié)點(diǎn)； 連接至該節(jié)點(diǎn)進(jìn)而連接至?xí)r鐘電壓的第二時(shí)鐘電容器； 連接至第一節(jié)點(diǎn)與第二節(jié)點(diǎn)并且用以基于不同閾值下比較第一節(jié) 點(diǎn)與第二節(jié)點(diǎn)的電壓來提供條件電荷至第一電荷轉(zhuǎn)移電路或第三電荷轉(zhuǎn)移電路的第二多個(gè)條件電荷電容器。
17、 根據(jù)權(quán)利要求15所述的流水線電荷域模擬到數(shù)字轉(zhuǎn)換器，其 中該流水線實(shí)現(xiàn)一種RSD模擬到數(shù)字轉(zhuǎn)換算法。
18、 根據(jù)權(quán)利要求15所述的流水線電荷域模擬到數(shù)字轉(zhuǎn)換器，其 中該流水線實(shí)現(xiàn)二進(jìn)制級(jí)縮放。
19、 一種使用組桶式電荷轉(zhuǎn)移的流水線電荷域模擬到數(shù)字轉(zhuǎn)換器， 包含通過多個(gè)節(jié)點(diǎn)而連接在級(jí)聯(lián)設(shè)置中的多個(gè)電荷轉(zhuǎn)移電路，每個(gè)節(jié) 點(diǎn)都進(jìn)一步連接至分別的電容器，流水線中的后端節(jié)點(diǎn)連接至具有相 比于連接至前端節(jié)點(diǎn)的電容器較小的電容量的電容器。
20、 根據(jù)權(quán)利要求19所述的電荷域流水線，其設(shè)置以提供一種差動(dòng)電荷域流水線，并且進(jìn)一步包含第三電荷轉(zhuǎn)移電路； 第四電荷轉(zhuǎn)移電路；連接至第三電荷轉(zhuǎn)移電路與第四電荷轉(zhuǎn)移電路的第二節(jié)點(diǎn)； 連接至該節(jié)點(diǎn)進(jìn)而連接至第二時(shí)鐘電壓的第二電容器；以及 分別連接至第一節(jié)點(diǎn)與第二節(jié)點(diǎn)并且用以提供條件電荷至第一電 荷轉(zhuǎn)移電路或第三電荷轉(zhuǎn)移電路的第三與第四電容器。
21、 一種使用組桶式電荷轉(zhuǎn)移的流水線電荷域模擬到數(shù)字轉(zhuǎn)換器，通過多個(gè)節(jié)點(diǎn)而連接在級(jí)聯(lián)設(shè)置中的多個(gè)電荷轉(zhuǎn)移電路，每個(gè)節(jié) 點(diǎn)皆進(jìn)一歩連接至分別的電容器，其屮每個(gè)節(jié)點(diǎn)所提供的最大輸出電 荷則是較小的那些前端節(jié)點(diǎn)；以及用以提供所述多個(gè)電荷轉(zhuǎn)移電路之間的電荷儲(chǔ)存與電荷轉(zhuǎn)移時(shí)序 的獨(dú)立控制的控制電路系統(tǒng)。
全文摘要
一種使用能夠用于模擬到數(shù)字(A/D)轉(zhuǎn)換器與其他應(yīng)用的金氧半(MOS)組桶式裝置(BBDs)的組桶式型式電荷轉(zhuǎn)移流水線的ADC實(shí)現(xiàn)方式。在其中的一個(gè)實(shí)施例中，控制電路提供電荷儲(chǔ)存與電荷轉(zhuǎn)移時(shí)序的獨(dú)立控制。其他的設(shè)置通過利用一種“提升”電荷轉(zhuǎn)移電路來提供高速與高精度(A/D)轉(zhuǎn)換。其實(shí)現(xiàn)方式相比于其他電荷域方法，還能夠通過使用一種錐形流水線實(shí)現(xiàn)較低的功率消耗與改進(jìn)的分辨率，其中相比于前端，在后端流水線級(jí)中所要處理的電荷數(shù)量減少。其他實(shí)施例能夠?qū)崿F(xiàn)每級(jí)超過一個(gè)的判斷閾值，從而支持每級(jí)的多位分辨率以及RSD型式A/D轉(zhuǎn)換算法。
文檔編號(hào)H03M1/12GK101611547SQ200880002327
公開日2009年12月23日 申請(qǐng)日期2008年1月18日 優(yōu)先權(quán)日2007年1月19日
發(fā)明者J·D·柯慈, M·P·安東尼 申請(qǐng)人:肯奈特公司