專利名稱：可配置電路以及配置方法
技術(shù)領(lǐng)域：
本發(fā)明涉及可配置電路以及可對多個邏輯塊的連接進行編程的 配置方法。
背景技術(shù)：
可配置電路已得到廣泛使用，在該可配置電路中，以可編程線結(jié)
構(gòu)(如，現(xiàn)場可編程門陣列(FPGA)或可編程邏輯器件(PLD))來
連接多個邏輯塊。
圖1是示出了相關(guān)FPGA的配置示例的框圖。FPGA包括可編程單
元201一x (x是整數(shù))的布置。盡管這些布置通常是二維的，但圖l示出
了一維布置作為一部分。
例如，以可編程單元201一1為例，每個可編程單元包括可編程邏 輯塊4、線組IO、可編程開關(guān)2x—y (x和y是整數(shù))、以及輸入選擇器3—x (x是整數(shù))。如圖l所示，可編程單元201—1包括可編程開關(guān)21J、21一2 和22_2以及輸入選擇器3一1和3一2?？删幊踢壿媺K4具有多個輸入端子 (圖1的A和B)和輸出端子C，并基于在配置存儲器(未示出)上記 錄的數(shù)據(jù)(配置數(shù)據(jù))來實現(xiàn)多種邏輯功能。
線組10用于在不同的可編程單元之間傳輸數(shù)據(jù)?？删幊涕_關(guān)2x—y 將可編程邏輯塊4的線lx—y或輸出端子C連接至相鄰的線，或從該相鄰 的線斷開(x和y是整數(shù))。輸入選擇器3—x (x是整數(shù))選擇經(jīng)由線組IO 中的一條線而傳輸?shù)男盘?，并將所選擇的信號提供給可編程邏輯塊的 輸入端子(圖1的A和B)。
圖2是示出了相關(guān)可編程開關(guān)2x—y (x和y是整數(shù))的配置示例的
框圖。該開關(guān)根據(jù)配置數(shù)據(jù)來執(zhí)行以下三個功能中的任何一個。
使用選擇器3_4來選擇輸入至端子丁0和丁中任一個的信號，并經(jīng)由 三態(tài)緩沖器5一2將該信號輸出至端子T1。使用選擇器3一3來選擇輸入至端子T1和T中任一個的信號，并經(jīng)由三態(tài)緩沖器5一1將該信號輸出至端 子T0。斷開端子T0和T1。
通常，在FPGA中，線組10包括多種線。在圖l示出的示例中，線 組10包括短距離線組11和長距離線組12。短距離線組ll的長度等于可 編程單元的寬度，并且短距離線組ll適于相鄰可編程單元之間的信號 傳輸。長距離線組12的長度等于兩倍的可編程單元寬度，并且長距離 線組12適于相隔一個單元的可編程單元之間的信號傳輸。
實際上，由于滿足"短距離線的延遲<長距離線的延遲"，所以經(jīng) 由短距離線來連接相鄰的單元在信號傳輸方面是有利的。另一方面， 由于滿足"短距離線的延遲x2〉長距離線的延遲"，所以經(jīng)由.長距離線 而不是短距離線來連接相隔一個單元的單元在信號傳輸方面是有利 的。如上所述，應當準備多種線來完成高速信號傳輸。盡管圖l為了 簡明而示出了兩種線，但實際上，更多種的線是必要的。相應地，線 的數(shù)目越多，可編程單元的面積越大。
此外，因為有必要具有與線相同數(shù)目的可編程開關(guān)2x—y，所以它 們占用了較大的面積。具體地，由于附接于長距離線的可編程開關(guān)2x一y 中的三態(tài)緩沖器(圖2的5—1和5—2)需要大的驅(qū)動力，所以它們也占用 了較大面積。
最近，開發(fā)了能夠可編程地設(shè)置高電阻狀態(tài)和低電阻狀態(tài)的開關(guān) 元件(下文中稱作存儲器類型低電阻開關(guān)元件)，所述開關(guān)元件可以將 所設(shè)置的狀態(tài)存儲為非易失性的，并且與相同占用面積的MOS晶體管 相比具有低得多的導通電阻。在日本未申專利公布No.2005-101535中 已公開了示例。圖3示出了開關(guān)元件的配置示例。
如圖3所示，存儲器類型低電阻開關(guān)元件包括難于電離的金屬電 極60、易于電離的金屬電極62、以及電解質(zhì)61。根據(jù)用于在難于電離 的金屬電極60與易于電離的金屬電極62之間施加電壓的方法，來將這 兩個金屬電極相連接或斷開。由于這些電極的連接的電阻比相同占用 面積的MOS晶體管的電阻低得多(超過一位數(shù)字)，所以可以用小的 面積來實現(xiàn)高性能開關(guān)。此外，由于連接或斷開狀態(tài)一旦形成就會保持特定的時間段，所以用于存儲的存儲器并不是必要的。因此，與不 使用存儲器類型低電阻開關(guān)元件的電路相比，使用存儲器類型低電阻 開關(guān)元件的電路是可以采用更小的面積來實現(xiàn)的。
同時，存在不同類型的存儲器類型低電阻開關(guān)元件。在日本未申
專利公布No. 2005-317978中已公開了不同類型開關(guān)元件的示例。

發(fā)明內(nèi)容
由于上述存儲器類型低電阻開關(guān)元件的出色性能，所以期望存儲 器類型低電阻開關(guān)元件將會適用于使用許多開關(guān)的可配置電路。然而， 在圖l的可配置電路中，即使曾經(jīng)由MOS晶體管制造而成的開關(guān)(例 如，選擇器和三態(tài)緩沖器)現(xiàn)在由存儲器類型低電阻開關(guān)元件制造而 成，總體電路面積也幾乎沒有減小。如結(jié)合圖1的FPGA而解釋的，由 于可配置電路通常包括多條線以及占用較大面積的大型緩沖器，所以 使開關(guān)部分變窄沒有對總體電路面積的減小做出足夠貢獻。
本發(fā)明的目的是提供一種可減小電路面積的可配置電路和配置 方法。
本發(fā)明的可配置電路包括多個邏輯塊以及能夠?qū)λ龆鄠€邏輯 塊的連接進行編程的可編程總線，其中，所述可編程總線包括多條 線，所述多條線是針對與所述多個邏輯塊相對應的信號傳輸范圍中的 每一個而布置的，并且所述多條線連接相鄰的邏輯塊；直接線連接開 關(guān)，能夠?qū)κ侵苯舆B接還是斷開相鄰信號傳輸范圍之間的線進行編程； 輸入選擇器，被布置為與所述多個邏輯塊中的每一個相對應，能夠?qū)?與所述多條線中的任一條線的連接進行編程，并向邏輯塊提供所連接 的線的信號；以及可編程開關(guān)，所述可編程開關(guān)是針對信號傳輸范圍 中的每一個而布置的，并且所述可編程開關(guān)能夠?qū)κ欠窠?jīng)由所述多條 線中每條線的緩沖器來與相鄰信號傳輸范圍所對應的線建立連接進行 編程，其中針對所述多個邏輯塊中的至少一個布置多個可編程開關(guān)。
根據(jù)本發(fā)明，與相關(guān)的可配置電路相比，減小了線的數(shù)目和緩沖 器的占用面積，從而可以減小總體電路面積。


圖1是示出了相關(guān)FPGA的配置示例的框圖2是示出了相關(guān)可編程開關(guān)的配置示例的框圖3是示出了存儲器類型低電阻開關(guān)元件的配置實例的示意性截 面圖4是示出了第一示例實施例的可配置電路的配置示例的框圖5是示出了圖4的可編程開關(guān)的配置示例的框圖6是示出了圖5的輸入選擇器的配置示例的電路圖； 圖7是示出了圖5的輸出選擇器的配置示例的電路圖8是示出了第一示例實施例的可配置電路的第一操作示例的
圖9是示出了第一示例實施例的可配置電路的第二操作示例的
圖10是示出了第一示例實施例的可配置電路的第三操作示例的
圖ll是示出了第一示例實施例的可配置電路中示例l的可編程單 元的配置示例的框圖12是示出了第一示例實施例的可配置電路中示例2的可編程單
元的配置示例的框圖13是示出了圖12的可編程單元的使用示例的布局圖； 圖14是示出了第二示例實施例的可配置電路的配置示例的框以及
圖15是示出了圖14的可配置電路的另一使用示例的芯片布局圖。
具體實施例方式
(第一示例實施例) 將對本發(fā)明的第一示例實施例進行解釋。圖4是示出了本示例實 施例的可編程電路的配置示例的框圖。
如圖4所示，本示例實施例的可配置電路包括多個可編程單元1—x (x是整數(shù))的布置。例如，以可編程單元1—l為例，每個可編程單元包括可編程邏輯塊4、短距離線組ll、直接線連接開關(guān)711一y、可編 程開關(guān)40—y、以及輸入選擇器30一y (y是整數(shù))。布置在多個可編程邏 輯塊4之間的可編程總線包括短距離線組11、直接線連接開關(guān)711一y、 可編程開關(guān)40—y、以及輸入選擇器30—y。
可編程邏輯塊4具有多個輸入端子(圖4的A和B)以及輸出端子C， 并基于在配置存儲器(未示出)上記錄的數(shù)據(jù)來實現(xiàn)多種邏輯功能。
短距離線組ll用于在不同的可編程單元之間傳輸數(shù)據(jù)。在圖4的 示例中，短距離線組ll包括多條短距離線ll—y (y是整數(shù))，短距離線 11—y的長度等于可編程單元的寬度。在連接多個可編程邏輯塊4的多條 線當中，直接線連接開關(guān)711一y之間的多條短距離線11—y與本發(fā)明的信
號傳輸范圍相對應。
直接線連接開關(guān)711—y是可編程地將相鄰短距離線ll一y連接或斷 開的存儲器類型低電阻開關(guān)元件。如參照圖3解釋的那樣構(gòu)造存儲器類 型低電阻開關(guān)元件。難于電離的金屬電極60連接至可編程單元1一k (k 是任意整數(shù))的短距離線11—y，而易于電離的金屬電極62連接至可編 程單元l一k+l的短距離線ll一y。同時，可以相反地布置這些不同類型
的金屬電極。如上所述，相鄰可編程單元的短距離線ll一y分別連接至 難于電離的金屬電極60和易于電離的金屬電極62。
可編程開關(guān)40—z (z是整數(shù))可編程地將端子TO、 Tl、 T2、 T3和 T中任一個的信號輸出至端子TO、 Tl、 T2和T3中的至少一個(在這種 情況下，輸入端子和輸出端子是不同的)，或者斷開端子。
這里，將對端子TO、 Tl、 T、 T2和T3與短距離線組11之間的連接 進行解釋。端子T0連接至可編程單元1—1的短距離線11一2，端子T1連 接至可編程單元1一2的短距離線11一2。端子T2連接至可編程單元1J的 短距離線ll一l，端子T3連接至可編程單元1一2的短距離線11—1。端子T 連接至相同可編程單元中另一可編程開關(guān)的端子T。如圖4所示，在可 編程單元l一l中，可編程開關(guān)40—1和40—2的端子T彼此相連。此外，可 編程邏輯塊4的輸出端子C與連接兩個端子T的線相連。
圖5是示出了可編程開關(guān)4(Lz的配置示例的框圖。如圖5所示，相 應的端子TO、 Tl、 T、 T2和T3連接至輸入選擇器30的相應輸入端子tl、t3、 t2、 t0和t4。輸入選擇器30可編程地設(shè)置是將輸入端子中任一個的 信號輸出至輸出端子t，還是不輸出任何信號。經(jīng)由緩沖器50將輸入選 擇器30的輸出信號提供給輸出選擇器31的輸入端子t。相應的端子TO、 Tl、 T2和T3連接至輸出選擇器31的相應輸出端子tl、 t2、 tO和t3。輸出 選擇器31可編程地設(shè)置是否將輸入端子t的信號輸出至輸出端子tO、U、 t2和t3中的每一個。
圖6是示出了輸入選擇器30的配置示例的電路圖。輸入端子tO、U、 t2、 t3和t4中的每一個連接至存儲器類型低電阻開關(guān)元件730J)、 730—1 、 730—2、 730一3和730—4中每一個的兩個金屬電極之一。此外，將存儲器 類型低電阻開關(guān)元件730—0、 730—1、 730—2、 730—3和730—4的其他金屬 電極相連接，以形成輸出端子t。
圖7是示出了輸出選擇器31的配置示例的電路圖。輸入端子t0、tl、 t2和t3中的每一個連接至存儲器類型低電阻開關(guān)元件731一0、 731—1、 731一2和731一3中每一個的兩個金屬電極之一。此外，將存儲器類型低 電阻開關(guān)元件731一0、 731—1、 731—2和731一3的其他金屬電極相連接， 以形成輸入端子t。
如上所解釋的，由于可以可編程地連接或斷開存儲器類型低電阻 開關(guān)元件的金屬電極，所以圖5的可編程開關(guān)可以將端子T0、 Tl、 T2、 T3和T中任一個的信號輸出至端子T0、 Tl、 T2和T3中的至少一個(在 這種情況下，輸入端子和輸出端子是不同的)，或者斷開端子。與前述 的直接線連接開關(guān)不同，如圖5所示，可編程開關(guān)的特征在于在輸入與 輸出之間布置了緩沖器。該緩沖器具有足夠的驅(qū)動力來驅(qū)動單線路短 距離線(例如，圖4的短距離線11—1或11一2)。
接下來，將對圖4的輸入選擇器30一1和30—2進行解釋。輸入選擇 器30—1的兩個輸入端子分別連接至短距離線11一1和11一2，輸出端子連 接至可編程邏輯塊4的輸入端子B。輸入選擇器30一2的兩個輸入端子分 別連接至短距離線11—1和11—2，輸出端子連接至可編程邏輯塊4的輸入 端子A。
圖4的輸入選擇器30—1和30—2各自從短距離線組11選擇信號，并 將所選擇的信號提供給可編程邏輯塊4的輸入端子B和A中的每一個。
10這些選擇器基本上與圖6的輸入選擇器30具有相同的結(jié)構(gòu)，只是輸入端 子的數(shù)目有所不同。在相關(guān)的可編程單元中，輸入選擇器由MOS晶體 管形成。然而，如圖6所示，當輸入選擇器由存儲器類型低電阻開關(guān)元 件形成時，優(yōu)點在于可以顯著減小面積和負載容量。
接下來，將對本示例實施例的可配置電路的操作和效果進行解釋。
圖8是示出了本示例實施例的可配置電路的第一操作示例的圖。 粗箭頭指示信號路徑，而經(jīng)過直接線連接開關(guān)711一y、可編程開關(guān)40—y 和輸入選擇器30一y (y是整數(shù))的端子的粗線指示相應端子的連接。
這里，可編程單元1—0中的直接線連接開關(guān)711—1和711一2、可編 程單元1_1中的直接線連接開關(guān)711—l和可編程開關(guān)40—1、以及可編程 單元1—2中的直接線連接開關(guān)711一1和711一2和可編程開關(guān)40_1和40—2 都被設(shè)置為斷開。
如圖8所示，可編程單元1—1中的可編程邏輯塊4的輸出端子C將信 號經(jīng)由可編程開關(guān)40一2輸出至附接于相鄰可編程單元1_2的短距離線 11一1。經(jīng)由可編程單元1一2中的輸入選擇器30一2將該信號提供給可編程 邏輯塊4的輸入端子A。
此外，可編程單元1—0中的可編程邏輯塊4的輸出端子C將信號經(jīng) 由可編程開關(guān)40—l和40一2輸出至附接于相鄰可編程單元1—l的短距離 線11—2。經(jīng)由可編程單元1一1中的直接線連接開關(guān)711—2將該信號傳送 至附接于可編程單元1—2的短距離線11—2，并且經(jīng)由可編程單元1一2中 的輸入選擇器30—1將該信號提供給可編程邏輯塊4的輸入端子B。
此后，將對圖8的第一操作示例的操作和效果進行解釋。
圖8中附接于可編程單元1—2的短距離線11一1是與其他短距離線
斷開的單段短距離線。因此，至少短距離線的緩沖器就足以驅(qū)動其單 元。在圖8中，僅由可編程單元1—1中的可編程開關(guān)40—2對其進行驅(qū)動。 另一方面，為了將可編程單元1—0中的可編程邏輯塊4的輸出端子 C的信號傳輸至位于兩個單元前的可編程單元l一2，參照圖8，經(jīng)由可 編程單元1一1中的直接線連接開關(guān)711_2來連接附接于可編程單元1一1 的短距離線11—2和附接于可編程單元1—2的短距離線11—2，從而形成長距離線。由于使用直接線連接開關(guān)的連接是并不經(jīng)過緩沖器的直接連 接，所以如此形成的長距離線與段長度等于兩倍可編程單元寬度的線 具有相同的負載容量。因此，為了驅(qū)動長距離線，如圖8的可編程單元
1—0中那樣，將相同的信號(來自可編程邏輯塊4的輸出端子C的輸出) 經(jīng)由可編程開關(guān)40一1和40_2輸出至相同的短距離線(附接于可編程單 元1一1的短距離線11—2)。因為使用這兩個可編程開關(guān)來使驅(qū)動力加倍， 所以可以高速地驅(qū)動長距離線。
如上所述，由于一個可編程開關(guān)中的緩沖器具有足夠的驅(qū)動力來 驅(qū)動一條短距離線，所以如果使用一個緩沖器來驅(qū)動長距離線，則會 延遲信號傳輸并且性能變差。然而，如圖8的示例那樣，使用兩個可編 程開關(guān)可以獲得足夠的驅(qū)動力來驅(qū)動長距離線。此外，存儲器類型低 電阻開關(guān)的導通電阻比晶體管的導通電阻小得多。相應地，采用同樣 方式經(jīng)由直接線連接開關(guān)進行連接的兩條短距離線類似于可達到高速 信號傳輸?shù)?、沒有接合點的單線路短距離線。
在由晶體管(例如，通道晶體管或傳輸門)形成直接線連接開關(guān) 的情況下，晶體管的電阻和電容顯著增大。即使由緩沖器用大的驅(qū)動 力來驅(qū)動長距離線，該長距離線的性能也比單線路長距離線的性能低 得多。此外，構(gòu)成可編程開關(guān)輸出選擇器(與圖5的輸出選擇器31相對 應的部分)的開關(guān)(與圖7的開關(guān)元件731—x相對應的部分)應當具有 低電阻，以在緩沖器之后傳送大的驅(qū)動力。如果這些開關(guān)由存儲器類 型低電阻幵關(guān)形成，則這些開關(guān)可以用小的面積達到期望的結(jié)果。然 而，如果這些開關(guān)由晶體管形成，則這些開關(guān)占用非常大的面積并且 不可避免地具有小得多的驅(qū)動力。
根據(jù)本發(fā)明第一示例實施例，通過短距離線的可編程連接來形成 長距離線，并通過對短距離線的緩沖器進行可編程耦合來形成長距離 線的緩沖器。對于在小的面積內(nèi)實現(xiàn)實際性能而言，存儲器類型低電 阻開關(guān)是必要的。由晶體管形成的開關(guān)無法達到期望目的。
同時，在本示例實施例中，圖8的第一操作示例將向相鄰可編程 單元的信號傳輸與向相隔一個可編程單元的可編程單元的長距離信號 傳輸相重疊。
12接下來，將兩個長距離信號傳輸?shù)闹丿B作為本示例實施例的可配 置電路的第二操作實例進行解釋。圖9是示出了本示例實施例的可配置 電路的第二操作示例的圖。粗箭頭指示在第一操作示例中解釋了的內(nèi) 容。
這里，可編程單元1一0中的直接線連接開關(guān)711—1和711一2和可編 程開關(guān)40—2、可編程單元1—l中的直接線連接開關(guān)711—1和711—2、可編 程單元1一2中的直接線連接開關(guān)711—1和711—2、以及可編程單元1—3中 的直接線連接開關(guān)711—1和711一2和可編程開關(guān)40—1和40—2都被設(shè)置為斷開。
如圖9所示，可編程單元1J)中的可編程邏輯塊4的輸出端子C將信 號經(jīng)由可編程開關(guān)40一1輸出至附接于相鄰可編程單元1_1的短距離線 11—2。經(jīng)由可編程單元1_1中的可編程開關(guān)40—l將該信號輸出至附接于 可編程單元1一2的短距離線11一2。此后，經(jīng)由可編程單元1—2中的可編 程開關(guān)40J將信號輸出至附接于可編程單元1一3的短距離線11一2，并且 經(jīng)由輸入選擇器30—2將該信號提供給可編程邏輯塊4的輸入端子A。 即，在從可編程單元1一0向可編程單元1_3的信號傳輸中，通過路徑上
的每個可編程單元中的可編程開關(guān)來傳輸、緩沖信號。
同樣在圖9中，可編程單元1一1中的可編程邏輯塊4的輸出端子C將 信號經(jīng)由可編程開關(guān)40—2輸出至附接于相鄰可編程單元1—2的短距離 線11一1。經(jīng)由可編程單元1一2中的可編程開關(guān)40—2將該信號輸出至附接 于可編程單元1_3的短距離線11—1，并且經(jīng)由輸入選擇器30—l將該信號 提供給可編程邏輯塊4的輸入端子B。 g卩，在從可編程單元l一l向可編 程單元1一3的信號傳輸中，通過路徑上的每個可編程單元中的可編程開
關(guān)來傳輸、緩沖信號。
以下將對圖9的第二操作示例的操作和效果進行解釋。 在圖9的操作示例中，兩個長距離信號傳輸彼此重疊。在這種情 況下，在每個信號路徑上，有必要通過每個可編程單元中的可編程開 關(guān)來緩沖信號。即，不采用使用直接線連接開關(guān)711—1 (y是整數(shù))的 長距離線。如果使用這樣的長距離線，則由于有必要通過任何可編程 單元中的兩個或更多個可編程開關(guān)來緩沖信號，所以不可能保護附加單線路信號路徑的可編程開關(guān)。盡管使用直接線連接開關(guān)711—y (y是 整數(shù))的長距離線具有諸如高速長距離信號傳輸?shù)葍?yōu)點，但該長距離 線使用了許多可編程開關(guān)。因此，可以僅使用較少數(shù)目的長距離線。 另一方面，如果經(jīng)由可編程開關(guān)連接短距離線以在相同的長距離上傳 輸信號，則速度較低而許多信號傳輸可能彼此重疊?？梢愿鶕?jù)使用線 的狀態(tài)或所需的性能來適當?shù)厥褂眠@兩種線。
接下來，將以下信號路徑作為本示例實施例的可配置電路的第三 操作示例進行解釋，其中在該信號路徑上，所形成的長距離線使用以 復數(shù)數(shù)目進行連接的直接線連接開關(guān)。圖10是示出了本示例實施例的 可配置電路的第三操作實例的圖。粗箭頭指示第一操作示例中解釋了 的內(nèi)容。
這里，可編程單元1—0中的直接線連接開關(guān)711—1和711_2、可編 程單元1一1中的直接線連接開關(guān)711—2和可編程開關(guān)40一1和40—2、可編 程單元1一2中的直接線連接開關(guān)711—1和711一2、以及可編程單元1一3中 的直接線連接開關(guān)711_2和可編程開關(guān)40一1和40—2都被設(shè)置為斷開。
附接于可編程單元1—0的短距離線11—l將信號經(jīng)由可編程開關(guān) 40—1和40一2輸出至附接于相鄰可編程單元1一1的短距離線11一1。經(jīng)由可 編程單元1_1中的直接線連接開關(guān)711一1來連接附接于可編程單元1—1 和1一2的短距離線11一1，以形成長距離線，并將前述信號高速地傳輸至 附接于可編程單元1—2的短距離線11—1。此后，將信號經(jīng)由可編程單元 1—2中的可編程開關(guān)40—l和40一2輸出至相鄰的長距離線。
如上所述，在所形成的長距離線使用以復數(shù)數(shù)目進行連接的直接 線連接開關(guān)的情況下，將多個可編程開關(guān)用作中繼緩沖器，從而實現(xiàn) 高速長距離信號傳輸。該方法在不必須出于其他目的保護可編程開關(guān) 時是有益的。
如圖4所示，在假定針對一個可編程單元形成兩線路短距離線的 前提下解釋了本發(fā)明的第一示例實施例。然而，在本示例實施例中， 短距離線的數(shù)目不限于此，而是任意的。
示例l
本示例增大了附接于可編程單元的短距離線的數(shù)目。圖ll是示出了本示例的可編程單元的配置示例的框圖。
如圖11所示，針對一個可編程單元la布置四線路短距離線11—1、 11—2、 11一3和11—4。在這種情況下，將四個直接線連接開關(guān)711一1、 711—2、 711一3和711—4布置為連接相鄰短距離線的直接線連接開關(guān)。此 外，布置四個可編程開關(guān)40一1、 40_2、 40一3和40一4，其中每個可編程 開關(guān)具有九個端子TO、 Tl、 T2、 T3、 T4、 T5、 T6、 T7和T。
在可編程開關(guān)中，圖5的輸入選擇器30和輸出選擇器31分別具有 另外四個端子。選擇端子TO、 Tl、 T2、 T3、 T4、 T5、 T6、 T7和T之一 以將信號輸出至T以及除了該端子自身以外的一個端子，或者斷開端 子。在本示例中，可以設(shè)置以下線配置當中的任一個
四條短距離線；
兩條兩單元長距離線(經(jīng)由直接線連接開關(guān)來連接兩線路短距離
線)；
一條兩單元長距離線和兩條短距離線；
一條三單元長距離線(經(jīng)由直接線連接開關(guān)來連接三線路短距離 線)，以及一條短距離線；
一條四單元長距離線(經(jīng)由直接線連接開關(guān)來連接四線路短距離線)。
分別地，由一個可編程開關(guān)來驅(qū)動短距離線，由兩個可編程開關(guān) 來驅(qū)動兩單元長距離線，由三個可編程開關(guān)來驅(qū)動三單元長距離線， 以及由四個可編程開關(guān)來驅(qū)動四單元長距離線。如上所述，通過增大 線的數(shù)目和可編程開關(guān)的數(shù)目，可以設(shè)置多種線配置。
為了獲得與相關(guān)的可配置電路相同的性能，本示例實施例優(yōu)選地 比相關(guān)的可配置電路具有少得多的線和可配置開關(guān)(或緩沖器)。如參 照圖l而解釋的，相關(guān)的可配置電路需要專用的長距離線以及足以驅(qū)動 該長距離線以執(zhí)行高速長距離傳輸?shù)目删幊涕_關(guān)。關(guān)于這一點，第一 示例實施例不具有這種專用的長距離傳輸路徑，而是具有短距離線以 及足以驅(qū)動該短距離線的可編程開關(guān)。可以使用短距離線來可編程地 形成高速長距離傳輸。
此外，盡管相關(guān)的可配置電路包括多種類型的線資源，但各個應用電路使用這些線資源的一小部分。盡管相關(guān)的可配置電路包括適于 不同用途的線資源，但各個應用電路僅使用這些線資源的一部分。艮P， 大多數(shù)線資源并未得到使用。相關(guān)的可配置電路需要較大面積，這是 因為該可配置電路無法處理這樣的各種電路。
另一方面，在本發(fā)明的第一示例實施例中，在必要時，可以可編 程地形成具有不同長度的最優(yōu)傳輸路徑。因此，不必預先形成各種專 用的傳輸路徑。盡管本示例比相關(guān)的可配置電路具有更少的線和可編 程開關(guān)(包括緩沖器)，但在必要時，可配置電路可以靈活地將這些線 和可編程開關(guān)(包括緩沖器)用作各種傳輸路徑。相應地，從不缺乏 傳輸路徑。
如這里闡明的，根據(jù)本發(fā)明第一示例實施例，由于可以減少在相 關(guān)的可配置電路中占用較大面積的線和緩沖器，所以可以實現(xiàn)小面積 的可配置電路。此外，當線的數(shù)目減小時，輸入選擇器(圖4或11的輸
入選擇器30一1和30—2)的輸入數(shù)目和面積也減小。 示例2
在本示例中，在垂直方向和水平方向上布置附接于可編程單元的 短距離線組。圖12是示出了本示例的可編程單元的配置示例的框圖。
除了圖4的水平短距離線組11之外，如圖12所示，還在本示例的 可編程單元lb中布置了垂直短距離線組15，在垂直短距離線組15中， 在垂直方向上布置了多條短距離線。經(jīng)由直接線連接開關(guān)715_乂 (x是 整數(shù))來可編程地連接相鄰的垂直短距離線15一x。此外，經(jīng)由可編程 開關(guān)40一x將垂直短距離線15一x可編程地連接至水平短距離線11—xb或 可編程邏輯塊4的輸出端子C。此外，將經(jīng)由垂直短距離線傳輸?shù)男盘?輸入至輸入選擇器30一x。
圖13是示出了本示例的可編程單元的使用示例的布局圖。如圖13 所示，圖12的可編程單元lb是以二維陣列的形式布置的，并且是在水 平方向上經(jīng)由水平短距離線組llb且在垂直方向上經(jīng)由垂直短距離線 組15而連接的。在作為可配置電路典型示例的FPGA或PLD中，如圖13 所示，以陣列的形式布置相同的可配置單元。 (第二示例實施例)
16接下來，將對本發(fā)明的第二示例實施例進行解釋。同時，在第一 示例實施例和第二示例實施例中，相同的參考標記用于相同的元件， 并且省略了對相同元件的詳細解釋。
圖14是示出了本示例實施例的可配置電路的配置示例的框圖。如 圖14所示，如第一示例實施例中那樣，經(jīng)由短距離線11一X (X是整數(shù)) 連接多個可編程單元1一X。然而，與第一示例實施例不同，在本示例實
施例中，可編程單元不是相同的。在圖14中，邏輯塊305、 306、 307 和308不一定是相同的電路，并可以不是可編程的。示例性邏輯塊包括 專用的電路，如加法器、乘法器和存儲電路。
此外，在本示例實施例中，輸入選擇器30一x (x是整數(shù))的數(shù)目 和端子的數(shù)目在每個可編程單元中可以是不同的。在圖14的示例中， 在可編程單元1—6和1—8中的每一個中提供兩個輸入選擇器30J和 30_2，在可編程單元1_5中提供一個輸入選擇器30_1，在可編程單元1_7 中不提供輸入選擇器。此外，如可編程單元1—8中那樣，邏輯塊308的 輸出可以不連接至可編程開關(guān)40—x。
在本示例實施例中，短距離線組ll、直接線連接開關(guān)711一x和可 編程開關(guān)40—x包括可配置總線。通過可配置總線連接任意邏輯塊(邏 輯塊不是本質(zhì)上可編程的)。與相關(guān)可配置電路的專用總線不同，可配 置總線的配置可以在芯片制造之后改變，使得相同的芯片可以用于多 種用途。此外，這有助于在制造之后糾正錯誤。
在整個芯片被形成為如FPGA之類的可配置電路的情況下，這提
高了靈活性，但比專用電路具有大得多的面積。關(guān)于這一點，僅形成 可配置為保護適當靈活性的總線在成本性能方面可以是有利的。
圖15是示出了圖14的可配置電路的另一使用示例的芯片布局圖。 在芯片100的外圍部分布置了多個I/O單元90，并且在芯片100中布置了 多個可編程單元l一x (x是整數(shù))。經(jīng)由短距離線組ll連接這樣的單元。 1/O單元90是圖14所示的一種可編程單元，包括用于向除芯片以外的部 分(如I/0緩沖器)發(fā)送數(shù)據(jù)/從該部分接收數(shù)據(jù)的電路作為邏輯塊。
可以根據(jù)i/o的位置和數(shù)目上或多或少的規(guī)格差別來制造許多不同種
類的芯片。圖15的電路使得將相關(guān)可配置電路的不同種類的芯片布置成一種芯片成為可能，這就降低了成本。
如在第-一示例實施例和第二示例實施例中解釋的，在本示例實施 例的可配置電路中，經(jīng)由可編程開關(guān)或直接線連接開關(guān)來連接相鄰的 線。在經(jīng)由可配置開關(guān)來連接相鄰線的情況下，從包含于可編程開關(guān) 中的緩沖器提供信號傳輸范圍內(nèi)線的驅(qū)動力。此外，在經(jīng)由直接線連 接開關(guān)來連接相鄰線的情況下，形成長距離線并且為該長距離線提供 來自多個可編程開關(guān)的驅(qū)動力。與相關(guān)的可配置電路相比，本發(fā)明不 需要分別針對長距離和短距離的線，從而也不需要額外的線。
在本發(fā)明的可配置電路中，經(jīng)由存儲器類型低電阻開關(guān)元件來連 接多條短距離線，以形成長距離線。此外，經(jīng)由存儲器類型低電阻開 關(guān)元件來耦合針對多條短距離線的驅(qū)動緩沖器，以形成針對長距離線 的、具有較大驅(qū)動力的緩沖器。這樣一來，可以可編程地配置與專用 的長距離線具有等同性能的長距離線。此外，由于相關(guān)可配置電路的 專用長距離線不是必要的，所以可以顯著地減少線和緩沖器。因此， 與相關(guān)的可配置電路相比，該可配置電路可以體現(xiàn)在更小的面積中。
盡管參照本發(fā)明的示例實施例及其示例具體示出并描述了本發(fā) 明，但本發(fā)明不限于這些示例實施例和示例。本領(lǐng)域技術(shù)人員將理解， 在不脫離權(quán)利要求所限定的本發(fā)明精神和范圍的前提下，可以對本發(fā) 明進行形式和細節(jié)上的各種改變。
本申請基于并要求2007年3月9日提交的日本專利申請No. 2007-060353的優(yōu)先權(quán)的權(quán)益，并入其內(nèi)容作為參考。參考符號的描述
1、 la、 lb、 1—x、 201—x:可編程單元 3—x、 30、 30—x:輸入選擇器
4:可編程邏輯塊
5一X:三態(tài)緩沖器
10:線組
11:短距離線組
lib:水平短距離線組
11_X:短距離線
ll_xb:水平短距離線
12:長距離線組
12—X:長距離線
15:垂直短距離線組
15_X:垂直短距離線
2x_y、 40一x:可編程開關(guān)
711_x、 715一x:直接線連接開關(guān)
730_x、 731—x:存儲器類型低電阻開關(guān)元件
31:輸出選擇器 50:緩沖器
60:難于電離的金屬電極 61:電解質(zhì)
62:易于電離的金屬電極 90: 1/0單元 100:芯片
305、 306、 307、 308:邏輯塊 A、 B:輸入端子
C:輸出端子
T0、 Tl、 T2、 T3、 T4、 T5、 T6、 T7、 T:端子 t0、 tl、 t2、 t3、 t4、 t:端子
權(quán)利要求
1、一種可配置電路，包括多個邏輯塊以及能夠?qū)λ龆鄠€邏輯塊的連接進行編程的可編程總線，其中，所述可編程總線包括多條線，所述多條線是針對與所述多個邏輯塊相對應的信號傳輸范圍中的每一個而布置的，并且所述多條線連接相鄰的邏輯塊；直接線連接開關(guān)，能夠?qū)κ侵苯舆B接還是斷開相鄰的所述信號傳輸范圍之間的所述線進行編程；輸入選擇器，被布置為與所述多個邏輯塊中的每一個相對應，能夠?qū)εc所述多條線中的任一條線的連接進行編程，并向所述邏輯塊提供所連接的線的信號；以及可編程開關(guān)，所述可編程開關(guān)是針對所述信號傳輸范圍中的每一個而布置的，并且所述可編程開關(guān)能夠?qū)κ欠窠?jīng)由所述多條線中每條線的緩沖器來與相鄰的所述信號傳輸范圍所對應的所述線建立連接進行編程，針對所述多個邏輯塊中的至少一個布置多個可編程開關(guān)。
2、 根據(jù)權(quán)利要求l所述的可配置電路，其中，所述可編程開關(guān)被 配置為對所述邏輯塊的輸出向相鄰的所述信號傳輸范圍之間的所述 多條線中任一條線的連接進行編程。
3、 根據(jù)權(quán)利要求1或2所述的可配置電路，其中，與所述多條線之一或所述邏輯塊相連接的所述可編程開關(guān)的數(shù)目與所述信號傳輸范 圍上沿信號傳輸方向直接連接的所述線的數(shù)目相等。
4、 根據(jù)權(quán)利要求1至3中任一項所述的可配置電路，其中，所述 多個可編程開關(guān)包括與所述多條線的共用線相連接的多個端子。
5、 根據(jù)權(quán)利要求1至4中任一項所述的可配置電路，其中，分別與所述多條線相連接的直接線連接開關(guān)被布置在所述輸入選擇器中，所述多條線中的任一條線經(jīng)由所述多個直接線連接開關(guān)中的任一個與所述邏輯塊相連接。
6、 根據(jù)權(quán)利要求1至5中任一項所述的可配置電路，其中，所述可編程開關(guān)包括輸入選擇器，用于輸出從由多個端子組成的第一端 子組中選擇的一個端子的信號；緩沖器，用于對所述輸入選擇器的輸 出信號進行緩存；以及輸出選擇器，能夠?qū)κ菍⑺鼍彌_器的輸出信號輸出至由多個端子組成的第二端子組的任一個端子還是斷開進行編 程，其中，與所述第一端子組的各個端子相連接的直接線連接開關(guān)被 布置在所述輸入選擇器中，所述第一端子組的任何一個端子經(jīng)由所述 多個直接線連接開關(guān)中的任一個與所述緩沖器相連接，并且與所述第二端子組的各個端子相連接的直接線連接開關(guān)被布置 在所述輸出選擇器中，所述第二端子組的任何一個端子經(jīng)由所述多個 直接線連接開關(guān)中的任一個與所述緩沖器相連接，或與所述緩沖器斷 開，所述第二端子組包含于所述第一端子組中。
7、 根據(jù)權(quán)利要求1至6中任一項所述的可配置電路，其中，所述 多個邏輯塊是相同的電路，能夠可編程地設(shè)置邏輯功能并且是以陣列 的形式布置的。
8、 根據(jù)權(quán)利要求1至7中任一項所述的可配置電路，其中，所述多個邏輯塊是不同的專用電路，具有相應的固定功能。
9、 根據(jù)權(quán)利要求8所述的可配置電路，其中，所述多個邏輯塊中的一些是安排在半導體集成電路外圍部分中的i/o電路塊。
10、 根據(jù)權(quán)利要求1至9中任一項所述的可配置電路，其中，所述直接線連接開關(guān)將所編程的電阻狀態(tài)存儲為非易失性的，并且比相同 占用面積的MOS晶體管具有更小的導通狀態(tài)電阻。
11、 一種可配置電路的配置方法，所述可配置電路包括多個邏輯 塊、針對與所述多個邏輯塊相對應的信號傳輸范圍中的每一個而布置 的第一線、以及能夠?qū)κ沁B接還是斷開相鄰的所述信號傳輸范圍之間 的所述第一線進行編程的直接線連接開關(guān)，所述配置方法包括經(jīng)由所述直接線連接開關(guān)來連接相鄰的第一線，以形成第二線；以及經(jīng)由所述直接線連接開關(guān)來可編程地連接適于并行驅(qū)動所述第一線的多個小驅(qū)動力緩沖器，以形成適于驅(qū)動所述第二線的大驅(qū)動力 緩沖器。
12、 根據(jù)權(quán)利要求ll所述的配置方法，其中，所述多個小驅(qū)動力 緩沖器的輸入是來自除其中布置了所述多個小驅(qū)動力緩沖器的所述信 號傳輸范圍以外的傳輸范圍中的所述第一線的輸出。
13、 根據(jù)權(quán)利要求ll所述的配置方法，其中，所述多個小驅(qū)動力緩沖器的輸入是來自所述邏輯塊的輸出。
14、 根據(jù)權(quán)利要求11至13中任一項所述的配置方法，其中，所述 直接線連接開關(guān)將所編程的電阻狀態(tài)存儲為非易失性的，并且比相同 占用面積的MOS晶體管具有更小的導通狀態(tài)電阻。
全文摘要
一種可配置電路包括多個邏輯塊(4)以及能夠?qū)λ鲞壿媺K(4)的連接進行編程的可編程總線。所述可編程總線包括多條線(11_x)，所述多條線(11_x)是針對與邏輯塊相對應的信號傳輸范圍中的每一個而布置的；直接線連接開關(guān)(711_x)，能夠?qū)κ侵苯舆B接還是斷開相鄰信號傳輸范圍之間的線進行編程；輸入選擇器(30_x)，能夠?qū)εc所述線中的一條線的連接進行編程，并向所述邏輯塊(4)提供所連接的線的信號；以及可編程開關(guān)(40_x)，所述可編程開關(guān)(40_x)是針對所述信號傳輸范圍中的每一個而提供的，并且所述可編程開關(guān)(40_x)能夠?qū)κ欠窠?jīng)由所述線中每條線的緩沖器來與相鄰信號傳輸范圍所對應的線建立連接進行編程。針對所述邏輯塊(4)中的至少一個提供多個可編程開關(guān)(40_x)。
文檔編號H03K19/173GK101627541SQ200880007529
公開日2010年1月13日 申請日期2008年2月29日 優(yōu)先權(quán)日2007年3月9日
發(fā)明者中谷正吾 申請人:日本電氣株式會社