專利名稱：開關電容器積分與求和電路的制作方法
技術領域：
本文檔中所描述的設備及方法涉及電子電路設計。更明確地說，設備及方法涉及開關電容器積分與求和電路。
背景技術：
一些電子裝置包括實施積分與信號求和功能兩者的開關電容器電路。明確地說，S-A(sigma-ddta)調制器或轉換器可使用開關電容器積分器，繼之以開關電容器求和器?？刹捎肧-A調制器(例如)以將中頻(IF)信號轉換成基頻信號，以便滿足數(shù)字信號處理的動態(tài)范圍要求，且給接收器電路提供改進的適應性及可編程性。在這些及其它應用中，S-A調制器的優(yōu)點包括常需要以區(qū)別小的所要信號與阻斷信號(blocker)及干擾信號(interferer)的高動態(tài)范圍。S-A調制器修整帶外量化噪聲，.目.允許組合十中抽一濾波與選擇性數(shù)字濾波及IF混頻以使量化噪聲與相鄰阻斷信號兩者衰減。此外，在S-A調制器架構中選擇不同取樣速率的能力允許單一裝置適合于不同要求(例如，由多個RF標準強加的要求)。此外，較高取樣速率及復雜數(shù)字信號處理的使用允許S-A轉換器展現(xiàn)出對干擾模擬信號的相對低敏感性。
尺寸、重量、功率消耗、速度及生產成本大量隱現(xiàn)于設計電子裝備(且尤其為例如無線接入終端的便攜式電池供電電子裝備)的過程中。因此，此項技術中存在減少電子裝備(包括S-A調制器及包括積分器與求和器的其它裝置)的功率消耗的需要。此項技術中還存在減小電子裝備(包括S-A調制器及包括積分器與求和器的其它裝置)的尺寸及重量的需要。此項技術中存在降低制造電子裝備(包括S-A調制器及包括積分器與求
1和器的其它裝置)的成本的另一需要。此項技術中存在增加電子裝備(包括2-A調制器 及包括積分器與求和器的其它裝置)的操作速度的又一需要。

發(fā)明內容
本文中所揭示的實施例可通過描述在開關電容器電路的單一運算放大器中實施求 和與積分功能的各種設計來解決上文所陳述的需要中的一者或一者以上。所述運算放大 器可為一運算放大器。
在一實施例中， 一種開關電容器電路包括(1)第一電路輸入，其經配置以接收第 一信號；(2)第二電路輸入，其經配置以接收第二信號；(3)運算放大器(OA)，其具
有OA輸入及OA輸出；(4)積分電容器，其耦合于所述OA輸入與所述OA輸出之間 以提供負反饋；(5)積分分支，其耦合于所述第一電路輸入與所述OA輸入之間；(6) 第一求和分支，其耦合于所述第一電路輸入與所述OA輸入之間；及(7)第二求和分 支，其耦合于所述第二電路輸入與所述OA輸入之間。所述積分分支、所述第一求和分 支及所述第二求和分支使用開關電容器技術來配置，以使得OA輸出提供為以下各項的 總和的輸出信號(1)第-一信號的乘積、'(2)第二信號的乘積及(3)第一信號的積分 的乘積。這些分支的特定配置可如圖1C中所展示。
在一實施例中， 一種開關屯容器屯路包括(l)第一正電路輸入及第一負電路輸入， 其經配置以接收第一信號；(2)第二正電路輸入及第二負電路輸入，其經配置以接收第 二信號(3)運算放大器(OA)，其具有正OA輸入、負OA輸入、正0A輸出及負0A 輸出；(4)第--積分電容器，其耦合于所述正OA輸入與所述負OA輸出之間；(5)第 二積分電容器，其耦合于所述負OA輸入與所述正OA輸出之問；(6)第一積分分支， 其耦合于所述第一正電路輸入與所述正OA輸入之間；(7)第二積分分支，其耦合于所 述第一負電路輸入與所述負OA輸入之間；(8)第一求和分支，其耦合于所述第一負電 路輸入與所述正OA輸入之間；(9)第二求和分支，其耦合于所述第一正電路輸入與所 述負OA輸入之間；(IO)第三求和分支，其耦合于所述第二負電路輸入與所述正OA輸 入之間；及(ll)第四求和分支，其耦合于所述第二正電路輸入與所述負OA輸入之間。 所述第一積分分支、所述第二積分分支、所述第一求和分支、所述第二求和分支、所述 第三求和分支及所述第四求和分支使用開關電容器技術來配置，以使得所述對差分OA 輸出提供為以下各項的總和的輸出信號(1)第一信號的乘積、(2)第二信號的乘積及 (3)第--信號的積分的乘積。這些分支的特定配置可如圖3中所展示。
在一實施例中， 一種電路包括(1)第一電路輸入，其經配置以接收第一信號；(2)第二電路輸入，其經配置以接收第二信號；(3)單一運算放大器(OA),其包含OA輸 入及OA輸出；(4)開關電路裝置，其用于致使所述OA輸出提供為以下各項的總和的 輸出信號(1)第一信號的乘積、(2)第二信號的乘積及(3)第一信號的積分的乘積。
在一實施例中， 一種在開關電容器電路中處理信號的方法包括經由至少一個積分分 支而將第一輸入信號提供至運算放大器(OA)的輸入。所述方法還包括經由至少一個 第一求和分支而將第一輸入信號提供至所述OA的輸入。所述方法進一步包括經由至少 一個第二求和分支而將第二輸入信號提供至所述OA的輸入。所述方法進一步包括經由 至少一個反饋電容器而將來自所述OA的輸出的負反饋提供至所述OA的輸入。所述方 法額外包括將至少兩個時鐘相位提供至所述至少一個積分分支、所述至少一個第一求和 分支及所述至少一個第二求和分支的開關，以使得所述OA輸出以下各項的總和(1) 第一信號的乘積、(2)第二信號的乘積及(3)第一信號的積分的乘積。
參考以下描述、圖式及隨附權利要求書，將更好地理解本發(fā)明的這些及其它實施例 和方面。


圖1A說明示范性2-A調制器的選定塊；
圖1B說明經配置以執(zhí)行積分與求和功能的開關電容器、單端電路的選定組件；
圖1C說明經配置以使用單一運算放大器來執(zhí)行積分與求和功能的開關電容器、單
端電路的選定組件；
圖2說明經配置以執(zhí)行積分與求和功能的開關電容器差分電路的選定組件；
圖3說明經配置以使用單一運算放大器來執(zhí)行積分與求和功能的開關電容器差分電
路的選定組件；
圖4為說明用于控制圖1B、圖1C、圖2及圖3的開關電容器電路的開關的時鐘信 號的選定方面的時序圖；以及
圖5展示包括具有多個小區(qū)/扇區(qū)的無線電接入網絡、多個接入終端及多個基站收發(fā) 信機(base transceiver station)的無線通信系統(tǒng)的選定元件。
具體實施例方式
在此文檔中，詞"實施例"、"變量"及類似表達用于指代特定設備、過程或制品， 且未必指代相同設備、過程或制品。因此，用于一處或上下文中的"一個實施例"(或 類似表達)可指代特定設備、過程或制品；不同處的相同或類似表達可指代不同設備、過程或制品。表達"替代實施例"及類似短語可用于指示許多不同可能實施例中的一 者。可能實施例的數(shù)目未必限于兩個或任一其它數(shù)量。
詞"示范性"可在本文中用以意味著"充當實例、例子或說明"。本文中被描述為 "示范性"的任一實施例或變量未必被解釋為與其它實施例或變量相比是優(yōu)選或有利 的。此描述中所描述的所有實施例及變量為示范性實施例及變量，其經提供以使所屬領 域的技術人員能夠制作并使用本發(fā)明，且未必限制給予本發(fā)明的合法保護的范圍。
"運算跨導放大器"或"OTA"為放大器、緩沖器或個別組件的類似布置(其中， 輸入電壓產生輸出電流)；實質上，其為經設計以大體上提供電流源(高阻抗)輸出的 壓控電流源(voltage-controlled current source)。應注意，在本文檔中所描述的所有實施 例中，可用運算放大器("OA")替換運算跨導放大器。如貫穿本文檔所使用的"運 算放大器"的概念內包括"運算跨導放大器"的概念。
接入終端(其還可被稱作AT、訂戶臺、用戶裝備、UE、移動終端、MT或蜂窩式 通信裝置)可為移動或靜止的，且可與--個或一個以上基站收發(fā)信機通信。接入終端可 為許多類型的裝置(包括但不限于個人計算機(PC)卡、外部或內部調制解調器、無線 電話及具有無線通信能力的個人數(shù)字助理(PDA))中的任一者。接入終端經由一個或 一個以上基站收發(fā)信機而將數(shù)據包傳輸?shù)綗o線電網絡控制器及從無線電網絡控制器接 收數(shù)據包。
基站收發(fā)信機及基站控制器為被稱為無線電網絡、RN、接入網絡或AN的網絡的部 分。無線電網絡可為UTRAN或UMTS地面無線電接入網絡。無線電網絡可在多個接入 終端之間輸送數(shù)據包。無線電網絡可進一步連接到無線電網絡外部的額外網絡(例如， 公司內部網絡、因特網、常規(guī)公共交換電話網絡(PSTN)或另一無線電網絡)，且可在 每一接入終端與所述外部網絡之間輸送數(shù)據及語音包。取決于慣例且取決于特定實施方 案，無線電網絡的基站收發(fā)信機可由其它名稱來指代，包括節(jié)點B、演進式節(jié)點B (e 節(jié)點B)、基站系統(tǒng)(BSS)、 BTS且簡單地包括基站。類似地，基站控制器可由其它名 稱來指代，包括無線電網絡控制器、RNC、控制器、移動交換中心或服務GPRS支持節(jié) 點。
本文檔的范圍擴展到使用積分器求和器電路的這些及類似無線通信系統(tǒng)組件以及 其它電子裝備。
圖1A說明S-A調制器100的選定塊。S-A調制器100包括 求和器102; 積分器104;
13積分器106; 求和器跳 量化器110;
放大器/緩沖器112，其位于積分器106的輸出與求和器108的輸入之間；
放大器/緩沖器114，其位于積分器104的輸出與求和器108的另一輸入之間；及 放大器/緩沖器116，其位于S-A調制器100的輸入與求和器108的第三輸入之間。 可使用開關電容器電路來實施2-A調制器IOO的選定或所有積分器及求和器塊。在 開關電容器電路設計中，由使用不同時鐘相位而斷開及閉合的開關在不同電容器之間移 動電荷。通常，時鐘相位為非重疊的，以使得一些開關接通而其它開關斷開，且反之亦 然。控制不同開關的非重疊相位表示所述開關的"先斷后通"開關操作；例如，相位1 開關首先斷開，接著相位2開關接通，且反之亦然。
在操作中，求和器108通過將分別由放大器/緩沖器112、 114及116緩沖及/或放大 的X、 Wl及W2信號相加而產生輸出Y。
圖1B說明經配置以按單端(非差分)方式操作的2-A調制器的開關電容器電路130 的選定組件。電路130可對應于圖1A的S-A調制器100的積分器106、求和器108、緩 沖器112及緩沖器114/116。此電路拓撲使用兩個運算跨導放大器；OTA132用于積分， 且OTA 134用于求和。圖1B中所展示的各種開關中的每一者由時鐘相位1或2及其變 量ld及2d中的一者來操作?？刂泼?-開關的特定吋鐘相位(1、 2)或相位變量(ld、 2d)的指定展示于緊接于開關的參考標志符之后的圓括號中。圖4為說明這些時鐘相位 及相位變量的時序圖。應注意，相位變量ld為相位1的變型，其具有相同的上升沿但 具有輕微延遲的后(下降)沿。類似地，相位變量2d為相位2的變型，其具有相同的 上升沿但具有輕微延遲的后沿。在一些實施例中，相位1與相位變量ld相同，且相位2 與相位變量2d也相同。相位l/ld的活動(高)狀態(tài)不與相位2/2d的活動狀態(tài)重疊。當 對應于相位的控制信號處于高狀態(tài)時，相應受控開關閉合，且當控制信號處于低狀態(tài)時， 受控開關斷開。在一些實施例中，極性被顛倒。所述時鐘布置為熟悉開關屯容器設計領 域的技術人員所知。
展示于圖1B中及本文檔中所描述的所有其它圖中的開關中的每一者可被實施(例 如)為單一互補金屬氧化物半導體(CMOS)晶體管，或為PMOS與NMOS晶體管對的 并聯(lián)組合。
圖1C說明經配置以按單端(非差分)方式操作的S-A調制器的另一開關電容器電 路160的選定組件。電路160可對應于圖1A的調制器100的積分器106、求和器108、緩沖器/放大器112及緩沖器/放大器114/116。此電路拓撲使用經配置以執(zhí)行積分與求和 功能兩者的單一運算跨導放大器162。以與上文關于電路130而描述的方式相同的方式， 由圖4的時鐘相位1、 ld、 2及2d中的一者控制圖1C中所展示的各種開關中的每一者。 控制每一開關的相位(或相位變量)展示于緊接于開關的參考標志符之后的圓括號中。
經由受相位2d控制的串聯(lián)開關166、串聯(lián)電容器C3及受相位2控制的開關167而 將輸入X路由至運算跨導放大器162的輸入。經由受相位2d控制的串聯(lián)開關168、串 聯(lián)電容器C2及受相位2控制的開關169而將輸入Wl路由至運算跨導放大器162的輸 入。這兩個分支(分別包括C3及C2)可被稱作求和輸入分支。還經由受相位ld控制 的串聯(lián)開關170、串聯(lián)電容器C1及受相位2控制的串聯(lián)開關172而將輸入Wl路由至運 算跨導放大器162的輸入。受相位2d控制的開關171將電容器Cl的靠近開關170的端 子連接至接地(或連接至電路160的另一共模電壓)。受相位1控制的另一開關173將 電容器C1的第二端子連接至接地(或連接至電路160的另一共模電壓)。此分支(包括 電容器C1)可被稱作積分器輸入分支。經由電容器CS而將運算跨導放大器輸出路由回 至運算跨導放大器輸入。由電容器CS提供的反饋為負。
在取樣周期的前半段期間，對應于相位1及l(fā)d的控制信號為高，且用于開關2及 2d的控制信號為低。因此在取樣周期的前半段期間，開關170及173閉合，而開關166、 167、 168、 169、 171及172斷開。在此時間期間，由輸入處的信號Wl相對于接地來對 電容器C1充電。在電容器C1充電之后，開關170斷開。在開關170斷開之后且在受相 位2及2 d控制的開關閉合之前，C1被充電至輸入電壓W1且與電路16 0的其余部分切 斷。當受相位2及2d控制的開關閉合時，來自Cl的電荷流入運算跨導放火器162的輸 入中，所述輸入由于由電容器CS提供的負反饋而可為虛擬接地。同時，信號X及W1 直接經由所述兩個求和輸入分支而流入運算跨導放大器162的輸入中。由流經積分器及 求和輸入分支的所有三個電流來對電容器CS充電。以此方式，運算跨導放大器162的 輸出處的Y信號為以下各項的總和(1) Wl信號的乘積、(2) X信號的乘積及(3) 經積分的W1信號的乘積。應注意，本文檔中的"乘積"意味著"與…相同"、"經放 大"或"經衰減"；換句話說，特定信號的乘積可為由恒定系數(shù)加權的所述信號。
與電路130相比，電路162中的單一 OTA的使用可有利地導致功率消耗減少、較 小尺寸、較低重量、較低制造成本及/或少了-一個內部信號節(jié)點。
圖2說明具有兩個OTA的Z-A調制器的開關電容器電路200的選定組件，OTA202 提供積分功能，且OTA204提供求和功能。電路200類似于電路130，但經配置以用于 以差分模式而非以單端模式操作。如在電路130的狀況中，電路200可對應于圖1A的調制器100的積分器106、求和器108、緩沖器/放大器112及緩沖器/放大器114/116。 可以與上文關于圖1B及圖1C所描述的方式相同的方式由時鐘相位1、 ld、 2及2d中的 一者來操作圖2中所展示的各種開關中的每一者?？刂泼恳婚_關的特定時鐘相位或相位 變量(1、 ld、 2、 2d)的指定緊接于開關之后展示。應注意，存在兩個共模電壓輸入 級共模電壓Vicm及輸出級共模電壓Vocm。 Vicm可為放大器的輸入共模電壓，且Vocm 可為放大器的輸出共模電壓(其也被假定為輸入信號的共模)。這些共模電壓可相同， 或其可不同。
圖3說明以差分配置操作的2:-A調制器的另一開關電容器電路300的選定組件。圖 3中所展示的組件可對應于圖1A的調制器100的積分器106、求和器108、緩沖器/放大 器112及緩沖器/放大器114/116。此電路拓撲使用經配置以執(zhí)行積分與求和功能兩者的 單一差分運算跨導放大器302。以與上文關于電路130、 160及200所描述的方式相同的 方式，由圖4的時鐘相位或相位變量1、 ld、 2及2d中的一者來控制圖3中所展示的各 種開關屮的每一者?？刂泼恳婚_關的相位展示于緊接于開關的參考標志符之后的圓括號 中。
在此差分實施例300中，將輸入處的信號X經由第一求和分支(以給定的次序串聯(lián) 連接的開關322、電容器C3a及開關323)及第二求和分支(以給定的次序串聯(lián)連接的 開關336、電容器C3b及開關337)路由至OTA 302的輸入。將輸入處的信號W1經由 第三求和分支(以給定的次序串聯(lián)連接的開關328、電容器C2a及開關329)及第四求 和分支(以給定的次序串聯(lián)連接的開關330、電容器C2b及開關331)路由至OTA302 的輸入。
還將輸入處的信號Wl經由第一積分器分支(開關324至327及電容器Cla)及第 二積分器分支(開關332至335及電容器Clb)路由至OTA302的輸入。在第一積分器 分支屮，開關324、電容器Cla及開關325按次序串聯(lián)耦合；開關326將位于電容器Cla 的一個端子與開關324之間的接合點連接至源共模供應電壓Vscm;且開關327將位于 電容器Cla的第二端子與開關325之間的接合點連接至輸入共模電壓供應Vicm。 Vicm 可為放大器的輸入共模電壓，且Vscm可為輸出共模電壓輸入信號。共模電源電壓Vscm 與Vicm可相同，或其可不相同。
在第二積分器分支「11，開關334、電容器Clb及開關335按次序串聯(lián)耦合；開關332 將位于電容器Clb的一個端子與開關334之間的接合點連接至源共模供應電壓Vscm; 且開關333將位于電容器Clb的第二端子與開關335之間的接合點連接至輸入共模電壓 供應Vicm。
16如圖3中所展示，以負反饋配置將OTA 302的差分輸出經由反饋電容器CS1及CS2 路由回至OTA 302的差分輸入。在取樣周期的前半段期間，具有相位1及Id的控制信號均為高且具有相位2及2d 的控制信號均為低。因此在取樣周期的第一半期間，受相位1及l(fā)d控制的開關閉合， 且受相位2及2d控制的開關斷開。(在一些實施例中，極性可相反)。在取樣周期的此 前半段期間，由Wl輸入處的信號相對于Vicm而對電容器Cla及Clb充電。在取樣周 期的前半段中對電容器Cla及Clb充電之后，開關324、 327、 333及334斷開。恰在此 時，電容器Cla與Clb處于充電狀態(tài)且與電路的其余部分切斷。當開關325、 326、 332 及335在取樣周期的后半段中閉合時，來自電容器Cla的電荷以相對于Vscm的電位流 入OTA302的正差分輸入中。同樣地，來自電容器Clb的電荷以相對于Vscm的電位流 入OTA 301的負差分輸入中。同時，Wl的正側及X的正側處的信號分別經由電容器 C2b及C3b而流入OTA302的負差分輸入中。類似地，來自Wl的負側及X的負側的信 號分別經由電容器C2a及C3a而流入OTA 302的正差分輸入中。以此方式，OTA 302 提供積分與求和功能兩者，以使得運算跨導放大器302的差分輸出處的Y信號為以下各 項的總和(1) Wl信號的乘積、(2) X信號的乘積及(3)經積分的Wl信號的乘積。 如前所述，此處的"乘積"意味著"與...相同"、"經放大"或"經衰減"。應注意，相對于Vicm對電容器Cla及Clb充電以確保相對于輸入級的共模電壓而 正確地對輸入信號取樣；接著相對于Vscm對電容器Cla及Clb放電以確保相對于當前 級的共模電壓而正確地施加取樣信號。如已敘述的，Vscm與Vicm可相同或其可彼此不 同。應注意，相對于Vicm對電容器Cla及Clb充電以確?？缭脚cClb串聯(lián)的Cla的差 分電壓正確且放大器輸入共模電壓等于Vicm;接著相對于Vscm對電容器Cla及Clb 放電以確保放大器的輸入處的共模電壓在兩個時鐘相位屮相同且等于Vicm。如已敘述 的，Vscm與Vicm可相同或其可彼此不同。圖1A、圖1B、圖1C、圖2及圖3中所展示的電路可包括經配置以產生操作那些電 路的開關所需的不同時鐘相位及相位變量的時鐘產生器。圖5展示具有無線電接入網絡的多個小區(qū)及/或扇區(qū)102A至102G、多個接入終端 10A至10J及多個基站收發(fā)信機20A至20G (例如，節(jié)點B或e節(jié)點B)的無線通信系 統(tǒng)1000的選定元件。通信系統(tǒng)1000可使用單一載波頻率或多個載波頻率。此外，小區(qū) /扇區(qū)102中的一些可使用單一載波頻率，而其它小區(qū)/扇區(qū)102中的每一者可使用多個 載波頻率。再另外，小區(qū)/扇區(qū)102中的不同鏈路(前向鏈路與反向鏈路兩者)可使用不17或數(shù)據包。接入網絡可進一步連接 至系統(tǒng)100的接入網絡外部的額外網絡(例如，公司內部網絡或因特網)，且可在接入 終端IO與所述外部網絡之間輸送數(shù)據包。本文檔中所描述的A調制器與積分器求和器組合可用于接入終端10、基站收發(fā)信 機20中及圖5中所展示的無線電接入網絡的其它組件中。雖然在本發(fā)明中可能已逐次描述各種方法的步驟及決策，但可通過聯(lián)合或并行的單 獨元件異步或同步地以管線方式或其它方式來執(zhí)行這些步驟及決策的一些步驟及決策。 除非明確地如此指示、另外從上下文清楚或固有地要求，否則不存在以與此描述列出步 驟及決策的次序相同的次序執(zhí)行所述步驟及決策的特定要求。然而，應注意，在選定的 變量中，以附圖中所描述及/或所展示的特定序列執(zhí)行所述步驟及決策。此外，在每一實 施例或變量中，可能不需要每一所說明的步驟及決策，而在一些實施例/變量中可能需要 未特定說明的一些步驟及決策。所屬領域的技術人員還應理解，可使用各種不同技術及技藝中的任一者來表示信息 及信號。舉例來說，可由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子、或其任 一組合來表示可貫穿以上描述而引用的數(shù)據、指令、命令、信息、信號、位、符號及碼 片。所屬領域的技術人員將進 一 步了解，結合本文屮所揭示的實施例而描述的各種說明 性邏輯塊、模塊、電路及算法步驟可被實施為電子硬件、計算機軟件或兩者的組合。為 了清楚地展示硬件與軟件的此互換性，可能己在上文中大體根據其功能性描述了各種說 明性組件、塊、模塊、電路及步驟。此種功能性被實施為硬件、軟件還是硬件與軟件的 組合取決于特定應用及施加在整個系統(tǒng)上的設計約束。所屬領域的技術人員可針對每一 特定應用以變化的方式實施所描述的功能性，但不應將所述實施方案決策解釋為導致脫 離本發(fā)明的范圍?？梢酝ㄓ锰幚砥?、數(shù)字信號處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場可編程門 陣列(FPGA)或其它可編程邏輯裝置、離散門或晶體管邏輯、離散硬件組件、或其經 設計以執(zhí)行本文中所描述的功能的任一組合來實施或執(zhí)行結合本文中所揭示的實施例 而描述的各種說明性邏輯塊、模塊及電路。通用處理器可為微處理器，但在替代例中， 處理器可為任一常規(guī)處理器、控制器、微控制器或狀態(tài)機。處理器還可被實施為計算裝 置的組合，例如，DSP與微處理器的組合、多個微處理器的組合、 一個或一個以上微處 理器與DSP核心的聯(lián)合或任何其它此類配置?？赡芤呀Y合本文中所揭示的實施例而描述的方法或算法的步驟可直接以硬件、由處 理器執(zhí)行的軟件模塊或兩者的組合實施。軟件模塊可駐存于RAM存儲器、快閃存儲器、 ROM存儲器、EPROM存儲器、EEPROM存儲器、寄存器、硬磁盤、可裝卸磁盤、CD-ROM 或此項技術中已知的任一其它形式的存儲媒體中。示范性存儲媒體耦合到處理器，以使 得處理器可從存儲媒體讀取信息且將信息寫入到存儲媒體。在替代方案中，存儲媒體可 與處理器成一體。處理器及存儲媒體可駐存于ASIC中。ASIC可駐存于接入終端中。或 者，處理器及存儲媒體可作為離散組件而駐存于接入終端中。提供所揭示的實施例的先前描述以使所屬領域的任何技術人員能夠制作并使用本 發(fā)明。對于所屬領域的技術人員來說，對這些實施例的各種修改將為顯而易見，且在不 脫離本發(fā)明的精神或范圍的情況下，本文中所界定的一般原理可應用于其它實施例。因 此，并不希望將本發(fā)明限于本文中所展示的實施例，而是賦予其與本文中所揭示的原理 及新穎特征相一致的最廣泛范圍。
權利要求
1.一種開關電容器電路，其包含第一電路輸入，其經配置以接收第一信號；第二電路輸入，其經配置以接收第二信號；運算放大器(OA)，其包含OA輸入及OA輸出；積分電容器，其耦合于所述OA輸入與所述OA輸出之間以提供負反饋；積分分支，其耦合于所述第一電路輸入與所述OA輸入之間；第一求和分支，其耦合于所述第一電路輸入與所述OA輸入之間；以及第二求和分支，其耦合于所述第二電路輸入與所述OA輸入之間；其中所述積分分支、所述第一求和分支及所述第二求和分支使用開關電容器技術進行配置，以使得所述OA輸出提供以下各項的總和的輸出信號(1)所述第一信號的乘積、(2)所述第二信號的乘積及(3)所述第一信號的積分的乘積。
2. 根據權利要求1所述的開關電容器電路，其中所述積分分支包含第一電容器，其包含所述第一電容器的第一端子及所述第一電容器的第二端子；第.開關，其耦合于所述第-電路輸入與所述第--電容器的所述第端子之間； 第二開關，其耦合于所述第一電容器的所述第一端子與共模電壓之間； 第三開關，其耦合于所述第一電容器的所述第二端子與所述共模電壓之間以及 第四開關，其耦合于所述第一電容器的所述第二端子與所述OA輸入之間。
3. 根據權利要求2所述的開關電容器電路，其中所述第一求和分支包含第二電容器，其包含所述第二電容器的第一端子及所述第二電容器的第二端子；第五開關，其耦合于所述第一電路輸入與所述第二電容器的所述第一端子之間；及第六開關，其耦合于所述第二電容器的所述第二端子與所述OA輸入之間；且所述第二求和分支包含第三電容器，其包含所述第三電容器的第-一端子及所述第三電容器的第二端子；第七開關，其耦合于所述第二電路輸入與所述第三電容器的所述第一端子之間；及第八開關，其耦合于所述第三電容器的所述第二端子與所 述OA輸入之間。
4. 根據權利要求3所述的開關電容器電路，其中所述第三開關的狀態(tài)受第一時鐘相位控制；所述第一開關的狀態(tài)受所述第一時鐘相位的變量控制，所述第一時鐘相位的所述 變量具有相對于所述第一時鐘相位的經延遲的下降沿；所述第四開關、第六開關及第八開關的狀態(tài)受第二時鐘相位控制所述第二開關、第五開關及第七開關的狀態(tài)受所述第二時鐘相位的變量控制，所 述第二時鐘相位的所述變量具有相對于所述第二時鐘相位的經延遲的下降沿；且所述第一時鐘相位與所述第二時鐘相位相干且大體上非重疊，以使得當所述第一 開關及第三開關的所述狀態(tài)為非導通時，所述第二開關、第四開關、第五開關、第 六開關、第七開關及第八開關的所述狀態(tài)為導通，且當所述第二開關、第四開關、 第五開關、第六開關、第七開關及第八開關的所述狀態(tài)為非導通時，所述第一開關 及第三開關的所述狀態(tài)為導通。
5. 根據權利要求4所述的開關電容器電路，其進一步包含吋鐘產生器，所述時鐘產生 器經配置以產生所述第一時鐘相位、所述第二時鐘相位、以及所述第一時鐘相位的 所述變量和所述第二時鐘相位的所述變量。
6. 根據權利要求3所述的開關電容器電路，其中所述第一開關及第三開關的狀態(tài)受第一吋鐘相位控制；所述第二開關、第四開關、第五開關、第六開關、第七開關及第八開關的狀態(tài)受 第二時鐘相位控制；且所述第一時鐘相位與所述第二時鐘相位相干且大體上非重疊，以使得當所述第一 開關及第二開關的所述狀態(tài)為非導通時，所述第二開關、第四開關、第五開關、第 六開關、第七開關及第八開關的所述狀態(tài)為導通，且當所述第二開關、第四開關、 第五開關、第六開關、第七開關及第八開關的所述狀態(tài)為非導通時，所述第一開關 及第三開關的所述狀態(tài)為導通。
7. 根據權利要求6所述的開關電容器電路，其中所述第一開關至第八開關中的每一開 關包含單一互補金屬氧化物半導體(CMOS)晶體管。
8. 根據權利要求6所述的開關電容器電路，其中所述第一開關至第八開關中的每一開關包含互補N溝道/P溝道金屬氧化物半導體(NMOS/PMOS)晶體管對。
9. 根據權利要求6所述的開關電容器電路，其進一步包含時鐘產生器，所述時鐘產生 器經配置以產生所述第一時鐘相位及所述第二時鐘相位。
10. —種包含根據權利要求3所述的開關電容器電路的S-A調制器。
11. 一種幵關電容器電路，其包含一對差分第一電路輸入，其經配置以接收第一信號，所述一對差分第一電路輸入 包含第一正電路輸入及第一負電路輸入；一對差分第二電路輸入，其經配置以接收第二信號，所述一對差分第二電路輸入 包含第二正電路輸入及第二負電路輸入；運算放大器(OA)，其包含一對差分OA輸入及一對差分OA輸出，所述一對差 分OA輸入包含正OA輸入及負OA輸入，所述一對差分OA輸出包含正OA輸出 及負OA輸出；第一積分電容器，其耦合于所述IH OA輸入與所述負OA輸出之間； 第二積分電容器，其耦合于所述負OA輸入與所述正OA輸出之間； 第一積分分支，其耦合于所述第一正電路輸入與所述正OA輸入之間； 第二積分分支，其耦合于所述第一負電路輸入與所述負OA輸入之間 第一求和分支，其耦合于所述第一負電路輸入與所述正OA輸入之間； 第二求和分支，其耦合于所述第一正電路輸入與所述負OA輸入之間； 第三求和分支，其耦合于所述第二負電路輸入與所述正OA輸入之間；以及 第四求和分支，其耦合于所述第二正電路輸入與所述負OA輸入之間；其中所述第一積分分支、所述第二積分分支、所述第一求和分支、所述第二求和 分支、所述第三求和分支及所述第四求和分支使用開關電容器技術進行配置，以使得所述一對差分OA輸出提供以下各項的總和的輸出信號(l)所述第一信號的乘積、(2)所述第二信號的乘積及(3)所述第一信號的積分的乘積。
12. 根據權利要求11所述的開關電容器電路，其中所述第- 積分分支包含第一積分電容器，其包含所述第一積分電容器的第一端 子及所述第一積分電容器的第二端子第一開關，其耦合于所述第一正電路輸入與所述第一積分電容器的所述第一端子之間；第二開關，其耦合于所述第一積分電容 器的所述第一端子與第一共模電壓之間；第三開關，其耦合于所述第一積分電容器 的所述第二端子與第二共模電壓之間及第四開關，其耦合于所述第一積分電容器 的所述第二端子與所述正OA輸入之間；且所述第二積分分支包含第二積分電容器，其包含所述第二積分電容器的第一端 子及所述第二積分電容器的第二端子第五開關，其耦合于所述第一負電路輸入與 所述第二積分電容器的所述第一端子之間；第六開關，其耦合于所述第二積分電容 器的所述第一端子與所述第--共模電壓之間；第七開關，其耦合于所述第二積分電 容器的所述第二端子與所述第二共模電壓之間；及第八開關，其耦合于所述第二積 分電容器的所述第二端子與所述負OA輸入之間。
13. 根據權利要求12所述的開關電容器電路，其中所述第一求和分支包含第一求和電容器，其包含所述第一求和電容器的第一端 子及所述第一求和電容器的第二端子；第九開關，其耦合于所述第一負電路輸入與 所述第一求和電容器的所述第一端子之間；及第十開關，其耦合于所述第一求和電 容器的所述第二端子與所述正OA輸入之間；所述第二求和分支包含第二求和電容器，其包含所述第二求和電容器的第一端 子及所述第二求和電容器的第二端子第十一開關，其耦合于所述第一正電路輸入與所述第二求和電容器的所述第一端子之間；及第十二開關，其耦合于所述第二求 和電容器的所述第二端子與所述負O A輸入之間；所述第三求和分支包含第三求和電容器，其包含所述第三求和電容器的第一端-了-及所述第三求和電容器的第二端子；第十三開關，其耦合于所述第二負電路輸入 與所述第三求和電容器的所述第一端子之間；及第十四開關，其耦合于所述第三求 和電容器的所述第二端子與所述正OA輸入之間；且所述第四求和分支包含第四求和電容器，其包含所述第四求和電容器的第一端子及所述第四求和電容器的第二端子；第十五開關，其耦合于所述第二正電路輸入 與所述第四求和電容器的所述第一端子之間；及第十六開關，其耦合于所述第四求 和電容器的所述第二端子與所述負OA輸入之間。
14. 根據權利要求13所述的開關電容器電路，其中所述第三開關及第七開關的狀態(tài)受第一時鐘相位控制；所述第一開關及第五開關的狀態(tài)受所述第一時鐘相位的變量控制，所述第一時鐘 相位的所述變量具有相對于所述第一時鐘相位的經延遲的下降沿；所述第四開關、第八開關、第十開關、第十二開關、第十四開關及第十六開關的 狀態(tài)受第二時鐘相位控制；所述第二開關、第六開關、第九開關、第十一開關、第十三開關及第十五開關的 狀態(tài)受所述第二時鐘相位的變量控制，所述第二時鐘相位的所述變量具有相對于所 述第二時鐘相位的經延遲的下降沿；且所述第一時鐘相位與所述第二時鐘相位相干且大體上非重疊，以使得當所述第一 開關、第三開關、第五開關及第七開關的所述狀態(tài)為非導通時，所述第二開關、第 四開關、第六開關及第八開關至第十六開關的所述狀態(tài)為導通，且當所述第二開關、 第四開關、第六開關及第八開關至第十六開關的所述狀態(tài)為非導通時，所述第一開 關、第三開關、第五開關及第七開關的所述狀態(tài)為導通。
15. 根據權利要求14所述的開關電容器電路，其進一步包含吋鐘產生器，所述吋鐘產 生器經配置以產生所述第一時鐘相位、所述第二時鐘相位、以及所述第一時鐘相位 的所述變量和所述第二時鐘相位的所述變量。
16. 根據權利要求13所述的開關電容器電路，其中所述第一開關、第三開關、第五開關及第七開關的狀態(tài)受第 一吋鐘相位控制； 所述第二開關、第四開關、第六開關、第八開關、第九開關、第十開關、第十一 開關、第十二開關、第十三開關、第十四開關、第十五開關及第十六開關的狀態(tài)受 第二時鐘相位控制；且所述第 一 時鐘相位與所述第二時鐘相位相干且大體上非重疊，以使得當所述第一 開關、第三開關、第五開關及第七開關的所述狀態(tài)為非導通時，所述第二開關、第 四開關、第六開關及第八開關至第十六開關的所述狀態(tài)為導通，且當所述第二開關、 第四開關、第六開關及第八至第十六開關的所述狀態(tài)為非導通時，所述第一開關、 第三開關、第五開關及第七開關的所述狀態(tài)為導通。
17. 根據權利要求16所述的開關電容器電路，其進一步包含時鐘產生器，所述時鐘產 生器經配置以產生所述第 一 時鐘相位及所述第二時鐘相位。
18. 根據權利要求16所述的開關電容器電路，其中所述第一開關至第十六開關中的每 一開關包含單一互補金屬氧化物半導體(CMOS)晶體管。
19. 根據權利要求16所述的開關電容器電路，其中所述第一開關至第十六開關中的每 一開關包含互補N溝道/P溝道金屬氧化物半導體(NMOS/PMOS)晶體管對。
20. —種包含根據權利要求13所述的開關電容器電路的i:-A調制器。
21. —種電路，其包含第一電路輸入，其經配置以接收第一信號； 第二電路輸入，其經配置以接收第二信號； 單一運算放大器(0A)，其包含OA輸入及OA輸出；開關電路裝置，其用于使得所述OA輸出提供以下各項的總和的輸出信號(1) 所述第一信號的乘積、(2)所述第二信號的乘積及(3)所述第一信號的積分的乘 積。
22. 根據權利要求21所述的電路，其中所述第一電路輸入為單端輸入； 所述第二電路輸入為單端輸入； 所述OA輸入為單端輸入；且 所述OA輸出為單端輸出。
23. 根據權利要求21所述的電路，其中 所述第一電路輸入為差分輸入； 所述第二電路輸入為差分輸入 所述OA輸入為差分輸入；且 所述OA輸出為差分輸出。
24. —種在開關電容器電路中處理信號的方法，所述方法包含將第一輸入信號經由至少一個積分分支提供至運算放大器(OA)的輸入； 將所述第一輸入信號經由至少一個第一求和分支提供至所述OA的所述輸入；將第二輸入信號經由至少一個第二求和分支提供至所述OA的所述輸入； 將來自所述OA的輸出的負反饋經由至少一個反饋電容器提供至所述OA的所述 輸入；以及將至少兩個時鐘相位提供至所述至少一個積分分支、所述至少一個第一求和分支 及所述至少一個第二求和分支的開關，以使得所述OA輸出以下各項的總和(1) 所述第一信號的乘積、(2)所述第二信號的乘積及(3)所述第一信號的積分的乘 積。
25. 根據權利要求24所述的方法，其中所述至少一個積分分支的第一積分分支包含第一電容器，其包含所述第一電容器的第一端子及所述第一電容器的第二端子； 第一開關，其耦合于所述第一電路輸入與所述第一電容器的所述第一端子之間；第二開關，其耦合于所述第一電容器的所述第一端子與共模電壓之間； 第三開關，其耦合于所述第一電容器的所述第二端子與所述共模電壓之間；以及 第四開關，其耦合于所述第一電容器的所述第二端子與所述OA的所述輸入之 間。
26. 根據權利要求25所述的方法，其中所述至少一個第一求和分支包含第二電容器，其包含所述第二電容器的第一端 子及所述第二電容器的第二端子；第五開關，其耦合于所述第.電路輸入與所述第 二電容器的所述第一端子之間；及第六開關，其耦合于所述第二電容器的所述第二 端子與所述OA的所述輸入之間；且所述至少一個第二求和分支包含第三電容器，其包含所述第三電容器的第一端子及所述第三電容器的第二端子；第七開關，其耦合于所述第二電路輸入與所述第 三電容器的所述第-…端子之間；及第八開關，其耦合于所述第三電容器的所述第二 端子與所述OA的所述輸入之間。
27. 根據權利要求26所述的方法，其中提供至少兩個時鐘相位包含將第一時鐘相位提供至所述第三開關；將所述第一 時鐘相位的變量提供至所述第一開關，所述第一時鐘相位的所述變量具有相對于所 述第一時鐘相位的經延遲的下降沿；將第二時鐘相位提供至所述第四開關、第六開 關及第八開關；及將所述第二時鐘相位的變量提供至所述第二開關、第五開關及第七開關，所述第二時鐘相位的所述變量具有相對于所述第二時鐘相位的經延遲的下 降沿；且所述第--時鐘相位與所述第二時鐘相位相干且大體上非重疊，以使得當所述第一 開關及第三開關的所述狀態(tài)為非導通時，所述第二開關、第四開關、第五開關、第 六開關、第七開關及第八開關的所述狀態(tài)為導通，且當所述第二開關、第四開關、 第五開關、第六開關、第七開關及第八開關的所述狀態(tài)為非導通時，所述第一開關 及第三開關的所述狀態(tài)為導通。
28. 根據權利要求26所述的方法，其中提供至少兩個時鐘相位包含將第一時鐘相位提供至所述第一開關及第三開關； 及將第二時鐘相位提供至所述第二開關、第四開關、第五開關、第六開關、第七開 關及第八開關且所述第一時鐘相位與所述第二時鐘相位相十且大體上非重疊，以使得當所述第一 開關及第三開關的所述狀態(tài)為非導通時，所述第二開關、第四開關、第五開關、第 六開關、第七開關及第八開關的所述狀態(tài)為導通，且當所述第二開關、第四開關、 第五開關、第六開關、第七開關及第八開關的所述狀態(tài)為非導通時，所述第一開關 及第三開關的所述狀態(tài)為導通。
29. 根據權利要求24所述的方法，其巾所述第一輸入信號為差分信號；所述第二輸入信號為差分信號；所述至少 一 個積分分支包含兩個積分分支； 所述至少一個第一求和分支包含兩個第一求和分支；且所述至少'個第二求和分支包含兩個第二求和分支。
全文摘要
本發(fā)明提供一種開關電容器電路，其采用單一運算放大器來實施積分器與求和器兩者。經由(1)一個或一個以上積分分支及(2)一個或一個以上第一求和分支而將一個輸入信號路由至所述運算放大器的輸入。經由一個或一個以上第二求和分支而將第二輸入信號路由至所述運算放大器的所述輸入。所述分支中的每一者包括電容器及受不同時鐘相位控制的許多開關。所述開關電容器電路可為單端或差分的。所述電路可用于蜂窩式通信系統(tǒng)的接入終端中。所述接入終端可在碼分多址(CDMA)通信標準下操作。
文檔編號H03M3/00GK101663819SQ200880012915
公開日2010年3月3日 申請日期2008年4月21日 優(yōu)先權日2007年4月23日
發(fā)明者倫納特·K-A·馬特 申請人:高通股份有限公司