專利名稱：切換放大器的制作方法
技術領域：
本發(fā)明的實施例一般而言關于切換放大器驅動器與輸出級系統(tǒng)。
背景技術：
一些準則可以用于切換放大器內(nèi)以產(chǎn)生極高的性能，這在由Briane E.Attwood所 提出標題為「對于極高保真器PWM(等級D)音頻放大器最佳化的重要設計參數(shù)」的音頻工 程協(xié)會論文(音頻工程協(xié)會期刊，1983年11月)中被充分討論。更重要的準則其中之一是 介于頂端與底端開關之間的精確時間選擇需求。否則將在失真(THD)里發(fā)生一巨大增加。 這將引起比用最佳化最小時間選擇實現(xiàn)的方式更糟的5倍或10倍的失真產(chǎn)物。該所得產(chǎn) 物進一步，特別是在該模擬波形的過零點(zero crossing point)，為一更高階的產(chǎn)物而且 可能有害音步頁(audibly obj ectionable)。另一個問題是，位于送至該輸出裝置的驅動波形上的時間選擇延展可以在某一個 方向而使得該兩輸出裝置可能暫時會在切換轉換期間導通。在這種情況下，極高破壞性電 流可能從供電軌(supply rail)經(jīng)由該半導體裝置流動，潛在性地引起故障。這種情形的 一個解決方式在先前提到的Attwood的論文里討論到，但是這種解決方式需要額外的電感 和二極管并且后續(xù)而言并不是一個最佳解決方式。它將會增加成本并且仍然經(jīng)受時間選擇 延展，因此在THD上造成了可能變動的結果，但是并沒有緩和該故障機制。它將會用來克服該的前提到的問題，并且減少少于1秒的不匹配延展誤差，并且 提供結合了非常良好THD特性的安全操作。在詳細討論本發(fā)明的實施例的電路實現(xiàn)方式之前，仍然還有一些經(jīng)發(fā)現(xiàn)有用的本 發(fā)明的背景需要考慮。從一個電路的角度來看，在更高的音頻功率輸出電平(典型地在150 瓦以上)，同極性輸出裝置典型地提供最好的結果。對該揭露的其余部分而言，該半導體切 換裝置將假設為M0SFET，但是該一般原則將施用于其它裝置，例如IGBT，但不局限于此。考慮M0SFET裝置，全Nch電路結構，例如與整合式Pch/Nch組合相比，將會是一個 比較好的解決方式。這是因為操作在100伏特以上的Pch(P通道)裝置并不具有已經(jīng)可用 的良好切換特性。Pch裝置與Nch的配對物相比，有更高的輸入電容(Ciss，Crs)以及一更 高的柵極電荷(Qgs)，再加上主體漏極二極管反向恢復時間(Trr)，經(jīng)考慮對于Pch裝置有 更長的反向恢復時間。此外，該Pch裝置的“導通”電阻(Rds’ on’)比擁有相似管芯面積 的Nch裝置還要大。這表示任何Nch/Pch輸出級將傾向于固有地不匹配，這將對最佳化電
6路性能造成不利影響。然而，在到達60伏特或100伏特時可以獲得擁有絕佳性能并且與它的互補Nch部 分有良好匹配的少量Pch。一個典型的例子是Vishay Si7415DN Pch，其典型地匹配于該 Si7415DN Nch，兩者皆可由美國Pennsylvania州的Malvern的Vishay國際公司得到。這 些裝置的使用允許在就THD而言有良好電路性能。并且是很多D2Audio參考設計的基準。 然而如同稍早討論的，該功率輸出將因該較低的電壓等級而有所限制。因為這個理由，在100以上到150瓦的該電路結構的趨勢將用于所有的Nch裝置。 這些裝置在維持這些良好特性的同時，也擁有絕佳的特性，非常低的柵極電荷(Qg)，非?？?速的內(nèi)部主體漏極二極管，以及高達250V的電壓。該電路的這些裝置也皆會匹配于頂端裝 置與底端裝置。在一些狀況下，有一些裝置使用來自該相同鑄造晶片的相鄰管芯，并且使 用相同封裝，例如一個五管腳T0220封裝，像是該IRF4019H、IRF4020H系列，可從Internal Rectifier公司獲得，該公司總部位于美國加州的El Segundo。這些裝置為這些輸出裝置 提供了非常良好的半導體匹配，因此被用于如下討論的電路結構。但是(如同在所有電路 結構里)在這些柵極驅動信號上仍然需要精確的時間選擇，這是以下會討論的一個主題。Nch裝置，盡管為較高功率電平選擇的一部分，也有一個電路應用的問題。該頂端 Nch裝置較佳地擁有一將傳播于該主要正供電軌之上，足以完全強化該裝置的浮體柵極驅 動。舉例來說，這很可能導致在該柵極與該源極之間有+10伏特到+15伏特的電壓。在該 分離軌的+/_供電狀況下，該較低的裝置驅動可以參照該_ve軌，該-ve軌有效地為一交流 接地端。接下來，Nch裝置較容易驅動，但是在上裝置與下裝置之間的時間選擇關系仍然應 該在2納秒以內(nèi)或更少以實現(xiàn)最佳性能。對于本領域技術人員，已知有好幾個對于該高側驅動問題的解決方式，而且目前 仍然在使用中。但是這些方式并沒有實現(xiàn)因為被安全地耦合以避免該電路結構中的延展
白勺胃$ (shoot through) ^ilMItTip—ItW THD+N(totalharmonic distortion plus noise)性能所期望的高緊密度容限(tight tolerance) 0在這在該最常見的解決方式中特 別真實，該解決方式對來自該相同封裝的高側和低側裝置使用指定的IC驅動器。這些高電壓集成電路具有一基本問題，特別是因為用于該高側驅動的所需內(nèi)部電 壓電平偏移，所以這些電路有相當長的傳播延遲，該傳播延遲通常在80納秒至100納秒的 范圍。傳播延遲本身不是個主要問題，事實上該傳播延遲這么長是因為該傳播延遲的延展 無法避免。大部分的裝置指出該頂端與底端裝置之間的匹配不可能比+/_7秒還好，典型地 在+/-10秒左右。為了避免因為在該上輸出裝置與下輸出裝置之間的交叉導通造成的破壞性貫通 電流，這些電路結構應該具有在至少7納秒至10納秒范圍的一電路失效時間(dead time)。 有個例外是因為數(shù)字信號處理器(DSP)控制系統(tǒng)的可能性，這將從而感測該貫通電流與該 正確失效時間的開始。如同稍早之前所述，長失效時間將導致高THD (參照Attwood的論文)，該THD并非 理想地適用于非常高保真放大器。大部分使用這些IC的應用因此需要負反饋。接下來，更 常見的是模擬型態(tài)PWM電路較容易施加反饋。開路式的完全數(shù)字實現(xiàn)方式因此典型地受困 于相對高的THD。有一些完全數(shù)字電路的實現(xiàn)方式，舉例來說可從美國德州Austin的D2Audio公司
7獲得。這是美國加州Milpitas的Intersil公司的分部。但是即使該實現(xiàn)方式也需要用非 常精確且持續(xù)的時間選擇。特別真實的是，在較高的音頻頻率下，該反饋會迅速地降低。從 而，一用于非常高性能的最佳化開路系統(tǒng)將會極度地有效益。為了實現(xiàn)在該應用討論到的這個嚴苛準則，事實上在目前的技術中仍然有一個問 題。這個問題可見于被授權給德州儀器的美國專利第7034609號，該專利獨立地詳細描述 該問題。在該‘609專利中提供的該解決方式不同于由本發(fā)明實施例提供的該解決方式，但 是在該‘609專利中提供的該背景提供了一些關于失效時間和性能穩(wěn)定性的額外的閱讀?？紤]到上述所說，可以想見的是，應該要提供一可以持續(xù)給予結合良好電路可靠 度的改良與較佳時間選擇特性的技術。

發(fā)明內(nèi)容
一切換放大器典型地包括一對由驅動器導通或截止的切換輸出裝置(例如 M0SFET)。重要的是這些切換輸出裝置并不在同一時間開啟或導通。高電流將流經(jīng)電壓供 電軌以及該切換放大器并導致缺乏效率并可能對該裝置造成破壞。失效時間(為一段沒有 輸出裝置開啟的時間，被用于保證此現(xiàn)象不會發(fā)生。然而這段時間如果太長，將導致很高的 全體諧和失真加噪聲(total harmonic distortionplus noise, THD+N)以及很低的效率。 本發(fā)明的實施例一般而言關于音頻放大系統(tǒng)，更特別的是關于用于減少且較佳地最小化從 該失效時間引起的失真與噪聲的系統(tǒng)與方法。本發(fā)明的一實施例提供一方法，藉由該方法該輸出切換半導體(開關)具有一可 靠且安全的驅動方式以實現(xiàn)介于頂端及底端切換裝置之間的最小失效時間切換，特別是使 用同極性輸出裝置時。這允許了最低可能THD+N將被可靠地實現(xiàn)，因為沒有了會使輸出裝 置故障的供電軌與該裝置之間的過量貫穿電流與不匹配傳播延遲延展的可能性。根據(jù)一實施例，為了實現(xiàn)低開路失真特性，特別是在該中間功率區(qū)域，介于頂端與 底端開關之間的失效時間應該被控制在2納秒或更少。該短失效時間基本上應該可以自由 延展，假如該失效時間趨近于零，或更糟地變成負數(shù)，該災難性的貫穿電流就可能發(fā)生，也 潛在性地破壞該輸出裝置。當失效時間趨近于零，系統(tǒng)里的靜態(tài)電流將會持續(xù)進步地升高。特別是對所有N通道(Nch)MOSFET電路結構，目前以IC為基礎的驅動系統(tǒng)通常具 有在+/_7納秒到+/-10納秒范圍之間的本質(zhì)失效時間延展，，除非有負反饋的存在，否則將 會導致過度失真產(chǎn)物。藉由例子說明，在_12dB FS時，一個10納秒的失效時間將會典型地 產(chǎn)生0. 2%的THD。一個5納秒的失效時間將會典型地減少至0.05%的THD。在另一個極 端上，舉例而言，對于一個20納秒左右的失效時間，THD將會升高至0. 6%到0. 8%之間。對 模擬PWM(脈沖寬度調(diào)制)來說，反饋可以更輕易地施行，可以接受該增加的失效時間，但是 對整體數(shù)字系統(tǒng)而言，因為施加區(qū)域與全局反饋的困難度而產(chǎn)生了更大問題。本發(fā)明的特定實施例提供一個具有最小組件數(shù)量的簡單低成本的切換放大器，該 放大器可以讓THD+N對于模擬PWM與完全數(shù)字系統(tǒng)兩者都有卓越性能，特別是開路(沒 有反饋)的電路結構。即使對于可以使用反饋的系統(tǒng)，更好的方式是擁有非常低的開路 THD+N。因為只有最小的反饋需要被施行_剛好足夠降低該輸出阻抗，并且減少磁化率以負 載在低通濾波器區(qū)段的改變，加上避免該更高階的諧波產(chǎn)物。在時間延展上的精密控制會 進一步減少在放大器靜態(tài)電流的大幅度變動。
本系統(tǒng)的特定實施例可以用一個穩(wěn)定且可重復的方式減少在輸出開關彼此的間 的切換失效時間到2納秒(或更少)，因此允許了與安全操作結合的改良且較佳的最佳化 THD+N性能。這將會在目前的電路結構上提供一個主要的性能改良。本發(fā)明的例示性實施例現(xiàn)在將簡化并且也對詳細的、特定的實施例與概略圖作相 關討論。根據(jù)本發(fā)明，開發(fā)了一種電路結構，以尋求提供在頂端與底端裝置切換之間的前 后一致的匹配，典型地至1納秒或更少，中位數(shù)約設定在2納秒。這是可能發(fā)生的，因為本發(fā)明的實施例電路結構中所固有的非常短暫的電路傳播 延遲所導致，在6納秒到10納秒的范圍(并非稍早之前討論的該典型IC驅動器的70納秒 至100納秒)。有利的是，他們被精準地控制，所以發(fā)生在本申請所給出的電路結構中任何 所得的不匹配時間延展將按比例減縮，至典型地提供匹配至該前述輸出裝置的1納秒。有各種電路實現(xiàn)方式在以下的實施例中更詳細地被討論。該基本系統(tǒng)使用一特別設計的變壓器驅動，該驅動可以提供0至100%的占空比 (duty cycle)，但是實踐中被限制在3%到97%。該變壓器驅動器之后跟隨著精心挑選過 的用于頂端與底端M0SFET柵極驅動路徑的相同有源電路。這些電路具有最小的傳播延遲 (藉由例子來說，在6納秒至7納秒)，該傳播延遲也非常精確與良好匹配。該全部系統(tǒng)接 著產(chǎn)生1納秒的典型匹配。該變壓器、周遭組件與跟隨在后的驅動電路對該電路結構的全 面成功非常重要。對于所考慮的音頻應用，很多與傳統(tǒng)變壓器驅動全然不同的許多矛盾需求需要被 迎合，以用于功率供應器等。該寬廣的占空比變動意圖避免在驅動振幅的實質(zhì)上變化(作 為在變壓器內(nèi)伏特/秒平衡的一結果)，需要該副線圈波形的DC復原。這是在該先前技術 里公知的。然而，在討論的音頻應用里，進一步的準則對于與用于功率供應器等的傳統(tǒng)電路 結構變壓器相當不同的變壓器與周遭組件來說變得唯一。這些重要差異羅列如下。該隔離變壓器應該操控不只該系統(tǒng)的典型地位于從200千赫茲至500千赫茲的范 圍之間的基本切換頻率，也操控了調(diào)制范圍頻譜從至少20赫茲至20千赫茲的該音頻PWM， 甚至也操控了用于超級音頻光盤片(super audio compactdisc，SACD)系統(tǒng)等的40千赫 茲。因此該變壓器必須在非常寬的頻帶上維持完全的信號傳送完整性，維持不變的振 幅輸出，并且不具有因為該外部電路電容耦合至該變壓器的任何明顯諧振(該諧振將影響 該低通濾波音頻的完整性)。這種諧振應該不會發(fā)生在該音頻頻寬內(nèi)或甚至在該音頻的相 近諧頻處，當然也不會發(fā)生在該切換頻率處。該變壓器應該也具有足夠的電感以維持耦合至低RF損耗的該低磁化電流。漏電 感也很重要，因為任何漏電感會有效地引起一個傳播延遲，所以要最小化這個需求。進一步 來說，這個漏電感應該要盡可能免除延展。否則，在使用兩分離變壓器組成的狀況下，驅動 器的不匹配可能發(fā)生。當使用一個變壓器時，該漏電感將傳播在上輸出裝置與下輸出裝置 上，但是要注意的是，沒有導通/截止的聲響會被傳送至該揚聲器?？梢钥匆姷氖?，對于要正確工作的這一類系統(tǒng)，需要與先前技術相當不同的特別 設計技術以用于該全部電路的施行。這些技術會在以下更詳細地被討論。應該注意到的是，如下所述的該實施例意圖為例示的，意圖用于說明本發(fā)明而不欲設限。圖1展示一使用Pch與Nch裝置的先前技術系統(tǒng)。這種類型的電路非常容易驅動， 因為該柵極驅動信號有效地位于AC接地端。該Pch裝置參照于該正供電軌，而該Nch裝置 參照于該負供電軌。傳播延遲可以被最小化，因為該柵極信號經(jīng)由電容源自于該接地端參 照(ground referenced)的驅動器IC，而且該DC經(jīng)由二極管D8與D10被復原。使用該技術的電路最佳地應用在100瓦到150瓦的較低功率，在此功率下仍可得 到最佳化與匹配的Pch與Nch配對(例如Vishay 60V Si7414與Si7415)。這種裝置有非 常良好匹配的低柵極電荷(Qg)、導通電阻(Rds ‘on’)、以及主體漏極反向恢復時間(Trr)。該電路結構的實用性在高功率時會減少，因為需要高供應電壓，且電壓在100伏 特以上，匹配的Pch與Nch裝置還未可得。不匹配的裝置將通常給予較高的THD+N值并且， 因為該較慢速度，在100伏特以上的Pch裝置將導致更高的電路損耗。因為這個原因，所有 的Nch裝置較佳地在100伏特以上。然而，如同稍早之前在本應用里提到的，全Nch電路因 為該浮動高側柵極驅動器的需求而變得更難以驅動。圖2展示了一先前技術的解決方式，該解決方式藉由施加該接地參照信號至一小 串珠狀或環(huán)狀脈沖變壓器以提供所需要的電位偏移的頂端柵極驅動信號。該變壓器設計于 在該領導前緣(leading front edge)被施加之后就飽和。因此，該變壓器副線圈電壓崩潰， 而該副線圈二極管變成逆向偏壓，因為自身的輸入柵極電容(Ciss)而留下該M0SFET上的 電荷。當該驅動信號需為負值時，Q 1被啟動而且被開啟為‘導通’狀態(tài)以對在Q2的柵極電 荷作放電。這個電路為有效的，但是在時間選擇與Vgs驅動振幅上有小延展。時間選擇延展可以典型地被維持在少于5納秒，或在一個DSP內(nèi)(沒有展示)或 在該驅動器U1與U2的輸入做調(diào)整。這些時間選擇的變動是因為在變壓器飽和點與溫度相 關的小延展，也因為在漏電感上的延展，也因為載止開關Q1的切換時間延展。小Vgs振幅在占空比上的延展是因為在該上升邊緣的初始脈沖之后，該Ciss電荷 慢慢地在該M0SFET柵極衰減。這一般只是一點點百分比，但是會稍微增加在高功率電平處 的 THD+N。圖3為在圖2上的一變動，而且也是D2Audio的美國專利No. 7078963的一部分， 并在該專利中討論，在這里并入以作為參考。在這個解決方式中，該驅動不依賴一飽和脈沖 變壓器，而是由一 DSP控制的一發(fā)脈沖(one shot pulse)獲得，該驅動施加于一將不會飽 和的小環(huán)狀電路。如同圖2所給定的電路結構，因可變的飽和電平及/或溫度所導致的時 間選擇誤差因此被消除。然而，在操作上稍微復雜，并且因為該Ciss電荷慢慢地衰減而仍 然在占空比上有一小振幅改變。圖4展示一廣泛使用在全Nch應用的系統(tǒng)。該解決方式使用一特定的IC驅動器， 該驅動器可以同時驅動高輸出裝置與低輸出裝置，因為該內(nèi)部電平偏移內(nèi)建在這部分中。 典型的例子像是IRS20124或IRS20965S，可從總部位于美國加州El Segundo的Internal Rectifier公司獲得。數(shù)個公知部分也可獲得，像是該IRS20965S。該頂端驅動特別擁有一 靴帶式電路配置以提供在該正供電軌上的必需的柵極增強。這些裝置的共同點是，因為該內(nèi)部電平偏移以及所需的高電壓(通常到+/-100伏 特左右)的緣故，從輸入到輸出之間傳播延遲在60納秒到90納秒的范圍內(nèi)。傳播延遲如 果前后一致而且免除延展的話，其本身不是太大問題。然而，在頂端與底端驅動輸出之間匹
10配的典型延展給定在+/_7納秒到+/-10納秒。這樣寬的延展將造成在開路電路(彼等沒 有反饋的電路)中非常差的THD+N，而且進一步來說，假如該失效頻帶趨近于0，該輸出裝置 的災難性故障可能因為過度的貫穿電流而發(fā)生。


在閱讀上述詳細描述與參照隨附圖式之后，將更明白本發(fā)明的其它目的與優(yōu)點。圖1是使用基本P通道/N通道(Pch/Nch)的組合的一先前技術電路。圖2、圖3、圖4是使用各種全N通道(Nch)電路結構的先前技術電路。圖5是根據(jù)本發(fā)明的一實施例最簡單的全Nch電路結構中之一。圖6是根據(jù)具有二分離變壓器的本發(fā)明的實施例的替代的全Nch概略圖。圖是為根據(jù)具有變壓器與用于較低Nch的分離電平偏移器的實施例的另一全Nch 概略圖。圖8是根據(jù)本發(fā)明的實施例的簡單的全Nch橋式(BTL)電路概略圖。圖9是根據(jù)本發(fā)明的實施例的總諧波失真加噪聲(THD+N)對功率所畫成的圖。圖10是一施加負反饋的THD+N對于功率所畫成的圖。當本發(fā)明經(jīng)受于各種修改與替代型式，特定的實施例藉由例子在圖式與詳細描述 中加以展示。然而應該了解的是，圖式與詳細描述意圖不在于將本發(fā)明限制在所述特定的 實施例，該揭露反而是意圖涵蓋所有落在如隨附申請專利范圍所定義的本發(fā)明的范疇內(nèi)的 所有修改物、等效物與替代物。
具體實施例方式圖5展示根據(jù)本發(fā)明的一實施例的電路結構，該結構允許非常精確的時間選擇， 而且在頂端裝置與底端裝置之間的柵極驅動時間選擇的延展典型地少于1納秒。額外的電 阻位于從C5至該自產(chǎn)生驅動器(self generated driver)正供應之間，該電阻幫助確保了 該上輸出裝置Q1被控制在低位以避免或至少最小化導通或截止的聲響(pop)，更允許過載 的截止狀況是基本上無噪聲。該電路，加上跟隨其后的其它電路，全都提供了一在整個占空比內(nèi)基本上不變的 振幅驅動脈沖(典型地小于3%的振幅變動)，該脈沖無關于在20赫茲到超過20千赫茲的 范圍的音頻調(diào)制頻率。如前所述，有一些用于一浮動M0SFET的變壓器驅動電路結構已經(jīng)被提出(舉例 來說，可參照圖2或圖3)，但是這些電路主要設計用于切換功率供應應用等。一些像是圖 2和圖3的電路被改造成音頻應用，但是不符合最新所期望的最佳嚴格穩(wěn)定需求。在用于 International Rectifier Application noteAN937 ( “AN937”)中一變電器驅動給定進一 步的參照，其目的再次地與功率供應應用有關。然而在功率供應應用中，該用于成功操作的 需求準則更為簡單，因為主要在于該切換頻率牽涉到慢變調(diào)制以補償線路與負載的變動。 藉由例子來說，對于高保真寬帶音頻應用而言，所示AN937中給定的電路并不會令人滿意 地工作。為了使用這樣一個用于音頻應用的系統(tǒng)，因為該變壓器必須讓寬范圍的頻率通過 而又同時保持該驅動信號的全面完整性，所以需要更多嚴格的準則。這些一音頻調(diào)制組件的頻率范圍從20赫茲到40千赫茲，再加上范圍在200千赫茲到500千赫茲之間的基本切 換頻率。任何由這些頻率導致的諧振或互相影響都將會影響到該輸出至隨后驅動器級的脈 沖的完整性，因此造成了該系統(tǒng)的非線性與THD性能的衰退。該變壓器(圖5中的T1)因此應該要以以下參數(shù)仔細設計。當耦合至該變壓器的 輸入端與輸出端的外部驅動電容時，該磁化電感應該是在基本上沒有諧振發(fā)生在任何上述 頻率范圍的一個值。典型地來說，這個用于一 384千赫茲的切換頻率的電感將在約35微亨 利(P H)。在這個變壓器的中也包括一漏電感值，該漏電感值會產(chǎn)生諧振的問題。此外，該漏 電感應該盡可能的低，并且在單元間要維持非常穩(wěn)定不變的值。藉由解釋，任何漏電感將隨 著線圈有效地以序列出現(xiàn)，并且將引起一個傳播延遲，該傳播延遲的值將視相關外部組件 而定，并且在最后，實際的傳播延遲的延展將會導致介于輸出裝置(圖5的Q1和Q2)之間 的時間選擇不匹配(切換)誤差，尤其是在頂端驅動和底端驅動使用分離路徑的彼等電路 結構。因為這個原因，一個較佳的實施例為一平面變壓器，該變壓器具有該嵌置在該 PCB(印刷電路板)的線圈。這確保了該變壓器參數(shù)被固定而且不意圖分離線圈的變動。其它必須被仔細地考慮的參數(shù)為該磁芯飽和的開始，該值應為最小。在該頻率范 圍內(nèi)即使是一點百分比的電感下降都將產(chǎn)生一非線性成分。磁芯損耗(core loss)也需要 考慮，以使不想要的溫度上升最小化。典型地希望將溫度上升維持在15°C以下。只藉由例子說明，符合該上述準則的具有一主線圈以及兩副線圈的變壓器如下所
7J\ o線圈在3個PCB層上的任一者皆有4圈線圈，加上用于穿孔互連的一層。(可以 使用特別插入線圈技術以實現(xiàn)最大耦合與最小漏電感。)電感典型地為35微亨利，漏電感小于1微亨利。磁芯Ferroxcube 平面芯 ER 14. 5/3/7材料藉由例子，但并不限于此例，F(xiàn)errixcube等級3F3的材料將可適用。沒有間隔的一對。電感值下降的百分比在任何調(diào)制指數(shù)上小于3%。連接至該線圈的輸出輸入電容應該維持在最小值以避免在如前所述的音頻頻帶 與切換頻帶的諧振。應考慮用于任何可能在從10赫茲至大于20赫茲的音頻頻率范圍，額外地在該系 統(tǒng)的切換頻率引起任何諧振的本質(zhì)磁化電感、漏電感、與所有的該外部電容。跟隨在該變壓器后的該驅動器級因此應該具有低輸入電容，該驅動級應該快速切 換(典型地在5納秒到10微秒)并且應該具有非常小的傳播延遲。這些延遲應該少于6納秒并且應該非常精密地被定義，所以任何在頂端與底端 M0SFET柵極的間的不匹配將會少于1納秒。在圖5所示的電路結構，該副線圈驅動高側與低側輸出MOSFET Q1與Q2，而且因為 相同的電路系統(tǒng)在該變壓器T1的后被執(zhí)行，所以該變壓器動作以確保該輸出裝置不能交 叉導通。使用這些技術，在頂端柵極驅動及底端柵極驅動之間的實際時間選擇延展可以保
12持在1納秒或更少，允許該改良的彈性以安全地改善THD+N而沒有穿越頂端裝置與底端裝 置的破壞性貫穿電流發(fā)生。圖6近似于圖5，因為使用了同樣的基本組件，但是有彈性以允許自一 DSP至每單 一柵極的分離時間選擇調(diào)整，這樣一個驅動系統(tǒng)可根據(jù)該所需功率電平允許可變的失效時 間。以這個方式，THD與靜態(tài)電流可以動態(tài)地被改變以實現(xiàn)從靜態(tài)到全功率的功率范圍的 最佳性能。更進一步而言，該DSP可以控制該導通與截止狀況，因此該輸出MOSFET Q1與Q2 可以在這些周期被關閉。換句話說，因為具有分開的PWM信號(在圖6中顯示為PWM Hi與 PWM Lo)，所以晶體管Q1與Q2可以在同一時間被截止，這點與圖5相反。顯示在圖6中，在 該輸入驅動器502之前的是時間選擇補償電路6021與6022，這些電路可被使用于調(diào)整該提 供PWM信號的相關時間選擇至高側信號路徑與低側信號路徑?！獋€與功率電平有關的動態(tài)改變失效時間的實例將是來自D2Audio的Dyna時間 選擇控制。根據(jù)一實施例，兩個平面變壓器內(nèi)建在該PCB內(nèi)，每單一變壓器具有一鐵氧體磁
-I-H心。如同圖5的該先前電路，時間選擇的延展，使用了失效頻帶，非常精密地控制在典 型1納秒的量級。圖7顯示本發(fā)明的不同實施例，該實施例使用一變壓器以用于該頂端驅動，以及 一 DC復原的一電容耦合驅動信號并且參照該用于底端驅動的負軌(negative rail)。在這 個電路結構中，如同在先前的狀況下，上驅動路徑與下驅動路徑的獨立控制為可能的。但是 根據(jù)本發(fā)明的該實施例，仍然維持了該最小免除延展時間選擇能力。因為所有在頂端副線圈之后的頂端與底端驅動路徑為相同的，該頂端唯一額外的 傳播延遲因素將會是該變壓器的漏電感。這將會藉由該平面PCB線圈非常精確地從單位至 單位間被定義。該增加的時間延遲可能在該較低通道被補償，或在該DSP或在該驅動器之 前的電路系統(tǒng)被補償。在輸入至U2驅動器的該兩二極管、兩電容與兩電阻的增加組件允許非常微小至 遠小于1納秒的所需時間時間調(diào)整。舉例來說，假如該DSP控制可以只調(diào)整在3至4納秒 的增加，這將會是一所期望的增強。這當然可以被使用在本應用所討論的其它例子中。圖8為圖5的一橋式型態(tài)，而且除了該功率為雙倍外，亦施加了該相同優(yōu)點。時間 選擇在兩通道仍然非常精確。圖9為展示來自圖7基本電路的結果的圖，但是在橋式(也指為橋式負載，或BTL) 配置中，可以看見的是該用于一開路系統(tǒng)的THD電平實際上相當?shù)?，而且只有可能在非?精密的時間選擇延展中才可能發(fā)生。失效頻帶時間選擇被設定為約在2納秒左右。在閉路狀況下，這些THD+N結果將因所加的負反饋的量被改良，該THD+N典型地在 15分貝到20分貝。圖10展示使用用于圖7的基本電路結構的結果，但是施加了負反饋。本發(fā)明可能包括許多不同的實施例。舉例來說，一實施例為一切換放大器驅動器 及輸出級，其包括具有被配置成驅動該負載具有二功率輸出開關的半橋式電路；非常快 速(例如小于8納秒的上升/下降時間)驅動每單一輸出裝置的低傳播延遲(例如從輸入 到輸出小于10納秒)驅動器級，該驅動器級具有最小輸入電容(較佳地小于100pF)；及驅
13動從該變壓器輸入至該驅動器級開關的任何或全部驅動路徑的一變壓器，該變壓器具有當 耦合至所有相關聯(lián)外部電路系統(tǒng)時，在從小于20赫茲到至少40千赫茲的音頻頻帶范圍內(nèi) 避免任何或全部諧振，也在該放大器切換頻率避免所有諧振的特性。該變壓器具有低且免 除延展的漏電感特性，該變壓器的價值應該在于再一次地避免了當耦合至該外部電路系統(tǒng) 時的任何這一類諧振。舉例來說，該變壓器可能擁有小于6微亨利的電感，該電感維持相對 穩(wěn)定，并具有一限制在+/_20%的延展。該變壓器符合所有上述的準則，但是仍然有足夠的 磁化電感以維持正比于該總驅動器級電流漏極的低電流。該變壓器具有在切換頻率時的低 磁芯損耗(引起小于15°C的溫度上升)，及在自身最小至最大的占空比范圍內(nèi)具有最小電 感改變(典型地小于3%)。該變壓器在任何包括溫度的操作狀況下都遠低于飽和點，所以 它的電感，特別是該最小漏電感，基本上將不會改變。舉例來說，該電感的下降可能被限制 在不會超過3%。該放大器級在典型地位于從20赫茲到20千赫茲任何調(diào)制音頻頻率范圍 及在從到99%的任何調(diào)制指數(shù)之下提供一基本上振幅不變的驅動信號至該輸出功率 切換裝置。該變壓器可能是一個平面變壓器，它的線圈被嵌置在該PCB上，進一步地在最精 密的控制內(nèi)確保了該所期望磁化與漏電感的可重復性。舉例來說，該輸出功率裝置可能是M0SFET (金屬-氧化物_半導體場效應晶體管) 或IGBT(隔離柵極雙極晶體管)類型的裝置。該放大器可能以橋式模式(BTL)連接。該輸 出半導體切換裝置可能在一使用用于特性的最佳化匹配的相鄰管芯的單一封裝內(nèi)。該切換放大器可能被配置成確保在該系統(tǒng)初始導通或截止時，或在過載的狀況 下，兩個輸出開關皆被截止直到該系統(tǒng)重設定或在穩(wěn)定狀況下操作，因此避免了可聽見的 導通/載止的聲響(pop)。合適的電路系統(tǒng)可能被增加，直接加在該輸出切換柵極電極路徑或在該功率級輸 入的一合適的連接點，以微調(diào)時間選擇調(diào)整至比1納秒更佳，以有別于任何質(zhì)量較差的DSP 控制時間選擇調(diào)整。在該切換放大器內(nèi)一單一主線圈與二副線圈可以用最小不匹配誤差的方式提供 合適驅動信號至頂端與底端的半橋式部分。或者，一單一主線圈及四副線圈可以提供用于 橋式(BTL)配置的合適的驅動信號。該較低驅動路徑可以由一電容及該由二極管及電阻作DC復原的信號驅動，而且 該下列驅動電路系統(tǒng)可能與該頂端部分驅動相同以實現(xiàn)在該變壓器之后相同的傳播延遲。圖5至圖8電路的額外細節(jié)將在以下說明。參照圖5，展示了一切換放大器驅動器 及一輸出級系統(tǒng)，該裝置亦包括了一變壓器T1、一驅動器級510，以及一半橋式功率級525。 該半橋式功率級525包括一高側N通道切換晶體管Q1與一低側N通道切換晶體管Q2。另 一切換放大器驅動器與輸出級系統(tǒng)展示在圖6至圖8。在特定的實施例中，這些系統(tǒng)為數(shù)字 控制等級D的切換音頻放大器系統(tǒng)。在圖5中，該變壓器T1包括一主線圈與二副線圈，其中主線圈被配置成接收來自 于一輸入驅動器502的一脈沖寬度調(diào)制(PWM)驅動信號，當顯示在圖5至圖8中的輸入驅 動器為來自IXYS公司(總部在美國加州的Milpitas)的可用的一 IXDN502，另外的輸入 驅動器也可被使用。在圖6中，使用了兩個變壓器T1和T2，每一變壓器均具有一主線圈 與一副線圈。在圖7，一單一 壓器T1使用于該高側信號路徑，而且一電平偏移器(levelshifter) 708用于該低側信號路徑。該顯示的電平偏移器708包括電容C4、電阻R5與二極 管D2b。也可使用另外的電平偏移器。在圖5的實施例中，如同圖6至圖8的實施例，如同以上所解釋的，該變壓器較佳 地被配置成防止在從20赫茲到40千赫茲的音頻頻帶范圍與在高側與低側的N通道切換晶 體管的切換頻率中的諧振。此外，如以上所解釋的，該變壓器較佳地被配置成具有一不大于6微亨利的自由 漏電感，不超過+/_20%的延展，不少于35微亨利的磁化電感，及不超過15°C的切換頻率的 磁芯損耗。該顯示的驅動器級510包括第一柵極驅動電路5101與第二柵極驅動電路5102。 在圖5中，該第一柵極驅動電路5101連接至變壓器T1的副線圈之一，并且被配置成輸出一 高側驅動信號5201，該信號為該PWM驅動信號的放大版。該第二柵極驅動電路5102被配 置成輸出一低側驅動信號5202。如上述解釋，該驅動器級510較佳地被配置成具有一不起 過8納秒的切換時間、一不超過10納秒的傳播時間、以及一不超過100pF的輸入電容。根 據(jù)一實施例，如上述解釋，至少該第一柵極驅動電路5101位于一 PCB上，而且該變壓器為嵌 置在該PCB上的一平面變壓器。在這些實施例中，有超過一個變壓器，所有的變壓器都可以 被嵌置入該相同PCB上，或者每一個都可以被單獨地嵌置在一分離的PCB上。在另外的實 施例中，該變壓器為分離的變壓器。該驅動器510應該擁有一快速的切換時間，一低傳播延遲，與一低輸入電容。更特 定地來說，根據(jù)本發(fā)明的一實施例，如上述解釋，該驅動器級510具有一不超過8納秒的切 換時間，一不超過10納秒的傳播延遲，及一不超過100pF的輸入電容。該高側N通道切換晶體管Q1包括一由高側驅動信號5201驅動的柵極，及一連接 至一高電壓軌(例如正70伏特)的漏極。該低側N通道切換晶體管Q2包括一由該低側驅 動信號5202驅動的的柵極，及一連接至一高側N通道切換晶體管Q1源極的漏極，以及一連 接至一低電壓軌(例如負70伏特)的源極。如上面所述，該切換晶體管Q 1與Q2可以是 M0SFET或是IGBT，但是并不設限。根據(jù)一實施例，可提供該晶體管Q1與Q2，例如使用來自 International Rectifier 公司的一 IRFI4019H，但并不設限于此。一輸出信號530產(chǎn)生在該連接在一起的該高側N通道切換晶體管Q1的源極與該 低側N通道切換晶體管Q2的漏極。在圖5到圖7中的該實施例中，該輸出信號530為該 PWM驅動信號的放大版，該PWM驅動信號具有一介于該高電壓軌與該低電壓軌的間的電壓 振幅。在圖8的該實施例中，該輸出信號5301與5302為該PWM驅動信號的放大版，該PWM 驅動信號具有一介于該高電壓軌與該低電壓軌之間的電壓振幅。在驅動該負載之前，該輸 出信號530由一低通濾波器540進行濾波。該低通濾波器如圖所示為一第四階低通濾波器， 也可以使用另外的濾波器，例如可以使用一低階或高階的濾波器。參照圖5，該柵極驅動電路5101所圖所示包括一 DC復原電路5121與一放大器電 路5141。該DC復原電路5121連接至該變壓器副線圈之一。該放大器電路5141包括一信 號輸入端子，一信號輸出端子，一高供電端子與一低供電端子。根據(jù)一實施例，該放大器電 路5141的該高供電端子與該低供電端子從該DC復原電路5121接收功率，以下會更詳盡地 解釋。該放大器電路5141的信號輸入端子接收一重建構與來自該DC復原電路5121的該 PWM驅動信號的DC復原版。該放大器電路5141的信號輸出端子提供該高側驅動信號5201
15至該高側N通道切換晶體管Q1的柵極。在圖5中，另一柵極驅動電路5102包括一 DC復原 電路5122與一放大器電路5142，其中該DC復原電路5122連接至該變壓器副線圈中的另一 個。在圖6中有兩個分離的變壓器T1和T2，而且該DC復原電路5122連接至該變壓器T2 的副線圈。參照圖5，根據(jù)一實施例，該DC復原電路5121如圖所示包括一電容C5與一對二 極管Dla與Dlb。該電容C5的一端子連接至該副線圈的一端子，其中該電容C5的另一端 子連接至該二極管Dla的陽極與該二極管Dlb的陰極。此外，該二極管Dla的陽極與該二 極管Dlb的陰極連接至該放大器電路5141的該信號輸入端子。該二極管Dla的陰極連接 至該放大器電路5141的低供電端子，并連接至該副線圈的其它端子。在這個配置中，該放 大器電路5141從該DC復原電路5121接收功率。該顯示的DC復原電路5121包括了一電 阻R0，該電阻用以降低該變壓器的漏電感，并且進一步用以在當切換停止而仍然施加一高 電壓時確保一清除(clean off)狀況。當情況有利時，該電阻R0可以被移除。該DC復原 電路5122與該放大器電路5142類似于該DC復原電路5121與該放大器電路5141，因此不 需要分開描述。根據(jù)一實施例，該放大器電路5141包括一對互補晶體管Q3a與Q3b，而且該放大器 電路5142包括進一步的一對互補晶體管Q4a與Q4b。在這些實施例中，該每一對互補晶體管 的源極提供該放大器電路514的該高供電端子與低供電端子。在一實施例中，每一對互補 晶體管可以由一 Vishay可用的Sil549DL提供，但并不因此限制于此。在一實施例中，每一 上述的互補晶體管對可以以一 IXDN502(類似于用于輸入級502的那一個)取代，IXDN502 可以如放大器電路514運作，但是具有比最佳化的傳播延遲更大的傳播延遲。例如參照圖5，電容C3是一個DC阻擋電容，電容C4是一個功率供應去耦電容，而 電容C7和C8為儲存電容。連接于該晶體管Q3a與Q3b的漏極之間的電阻R1提供用于該 高側驅動信號5201的充電電流整形。連接于該晶體管Q4a與Q4b的漏極之間的電阻R3提 供用于該低側驅動信號5202的充電電流整形。當該電路的電容需要放電時，電阻R2與R4 提供一用于晶體管Q1與Q2的確定截止位置。本發(fā)明可能提供照該上述特定實施例所述的好處與優(yōu)點。這些好處與優(yōu)點可能在 本發(fā)明的一些或全部實施例中找到。在這里所使用的用詞「包含」或任何變動詞，意圖演譯 為無排除地包括遵從彼等用詞的該元素或限制。從而，一包含一組元素的系統(tǒng)、方法或其它 實施例并不限于彼等元素，而且可能包括沒有明確條列出或該實施例所固有的其它元素。當本發(fā)明參照該特別實施例作描述，應該了解的是該實施例作為說明，而本發(fā)明 的范疇并不受限于這些實施例。很多如前所述實施例的變動、修改、例外或改良是可能的。 應考慮到這些變動、修改、例外或改良將在如前所述的本發(fā)明的范疇內(nèi)。
權利要求
一種切換放大器驅動器及輸出級系統(tǒng)，包含配置成驅動一負載的具有二個功率輸出開關的半橋式功率級；配置成驅動所述功率輸出開關的驅動器級，其中該驅動器級具有快速切換時間、低傳播延遲及低輸入電容；及配置成驅動該驅動器級的變壓器，其中該變壓器被配置成防止從20赫茲到40千赫茲的音頻頻帶內(nèi)的諧振以及在所述功率輸出開關的切換頻率處的諧振，其中該變壓器具有低自由漏電感，其中該變壓器被配置成當被耦合至外部電路時防止所述音頻頻帶內(nèi)的諧振以及在所述功率輸出開關的切換頻率處的諧振，其中該變壓器具有足夠的磁化電感以維持正比于總驅動器級電流漏極的變壓器低電流，其中在所述切換頻率處該變壓器具有低磁芯損耗，其中該變壓器被配置成在所有操作狀況下都保持低于一特征飽和點。
2.如權利要求1所述的切換放大器驅動器及輸出級系統(tǒng)，其中 該驅動器級具有一不超過8納秒的切換時間；該驅動器級具有一不超過10納秒的傳播延遲； 該驅動器級具有一不超過IOOpF的輸入電容； 該變壓器具有不超過6微亨利的自由漏電感； 該變壓器具有不超過+/-20%的延展； 該變壓器具有不少于35微亨利的磁化電感； 該變壓器具有在切換頻率處不超過15°C的磁芯損耗；及在所述音頻頻帶內(nèi)并且在從至99%的任何調(diào)制指數(shù)處，該切換放大器驅動器及輸 出級將一基本上振幅不變的驅動信號提供給所述輸出功率開關。
3.如權利要求1所述的切換放大器驅動器及輸出級系統(tǒng)，其中該變壓器包含一平面變 壓器，其線圈被嵌置在一印刷電路版(PCB)中。
4.如權利要求1所述的切換放大器驅動器及輸出級系統(tǒng)，其中所述輸出功率開關包含 選自下列的晶體管金屬氧化物半導體場效應晶體管(MOSFET)；及 隔離柵極雙極晶體管(IGBT)。
5.如權利要求1所述的切換放大器驅動器及輸出級系統(tǒng)，其中該放大器是以一橋式模 式配置的。
6.如權利要求1所述的切換放大器驅動器及輸出級系統(tǒng)，其中該系統(tǒng)被配置成在系統(tǒng) 的初始導通與截止時以及在過載狀況下，使輸出功率開關截止直到該系統(tǒng)被重新設定或在 穩(wěn)定化狀況下操作并因此避免可聽見的聲響。
7.如權利要求1所述的切換放大器驅動器及輸出級系統(tǒng)，進一步包含直接位于輸出半 導體柵極電極路徑中或位于功率級的輸入處的電路系統(tǒng)，該電路系統(tǒng)被配置成調(diào)整被提供 給該功率級的時間選擇信號。
8.如權利要求1所述的切換放大器驅動器及輸出級系統(tǒng)，其中該變壓器具有一單一主線圈與二個副線圈，該單一主線圈與二個副線圈被配置成將驅動信號提供給該功率級的頂 端與底端半橋式部分。
9.如權利要求1所述的切換放大器驅動器及輸出級系統(tǒng)，其中該變壓器具有一單一主 線圈與四個副線圈，該單一主線圈與四個副線圈被配置成提供用于該功率級的橋式(BTL) 配置的驅動信號。
10.一種切換放大器驅動器及輸出級系統(tǒng)，包含配置成驅動一負載的具有二個功率輸出開關的半橋式功率級； 上驅動路徑，包括配置成驅動所述功率輸出開關中的上功率輸出開關，其中該驅動器級具有一不超過8 納秒的切換時間、一不超過10納秒的傳播延遲及一不超過IOOpF的輸入電容，及 配置成驅動該驅動器級的變壓器，其中該變壓器被配置成防止從20赫茲到40千赫茲的音頻頻帶內(nèi)的諧振以及所述功率 輸出開關的切換頻率處的諧振，其中該變壓器具有不超過6微亨利的自由漏電感以及不超過+/-20%的延展， 其中該變壓器被配置成當被耦合至外部電路系統(tǒng)時防止在所述音頻頻帶內(nèi)的諧振以 及在所述功率輸出開關的切換頻率處的諧振，其中該變壓器具有不少于35微亨利的磁化電感， 其中該變壓器具有在切換頻率處不超過15°C的磁芯損耗， 其中該變壓器被配置成在所有操作狀況下都保持低于一特征飽和點，及 其中在所述音頻頻帶內(nèi)并且在從至99%的任何調(diào)制指數(shù)處，該切換放大器驅動器 及輸出級系統(tǒng)將一基本上振幅不變的驅動信號提供給所述輸出功率開關；及 下驅動路徑，包括電容，配置成驅動所述功率輸出開關中的下功率輸出開關，及二極管與電阻，配置成對用于驅動所述功率輸出開關中的下功率輸出開關的信號作DC 復原；其中該上驅動路徑與下驅動路徑的傳播延遲皆少于1納秒。
11.一種切換放大器驅動器及輸出級系統(tǒng)，包含一功率級，該功率級包括一高側N通道切換晶體管(Ql)與一低側N通道切換晶體管 (Q2)；一變壓器，該變壓器包括一主線圈與一副線圈，該主線圈被配置成接收來自于一輸入 驅動器(502)的脈沖寬度調(diào)制(PWM)驅動信號；該變壓器被配置成防止從20赫茲到40千赫茲的音頻頻帶內(nèi)的諧振以及在高側與低側 N通道切換晶體管的切換頻率處的諧振；一驅動器級，包括第一柵極驅動電路(510)與第二柵極驅動電路(5102)； 該第一柵極驅動電路(SlO1)連接至該副線圈，并且被配置成輸出一高側驅動信號 (520)，該信號為PWM驅動信號的放大版；該第二柵極驅動電路(5102)被配置成輸出一低側驅動信號(5202)； 該高側N通道切換晶體管(Ql)包括柵極、漏極與源極，該柵極由該高側驅動信號 (520)驅動，該漏極連接至一高電壓軌；該低側N通道切換晶體管(Q2)包括柵極、漏極與源極，該柵極由該低側驅動信號 (5202)驅動，該漏極連接至該高側N通道切換晶體管Ql的源極，及該源極連接至一低電壓 軌；其中在該高側N通道切換晶體管(Ql)的源極與該低側N通道切換晶體管(Q2)的漏極 連接在一起之處產(chǎn)生一輸出信號(530)。
12.如權利要求11所述的切換放大器驅動器及輸出級系統(tǒng)，其中該輸出信號(530)包 含PWM驅動信號的放大版，其電壓在該高電壓軌與該低電壓軌之間擺動或在該高電壓軌與 接地端之間擺動。
13.如權利要求11所述的切換放大器驅動器及輸出級系統(tǒng)，其中 該驅動器級被配置成具有不超過8納秒的切換時間， 不超過10納秒的傳播延遲，及 不超過IOOpF的輸入電容；及 該變壓器被配置成具有 不超過6微亨利的自由漏電感； 不超過+/-20%的延展； 不少于35微亨利的磁化電感；及 在切換頻率處不超過15°C的磁芯損耗。
14.如權利要求11所述的切換放大器驅動器及輸出級系統(tǒng)，其中該第一柵極驅動電路 (Sio1)包含連接至該副線圈的DC復原電路(512》；包括一信號輸入端子、一信號輸出端子、一高供電端子與一低供電端子的放大器電路 (SH1)；其中該放大器電路(514J的高供電端子與該低供電端子從該DC復原電路接收功率； 其中該放大器電路(514)的信號輸入端子接收來自該DC復原電路(512)的PWM驅動 信號的重建構和DC復原版；及其中該放大器電路(514D的信號輸出端子將該高側驅動信號(520J提供給該高側N 通道切換晶體管(Ql)的柵極。
15.如權利要求14所述的切換放大器驅動器及輸出級系統(tǒng)，其中該第一柵極驅動電路 (SlO1)的DC復原電路(512!)包含具有第一端子與第二端子的電容(C5)，該電容(C5)的第一端子連接至該副線圈的第 一端子；具有一陽極與一陰極的第一二極管(Dla)，該第一二極管(Dla)的陽極連接至該電容 (C5)的第二端子并且連接至該放大器(514》的信號輸入端子，及該第一二極管(Dla)的陰 極連接至該放大器(514》的高供電端子；及具有一陽極與一陰極的第二二極管(Dlb)，該第二二極管(Dlb)的陽極連接至該副線 圈的第二端子并且連接至該放大器(514)的低供電端子，及該第二二極管(Dlb)的陰極連 接至該第一二極管(Dla)的陽極并且連接至該放大器(514)的信號輸入端子。
16.如權利要求11所述的切換放大器驅動器及輸出級系統(tǒng)，進一步包含配置成對輸出信號(530)進行濾波的低通濾波器(540)。
17.如權利要求11所述的切換放大器驅動器及輸出級系統(tǒng)，進一步包含 印刷電路板(PCB)，在其上至少放置該第一柵極驅動電路；其中該變壓器包含被嵌置在該PCB中的平面變壓器。
18.如權利要求11所述的切換放大器驅動器及輸出級系統(tǒng)，其中 該變壓器包括第二副線圈；該第二柵極驅動電路(5102)連接至該第二副線圈；及 該低側驅動信號(5202)是第二 PWM驅動信號的一反向與放大版。
19.如權利要求11所述的切換放大器驅動器及輸出級系統(tǒng)，進一步包含包含一主線圈與一副線圈的第二變壓器，該主線圈被配置成接收來自于第二輸入驅 動器(502)的第二脈沖寬度調(diào)制(PWM)驅動信號，及該副線圈連接至該第二柵極驅動電路 (5102)；其中該低側驅動信號(5202)是第二 PWM驅動信號的一放大版。
20.如權利要求11所述的切換放大器驅動器及輸出級系統(tǒng)，進一步包含電平偏移電路(708)，配置成從第二輸入驅動器(502)接收第二脈沖寬度調(diào)制(PWM)驅 動信號，及將第二 PWM驅動信號的一電平偏移版提供給該第二柵極驅動器電路(5102)； 其中該低側驅動信號(5202)是第二 PWM驅動信號的一放大與電平偏移版本。
21.一種用于驅動一包括高側N通道切換晶體管(Ql)及低側N通道切換晶體管(Q2) 的功率級的方法，該方法包含驅動一具有脈沖寬度調(diào)制(PWM)驅動信號的主線圈；重建構該PWM驅動信號，從而復原該PWM驅動信號的DC電平并且產(chǎn)生一電壓電勢以對 位于該變壓器的副線圈處的放大器進行供電；使用被供電的放大器以放大經(jīng)重建構與DC復原的PWM驅動信號，因此產(chǎn)生經(jīng)放大的 PWM驅動信號；用經(jīng)放大的PWM驅動信號來驅動該高側N通道切換晶體管(Ql)； 重建構、復原一 DC電平及/或電平偏移另外的PWM驅動信號； 使用另外的放大器以放大經(jīng)重建構、DC復原及/或電平偏移的另外的PWM驅動信號， 因此而產(chǎn)生另外的經(jīng)放大的PWM驅動信號；及用該另外的經(jīng)放大的PWM驅動信號來驅動該低側N通道切換晶體管(Q2)。
全文摘要
施行于一切換放大器中的系統(tǒng)與方法，用于提供在一切換放大器中頂端及底端切換裝置間前后一致且匹配的切換。一實施例包含一半橋式電路輸出級、一驅動器級及一變壓器。用于驅動該輸出級切換的驅動器級具很快的速度，且具有一低傳播延遲，并具有最小輸入電容。該變壓器驅動著從變壓器輸入到開關的驅動路徑開關。該變壓器避免了在音頻頻帶內(nèi)及該放大器切換頻率的諧振，具有低且延展的自由漏電感，具有足夠的磁化電感以保持正比于總驅動器級電流漏極的變壓器低電流，在切換頻率上具有低磁芯損耗，具有最小電感改變并且在自身的飽和點下操作良好。該放大器級提供一基本上恒定的振幅驅動信號至該輸出功率切換裝置。
文檔編號H03F3/217GK101855828SQ200880116505
公開日2010年10月6日 申請日期2008年11月14日 優(yōu)先權日2007年11月15日
發(fā)明者威爾森·E·泰勒, 布萊恩·E·艾特伍德, 賴瑞·E·漢德 申請人:英特賽爾美國股份有限公司