專利名稱：寬頻分配器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種功率分配器，特別是涉及寬頻的功率分配器。
背景技術(shù)：
在以一個系統(tǒng)信號使多個接收機動作的情況下，需要使輸入信號 分支成多個輸出。為了提高各接收機的接收靈敏度，要求將輸入信號 分支成多個信號的電路(分配器)具備低損耗(損失)且小型化的特 性。在進行小型化時，將分配器集成到芯片內(nèi)是很重要的。此外，例
如在CATV (Community Antenna Television,有線電視)的情況下，分 配器中分支信號的頻率范圍必須非常寬，從55MHz達到860MHz。另 外，輸入輸出的阻抗匹配、輸出之間的隔離也很重要。
作為滿足上述特性的分配器的現(xiàn)有技術(shù)，例如在專利文獻1 (US 5,045,822)公開了一種電路構(gòu)造，其在柵極-漏極之間設(shè)有反饋路徑， 源極與接地連接的FET (Field Effect Transistor,場效應(yīng)晶體管)使用 兩個以上，輸入端子連接到兩個FET的柵極端子，將FET的漏極連接 到輸出端子，從而構(gòu)成1輸入多分支的電路，并用電阻連接各FET的 漏極。在從一個輸出端子到另一個輸出端子時，通過反饋電阻并通過 另一個FET的柵極-漏極的信號，會與通過連接各FET漏極的電阻的信 號相位偏差180°，由于該信號振幅彼此相同，因此在另一輸出端子得 到的信號被抵消。其結(jié)果，各輸出端子之間的隔離特性變好，而且該 信號的消除會在寬的頻率波段產(chǎn)生。
圖9是表示在寬頻分配器中提高輸出端子之間的隔離特性的電路 構(gòu)造的圖(參照專利文獻l)。分配器電路30具備功率分配器的分支電 路32和輸出、輸出之間的阻抗電路(output interport impedance:輸出
6端口間阻抗)24。從輸入端子36輸入的功率，首先被設(shè)置在接地與輸 入端子之間的電容C固定成基準(zhǔn)電壓。輸入端子經(jīng)由電感Ll與同時與 FETQ1及FETQ2的柵極連接。源極接地的FET的漏極端子分別與輸 出端子38及輸出端子20連接。FET Ql與FET Q2的漏極和柵極分別 與反饋電路21及反饋電路23連接。由電阻Rl與電感L2的串聯(lián)連接 以及電阻R2與電感L3的串聯(lián)連接所構(gòu)成的上述阻抗，可實現(xiàn)FET的 輸入輸出阻抗匹配及增益補償。輸出端子38及輸出端子20由位于兩 者之間的阻抗電路24串聯(lián)連接。優(yōu)選該阻抗電路24是電阻R3與電感 L4的串聯(lián)連接。
輸出端子38與20的隔離，對功率分配器(power splitter)而言很 重要。通過使用像FET Ql和FET Q2這樣的有源器件，輸出端子38 的反射波經(jīng)由漏極-柵極間的電容、柵極-接地間的電容而通過FETQ1。 該相位的不變的信號直接輸入到FETQ2，形成大約18(T的相位偏移。 在輸出端子20得到該信號。由此，在圖9的電路中出現(xiàn)輸出端子之間 的隔離特性劣化。
由于阻抗電路(輸出端口之間的阻抗)24，在分配器電路30產(chǎn)生 上述信號劣化以外的劣化。在最簡單的構(gòu)造中，該電路(輸出端口之 間的阻抗)24僅由電阻R3實現(xiàn)。輸出端子38的信號在該電阻R3無 相位變化地供應(yīng)給輸出端子20。由于通過兩個路徑的、相位彼此相差 180'且強度相同的信號在輸出端子20會合，因此其結(jié)果引起消除，且 在輸出端子20得到的信號減少。
通過FE的信號的相位實際上基本上超前于180°。大于相位180° 的偏移通過構(gòu)成阻抗電路(輸出端口之間的阻抗)24的電感L4得以補 償，兩個路徑的相位差成為180°。
此外，專利文獻2公開了一種寬頻放大器，其能以穩(wěn)定且高增益 的方式使CATV等的多頻道寬頻的信號放大。該寬頻放大器包含在連接于輸入端子的功率分配器與連接于輸出端子的功率合成器之間以推挽形式連接的第1及第2放大電路，且各放大電路的構(gòu)造為構(gòu)成輸入側(cè)的第1段放大部與第2段放大部縱向連接，另一方面第2段放大部與構(gòu)成輸出側(cè)的第3段放大部以共射共基方式連接，進而在第2
段放大部的輸入側(cè)與第1段放大部的輸入側(cè)之間，連接有第1負反饋
電路，在第3段放大部的輸出側(cè)與第2段放大部的輸入部之間，連接有第2負反饋電路。在專利文獻2中，功率分配器由輸入側(cè)變壓器構(gòu)成。功率合成器由輸出側(cè)變壓器構(gòu)成。
專利文獻l:美國專利第5045822號說明書專利文獻2:日本專利特開平10-022746號公報

發(fā)明內(nèi)容
以下，分析與本發(fā)明相關(guān)的現(xiàn)有技術(shù)。參照圖9說明的現(xiàn)有技術(shù)存在如下問題。
當(dāng)ESD (Electro Static Discharge)或大信號輸入到輸出端時，或是處理大信號時，相當(dāng)于在輸出端子之間連接的電阻(圖9的阻抗電路24的電阻R3)減小。
此外，即使使用該電路，也無法取得充分的輸出端子的隔離特性。
另外，若調(diào)整電路常數(shù)以提高隔離特性，則會有輸入輸出端子間的增益減少，其波段變窄等問題。
本發(fā)明為解決上述問題大致構(gòu)成為以下構(gòu)造。
根據(jù)本發(fā)明的一個方面，提供一種分配電路，其設(shè)有多個FET，該多個FET的柵極與共同的輸入端子交流耦合，漏極分別與多個輸出端子交流耦合，且在漏極、柵極之間連接有反饋電路，其中一個FET的源極，經(jīng)由電阻或電阻與電感串聯(lián)的電路，與其它FET的源極連接。
在本發(fā)明中，具備在所述一個FET的漏極與所述其它FET的源極之間串聯(lián)的電容與電阻。在本發(fā)明中，具備在所述一個FET的源極與其它FET的漏極之間串聯(lián)的電容與電阻。
根據(jù)本發(fā)明的另一方面，提供一種分配電路，設(shè)有多個FET，該多個FET的柵極經(jīng)由電容連接到共同的輸入端子，漏極分別經(jīng)由電容連接到多個輸出端子，在漏極與柵極之間連接有反饋電路，在源極與接地之間連接有由電感與電阻串聯(lián)的電路與電阻構(gòu)成的并聯(lián)電路，且其中一個FET的漏極，經(jīng)由電阻或由電阻與電感構(gòu)成的串聯(lián)電路，與其它FET的漏極連接。
根據(jù)本發(fā)明的另一方面，提供一種分配電路，設(shè)有多個FET，該多個FET的柵極經(jīng)由電容連接到共同的輸入端子，漏極分別經(jīng)由電容連接到多個輸出端子，在漏極與柵極之間連接有反饋電路，在其中一個FET的漏極與其它FET的源極之間，設(shè)有電容與電阻串聯(lián)的電路，在所述一個FET的源極與所述其它FET的漏極之間，設(shè)有電容與電阻串聯(lián)的電路，所述一個FET的漏極，經(jīng)由電阻或電阻與電感串聯(lián)的電路，與其它FET的漏極連接。
根據(jù)本發(fā)明，提供一種寬頻分配器，即使在高壓輸入到輸出端子的情況下，也能夠利用少量的電路元件進一步減少其影響，并具備寬頻的隔離特性。


圖1是表示本發(fā)明第1實施例的構(gòu)造的圖。圖2是表示本發(fā)明第2實施例的構(gòu)造的圖。圖3是表示本發(fā)明第3實施例的構(gòu)造的圖。圖4是表示本發(fā)明第4實施例的構(gòu)造的圖。
圖5是表示本發(fā)明第1實施例的具體例的圖。
圖6是表示FET各端子間相位差的圖。
圖7是表示本發(fā)明第1實施例的隔離特性的圖。
圖8是表示本發(fā)明第2實施例的隔離特性的圖。
圖9是表示現(xiàn)有技術(shù)(專利文獻l)的電路構(gòu)造的圖。
具體實施例方式
在本發(fā)明的一個實施方式中，包含第1放大器、第2放大器及隔離電路(14);所述第1放大器具備第1電容(5)，其一端連接到輸入端子(1);第1 FET (6)，其柵極端子連接到第1電容(5)的另一端；第1反饋電路(4)，其連接于第1 FET (6)的漏極端子與第1電容(5)的一端之間；第1源極電路(7)，其連接于第1 FET (6)的源極端子與接地之間；以及第2電容(8)，其連接于第1 FET (6)的漏極端子與第l輸出端子(2)之間，所述第2放大器具備第3電容
(10) ，其一端連接到輸入端子(1);第2FET(11)，其柵極端子連接到第3電容(10)的另一端；第2反饋電路(9)，其連接于第2 FET
(11) 的漏極端子與第3電容(10)的一端之間；第2源極電路(12)，其連接于第2FET(11)的源極端子與接地之間；以及第4電容(13)，其連接于第2 FET (11)的漏極端子與第2輸出端子(3)之間，所述隔離電路(14)連接于第1 FET (6)的源極與第2 FET (11)的源極之間。
在本發(fā)明的另一個實施方式中，也可以具備在第1FET(6)的源極與第2FET (11)的漏極之間串聯(lián)的電容(18)與電阻(17);以及在第1FET(6)的漏極與第2FET(11)的源極之間串聯(lián)的電容(15)與電阻(16)。
在本發(fā)明的另一個實施方式中，包含第1放大器、第2放大器
及隔離電路(14);所述第1放大器具備第1電容(5)，其一端連接到輸入端子(l);第1FET(6)，其柵極端子連接到第1電容的另一端；第1反饋電路(4)，其連接于第1 FET (6)的漏極端子與第1電容(5)的一端之間；第1電阻(7c)，連接于第1 FET (6)的源極端子與接地之間；與第1電阻(7c)并聯(lián)的、由第2電阻(7b)和第1電感(7a)構(gòu)成的串聯(lián)電路；以及第2電容(8)，其連接于第1 FET (6)的漏極端子與第l輸出端子之間，所述第2放大器具備第3電容(10)，其一端連接到輸入端子(1);第2 FET (11)，其柵極端子連接到第3電容(10)的另一端；第2反饋電路(9)，其連接于第2FET (11)的漏極端子與第3電容(10)的一端之間；第3電阻(12c)，連接于第2FET(11)的源極端子與接地之間；與第3電阻(12c)并聯(lián)的、由第4電阻(12b)和第2電感(12a)構(gòu)成的串聯(lián)電路；以及第4電容(13)，其連接于第2FET (11)的漏極端子與第2輸出端子之間，所述隔離電路(14)連接于第1FET (6)的漏極與第2FET (11)的漏極之間。
在本發(fā)明的另一個實施方式中，也可以包含第1放大器、第2放大器、隔離電路(14)、在第1FET(6)的源極與第2FET (11)的漏極之間串聯(lián)的電容(18)與電阻(17)、以及在第1FET (6)的漏極與第2 FET (11)的源極之間串聯(lián)的電容(15)與電阻(16)，所述第l放大器具備第l電容(5)，其一端連接到輸入端子(1);第1FET
(6)，其柵極端子連接到第1電容(5)的另一端；第1反饋電路(4)，其連接于第1FET (6)的漏極端子與第1電容(5)的一端之間；第1源極電路(7)，其連接于第l FET (6)的源極端子與接地之間；以及第2電容(8)，其連接于第1 FET (6)的漏極端子與第1輸出端子(2)之間，所述第2放大器具備第3電容(10)，其一端連接到輸入端子
(1);第2FET(11)，其柵極端子連接到第3電容(10)的另一端；第2反饋電路(9)，其連接于第2FET(11)的漏極端子與第3電容(IO)的一端之間；第2源極電路(12)，其連接于第2 FET (11)的源極端子與接地之間；以及第4電容(13)，其連接于第2 FET (11)的漏極端子與第2輸出端子(3)之間，所述隔離電路(14)連接于第l FET
(6)的漏極與第2 FET (11)的漏極之間。以下，根據(jù)實施例進行說明。
圖1是表示本發(fā)明第1實施例的構(gòu)造的圖，表示1輸入2輸出型的功率分配器的電路構(gòu)造。參照圖1，本實施例的功率分配器包括電
容5、 10，各自的一端連接到輸入端子1; FET 6、 11，各自的柵極端子分別連接到電容5、 IO的另一端；反饋電路4、9，分別連接于FET6、11的漏極端子與電容5、 10的一端之間；源極電路7、 12，分別連接于FET6、 11的源極端子與接地(GND)之間；電容8、 13，分別連接于FET6、 11的漏極端子與輸出端子2、 3之間；隔離電路14，其連接于FET6、 ll的源極端子之間。反饋電路4、 9包含電阻或電阻與電感串聯(lián)的電路。源極電路7、 12包含電阻。隔離電路14包含電阻或電阻與電感串聯(lián)的電路。
在本實施例中，作為從輸出端子2到輸出端子3的路徑有如下兩個電路
路徑A:[輸出端子2]—[電容8]—[反饋電路4]—[電容10]—[FET11的柵極-漏極]—[電容13]—[輸出端子3];和
路徑B:[輸出端子2]—[電容8]—[FET 6的漏極-源極]—[隔離電路14]—[FET 11的源極-漏極]—[電容13]—[輸出端子3]，
這兩個路徑A、 B的相位彼此相差180°，因此信號在兩個路徑A、B會合的輸出端子3處被抵消。由此，獲得良好的隔離特性。
此外，在本實施例中，在ESD脈沖輸入到輸出端子2時，由于隔離電路14連接到FET6、 ll的源極端子，因此與如圖9的構(gòu)造所示的連接于FET的漏極之間的情況相比，更好地得到保護。
在處理大信號時，例如在輸出端子2及輸出端子3的電壓振幅的相位因電路的布線、對地電容等而有偏差時，在圖9的電路中，在電路(輸出端口之間的阻抗)24上會流過大電流。與此相對，在本實施例中，即使在輸出端子2及輸出端子3的電
壓振幅的相位有偏差時，因為隔離電路14連接到FET6、 ll的源極端子，因此在源極端子得到的電壓振幅與在輸出端子2、 3得到的電壓振幅相比非常小，即使在輸出端子2及輸出端子3的電壓振幅的相位有偏差，在隔離電路14上也很難有大電流流過。
圖2是表示本發(fā)明第2實施例的構(gòu)造的圖。本實施例的目的在于進一步提高輸出端子的隔離特性，并使增益特性寬頻化。參照圖2，相對于圖1的構(gòu)造，本實施例的功率分配器，進一步在FET 6的漏極端子與FET 11的源極端子IIS之間，連接由電容15與電路16 (電阻)所構(gòu)成的串聯(lián)電路，并在FET 11的漏極端子與FET 6的源極端子6S之間，連接由電容18與電路17 (電阻)所構(gòu)成的串聯(lián)電路。
在從輸出端子2到輸出端子3的路徑上，
路徑A ([輸出端子2]—[電容8]—[反饋電路4]—[電容10]—[FET11的柵極-漏極]—[電容13]—[輸出端子3])的相位，根據(jù)FET 11的柵極-漏極的相位特性，隨著頻率提高而增大到大于180°。
與此相對，在路徑B ([輸出端子2]—[電容8]—[FET6的漏極-源極]—[隔離電路14]—[FET 11的源極-漏極]—[電容13]—[輸出端子3])上，即使頻率提高，其相位變化也比路徑A小。因此，隨著頻率提高，輸出端子3處的相位抵消產(chǎn)生偏差。
在圖2中，由電容15、電路16所構(gòu)成的串聯(lián)電路增設(shè)有路徑C:[輸出端子2]—[電容8]—[電容15]—[電路16]—[FET 11的源極-漏極]—[電容13]—[輸出端子3]，
從而調(diào)整該路徑上相對于頻率的相位特性及損耗特性，使得即使在頻率提高、兩個路徑A與B的相位差大于180°、難以引起相位抵消的情況下，也在輸出端子3抵消信號。其結(jié)果，與所述第1實施例相比，根據(jù)本實施例能夠獲得更寬頻的隔離特性。
另外，所述由電容15、電路16所構(gòu)成的串聯(lián)電路與增益特性的寬頻化也有關(guān)聯(lián)。即，在頻率十分低時，F(xiàn)ET ll的源極電阻構(gòu)成為
由隔離電路14和FET6的源極電路7所構(gòu)成的串聯(lián)電阻與源極電路12這兩者的并聯(lián)電路，當(dāng)頻率提高時為如下結(jié)構(gòu)在由隔離電路14和FET6的源極電路7所構(gòu)成的串聯(lián)電阻與源極電路12這兩者的并聯(lián)電路上，進一步并聯(lián)由電路16、電容15、電容8及輸出端子2的輸出阻抗(75Q)所構(gòu)成的串聯(lián)電路，F(xiàn)ET 11的源極阻抗在高頻時比低頻時低。由于增益特性在高頻時下降，因此根據(jù)本實施例的電路構(gòu)造，可使增益特性寬頻化。
圖3是表示本發(fā)明第3實施例的構(gòu)造的圖。本實施例是用于進一步提高輸出端子的隔離特性的電路，是1輸入2輸出型電路。參照圖3，在本實施例中，圖1的源極電路7由電感7a和電阻7b串聯(lián)的電路與電阻7c并聯(lián)而構(gòu)成，該串聯(lián)電路與電阻7c分別連接在FET 6的源極端子與接地之間，圖1的源極電路12由電感12a和電阻12b串聯(lián)的電路與電阻12c并聯(lián)而構(gòu)成，該串聯(lián)電路與電阻12c分別連接在FET 11的源極端子與接地之間，另外隔離電路14連接于FET6、 ll的漏極端子之間。隔離電路14包含電阻或電阻與電感串聯(lián)的電路。
從輸出端子2傳遞到輸出端子3的信號，由于
路徑D:[輸出端子2]—[電容8]—[反饋電路4]—[電容10]—[FET11的柵極-漏極]—[電容13]—[輸出端子3];和
路徑E:[輸出端子2]—[電容8]—[隔離電路14]—[電容13]—[輸出端子3]
這兩個路徑的相位相差180°，因此產(chǎn)生相位抵消，該信號被消除。
在圖1的所述第1實施例中，由于FET 11的柵極-漏極的頻率特性，通過[輸出端子2]—[電容8]—[反饋電路4]—[電容10]—[FET 11的
14柵極-漏極]的路徑在高頻時相位會變得比-180°更大。
在圖3的本實施例中，由于由電感12a和電阻12b串聯(lián)的電路與電阻12c所構(gòu)成的并聯(lián)電路連接到FET11的源極，因此FETll的源極的相位在高頻下逐漸前進，能夠抑制FET 11的柵極-漏極特性在高頻時的偏差。其結(jié)果，即使在高頻時，也能實現(xiàn)相位抵消。
圖4是表示本發(fā)明第4實施例的構(gòu)造的圖。本實施例進一步提高輸出端子的隔離特性。在圖2的第2實施例中，隔離電路14是連接于FET6的源極端子6S與FET11的源極端子11S之間，但是在本實施例中，則是將隔離電路14連接于FET 6的漏極端子與FET 11的漏極端子之間。
對由設(shè)置在FET6的漏極端子與FET11的源極端子之間的電容15與電路16所構(gòu)成的串聯(lián)電路調(diào)整數(shù)値，以在從輸出端子2到輸出端子3的兩個路徑的相位差比180°大，且不易引起相位抵消的頻率下，產(chǎn)生相位抵消，從而可獲得寬頻的隔離特性。
此外，與圖2的所述第2實施例同樣，所述由電容15與電路16所構(gòu)成的串聯(lián)電路以及由電容18與電路17所構(gòu)成的串聯(lián)電路，還能夠?qū)崿F(xiàn)從輸入端子1到輸出端子2或到輸出端子3的增益特性的寬頻化。
以下說明具體例。該具體例在圖1的第1實施例中使反饋電路4由電阻或電阻與電感串聯(lián)的電路構(gòu)成，源極電路7由電阻構(gòu)成，隔離電路14由電阻或電阻、電感、微帶線串聯(lián)的電路構(gòu)成。圖5表示電路與其常數(shù)。
電阻4、 9: 450 ohm電容5、 10: 4.4 pF電阻7、 12: 19 ohm
電阻14: 7 ohm
電容8、 13: 330 pF
FET6、 11: Wg (柵極寬度)=1.6 mm
圖5的電路常數(shù)只是一個例子而已，其數(shù)値可根據(jù)以下所示的相位抵消機制適當(dāng)調(diào)整，因此通常有多個組合。
如前所述，在圖1中，從輸出端子2到輸出端子3的路徑有路徑A:通過[輸出端子2]—[電容8]—[反饋電路4]—[電容
10]—[FET 11的柵極-漏極]—[電容13]—[輸出端子3]的路徑；和
路徑B:通過[輸出端子2]—[電容8]—[FET 6的漏極-源極]—[隔
離電路14]—[FET 11的源極-漏極]—[電容13]—[輸出端子3]的路徑。
由于路徑B是通過FET 6的漏極-源極、FET 11的源極-漏極的路徑，因此在輸出端子3得到的信號的相位可視為大致(T。
在路徑A中，由于信號通過FET 11的柵極-漏極，因此其相位是大致18(T，從原來的信號變成相位滯后的信號。
圖6 (A)、 (B)表示從柵極輸入信號時(signal input from gate)柵極-漏極之間的相位偏移情況以及柵極-源極之間的相位偏移情況。
圖6 (C)、 (D)表示從源極輸入信號時(signal input from source)源極-柵極之間的相位偏移情況以及源極-漏極之間的相位偏移情況。
圖6 (E)、 (F)表示從漏極輸入信號時(signal input from drain)漏極-柵極之間的相位偏移情況以及漏極-源極之間的相位偏移情況。
由于上述兩個信號在輸出端子3合成，因此結(jié)果為信號被消除。由此獲得良好的隔離特性。所得到的效果與現(xiàn)有電路相同，但是存在用于確保隔離特性的電路是連接于FET的漏極之間或連接于源極之間
等不同點。此外圖7表示應(yīng)用圖6電路時的效果。
如上所述，在圖1的電路構(gòu)造中，提高隔離特性的電路(隔離電
路14)連接于所述源極端子之間，例如在ESD脈沖輸入到輸出端子2時，隔離電路14連接到FET的源極端子，或者在處理大信號時，例如在輸出端子2及輸出端子3的電壓振幅的相位因電路的布線、對地電容等而有偏差時，隔離電路14連接到FFT的源極端子，因此與在輸出端子2、 3得到的電壓振幅相比非常小的電壓振幅出現(xiàn)在FET的源極端子，即使在輸出端子2及輸出端子3的電壓振幅的相位有偏差，在隔離電路14上也很難有大電流流過。
圖8是用于說明圖2、圖3實施例的作用效果的圖，表示增益特性(圖8 (a))與隔離特性(圖8 (b))。圖8只是一個例子而已，通過任意改變上述由電容15與電路16所構(gòu)成的電路的常數(shù)以及由電容18與電路17所構(gòu)成的電路的常數(shù)，能自由調(diào)整其形狀。
在圖2中，由電容15、電路16所構(gòu)成的串聯(lián)電路與增益特性的寬頻化也有關(guān)聯(lián)。在FETll中，在頻率非常低時，其源極電阻構(gòu)成為由隔離電路14和FET6的源極電路7所構(gòu)成的串聯(lián)電阻與源極電路12這兩者的并聯(lián)電路，但是當(dāng)頻率提高時為如下結(jié)構(gòu)在該并聯(lián)電路上，進一步并聯(lián)由電路16、電容15、電容8及輸出端子2的輸出阻抗(75n)所構(gòu)成的串聯(lián)電路，F(xiàn)ET 11的源極阻抗在高頻時比低頻時低。由于增益特性在高頻時下降，因此根據(jù)該電路能夠使增益特性寬頻化。
此外，上述專利文獻l、 2公開的內(nèi)容被引用到本說明書中。在本發(fā)明全部公開內(nèi)容(包含權(quán)利要求書的范圍)的框架內(nèi)，可進一步根據(jù)其基本技術(shù)思想，對實施方式及實施例進行變更、調(diào)整。此外，在本發(fā)明權(quán)利要求書范圍的框架內(nèi)可對各種公開要素進行多種組合與選擇。g卩，本發(fā)明當(dāng)然包含本領(lǐng)域技術(shù)人員根據(jù)包含權(quán)利要求書范圍在內(nèi)的所有公開內(nèi)容、技術(shù)思想而能得到的各種變形、修正。
權(quán)利要求
1.一種分配電路，其特征在于，設(shè)有多個FET，該多個FET的柵極經(jīng)由電容連接到共同的輸入端子，漏極分別經(jīng)由電容連接到多個輸出端子，在漏極與柵極之間連接有反饋電路，并且其中一個FET的源極，經(jīng)由電阻或電阻與電感串聯(lián)的電路，與其它FET的源極連接。
2. 如權(quán)利要求1所述的分配電路，其特征在于，在所述一個FET的漏極與所述其它FET的源極之間，設(shè)有電容與 電阻串聯(lián)的電路。
3. 如權(quán)利要求l所述的分配電路，其特征在于，在所述一個FET的源極與所述其它FET的漏極之間，設(shè)有電容與 電阻串聯(lián)的電路。
4. 一種分配電路，其特征在于，設(shè)有多個FET，該多個FET的柵極經(jīng)由電容連接到共同的輸入端 子，漏極分別經(jīng)由電容連接到多個輸出端子，在漏極與柵極之間連接 有反饋電路，在源極與接地之間連接有由電感與電阻串聯(lián)的電路和電 阻構(gòu)成的并聯(lián)電路，并且其中一個FET的漏極，經(jīng)由電阻或電阻與電感串聯(lián)的電路， 與其它FET的漏極連接。
5. —種分配電路，其特征在于，設(shè)有多個FET，該多個FET的柵極經(jīng)由電容連接到共同的輸入端 子，漏極分別經(jīng)由電容連接到多個輸出端子，在漏極與柵極之間連接 有反饋電路，在其中一個FET的漏極與其它FET的源極之間，設(shè)有電容與電阻 串聯(lián)的電路，在所述一個FET的源極與所述其它FET的漏極之間，設(shè)有電容與 電阻串聯(lián)的電路，所述一個FET的漏極，經(jīng)由電阻或電阻與電感串聯(lián)的電路，與其 它FET的漏極連接。
6. —種分配電路，其特征在于，包含 第1電容，其一端連接到輸入端子；第1 FET，其柵極端子連接到所述第1電容的另一端； 第1反饋電路，其連接于所述第1 FET的漏極端子與所述第1電 容的一端之間；第1源極電路，其連接于所述第1 FET的源極端子與接地之間； 第2電容，其連接于所述第1 FET的漏極端子與第1輸出端子之間；第3電容，其一端連接到所述輸入端子； 第2FET，其柵極端子連接到所述第3電容的另一端； 第2反饋電路，其連接于所述第2 FET的漏極端子與所述第3電 容的一端之間；第2源極電路，其連接于所述第2 FET的源極端子與接地之間； 第4電容，其連接于所述第2 FET的漏極端子與第2輸出端子之 間；以及隔離電路，其連接于所述第1 FET的源極與所述第2 FET的源極 之間。
7. 如權(quán)利要求6所述的分配電路，其特征在于，包含 在所述第1 FET的源極與所述第2 FET的漏極之間串聯(lián)連接的電容與電阻；以及在所述第1 FET的漏極與所述第2 FET的源極之間串聯(lián)連接的電 容與電阻。
8. —種分配電路，其特征在于，包括-第1電容，其一端連接到輸入端子；第1 FET，其柵極端子連接到所述第1電容的另一端；第1反饋電路，其連接于所述第1 FET的漏極端子與所述第1電 容的一端之間；第l源極電路，其包含連接于所述第1 FET的源極端子與接地 之間的第1電阻；和與所述第1電阻并聯(lián)連接的、由第2電阻和第1 電感構(gòu)成的串聯(lián)電路；第2電容，其連接于所述第1 FET的漏極端子與第1輸出端子之間；第3電容，其一端連接到所述輸入端子； 第2 FET，其柵極端子連接到所述第3電容的另一端； 第2反饋電路，其連接于所述第2 FET的漏極端子與所述第3電 容的一端之間； 第2源極電路，其包含連接于所述第2 FET的源極端子與接地 之間的第3電阻；和與所述第3電阻并聯(lián)連接的、由第4電阻和第2 電感構(gòu)成的串聯(lián)電路；第4電容，其連接于所述第2 FET的漏極端子與第2輸出端子之 間；以及隔離電路，其連接于所述第1 FET的漏極與所述第2 FET的漏極 之間。
9. 一種分配電路，其特征在于，包含 第1電容，其一端連接到輸入端子； 第1 FET，其柵極端子連接到所述第1電容的另一端； 第1反饋電路，其連接于所述第1 FET的漏極端子與所述第1電 容的一端之間；第1源極電路，其連接于所述第1 FET的源極端子與接地之間-, 第2電容，其連接于所述第1 FET的漏極端子與第1輸出端子之間；第3電容，其一端連接到所述輸入端子；第2FET，其柵極端子連接到所述第3電容的另一端； 第2反饋電路，其連接于所述第2 FET的漏極端子與所述第3電 容的一端之間；第2源極電路，其連接于所述第2 FET的源極端子與接地之間； 第4電容，其連接于所述第2 FET的漏極端子與第2輸出端子之間；在所述第1 FET的源極與所述第2 FET的漏極之間串聯(lián)連接的電 容與電阻；在所述第1 FET的漏極與所述第2 FET的源極之間串聯(lián)連接的電 容與電阻；以及隔離電路，其連接于所述第1 FET的漏極與所述第2 FET的漏極 之間。
全文摘要
一種寬頻分配器，包含第1放大器、第2放大器及隔離電路；第1放大器包括第1電容，一端連接輸入端子；第1 FET，柵極連接到第1電容的另一端；第1反饋電路，連接于第1 FET的漏極與第1電容的一端之間；第1源極電路，連接于第1 FET的源極與接地之間；及第2電容，連接于第1 FET的漏極與第1輸出端子之間，第2放大器包括第3電容，一端連接輸入端子；第2 FET，柵極連接到第3電容的另一端；第2反饋電路，連接于第2 FET的漏極與第3電容的一端之間；第2源極電路，連接于第2 FET的源極與接地之間；及第4電容，連接于第2 FET的漏極與第2輸出端子之間，隔離電路連接于第1 FET的源極與第2 FET的源極之間。
文檔編號H03H11/36GK101540593SQ20091000972
公開日2009年9月23日 申請日期2009年1月23日 優(yōu)先權(quán)日2008年1月23日
發(fā)明者本多悠里 申請人:恩益禧電子股份有限公司