專利名稱：一種基于cpu的高精度的16位d/a轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于D/A轉(zhuǎn)換電路，尤其涉及不使用專門的D/A轉(zhuǎn)換芯片的16位D/A 轉(zhuǎn)換電路。
背景技術(shù)：
目前，隨著電子類產(chǎn)品的大范圍推廣，數(shù)字電路的應(yīng)用更為廣泛。目前D/A 轉(zhuǎn)換即數(shù)字量向模擬量的轉(zhuǎn)換， 一般是依靠專用的D/A轉(zhuǎn)換芯片實(shí)現(xiàn)。8位和 12位的D/A轉(zhuǎn)換芯片價(jià)格較為便宜，16位的D/A轉(zhuǎn)換芯片價(jià)格相對較高，精度 越高價(jià)格也就越高。使用一般的D/A轉(zhuǎn)換芯片無法保證精度，使用高精度的D/A 轉(zhuǎn)換芯片升成本較高。傳統(tǒng)的電路控制是以單片機(jī)等控制芯片為核心的，但有 很多芯片資源并沒有得到充分的利用，而且現(xiàn)在很多芯片都沒有集成D/A功能。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種低成本、高精度的D/A轉(zhuǎn)換電路，不用專用的D/A 轉(zhuǎn)換芯片，不需要D/A引腳，實(shí)現(xiàn)高精度的D/A轉(zhuǎn)換。
本發(fā)明的技術(shù)解決方案是 一種基于CPU的高精度的16位D/A轉(zhuǎn)換電路， 包括基于CPU的控制電路，接口電路、D/A輸出電路和D/A反饋電路，其特征在 于所述的CPU的控制電路的AD采樣腳為16位，所述的D/A輸出電路是一個 LM124，包含的四個運(yùn)算放大器U1A， U1B， U1C， U1D;所述的D/A反饋電路是一 個LM124，包含的四個運(yùn)算放大器U2A， U2B， U2C， U2D。
本發(fā)明所述的一種基于CPU的高精度的16位D/A轉(zhuǎn)換電路，其特征在于所-述的D/A輸出電路的四個運(yùn)算放大器的電路為自CPU的P麗腳輸出至D/A輸 出電路的運(yùn)算放大器U1A的正向輸入端3腳，反向輸入端2腳與輸出端1腳相 連，電阻Rl跨接在運(yùn)算放大器U1A的輸出端1腳與運(yùn)算放大器U1B的反向輸入 端6腳之間，U1B的正向輸入端經(jīng)電阻R2接地，二極管Dl跨接在U1B的反向輸 入端6腳和輸出端7腳之間，陰極接在6腳，陽極接7腳，輸出端7腳與二極 管D2的陰極相連，電阻R3連在D1的陰極和D2的陽極之間，電阻R6跨接在運(yùn)算放大器U1A的輸出端1腳與運(yùn)算放大器U1C的反向輸入端9腳之間，電阻R7 跨接在運(yùn)算放大器U1C的反向輸入端9腳和輸出端8腳之間，U1C的正向輸入端 10腳通過電阻R5接地，電阻R4跨接在運(yùn)算放大器U1C的反向輸入端9腳和二 極管D2的陽極之間，U1C的正向輸入端10腳通過電阻R5接地，電阻R8跨接在 運(yùn)算放大器U1C的輸出端8腳和輸出端8腳運(yùn)算放大器U1D正向輸入端12腳之 間，運(yùn)算放大器U1D輸出端14腳經(jīng)濾波電容C1接地；所述的D/A反饋電路的 四個運(yùn)算放大器由兩個放大電路和兩個跟隨器組成，運(yùn)算放大器U2A的1腳和2 腳連接在一起，1腳經(jīng)電阻R10與運(yùn)算放大器U2B的反向輸入端6腳相連，運(yùn) 算放大器U2B的正向輸入端5腳經(jīng)電阻R9接地。電阻Rll跨接在6腳和7腳之 間，輸出端7腳經(jīng)電阻R13與運(yùn)算放大器U2C的反向輸入端9腳相連，U2C的正 向輸入端10腳經(jīng)電阻R12接地，電阻R14跨接在運(yùn)算放大器U2C的8腳和9腳 之間，運(yùn)算放大器U2C的輸出端8腳與運(yùn)算放大器U2D的12腳相連，運(yùn)算放大 器U2D的13腳和14腳連接在一起，14腳輸出。
本發(fā)明的一種基于CPU的高精度的16位D/A轉(zhuǎn)換電路的信號走向流程，包 括D/A輸出電路的信號走向流程和D/A反饋電路的信號走向流程，其特征在于 所述的D/A輸出電路的信號走向流程是根據(jù)需轉(zhuǎn)換的輸入數(shù)字量的大小，調(diào) 節(jié)P麗(脈沖寬度調(diào)制)信號的占空比，自CPU的P麗腳輸出至D/A輸出電路的 運(yùn)放U1A的正向輸入端3腳，通過U1A提高信號的輸入阻抗后輸出信號1和信 號2兩路信號，信號1經(jīng)R6進(jìn)入U(xiǎn)1C的反向輸入端9腳，信號2經(jīng)Rl進(jìn)入U(xiǎn)1B 的反向輸入端6腳，將信號取反后經(jīng)二極管D1、 D2整流，負(fù)向部分作為信號3 經(jīng)過電阻R4輸出，經(jīng)過電阻R6的信號1和經(jīng)過電阻R4的信號3疊加，經(jīng)過疊 加的信號為僅有負(fù)向的連續(xù)的模擬量信號，進(jìn)入U(xiǎn)1C的反向輸入端9腳，從8 腳輸出的為信號4，信號4為正向的模擬量信號，經(jīng)R8進(jìn)入運(yùn)算放大器U1D的 正向輸入端12腳，從14腳輸出經(jīng)過電容C1濾波，模擬量信號5，即D/A轉(zhuǎn)換 輸出值；所述的D/A反饋電路的信號走向流程是信號5由U2A的3腳輸入， 由1腳輸出信號6，信號6經(jīng)U2B的反向輸入端6腳輸入，U2B的輸出端7腳輸 出信號7，信號7經(jīng)U2C的反向輸入端9腳進(jìn)入U(xiǎn)2C， U2C的輸出端8腳輸出信 號8， U2D的13腳和14腳連接在一起，成為跟隨器，信號8由U2D的12腳進(jìn) 入U(xiǎn)2D， 14腳輸出。本發(fā)明以基于CPU的控制電路為核心，其AD采樣腳為16位的AD采樣。其 上運(yùn)行著系統(tǒng)軟件，實(shí)時(shí)接收要輸出的數(shù)字量數(shù)據(jù)，數(shù)字量信號經(jīng)過其轉(zhuǎn)化， 從P麗腳將該信號輸出到D/A輸出電路，但經(jīng)過D/A輸出電路的精度是不高的， 通過D/A反饋電路，將輸出的模擬量反饋至AD采樣腳，將輸出的模擬量值與預(yù) 期值進(jìn)行對比，校正輸出。本發(fā)明采用模糊控制算法，將反饋值不斷與輸出值 進(jìn)行比對校正，使反饋值無限趨近于輸出值，在極度接近的情況下可近似認(rèn)為 輸出值與反饋值相同，從而實(shí)現(xiàn)高精度數(shù)模轉(zhuǎn)換。
與現(xiàn)有技術(shù)相比較，本發(fā)明的優(yōu)點(diǎn)在于
(1) 本發(fā)明比一般的D/A轉(zhuǎn)換芯片精度要高，可以實(shí)現(xiàn)高精度、快速的D/A 轉(zhuǎn)換。
(2) 本發(fā)明提供了一種節(jié)約型的設(shè)計(jì)模式，不使用高精度的D/A轉(zhuǎn)換芯片 實(shí)現(xiàn)高精度D/A轉(zhuǎn)換，節(jié)約成本。
(3) 本發(fā)明可配置性強(qiáng)，可以根據(jù)需要配置D/A輸出電路上的電阻值，從 而控制輸出值的大小。
(4) 本發(fā)明拓展了D/A轉(zhuǎn)換的思路，為集成化設(shè)計(jì)進(jìn)行了初步的探索。


本發(fā)明共有附圖三副，其中 圖l是本發(fā)明的結(jié)構(gòu)示意框圖。
圖2是本發(fā)明的D/A輸出電路和D/A反饋電路的電路結(jié)構(gòu)圖。 圖3是本發(fā)明的信號走向流程圖。
具體實(shí)施例方式
附圖1 3給出了本發(fā)明的實(shí)施例。接口電路為控制電路對外的接口部分。 控制電路包括ARM7處理器、復(fù)位電路和實(shí)時(shí)時(shí)鐘器件。其中A體7處理器選用 ATMEL公司的AT91SAM7SE512，它內(nèi)嵌ARM7TDMI，支持32位內(nèi)部總線，512Kbytes 的內(nèi)部FLASH， 32Kbytes內(nèi)部的高速SRAM，有88個可編程I/O接口引腳，l個 四通道的16位的P麗控制器。有16位的AD采樣腳，符合IEEE1149. 1邊界掃 描標(biāo)準(zhǔn)，處理器的晶振頻率為18.432M，流水線指令結(jié)構(gòu)保證了訪問的快速性。
D/A輸出電路包括以National Semiconductor公司的LM124為核心的放大 器、跟隨器和整流電路。最大lOOdB的直流電壓增益，3-32V的寬電壓輸出范圍，700uA的低電流消耗，2mV的低電壓偏移，5nA的低電流偏移。D/A輸出電路的 四個運(yùn)算放大器的電路為自CPU的P麗腳輸出至D/A輸出電路的運(yùn)算放大器 U1A的正向輸入端3腳，反向輸入端2腳與輸出端1腳相連，電阻Rl跨接在運(yùn) 算放大器U1A的輸出端1腳與運(yùn)算放大器U1B的反向輸入端6腳之間，U1B的正 向輸入端經(jīng)電阻R2接地，二極管Dl跨接在U1B的反向輸入端6腳和輸出端7 腳之間，陰極接在6腳，陽極接7腳，輸出端7腳與二極管D2的陰極相連，電 阻R3連在Dl的陰極和D2的陽極之間，電阻R6跨接在運(yùn)算放大器U1A的輸出 端1腳與運(yùn)算放大器U1C的反向輸入端9腳之間，電阻R7跨接在運(yùn)算放大器U1C 的反向輸入端9腳和輸出端8腳之間，U1C的正向輸入端10腳通過電阻R5接地， 電阻R4跨接在運(yùn)算放大器U1C的反向輸入端9腳和二極管D2的陽極之間，U1C 的正向輸入端10腳通過電阻R5接地，電阻R8跨接在運(yùn)算放大器U1C的輸出端 8腳和輸出端8腳運(yùn)算放大器U1D正向輸入端12腳之間，運(yùn)算放大器U1D輸出 端14腳經(jīng)濾波電容C1接地。D/A輸出電路的信號走向流程是根據(jù)需轉(zhuǎn)換的輸 入數(shù)字量的大小，調(diào)節(jié)P麗(脈沖寬度調(diào)制)信號的占空比，自CPU的P麗腳輸 出至D/A輸出電路的運(yùn)放U1A的正向輸入端3腳，通過U1A提高信號的輸入阻 抗后輸出信號1和信號2 二路信號，信號1經(jīng)R6進(jìn)入U(xiǎn)1C的反向輸入端9腳， 信號2經(jīng)R1進(jìn)入U(xiǎn)1B的反向輸入端6腳，將信號取反后經(jīng)二極管D1、 D2整流， 負(fù)向部分作為信號3經(jīng)過電阻R4輸出，經(jīng)過電阻R6的信號1和經(jīng)過電阻R4的 信號3疊加，經(jīng)過疊加的信號為僅有負(fù)向的連續(xù)的模擬量信號，進(jìn)入U(xiǎn)1C的反 向輸入端9腳，從8腳輸出的為信號4，信號4為正向的模擬量信號，經(jīng)R8進(jìn) 入運(yùn)算放大器U1D的正向輸入端12腳，從14腳輸出經(jīng)過電容C1濾波，模擬量 信號5，即D/A轉(zhuǎn)換輸出值輸出。
D/A反饋電路同樣是以National Semiconductor公司的LM124為核心，D/A 反饋電路的四個運(yùn)算放大器由兩個放大電路和兩個跟隨器組成，運(yùn)算放大器U2A 的1腳和2腳連接在一起，1腳經(jīng)電阻R10與運(yùn)算放大器U2B的反向輸入端6 腳相連，運(yùn)算放大器U2B的正向輸入端5腳經(jīng)電阻R9接地。電阻R11跨接在6 腳和7腳之間，輸出端7腳經(jīng)電阻R13與運(yùn)算放大器U2C的反向輸入端9腳相 連，U2C的正向輸入端10腳經(jīng)電阻R12接地，電阻R14跨接在運(yùn)算放大器!)2C 的8腳和9腳之間，運(yùn)算放大器U2C的輸出端8腳與運(yùn)算放大器U2D的12腳相連，運(yùn)算放大器U2D的13腳和14腳連接在一起，14腳輸出。D/A反饋電路的 信號走向流程是信號5由U2A的3腳輸入，由1腳輸出信號6，信號6經(jīng)U2B 的反向輸入端6腳輸入，U2B的輸出端7腳輸出信號7，信號7經(jīng)U2C的反向輸 入端9腳進(jìn)入U(xiǎn)2C， U2C的輸出端8腳輸出信號8， U2D的13腳和14腳連接在 一起，成為跟隨器，信號8由U2D的12腳進(jìn)入U(xiǎn)2D， 14腳輸出到ARM7的16位 AD采樣腳，將采樣值與預(yù)期輸出值比較，校正輸出。通過不斷對AD采樣值進(jìn)行 分析，與輸出值進(jìn)行對比，校正輸出與采樣間的誤差，直至通過AD腳接收到的 值與輸出值一致，達(dá)到最大精度的輸出。
利用本發(fā)明同樣可以實(shí)現(xiàn)8位、32位等的高精度的D/A轉(zhuǎn)換，其轉(zhuǎn)換精度 可根據(jù)CPU的AD腳的精度來選擇。
8
權(quán)利要求
1、一種基于CPU的高精度的16位D/A轉(zhuǎn)換電路，包括基于CPU的控制電路，接口電路、D/A輸出電路和D/A反饋電路，其特征在于所述的D/A輸出電路是一個LM124，包含四個運(yùn)算放大器U1A，U1B，U1C，U1D；所述的D/A反饋電路是一個LM124，包含四個運(yùn)算放大器U2A，U2B，U2C，U2D。
2、 根據(jù)權(quán)利要求1所述的一種基于CPU的高精度的16位D/A轉(zhuǎn)換電路， 其特征在于所述的D/A輸出電路的四個運(yùn)算放大器的電路為自CPU的P麗腳 輸出至D/A輸出電路的運(yùn)算放大器U1A的正向輸入端3腳，反向輸入端2腳與 輸出端1腳相連，電阻R1跨接在運(yùn)算放大器U1A的輸出端1腳與運(yùn)算放大器U1B 的反向輸入端6腳之間，U1B的正向輸入端經(jīng)電阻R2接地，二極管Dl跨接在 U1B的反向輸入端6腳和輸出端7腳之間，陰極接在6腳，陽極接7腳，輸出端 7腳與二極管D2的陰極相連，電阻R3連在D1的陰極和D2的陽極之間，電阻 R6跨接在運(yùn)算放大器U1A的輸出端1腳與運(yùn)算放大器U1C的反向輸入端9腳之 間，電阻R7跨接在運(yùn)算放大器U1C的反向輸入端9腳和輸出端8腳之間，U1C 的正向輸入端10腳通過電阻R5接地，電阻R4跨接在運(yùn)算放大器U1C的反向輸 入端9腳和二極管D2的陽極之間，U1C的正向輸入端10腳通過電阻R5接地， 電阻R8跨接在運(yùn)算放大器U1C的輸出端8腳和輸出端8腳運(yùn)算放大器U1D正向 輸入端12腳之間，運(yùn)算放大器U1D輸出端14腳經(jīng)濾波電容Cl接地；所述的D/A 反饋電路的四個運(yùn)算放大器由兩個放大電路和兩個跟隨器組成，運(yùn)算放大器U2A 的1腳和2腳連接在一起，1腳經(jīng)電阻R10與運(yùn)算放大器U2B的反向輸入端6 腳相連，運(yùn)算放大器U2B的正向輸入端5腳經(jīng)電阻R9接地，電阻R11跨接在6 腳和7腳之間，輸出端7腳經(jīng)電阻R13與運(yùn)算放大器U2C的反向輸入端9腳相 連，U2C的正向輸入端10腳經(jīng)電阻R12接地，電阻R14跨接在運(yùn)算放大器U2C 的8腳和9腳之間，運(yùn)算放大器U2C的輸出端8腳與運(yùn)算放大器U2D的12腳相 連，運(yùn)算放大器U2D的13腳和14腳連接在一起，14腳輸出。
3、 一種基于CRJ的高精度的16位D/A轉(zhuǎn)換電路的信號走向流程，包括D/A 輸出電路的信號走向流程和D/A反饋電路的信號走向流程，其特征在于所述的D/A輸出電路的信號走向流程是根據(jù)需轉(zhuǎn)換的輸入數(shù)字量的大小，調(diào)節(jié)P麗(脈沖寬度調(diào)制)信號的占空比，自CPU的PWM腳輸出至D/A輸出電路的運(yùn)放U1A 的正向輸入端3腳，通過U1A提高信號的輸入阻抗后輸出信號1和信號2兩路 信號，信號1經(jīng)R6進(jìn)入U(xiǎn)1C的反向輸入端9腳，信號2經(jīng)Rl進(jìn)入U(xiǎn)1B的反向 輸入端6腳，將信號取反后經(jīng)二極管D1、 D2整流，負(fù)向部分作為信號3經(jīng)過電 阻R4輸出，經(jīng)過電阻R6的信號1和經(jīng)過電阻R4的信號3疊加，經(jīng)過疊加的信 號為僅有負(fù)向的連續(xù)的模擬量信號，進(jìn)入U(xiǎn)1C的反向輸入端9腳，從8腳輸出 的為信號4，信號4為正向的模擬量信號，經(jīng)R8進(jìn)入運(yùn)算放大器U1D的正向輸 入端12腳，從14腳輸出經(jīng)過電容C1濾波，模擬量信號5，即D/A轉(zhuǎn)換輸出值； 所述的D/A反饋電路的信號走向流程是信號5由U2A的3腳輸入，由1腳輸 出信號6，信號6經(jīng)U2B的反向輸入端6腳輸入，U2B的輸出端7腳輸出信號7， 信號7經(jīng)U2C的反向輸入端9腳進(jìn)入U(xiǎn)2C， U2C的輸出端8腳輸出信號8， U2D 的13腳和14腳連接在一起，成為跟隨器，信號8由U2D的12腳進(jìn)入U(xiǎn)2D， 14 腳輸出。
全文摘要
本發(fā)明公開了一種基于CPU的高精度的16位D/A轉(zhuǎn)換電路，包括基于CPU的控制電路，接口電路、D/A輸出電路和D/A反饋電路，D/A輸出電路是一個LM124，包含的四個運(yùn)算放大器U1A，U1B，U1C，U1D；所述的D/A反饋電路是一個LM124，包含的四個運(yùn)算放大器U2A，U2B，U2C，U2D。本發(fā)明具有D/A轉(zhuǎn)換輸出功能。可廣泛應(yīng)用于各種需要進(jìn)行數(shù)模轉(zhuǎn)換輸出的工業(yè)控制領(lǐng)域。本發(fā)明具有結(jié)構(gòu)新穎、簡單實(shí)用、成本低、精度高等特點(diǎn)，故屬于一種集經(jīng)濟(jì)性與實(shí)用性為一體的D/A轉(zhuǎn)換裝置。
文檔編號H03M1/12GK101483438SQ20091001021
公開日2009年7月15日 申請日期2009年1月19日 優(yōu)先權(quán)日2009年1月19日
發(fā)明者瑞 劉, 鋒 王, 王忠福, 馬晨普 申請人:中國北車股份有限公司大連電力牽引研發(fā)中心