專利名稱：Mos集成電路、以及具備其的電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及構(gòu)成比較器的MOS集成電路、以及具備其的電子設(shè)備。
背景技術(shù)：
現(xiàn)有的比較器具備例如圖14所示的結(jié)構(gòu)。同圖所示的比較器具備 電流源10;輸入差動電壓Vin、 Vin，的P溝道型的MOS晶體管11、 12， N溝道型的MOS晶體管13、 14;以及緩沖器15。構(gòu)成所述比較器的晶體 管(構(gòu)成P溝道型的MOS晶體管11、 12， N溝道型的MOS晶體管13、 14以及緩沖器15的晶體管)具有相同厚度的柵極氧化膜。
專利文獻1:特開平5—259S41號公報
專利文獻2:特開平7—302842號公報
在所述現(xiàn)有的機構(gòu)中，構(gòu)成所述比較器的晶體管的柵極氧化膜按照比 較器能夠耐受住來自外部的高電壓的輸入的方式較厚地構(gòu)成。但是，由于 柵極氧化膜厚會導(dǎo)致晶體管的特性的偏差變大，所以為了抑制偏差，較大 地設(shè)定晶體管的柵極的面積。其結(jié)果，電路面積變大的同時，纏繞的布線 的布線長度也變長，由此增大了高速工作時的消耗功率。該消耗功率的增 大特別是在以蓄電池(battery)工作的便攜式設(shè)備上裝載了所述比較器的 情況下會成為問題。

發(fā)明內(nèi)容
本發(fā)明鑒于所述問題，目的在于降低比較器的高速工作時的消耗功率。
為了解決所述問題，本發(fā)明提供一種MOS集成電路，比較第l以及 第2電壓的大小，具備電壓電流轉(zhuǎn)換電路，將所述第1以及第2電壓轉(zhuǎn) 換成具有與所述第1電壓對應(yīng)的電流值的第1電流、以及具有與所述第2 電壓對應(yīng)的電流值的第2電流；和電流比較電路，比較所述第1以及第2電流的電流值的大小，輸出表示比較結(jié)果的電壓。從包含該MOS集成電 路的LSI的外部輸入所述第1以及第2電壓，構(gòu)成所述電流比較電路的 MOS晶體管的氧化膜比構(gòu)成所述電壓電流轉(zhuǎn)換電路的MOS晶體管的氧化膜薄。
由此，通過由柵極氧化膜厚的MOS晶體管構(gòu)成電壓電流轉(zhuǎn)換電路， 能維持對于高電壓(第l以及第2電壓)的輸入的耐久性，另一方面，通 過由柵極氧化膜薄的MOS晶體管構(gòu)成電流比較電路，能夠使電路的面積 變小。因此，通過使電路面積變小，能使纏繞的布線的布線長度變短，能 降低高速工作時的消耗功率。
根據(jù)本發(fā)明，能降低比較器的高速工作時的消耗功率。


圖1是表示本發(fā)明的實施方式1的比較器的結(jié)構(gòu)的電路圖。 圖2是表示本發(fā)明的實施方式1的第1電壓電流轉(zhuǎn)換電路105的結(jié)構(gòu) 的電路圖。
圖3是表示本發(fā)明的實施方式1的電流比較電路104的結(jié)構(gòu)的電路圖。 圖4是本發(fā)明的實施方式2的第1電壓電流轉(zhuǎn)換電路205的結(jié)構(gòu)的電 路圖。
圖5是表示本發(fā)明的實施方式2的第1電壓的頻率和第1電流的關(guān)系 的曲線圖。
圖6是表示本發(fā)明的實施方式2的第1電壓的頻率和第1電流的關(guān)系 的曲線圖。
圖7是表示本發(fā)明的實施方式3的電流比較電路304的結(jié)構(gòu)的電路圖。 圖8是表示本發(fā)明的實施方式4的比較器的結(jié)構(gòu)的電路圖。 圖9是表示本發(fā)明的實施方式4的電壓電流轉(zhuǎn)換電路403的結(jié)構(gòu)的電 路圖。
圖10是表示本發(fā)明的實施方式5的電流比較電路504的結(jié)構(gòu)的電路圖。
圖11是表示本發(fā)明的實施方式6的電視裝置的結(jié)構(gòu)的框圖。
圖12是表示本發(fā)明的實施方式7的發(fā)送接收系統(tǒng)的結(jié)構(gòu)的框圖。圖13是表示本發(fā)明的實施方式8的電子設(shè)備800的結(jié)構(gòu)的電路圖。 圖14是表示現(xiàn)有的比較器的結(jié)構(gòu)的電路圖。
圖中l(wèi)Ol —第l輸入端子，102 —第2輸入端子，103 —電壓電流轉(zhuǎn) 換電路，104—電流比較電路，304—電流比較電路，403 —電壓電流轉(zhuǎn)換 電路，504—電流比較電路，600—電視裝置(電子設(shè)備)，604 —接收端 子(比較器)，701 —電子設(shè)備，800—電子設(shè)備，802—比較器。
具體實施例方式
下面，參照附圖，說明本發(fā)明的實施方式。另外，在下面的各實施方 式中，對于具有與其他的實施方式相同的功能的構(gòu)成要素，附加相同的標 記省略說明。
(實施方式1)
本發(fā)明的實施方式1的比較器，如圖1所示，具備第1輸入端子101、 第2輸入端子102、電壓電流轉(zhuǎn)換電路103、和電流比較電路104，由MOS 集成電路構(gòu)成。
在第1輸入端子101，輸入第1電壓Vi叩，在第2輸入端子102，輸 入第2電壓Vinn。從包含該比較器(MOS集成電路)的LSI的外部輸入 第1電壓Vinp以及第2電壓Vinn。
電壓電流轉(zhuǎn)換電路l(B將輸入到第1輸入端子101的第1電壓Vi叩 轉(zhuǎn)換成第1電流I (Vinp)，并且將輸入到第2輸入端子102的第2電壓 Vinn轉(zhuǎn)換成第2電流I (Vinn)。具體地，電壓電流轉(zhuǎn)換電路103具備第 1電壓電流轉(zhuǎn)換電路105以及第2電壓電流轉(zhuǎn)換電路106。
第1電壓電流轉(zhuǎn)換電路105如圖2所示，具備P溝道型MOS晶體 管105a; N溝道型MOS晶體管105b、 105c;以及電阻元件105d。
P溝道型MOS晶體管105a能夠考慮作為源極跟蹤電路。P溝道型 MOS晶體管105a的Gm (對于柵極/源極間電壓的漏極電流的傾斜度)充 分大，流過P溝道型MOS晶體管105a的漏極/源極間的電流i的電流值Id 由P溝道型MOS晶體管105a的閾值電壓Vt以及電阻元件105d的電阻值 R來決定。即，若將輸入電壓Vinp的電壓變動設(shè)為AVin，則電流值Id 的變動AId通過式AId二 AVin/R來求取。這里，由于N溝道型MOS晶體管105b和N溝道型MOS晶體管105c構(gòu)成電流鏡(current mirror)電 路，所以電流值Id的電流作為第1電流I (Vinp)流過N溝道型MOS晶 體管105c。因此，將第1電壓Vinp轉(zhuǎn)換成第1電流(Vinp)的轉(zhuǎn)換效率 由電阻元件105d的電阻值R決定。
第2電壓電流轉(zhuǎn)換電路106與第1電壓電流轉(zhuǎn)換電路105結(jié)構(gòu)相同， 代替將第1電壓Vinp轉(zhuǎn)換成第1電流I(Vi叩)，將第2電壓Vimi轉(zhuǎn)換成第 2電流I (Vinn)。
另外，作為電阻元件105d，也能使用電阻值R可變的電阻元件。在 這種情況下，通過使電阻元件的電阻值R變化，能使將電壓轉(zhuǎn)換為電流的 變化效率變化。因此，在輸入的差動電壓即第1以及第2電壓Vinp、 Vinn 的振幅變化的情況下，也能將第l電流I(Vi叩)、第2電流I (Vinn)的電 流值維持在最適合于后述的電流比較電路104的比較工作的值。
電流比較電路104對由第1電壓電流轉(zhuǎn)換電路105生成了的第1電流 I(Vinp)以及由第2電壓電流轉(zhuǎn)換電路106生成的第2電流I (Vinn)的電 流值的大小進行比較，輸出表示比較結(jié)果的電壓。
電流比較電路104如圖3所示，具備P溝道型MOS晶體管104a d 和N溝道型MOS晶體管104e、 f。 P溝道型MOS晶體管104a d的各源 極連接于電源Vddl ， N溝道型MOS晶體管104e、 f的各源極接地GND。 另外，電流比較電路104將在相互的漏極連結(jié)了的P溝道型MOS晶體管 104d以及N溝道型MOS晶體管104f之間設(shè)置了的節(jié)點104g的電壓作為 比較結(jié)果(Compare Output)輸出。構(gòu)成電流比較電路104的MOS晶體 管(P溝道型MOS晶體管104a d、 N溝道型MOS晶體管104e、 f)的柵 極氧化膜比構(gòu)成電壓電流轉(zhuǎn)換電路103的MOS晶體管(P溝道型MOS晶 體管105a、 N溝道型MOS晶體管105b、 c)的柵極氧化膜要薄。因此， 在比較了相同柵極面積的MOS晶體管的彼此的情況下，構(gòu)成電流比較電 路104的MOS晶體管的特性偏差比構(gòu)成電壓電流轉(zhuǎn)換電路103的MOS 晶體管要小。
在P溝道型MOS晶體管104a的漏極/源極之間，流過第1電流I (Vinp)。由于該P溝道型MOS晶體管104a與P溝道型MOS晶體管104b 構(gòu)成電流鏡電路，所以，在P溝道型MOS晶體管104b，流過與第l電流I (Vinp)相同的值的電流。另外，由于N溝道型MOS晶體管104e和N 溝道型MOS晶體管104f構(gòu)成電流鏡電路，所以在N溝道型MOS晶體管 104f也流過與第1電流I(Vinp)相同的值的電流。
另一方面，在P溝道型MOS晶體管104c的漏極/源極之間，流過第2 電流I (Vinn)。由于該P溝道型MOS晶體管104c與P溝道型MOS晶 體管104d構(gòu)成電流鏡電路，所以在P溝道型MOS晶體管104d，也流過 與第2電流I (Vinn)相同的值的電流。
因此，通過切換使第1電壓Vinp為規(guī)定的H電平、使第2電壓Vinn 為規(guī)定的L電平的第1狀態(tài)；和使第1電壓Vinp為規(guī)定的L電平、使第 2電壓Vinn為規(guī)定的H電平的第2狀態(tài)，能將比較結(jié)果(Compare Output) 切換為接地GND的電壓和電源Vddl的電壓。
詳細地，在第1狀態(tài)中，由于第l電壓Vinp成為規(guī)定的H電平，第 2電壓Vinn成為規(guī)定的L電平，所以將要在N溝道型MOS晶體管104f 流過的電流比將要在P溝道型MOS晶體管104d流過的電流大，輸出接地 GND的電壓作為比較結(jié)果。
另一方面，在第2狀態(tài)中，由于第1電壓Vinp成為規(guī)定的L電平， 第2電壓Vinn成為規(guī)定的H電平，所以將要在P溝道型MOS晶體管104d 流過的電流比將要在N溝道型MOS晶體管104f流過的電流大，輸出電源 Vddl的電壓作為比較結(jié)果。
根據(jù)本實施方式，通過以具有充分厚的柵極氧化膜的MOS晶體管來 構(gòu)成電壓電流轉(zhuǎn)換電路103 ，能維持對較高的電壓(第1以及第2電壓Vinp、 Vinn)的輸入的耐久性，另一方面，通過以柵極氧化膜較薄的MOS晶體 管來構(gòu)成電流比較電路104，能夠使電路面積較小。因此，在裝載數(shù)字電 路的集成電路混載進行模擬工作的本實施方式的比較器變得容易。在電子 設(shè)備設(shè)置數(shù)字電路和本實施方式的比較器的情況下，通過在集成電路上混 載數(shù)字電路和比較器，比在各個集成電路上裝載的情況，能減少電子設(shè)備 的部件數(shù)量。另外，由于能使電路面積較小，所以能使纏繞的布線的布線 長度變短，能降低高速工作時的消耗功率。 (實施方式2)
本發(fā)明的實施方式2的比較器，取代實施方式1的第1電壓電流轉(zhuǎn)換電路105，具備如圖4所示的第1電壓電流轉(zhuǎn)換電路205。第1電壓電流 轉(zhuǎn)換電路205除了第1電壓電流轉(zhuǎn)換電路105的結(jié)構(gòu)以外，還具備電容器 205a和電阻元件205b串聯(lián)連接構(gòu)成的RC串聯(lián)電路205c。
這里，若設(shè)電容器205a的容量為C，電阻元件205b的電阻值為r， 則RC串聯(lián)電 路205c的阻抗z按照下式來表示。
式1
1
z = r H--
另夕卜，將RC串聯(lián)電路205c和電阻元件105d配合的電路205d的阻抗 Z能如下式那樣記述。 式2
1 1 1
由于第1電壓電流轉(zhuǎn)換電路205的轉(zhuǎn)換效率，即將第1電壓Vinp轉(zhuǎn) 換成第1電流I(Vinp)的效率與1/Z成正比，所以在第1電壓Vinp恒定的 情況下，第1電流I(Vinp)的電流量如圖5所示，隨第1電壓Vinp的頻率 (2兀co)越高而越大。另外，雖然未在圖5圖示，但由于電容器的阻抗為 1/j"C，所以若頻率變得較高，則最終電阻元件205b與電阻元件105d并 聯(lián)連接情況下的值會變得收斂。
另外，在本實施方式的比較器中，第2電壓電流轉(zhuǎn)換電路106也與第 1電壓電流轉(zhuǎn)換電路205結(jié)構(gòu)相同。
一般，頻率越高，在到比較器為止的傳輸路徑上，信號越容易惡化， 而根據(jù)本實施方式，電壓電流轉(zhuǎn)換電路103的轉(zhuǎn)換效率隨著第1以及第2 電壓Vinp、 Vinn的輸入頻率的提高而上升，所以，能夠補償所述傳輸路 徑的惡化，能使系統(tǒng)整體的頻率特性變平(flat)。因此，能不另外設(shè)置均 衡器等，防止代碼間的干擾等。
另外，電路205d的結(jié)構(gòu)不僅限于圖4所示的結(jié)構(gòu)，只要是在第1輸 入端子101輸入恒定的第1電壓Vinp的情況下的第1電流I(Vinp)，即轉(zhuǎn)換效率如圖5的(1) 、 (2)所示那樣隨著頻率的提高而上升的話，則也 能是其他的結(jié)構(gòu)。另外，作為電容器205a，也能使用容量C可變的電容器。例如，在傳輸路徑上的信號惡化于比較低的頻率下開始變大的情況下，能按照第1 電壓Vinp的頻率和第1電流I(Vi叩)的電流量的關(guān)系如圖5的(1)所示那 樣的方式設(shè)定電容器的容量C，另一方面，在信號惡化于比較高的頻率下 開始變大的情況下，能按照所述關(guān)系成為圖5的(2)所示那樣的方式設(shè) 定容量C。通過這樣使電容器的容量C變化，能變更轉(zhuǎn)換效率達到公共的 規(guī)定電平的頻率。例如，在圖5 (1)中，在約220MHz的頻率下，電流量 與DC輸入比較增加了 10%,在圖5 (2)中，在約440Mhz的頻率下，電 流量與DC輸入比較增加了 10%。另夕卜，容量C可變的電容器例如能并聯(lián) 連接或串聯(lián)連接多個電容器，通過設(shè)置用于切換為有效的電容器的組合的 開關(guān)等而構(gòu)成。另外，作為電阻元件205b，也能使用電阻值r可變的電阻元件。通過 使電阻值r變化，例如如圖6的(1) 、 (2)所示，能變更曲線圖的傾斜 度即轉(zhuǎn)換效率相對頻率的上升程度。電阻值r可變的電阻元件例如能并聯(lián) 連接或串聯(lián)連接多個電阻元件，通過設(shè)置用于切換為有效的電阻元件的組 合的開關(guān)等而構(gòu)成。另外，作為電容器205a，也能使用容量C可變的電容器，且作為電 阻元件205b使用電阻值r可變的電阻元件。由此，對于第1以及第2電流 I (Vi叩)、I (Vi皿)，能夠進行與各個傳輸路徑對應(yīng)的適當?shù)难a償。 (實施方式3)本發(fā)明的實施方式3的比較器取代實施方式1的電流比較電路104， 具備電流比較電路304，該電流比較電路304在第1以及第2電流I(Vinp)、 I (Vinn)的電流值的差和作為比較結(jié)果輸出的電壓(輸出電壓)的關(guān)系中 具有滯后特性。具體地，電流比較電路304如圖7所示，除了電流比較電 路104的結(jié)構(gòu)以外，還具備P溝道型MOS晶體管304a、 304b。 P溝道型 MOS晶體管304a、 304b的柵極氧化膜與構(gòu)成電流比較電路304的其他的 MOS晶體管(P溝道型MOS晶體管104a d，N溝道型MOS晶體管104e、 f)相同，比起構(gòu)成電壓電流轉(zhuǎn)換電路103的MOS晶體管的柵極氧化膜要薄。因此，P溝道型MOS晶體管304a、 304b的特性偏差比起構(gòu)成電壓電 流轉(zhuǎn)換電路103的MOS晶體管要小。在如上所述構(gòu)成的電流比較電路304中，在輸出接地GND的電壓作 為比較輸出的狀態(tài)下，由于在P溝道型MOS晶體管304a的漏極/源極之 間流過電流，由此P溝道型MOS晶體管104c的漏極/源極間電流的流動 變得困難，所以比較輸出難以過渡到電源Vddl。另一方面，在輸出電源Vddl作為比較輸出的狀態(tài)下，由于在P溝道 型MOS晶體管304b的漏極/源極之間流過電流，由此P溝道型MOS晶體 管104a的漏極/源極間電流的流動變得困難，所以比較輸出難以過渡到接 地GND的電壓。根據(jù)本實施方式，由于以具有薄的柵極氧化膜的MOS晶體管構(gòu)成具 有滯后特性的電流比較電路304，所以，MOS晶體管的偏差特性變小，能 夠減小該部分的面積。另外，能夠以小面積的晶體管獲得精度良好的滯后 特性。另外，電流比較電路304不限于圖7所示的電路，只要是由比構(gòu)成電 壓電流轉(zhuǎn)換電路103的MOS晶體管薄的柵極氧化膜的MOS晶體管構(gòu)成的 電路，也能是以其他的電路結(jié)構(gòu)來實現(xiàn)滯后特性的電路。另外，在實施方式2的比較器中，代替電流比較電路104，也能使用 本實施方式的電流比較電路304。 (實施方式4)本發(fā)明的實施方式4的比較器，如圖8以及圖9所示，取代實施方式 1的電壓電流轉(zhuǎn)換電路103，具備轉(zhuǎn)換成與第1電壓Vinp以及第2電壓 Vinn的差值對應(yīng)的第1電流Ip (Vinp， Vinn)以及第2電流In (Vinp， Vinn)的電壓電流轉(zhuǎn)換電路403。本發(fā)明的"第1電流"不限于具有僅與 第1電壓對應(yīng)的電流值的電流，如本實施方式的第1電流Ip(Vinp，Vinn)， 包含具有與第1電壓以及第2電壓雙方對應(yīng)的電流值的電流。同樣地，本 發(fā)明的"第2電流"不限于具有僅與第2電壓對應(yīng)的電流值的電流，如本 實施方式的第2電流In (Vinp， Vinn)，包含具有與第1電壓以及第2電 壓雙方對應(yīng)的電流值的電流。在電壓電流轉(zhuǎn)換電路403中，由輸入第1以及第2電壓Vinp、 Vinn的P溝道型MOS晶體管403a、 403b構(gòu)成差動對，由電流源403g輸出的 電流按照第1以及第2電壓Vinp、 Vinn形成分支，流過P溝道型MOS晶 體管403a、 403b的漏極/源極之間。并且，由于N溝道型MOS晶體管403c 和N溝道型MOS晶體管403d構(gòu)成電流鏡電路，所以與在P溝道型MOS 晶體管403a流過的電流相同的值的電流流過N溝道型MOS晶體管403d 作為第l電流Ip (Vinp， Vinn)。并且，由于N溝道型MOS晶體管403e 和N溝道型MOS晶體管403f構(gòu)成電流鏡電路，所以與在P溝道型MOS 晶體管403b流過的電流相同的值的電流流過N溝道型MOS晶體管403f 作為第2電流In (Vinp， Vinn)。電壓電流轉(zhuǎn)換電路403也與實施方式1的電壓電流轉(zhuǎn)換電路103相同， 由具有與構(gòu)成電流比較電路104的MOS晶體管的柵極氧化膜相比較厚的 柵極氧化膜的MOS晶體管構(gòu)成。另外，在本實施方式中，取代電流比較電路104，也能使用所述實施 方式3的電流比較電路304。 (實施方式5)本發(fā)明的實施方式5的比較器，取代實施方式1的電流比較電路104， 具備圖10所示的電流比較電路504。對電流比較電路504提供時鐘Clock, 電流比較電路504與提供了的時鐘Clock同步來比較第1以及第2電流 I(Vinp)、 I(Vinn)的大小。電流比較電路504如圖10所示，具備N溝道型MOS晶體管504a、 b;在柵極輸入時鐘Clock的N溝道型MOS晶體管504c、 d;和P溝道型 MOS晶體管504e h。構(gòu)成電流比較電路504的MOS晶體管(N溝道型MOS晶體管504a d、 P溝道型MOS晶體管504e h)的柵極氧化膜比構(gòu)成電壓電流轉(zhuǎn)換電 路103的MOS晶體管的柵極氧化膜薄。通過本實施方式的比較器，能構(gòu)成與時鐘同步地比較數(shù)據(jù)的時鐘驅(qū)動 比較器，能夠以小規(guī)模電路實現(xiàn)具有較大的增益(gain)的比較器。另外，電流比較電路504并不限于圖10所示的電路，只要是由比構(gòu) 成電壓電流轉(zhuǎn)換電路103的MOS晶體管薄的柵極氧化膜的MOS晶體管構(gòu) 成的電路，也能由其他的電路結(jié)構(gòu)實現(xiàn)與時鐘Clock同步地比較電流的功另外，電流比較電路504也能在第1以及第2電流I(Vinp)、 I(Vinn)的電流值的差和作為比較結(jié)果輸出的電壓(輸出電壓)的關(guān)系中具有滯后 特性。另外，在實施方式2或?qū)嵤┓绞?的比較器中，取代電流比較電路104， 也能使用本實施方式的電流比較電路504。 (實施方式6)本發(fā)明的實施方式6的電視裝置(電子設(shè)備)600如圖ll所示，具備 根據(jù)由調(diào)諧器接收到的信號生成影像信號的集成電路601;以及根據(jù)由集 成電路601生成的影像信號顯示影像的LCD (Liquid Crystal Display) 602。 在集成電路601，設(shè)有多個發(fā)送生成的影像信號的發(fā)送端子603，另一方 面，在LCD (Liquid Crystal Display) 602，設(shè)有多個接收由發(fā)送端子603 發(fā)送的影像信號的接收端子604。各發(fā)送端子603發(fā)送相反相位的1對電信號。各接收端子604由所述實施方式1的比較器構(gòu)成，接收由對應(yīng)的發(fā)送 端子603發(fā)送的1對電信號作為第1以及第2電壓Vinp、 Vinn，并進行比 較。另外，各接收端子604并不限于所述實施方式1的比較器，也能由所 述實施方式2 5的比較器構(gòu)成。 (實施方式7)本發(fā)明的實施方式7的發(fā)送接收系統(tǒng)如圖12所示，第1以及第2電 子設(shè)備701通過線纜702連接。并且，各電子設(shè)備701在內(nèi)部具有集成電 路703，在各集成電路703構(gòu)成有發(fā)送接收電路704。各發(fā)送接收電路704具備發(fā)送功能，對其他的集成電路703的發(fā)送 接收電路704發(fā)送多對相反相位的電信號；以及接收功能，接收由其他的 集成電路703的發(fā)送接收電路704發(fā)送的多對電信號，比較每一對電信號。 在各發(fā)送接收電路704，所述實施方式1的比較器按照每個接收的電信號 對而設(shè)置，由這些比較器實現(xiàn)所述接收功能。作為第1以及第2電子設(shè)備701的組合的實例，能舉出硬盤和計算機、 硬盤和DVD錄像機、電視裝置和錄像機(video deck)、存儲器和CPU(Central Processing Unit)等。也能在連接硬盤和計算機、硬盤和DVD錄 像機的情況下，按照與串行ATA (Serial Advanced Technology Attachment)規(guī)格對應(yīng)的方式來構(gòu)成發(fā)送接收電路704，在連接電視裝置和錄像機的情 況下，按照與HDMI (High—Definition Multimedia Interface)規(guī)格對應(yīng)的 方式來構(gòu)成發(fā)送接收電路704。另外，也能通過對差動輸入的一方給予基 準電壓，按照與以DDR (Double—Date—Rate)方式為代表的連接存儲器 和CPU情況對應(yīng)的方式來構(gòu)成發(fā)送接收電路704。另外，以各發(fā)送接收電路704實現(xiàn)所述接收功能并不限于所述實施方 式1的比較器，也能是所述實施方式2 5的比較器。根據(jù)本實施方式，由于能降低比較器高速工作時的消耗功率，所以即 使在對消耗功率的降低要求高的設(shè)備中也能夠采用高速的接口。 (實施方式8)本發(fā)明的實施方式8的電子設(shè)備800如圖13所示，具備AD轉(zhuǎn)換器 801以及CPU806。AD轉(zhuǎn)換器801具備4個比較器802、電源803、 4個電阻元件804、 以及編碼器(Encoder) 805。各比較器802由所述實施方式1的比較器構(gòu)成，對輸入的模擬信號和 任意的電阻元件804的一端的電壓作為第1以及第2電壓Vinp、 Vinn進 行接收，并進行比較。根據(jù)本實施方式，由于與實施方式l相同，能使比較器的硅晶片安裝 時的電路面積較小，所以能使AD轉(zhuǎn)換器801小型化，使在CPU806中內(nèi) 置AD轉(zhuǎn)換器801變得容易。通過將AD轉(zhuǎn)換器801內(nèi)置于CPU806的內(nèi) 部，能削減構(gòu)成電子設(shè)備800的部件的數(shù)量。另外，在本實施方式中，對于4位的AD轉(zhuǎn)換器801進行了說明，但 并不限于此，也能在更多位的AD轉(zhuǎn)換器中使用所述實施方式1的比較器。 通過在AD轉(zhuǎn)換器中使用所述實施方式1的比較器，能夠以小型的電路構(gòu) 成高速工作的多位的AD轉(zhuǎn)換器。另夕卜，各比較器802并不限于所述實施方式1的比較器，也能夠以所 述實施方式2 5的比較器來構(gòu)成。另外，根據(jù)所述實施方式6 8，由于能降低比較器的高速工作時的消耗功率，所以在以蓄電池來驅(qū)動電子設(shè)備的情況下，能使蓄電池的持久性 (使用時間)變長。另外，電壓電流轉(zhuǎn)換電路的電路結(jié)構(gòu)、以及電流比較電路的電路結(jié)構(gòu) 并不限于所述實施方式中的例示，只要構(gòu)成電流比較電路的MOS晶體管的氧化膜比構(gòu)成電壓電流轉(zhuǎn)換電路的MOS晶體管的氧化膜薄，也能是其他的電路結(jié)構(gòu)。 產(chǎn)業(yè)上的可利用性本發(fā)明的MOS集成電路以及具備其的電子設(shè)備具有能夠降低比較器 的高速工作時的消耗功率的效果，例如可利用于在多種厚度的柵極氧化膜 混雜在同一晶片上的LSI上設(shè)置的接收電路，構(gòu)成高速進行與LSI外部的 信號的發(fā)送接收的接口。
權(quán)利要求
1、一種MOS集成電路，比較第1以及第2電壓的大小，其特征在于，具備電壓電流轉(zhuǎn)換電路，將所述第1以及第2電壓轉(zhuǎn)換成具有與所述第1電壓對應(yīng)的電流值的第1電流、以及具有與所述第2電壓對應(yīng)的電流值的第2電流；和電流比較電路，比較所述第1以及第2電流的電流值的大小，輸出表示比較結(jié)果的電壓，從包含該MOS集成電路的LSI的外部輸入所述第1以及第2電壓，構(gòu)成所述電流比較電路的MOS晶體管的氧化膜比構(gòu)成所述電壓電流轉(zhuǎn)換電路的MOS晶體管的氧化膜薄。
2、 根據(jù)權(quán)利要求1所述的MOS集成電路，其特征在于， 所述電壓電流轉(zhuǎn)換電路構(gòu)成為轉(zhuǎn)換效率可變。
3、 根據(jù)權(quán)利要求1所述的MOS集成電路，其特征在于，所述第1以及第2電壓的頻率越高，所述電壓電流轉(zhuǎn)換電路的轉(zhuǎn)換效 率越上升。
4、 根據(jù)權(quán)利要求3所述的MOS集成電路，其特征在于， 所述電壓電流轉(zhuǎn)換電路中的使轉(zhuǎn)換效率成為規(guī)定水平的所述頻率可變。
5、 根據(jù)權(quán)利要求4所述的MOS集成電路，其特征在于，所述電壓電流轉(zhuǎn)換電路中轉(zhuǎn)換效率相對所述頻率的上升程度可變。
6、 根據(jù)權(quán)利要求1所述的MOS集成電路，其特征在于， 在所述電流比較電路中提供時鐘，所述電流比較電路與所述時鐘同步地比較所述第1以及第2電流的大小。
7、 根據(jù)權(quán)利要求1所述的MOS集成電路，其特征在于， 所述電流比較電路在所述第1以及第2電流的電流值的差和輸出電壓的關(guān)系中具有滯后特性。
8、 一種電子設(shè)備，具備權(quán)利要求1所述的MOS集成電路。
全文摘要
本發(fā)明提供一種MOS集成電路以及具備其的電子設(shè)備，能降低比較器高速工作時的消耗功率。電壓電流轉(zhuǎn)換電路(103)將第1以及第2電壓(Vinp、Vinn)轉(zhuǎn)換成具有與第1電壓(Vinp)對應(yīng)的電流值的第1電流(I(Vinp))、以及具有與第2電壓(Vinn)對應(yīng)的電流值的第2電流(I(Vinn))。電流比較電路(104)比較第1以及第2電流(I(Vinp)、I(Vinn))的電流值的大小，輸出表示比較結(jié)果的電壓。構(gòu)成電流比較電路(104)的MOS晶體管的氧化膜比構(gòu)成電壓電流轉(zhuǎn)換電路(103)的MOS晶體管的氧化膜薄。
文檔編號H03K5/24GK101546996SQ20091012685
公開日2009年9月30日 申請日期2009年3月20日 優(yōu)先權(quán)日2008年3月26日
發(fā)明者青池昌洋 申請人:松下電器產(chǎn)業(yè)株式會社