專利名稱：自舉電路的制作方法
技術領域：
本發(fā)明涉及應用于移位寄存器電路和輸出緩沖器電路中的自舉電路。
背景技術：
移位寄存器電路廣泛地用作顯示器裝置和半導體存儲器裝置中的掃描電 路或矩陣陣列驅動電路。
移位寄存器電路的輸出級通常使用推挽輸出電路。然而，如果僅通過利 用相同導電類型的晶體管配置推挽輸出電路，那么不能充分保證推挽輸出電 路的輸出電壓。例如，如果僅通過每一個均被創(chuàng)建為n溝道型晶體管的晶體 管來配置推挽輸出電路，則隨著推挽輸出電路的輸出電壓上升，提供在推挽 輸出電路高電平端上的晶體管的柵極和源極區(qū)之間的電勢差Vgs下降。對于 Vg^Vth(其中，參考符號Vth表示晶體管的閾值電壓)，晶體管處于截止狀態(tài)。 因此，推挽輸出電路僅產生(Vgs-Vth)范圍的輸出電壓。為了解決該問題， 已經提出了利用自舉搡作的輸出電路。
作為利用自舉操作的移位寄存器電路，用作本專利說明書中的專利文檔 1的日本專利特許號Hei 10-112645公開了具有圖25的電路圖中所示的典型 配置的晶體管電路。如圖25的電路圖中所示，該典型配置每級基本采用了三 個晶體管。在圖25的電路圖中所示的典型配置的情況下，在該配置的每級采 用了典型n溝道型的三個晶體管Ti^,Tr2和Tr3。
以下說明具有圖25的電路圖中所示的典型配置的移位寄存器電路。圖 26A是示出在移位寄存器電路的第一級提供的自舉電路的典型配置的電路 圖；而圖26B是示出與圖26A的電路圖中所示的自舉電路執(zhí)行的操作相關的 信號的時序圖的模型的時序示意圖。通過關注圖26A的電路圖中所示的移位寄存器電路的第一級，讀者將注意到第一晶體管Tn和第二晶體管Tr2共同構 成推挽輸出電路的事實。第一晶體管Tr,的源極和漏極區(qū)中的特定一個與第二 晶體管Tr2的源極和漏極區(qū)中的特定一個通過第一級提供的自舉電路的輸出 部分OUT,相互連接。晶體管具有兩個區(qū)，即源4及和漏極區(qū)，其在本專利"i兌 明書中分別稱為源極和漏極區(qū)中的特定一個以及源極和漏極區(qū)中的另外一 個。相似地，在本專利說明書中，具有相互不同的相位的兩個時鐘信號分別 稱為時鐘信號的特定一個以及時鐘信號的另外一個。
第一晶體管Tr,的源極和漏極區(qū)中的另外一個連接至時鐘供給線，該時鐘 供給線傳送具有如圖26B的時序示意圖中所示的相互不同相位的兩個時鐘信 號CK,和CK2中的特定一個。在圖26A的電路圖中所示的典型移位寄存器電 路的第一級的情形下，兩個時鐘信號CK,和CK2中的特定一個是時鐘信號 CK，。第二晶體管Tr2的源極和漏極區(qū)中的另外一個連接至用于傳送通常被設 置為OV低電平的第一電壓Vss的第一電壓供給線。第一晶體管Tn的柵極和 第三晶體管Tr3的源極和漏極區(qū)中的特定一個通過節(jié)點部分P,相互連接。第 二晶體管7>2和第三晶體管Tr3的柵極均連接至傳送兩個時鐘信號CK,和CK2 中的另一個的時鐘供給線。由此，在圖26A的電路圖中所示的典型移位寄存 器電路的第一級的情況下，兩個時鐘信號CK，和CK2中的另外一個是時鐘信 號CK2。第三晶體管Tr3的源極和漏極區(qū)中的另外一個連接至傳送輸入信號 IN,的信號供給線。
注意，在第一晶體管Tq的柵極與第一晶體管Tr,的源極和漏極區(qū)中的特 定一個之間，在第一晶體管Tr,的柵極與第一晶體管Tr,的源極和漏極區(qū)中的 另外一個之間，或者在第一晶體管Tr，的柵極與第一晶體管Tr,的源極和漏極 區(qū)中的特定一個之間以及在第一晶體管Tr,的柵極與第一晶體管Tri的源極和 漏極區(qū)中的另外一個之間，可以在一些情況下連接用作自舉電容器的電容器。 在圖25或26A的電路圖中所示的典型移位寄存器電路的第一級的情況下， 用作自舉電容器的電容器Ca連接在第一晶體管Tr,的柵極與第一晶體管Tr, 的源極與漏極區(qū)的特定一個之間。典型地，自舉電容器Ca由中間夾入絕緣層 的兩個導電層構成。作為替代，自舉電容器Ca也可以是所謂的MOS (金屬 氧化物半導體)電容器。
通過參考圖26B的時序示意圖中所示的時序圖，以下說明典型移位寄存 器電路的第一級所執(zhí)行的操作。注意，具有相互不同的相位的兩個時鐘信號CK,和CK2以及輸入信號IN,中的每一個的高電平是被典型地設置為5V的第 二電壓Vdd。另一方面，這些信號的每一個的低電平是如上所述的被典型地設 置為0V的上述第一電壓Vss。在以下描述中，參考符號Vthi表示第i個晶體 管的閾值電壓。例如，參考符號V記表示第三個晶體管1>3的閾值電壓。 時間段l
在時間段T,中，將輸入信號IN,和第一時鐘信號CK,的每一個均設置為 低電平，而將第二時鐘信號CK2設置為高電平。設置為低電平的輸入信號IN, 經由處于導通狀態(tài)的第三晶體管Tr3提供至第一晶體管Tn的柵極。因此，也 將出現(xiàn)在第一晶體管Tr,的柵極與節(jié)點部分P,的電勢設置為低電平，使得第 一晶體管Tn進入截止狀態(tài)。另一方面，由于將第二時鐘信號CK2設置為高 電平，因而第二晶體管Tr2進入如第三晶體管Tr3—樣的導通狀態(tài)。因此，通 過進入導通狀態(tài)的第二晶體管Tr2，輸出部分OUTi被下拉至作為處于低電平 的電壓的第一電壓Vss。
時間段丁2
在時間段I2中，將第一時鐘信號CK,設置為高電平，而將第二時鐘信號 CK2設置為低電平。因為第三晶體管Tr3進入截止狀態(tài)，因此節(jié)點部分P,進 入保持在時間段T,期間已設置的電勢的浮空狀態(tài)。也就是說，節(jié)點部分P, 進入維持已被設置為低電平的電勢的浮空狀態(tài)。因此，第一晶體管T^保持截 止狀態(tài)。另一方面，第二晶體管Tr2的狀態(tài)從導通狀態(tài)變?yōu)榻刂範顟B(tài)。結果， 輸出部分OUT,進入連接至容性負載(其未在圖26A的電路圖中示出)的浮 空狀態(tài)。也就是說，輸出部分OUT,維持已經在時間段T,期間設置為低電平 的電勢。
時間段丁3
在時間段T3中，將輸入信號IN!和第二時鐘信號CK2的每一個均設置為 高電平，而將第一時鐘信號CK,設置為低電平。第三晶體管Tr3進入導通狀 態(tài)，使得將設置為高電平的輸入信號IN,提供給節(jié)點部分P,。因此，出現(xiàn)在 節(jié)點部分P,的電勢上升。隨著出現(xiàn)在節(jié)點部分P,上的電勢達到電勢(Vdd-Vth3), 第三晶體管Tl"3進入截止狀態(tài)，使得節(jié)點部分P!進入保持電勢(Vdd-Vth3)的 浮空狀態(tài)。第一晶體管Tr,和第二晶體管Tr2中的每一個均處于導通狀態(tài)。將 設置為與第一電壓Vss相同的低電平的第一時鐘信號CKj提供給第一晶體管 Tr,的源極和漏極區(qū)中的另外一個。第二晶體管Tr2的源極和漏極區(qū)中的另外一個也連接至傳送第一電壓Vss的第一電壓供給線。因此，第一電壓Vss出現(xiàn)
在輸出部分OUT,上，使得將輸出部分OUT,設置為低電平。
時間段丁4
在時間段丁4中，將第一時鐘信號CK,設置為高電平，而將輸入信號IN, 和第二時鐘信號CK2中的每一個均設置為低電平。由于將第二時鐘信號CK2 設置為低電平，因此第二晶體管Tr2和第三晶體管Tr3中的每一個均處于截止 狀態(tài)。節(jié)點部分P,進入浮空狀態(tài)，而第一晶體管Tr!進入導通狀態(tài)。因此， 第 一晶體管Tr,將輸出部分OUTi連接至用于傳送被設置為高電平的第 一時鐘 信號CK,的第一時鐘供給線，使得提高了出現(xiàn)在輸出部分OUT,上的電勢。 同時，由于通過諸如第一晶體管Tr，的柵電容器之類的自舉電容器的自舉操 作，出現(xiàn)在節(jié)點部分P,上的電勢升高到至少等于第二電壓Vdd的電平。因此， 將第二電壓Vdd作為輸出部分OUT,的高電平輸出。
時間段Ts
在時間段T5中，將輸入信號IN,和第一時鐘信號CK,中的每一個均設置 為低電平，而將第二時鐘信號CK2設置為高電平。當將第二時鐘信號CK2設 置為高電平時，第二晶體管Tr2和第三晶體管Tr3的每一個均進入導通狀態(tài)。 進入導通狀態(tài)的第二晶體管Tr2將輸出部分OUT,連接至傳送第一電壓V化的 第一電壓供給線。因此，將輸出部分OUT,復位至低電平。另一方面，進入
導通狀態(tài)的第三晶體管Tl"3將節(jié)點部分Pi連接至被設置為低電平的輸入信號 INj。因此，也將節(jié)點部分P!復位至低電平。 時間段丁6
在時間段T6中，將第一時鐘信號CK,設置為高電平，而將輸入信號IN、 和第二時鐘信號CK2中的每一個均設置為低電平。時間段T6中執(zhí)行的操作基 本與時間段T2中執(zhí)行的操作相同。由于第三晶體管Tr3進入截止狀態(tài)，因此 節(jié)點部分P,進入保持被設置為低電平的電勢的浮空狀態(tài)。因此，第一晶體管 Tr,維持截止狀態(tài)。另一方面，第二晶體管Tr2的狀態(tài)從導通狀態(tài)變?yōu)榻刂範?態(tài)。結果，輸出部分OUT,維持被設置為低電平的電勢。

發(fā)明內容
在上述自舉電路執(zhí)行的操作的說明中，沒有考慮通過諸如寄生電容器之 類的電容器所生成的各種電平突變的影響。然而，實際上，由于通過諸如寄生電容器之類的電容器所生成的各種電平突變的影響，出現(xiàn)在諸如節(jié)點部分 P,之類的浮空構件上的電勢是變化的。另外，自舉電路的操作速度越快，脈 沖上升和下降的速度越快，因而，通過諸如寄生電容器之類的電容器所生成 的各種電平突變的影響越強。通過諸如寄生電容器之類的電容器所生成的各 種電平突變的強烈影響導致自舉電路不正確地操作。
為了解決上述問題，本發(fā)明的發(fā)明者已經改良了在移位寄存器電路和輸 出緩沖器電路中采用的、用作能夠降低通過諸如寄生電容器之類的電容器所 生成的各種電平突變的影響量的自舉電路的自舉電路。
根據(jù)本發(fā)明的第一、第二、第三或第四模式所提供、用作能夠降低上述 的影響量的自舉電路的自舉電路被配置為采用第一、第二和第三晶體管。在
該自舉電路中
(A-l )所述第一晶體管的源極和漏極區(qū)中的特定一個與所述第二晶體管 的源極和漏極區(qū)中的特定一個通過所述自舉電路的輸出部分相互連接；
(A-2 )所述第一晶體管的源極和漏極區(qū)中的另外一個連接到傳送具有4皮 此不同相位的兩個時鐘信號中的特定一個的時鐘供給線；
(A-3 )所述第 一晶體管的柵極與所述第三晶體管的源極和漏極區(qū)中的特 定一個通過節(jié)點部分相互連接；
(B-l )所述第二晶體管的所述源極和漏極區(qū)中的另外一個連接至傳送第 一預定電壓的第一電壓供給線；
(C-l)所述第三晶體管的所述源極和漏極區(qū)中的另外一個與傳送供給所 述自舉電路的輸入信號的信號供給線相連接；
(C-2)所述第三晶體管的柵極連接至傳送所述兩個時鐘信號中的另外一 個的時鐘供給線；以及
當所述第三晶體管進入截止狀態(tài)時，將所述第 一晶體管的所述柵極與所 述第三晶體管的所述源極和漏極區(qū)中的所述特定一個彼此連接的所述節(jié)點部 分進入浮空狀態(tài)。
在根據(jù)本發(fā)明的第一模式提供的、用作能夠降低上述的影響量的自舉電 路的自舉電路中
所述第二晶體管的柵極連接至傳送所述兩個時鐘信號中的所述另外一個 的所述時鐘供給線；以及
在所述節(jié)點部分和所述第一電壓供給線之間4是供電壓變化抑制電容器。
10由于在所述節(jié)點部分和所述第一電壓供給線之間提供電壓變化抑制電容 器，因此可以抑制在第三晶體管進入截止狀態(tài)時出現(xiàn)在所述節(jié)點部分上的電 勢的變化，以及由于兩個時鐘信號而出現(xiàn)在所述節(jié)點部分上的電勢變化。
根據(jù)本發(fā)明的第 一模式提供的自舉電路進一 步配有具有與第 一至第三晶
體管相同的導電類型的第四晶體管。在該自舉電路中
(D-1 )所述第四晶體管的源極和漏極區(qū)中的特定一個連接至所述第一晶 體管的所述柵極；
(D-2 )所述第四晶體管的源極和漏極區(qū)中的另外一個通過結點連接至所 述第三晶體管的所迷源極和漏極區(qū)中的所述特定一個；
(D-3)所述第四晶體管的柵極連接至傳送第二預定電壓的第二電壓供給線。
在上述配置的情況下，可以在第一電壓供給線與將第四晶體管的源極和 漏極中的所述另外一個連接至第三晶體管的源極和漏極區(qū)中的所述特定一個 的結點之間提供電壓變化抑制電容器。在該配置中，第四晶體管將所述節(jié)點 部分(當?shù)谌w管進入截止狀態(tài)時，其進入浮空狀態(tài))分為多個部分。通過將 第二預定電壓設置為使得第四晶體管在自舉操作中進入截止狀態(tài)的電平，電 壓變化抑制電容器在自舉操作中從所述節(jié)點部分斷開。因此，該配置提供了 如下的益處即使在第一電壓供給線和所述節(jié)點部分之間提供電壓變化抑制 電容器，自舉增益也不會降低。
在根據(jù)本發(fā)明的第二模式提供的、用作能夠降低上述影響量的自舉電路 的自舉電路中
第二晶體管的柵極與傳送具有彼此不同相位的兩個時鐘信號中的所述另 外一個的時鐘信號線相連接；以及
在所述節(jié)點部分與第二晶體管的柵極之間提供電壓變化抑制電容器。 在根據(jù)本發(fā)明的第二模式提供的自舉電路中，將自舉電路的配置中包含 的電壓變化抑制電容器的電容設置為這樣的值該值使得具有彼此不同相位 的兩個時鐘信號生成的、作為對于所述節(jié)點部分的電平突變的電平突變所導 致的電勢變化彼此抵消。由此，可以抑制出現(xiàn)在所述節(jié)點部分上的電勢的變 化。
根據(jù)本發(fā)明的第三模式的自舉電路還配有具有與第一至第三晶體管相同 的導電類型的第四晶體管，以及配有反相電路。在該自舉電路中(E-l )所述第四晶體管的源極和漏極區(qū)中的特定一個通過結點連接至反
相電路的輸入側，該反相電路的輸出側連接至所述第二晶體管的所述^f冊極；
(E-2 )所述第四晶體管的所述源極和漏極區(qū)中的另外一個連接至所述輸 入供給線；以及
個的所述時鐘供給線。
在預先確定的操作中，反相電路的輸出維持第二晶體管的導通狀態(tài)，以 便保持將第二晶體管的源極和漏極區(qū)中的另外 一個生成的電壓施加給輸出所 述部分的狀態(tài)。因此可以抑制由于流入第一晶體管的泄漏電流所呈現(xiàn)的、作 為出現(xiàn)在所述節(jié)點部分上的電勢的變化所導致的泄漏電流變化的變化而由所 述輸出部分生成的電壓變化。
可以提供如下的可替換配置其中，電壓變化抑制電容器接在第一電壓 供給線與將第四晶體管源極和漏極區(qū)中的特定一個連接至反相電路的輸入側
輸入側上的電壓變化的電容器，因此可以使得反相電路執(zhí)行的操作更穩(wěn)定。 也可以為根據(jù)本發(fā)明的第三模式提供的自舉電路提供如下的期望配置 在所述配置中，在第一晶體管的源極和漏極區(qū)中的另外一個與將第四晶體管 源極和漏極區(qū)中的特定一個連接至反相電路的輸入側的結點之間提供特定電谷奮。
在根據(jù)本發(fā)明的第四模式提供的、用作能夠降低上述影響量的自舉電路
的自舉電路中
第二晶體管的柵極連接至傳送具有彼此不同相位的兩個時鐘信號中的所 述另外 一個的時鐘供給線；
該自舉電路進一步還配有至少一個如下的電^各部分所述電路部分的每 一個均采用具有與第一至第三晶體管相同的導電類型的第四晶體管和第五晶 體管；
在每個該電路部分中
(F-l )所述第四晶體管的柵極通過結點連接至所述第五晶體管的源極和 漏極區(qū)中的特定一個；以及
(F-2)所述第五晶體管的源極和漏極區(qū)中的另外一個連接至傳送所述輸 入信號的所述信號供給線；經由串連在提供所述兩個時鐘信號中的所述特定一個的所述時鐘供給線
與所述第一晶體管的所述源極和漏極區(qū)中的所述另外一個的所述第四晶體
管，具有彼此不同相位的所述兩個時鐘信號中的所述特定一個被提供至所述 第一晶體管的所述源極和漏極區(qū)中的所述另外一個。
根據(jù)本發(fā)明的第四模式提供的自舉電路可以配置為包括接在該自舉電路 的輸出部分與將第四晶體管的柵極連接至第五晶體管的源極和漏極區(qū)中的所
述特定一個的結點之間的自舉電容器。同樣，在每一個均采用根據(jù)本發(fā)明的 第四模式提供的、用作包括上述期望配置的自舉電路的自舉電路中的第四和
第五晶體管的每個電路部分中，發(fā)生自舉操作。換句話說，根據(jù)本發(fā)明的第
四模式提供的自舉電路包括如下的配置在該配置中，每一個均用于執(zhí)行自 舉操作的多個電路部分彼此并連。
在上述配置中，可以抑制在第三晶體管進入截止狀態(tài)時出現(xiàn)在所述節(jié)點 部分上的電勢的變化以及由于兩個時鐘信號而出現(xiàn)在所述節(jié)點部分上的電勢 的變化。
根據(jù)本發(fā)明第一、第二、第三和第四模式提供的每一個自舉電路中均可 以被配置為采用每一個均構建為n溝道型晶體管的晶體管或者每一個都構建 為p溝道型晶體管的晶體管。注意，在下面的描述中，在一些情況下將根據(jù) 本發(fā)明第一、第二、第三和第四模式提供的每個自舉電路僅稱為本發(fā)明提供 的自舉電路。每個晶體管均可以是TFT (薄膜晶體管)或構建在半導體襯底 上的晶體管。每個晶體管的結構沒有具體地規(guī)定。在以下描述中，每個晶體 管解釋為增強型晶體管。然而，每個晶體管決不限于增強型晶體管。例如， 每個晶體管也可以是耗盡型晶體管。另外，每個晶體管可以是單柵極型或雙 柵極型晶體管。
例如，在用于構建有源矩陣型液晶顯示器裝置的襯底上，構建像素電極 以及每一個均連接至一個像素電極的驅動晶體管。另外，在同一襯底上，也
可以構建利用自舉電路的電路(諸如掃描電路)。在這樣的配置中，很容易配 置自舉電路來采用與驅動晶體管相同導電類型的晶體管。由于每一個均構建 在襯底上的、用作驅動晶體管的晶體管與每一個均構建在該襯底上的、用作 掃描電路的自舉電路晶體管的晶體管具有相同的導電類型，因此可以在同一 工藝中構建這些晶體管。同樣，可以以與液晶顯示裝置相同的方式構造包含 有機電發(fā)光顯示裝置的其它顯示裝置。自舉電路中采用的每個電容器典型地由夾入絕緣層的兩個導電層構成。 作為替換方案，每個電容器也可以是所謂的MOS電容器。自舉電路中所采用 的每個元件(用作包含晶體管，電容器，以及用為信號供給線、電壓供給線、 時鐘供給線和與線相連接的組件的接線)均可以通過已知方法的使用、根據(jù)已 知材料來構建。除此以外，根據(jù)采用自舉電路的裝置的說明書，選擇對于這 些元件(包含晶體管、電容器以及接線)的合適的配置以及用于構建這些元件的 合適的方法。
根據(jù)本發(fā)明的第三模式提供的自舉電路中所采用的反相電路的配置沒有 特別地規(guī)定。然而，基本上期望從每一個均具有與構成根據(jù)本發(fā)明的第三模 式提供的自舉電路的其它晶體管相同的導電類型的晶體管來構建反相電路。
例如，在日本專利特許號2005-143068中公開了從具有一致的導電類型的晶 體管構建的反相電路。根據(jù)本發(fā)明的第三模式提供的自舉電路可以采用該文 獻中公開的反相電路。另外，在日本專利申請?zhí)?008-26742和日本專利申請 號2008-26743中提出了多種反相電路。同樣，根據(jù)本發(fā)明的第三模式提供的 自舉電路可以采用這些文獻中公開的任意反相電路。
每一個根據(jù)本發(fā)明的實施例提供的每一個自舉電路都能夠降低通過諸如 寄生電容器之類的電容器所生成的各種電平突變的影響量。因此，諸如采用 了每一個均根據(jù)實施例而提供的自舉電路之一的移位寄存器電路和輸出緩沖
器電路之類的每一個應用電路均能夠降低各種這樣的電平突變所導致的電路 不正確操作的數(shù)量。


圖1是示出根據(jù)本發(fā)明第一實施例在每一級提供的自舉電路構成的掃描 電路的典型配置的電路圖2A是示出釆用掃描電路和每一個均用作發(fā)光器件的多個有機電致發(fā) 光器件的有機EL (電致發(fā)光)顯示裝置的典型配置的概念方框圖2B是通過關注于一個有機EL器件的電路模型來示出有機EL顯示裝 置的典型配置的概念方框圖3A是示出背景技術中包含寄生電容器的自舉電路的典型配置的電路
圖3B是示出與背景技術中包含寄生電容器的自舉電路所執(zhí)行的操作相關的信號的時序圖的模型的時序示意圖;
圖4A是示出采用電壓變化抑制電碧
勺典型配置的電路圖;
圖4B是示出與采用電壓變化抑制電容器的自舉電路所執(zhí)行的操作相關 的信號的時序圖的模型的時序示意級之前一級提供的自舉電路的信號的相位超前的相位的情況下、與用作圖1 的掃描電路的移位寄存器電路執(zhí)行的操作相關的信號的時序圖的模型的時序 示意級之前一級提供的自舉電路的信號的相位滯后的相位的情況下、與用作圖1 的掃描電路的移位寄存器電路執(zhí)行的操作相關的信號的時序圖的模型的時序 示意圖6A和圖6B是每一個均示出提供在特定級的、用作經由延遲元件將信 號輸出至在該特定級的后一級提供的另 一 自舉電路的自舉電路的自舉電路的 典型配置的多個電5各圖7A是示出第二實施例實現(xiàn)的、用作掃描電路的第一級的自舉電路的 自舉電路的典型配置的電路圖7B是示出與第二實施例實現(xiàn)的、用作掃描電路的第一級的自舉電路 的、包括寄生電容器的自舉電路執(zhí)行的操作相關的信號的時序圖的模型的時 序示意圖8A是示出第三實施例實現(xiàn)的、用作掃描電路的第一級的自舉電路的 自舉電路的典型配置的電路圖8B是示出與第三實施例實現(xiàn)的、用作掃描電路的第一級的自舉電路的 自舉電路執(zhí)行的操作相關的信號的時序圖的模型的時序示意圖9是示出本發(fā)明第四實施例實現(xiàn)的、用作掃描電路的第一級的自舉電 路的自舉電路的典型配置的電路圖IOA是示出反相電路的典型配置的電路圖10B是示出與反相電路執(zhí)行的操作相關的信號的時序圖的模型的時序 示意圖11是示出與圖9的電路圖中所示的自舉電路執(zhí)行的操作相關的信號的 時序圖的模型的時序示意圖5A是示
圖5B是示圖12A是示出反相的典型配置的電路圖12B和12C是示出與圖12A的電路圖中所示的反相電路執(zhí)行的操作相 關的信號的時序圖的模型的時序示意圖13是示出根據(jù)第五實施例實現(xiàn)的、用作掃描電路的第一級的自舉電路 的自舉電路的典型配置的電路圖14是示出根據(jù)第六實施例實現(xiàn)的、用作掃描電路的第一級的自舉電路 的自舉電路的典型配置的電路圖15是示出根據(jù)第七實施例實現(xiàn)的、用作掃描電路的第一級的自舉電路 的自舉電路的典型配置的電路圖16是示出與根據(jù)如圖15的電路圖中所示的第七實施例實現(xiàn)的自舉電 路執(zhí)行的操作相關的信號的時序圖的模型的時序示意圖17是示出通過將采用另一第四晶體管和另一第五晶體管的電路部分 添加至已包含采用如圖15的電路圖中所示的第四晶體管和第五晶體管的電 路部分的配置中而得到的配置的電路圖18A是示出如下配置的電路圖，所述配置包含添加至根據(jù)圖15的電 路圖中所示的第七實施例的自舉電路的、用作除了與根據(jù)圖4A的電路圖中 所示的第一實.
圖18B是示出如下配置的電路圖，所述配置包含添加至根據(jù)圖15的電路 圖中所示的第七實施例的自舉電路的、用作除了與根據(jù)圖8A的電路圖中所 示的第-
圖19是示出通過適當?shù)亟M合第一至第七實施例的配置的特征而得到的 自舉電路的典型配置的電路圖20A是示出由每一個均構建為p溝道型晶體管的晶體管所構成的、用 作與根據(jù)第一實施例在如圖4A的電路圖中所示的掃描電路的第一級提供的 自舉電路相對應的自舉電路的自舉電路的典型配置的電路圖20B是示出由每一個均構建為p溝道型晶體管的晶體管所構成的、用 作與根據(jù)如圖7A的電路圖中所示的第二實施例提供的自舉電路相對應的自 舉電路的自舉電路的典型配置的電路圖20C是示出由每一個均構建為p溝道型晶體管的晶體管所構成的、用作與根據(jù)如圖8A的電路圖中所示的第三實施例提供的自舉電路相對應的自
舉電路的自舉電路的典型配置的電路圖21A是示出由每一個均構建為p溝道型晶體管的晶體管所構成的、用 作與根據(jù)如圖9的電路圖中所示的第四實施例提供的自舉電路相對應的自舉
電路的自舉電路的典型配置的電路圖21B是示出由每一個均構建為p溝道型晶體管的晶體管所構成的、用 作與根據(jù)如圖13的電路圖中所示的第五實施例提供的自舉電路相對應的自 舉電路的自舉電路的典型配置的電路圖21C是示出由每一個均構建為p溝道型晶體管的晶體管所構成的、用 作與根據(jù)如圖14的電路圖中所示的第六實施例提供的自舉電路相對應的自 舉電路的自舉電路的典型配置的電路圖22A是示出由每一個均構建為p溝道型晶體管的晶體管所構成的、用 作與根據(jù)如圖15的電路圖中所示的第七實施例提供的自舉電路相對應的自 舉電路的自舉電路的典型配置的電路圖22B是示出由每一個均構建為p溝道型晶體管的晶體管所構成的、同 樣用作與根據(jù)如圖17的電路圖中所示的第七實施例提供的自舉電路相對應
的自舉電路的自舉電路的典型配置的電^各圖23A是示出由每一個均構建為p溝道型晶體管的晶體管所構成的、用 作與根據(jù)如圖18A的電路圖中所示的第七實施例提供的自舉電路相對應的自 舉電路的自舉電路的典型配置的電路圖23B是示出由每一個均構建為p溝道型晶體管的晶體管所構成的、同 樣用作與根據(jù)如圖18B的電路圖中所示的第七實施例提供的自舉電路相對應 的自舉電路的自舉電路的典型配置的電路圖24是示出由每一個均構建為p溝道型晶體管的晶體管所構成的、用作 與根據(jù)如圖19的電路圖中所示的第七實施例提供的自舉電路相對應的自舉 電路的自舉電路的典型配置的電路圖25是示出為自舉電路配備的每級基本上均采用三個晶體管的移位寄 存器電路的典型配置的電路圖26A是示出在移位寄存器電路的第 一級提供的自舉電路的典型配置的 電3各圖；以及
圖26B是示出與圖26A的電路圖中所示的自舉電路執(zhí)行的操作相關的信號的時序圖的模型的時序示意圖。
具體實施例方式
參考附圖，本發(fā)明的優(yōu)選實施例說明如下。 第一實施例
本發(fā)明的第一實施例實現(xiàn)了根據(jù)本發(fā)明第一模式提供的自舉電路。圖1 是示出根據(jù)本發(fā)明第一實施例在每一級提供的自舉電路構成的掃描電路101 的典型配置的電路圖。注意，為了方便，圖1的電路圖中所示的典型掃描電
路101僅采用了兩個自舉電路，分別在第一和第二級。圖2A和2B是每一個 均示出有機電致發(fā)光顯示裝置(在下文中簡稱為有機EL顯示裝置)的典型 配置的多個概念方框圖。更具體地，圖2A是示出每一個均簡稱為有機EL器 件的、采用掃描電路101和多個有機電致發(fā)光器件IO的有機EL顯示裝置的 典型配置的概念方框圖。在有機EL顯示裝置中，每個有機電致發(fā)光器件10 用作發(fā)光器件。另一方面，圖2B是通過關注一個有機EL器件10的模型電 路來示出有機EL顯示裝置的典型配置的概念方框圖。
參考圖1的電路圖，通過僅關注附圖中所示的掃描電路101的第一級說 明根據(jù)本發(fā)明第一實施例提供的自舉電路。根據(jù)本發(fā)明第一實施例提供的自 舉電路采用具有相同導電類型的第一晶體管Tn、第二晶體管Tr2和第三晶體 管Tr3。在根據(jù)本發(fā)明第一實施例提供的自舉電路的情況下，第一晶體管Tr,、 第二晶體管Tr2和第三晶體管Tr3中的每一個均具有相同的導電類型，即稍后 所描述的n溝道晶體管的導電類型。
在根據(jù)本發(fā)明第一實施例提供的自舉電路中
(A-l )第一晶體管Tr,的源極和漏極區(qū)中的特定一個與第二晶體管丁1"2的 源極和漏極區(qū)中的特定一個通過自舉電路的輸出部分OUl相互連接；
(A-2 )第 一晶體管Tr,的源極和漏極區(qū)中的另外一個連接至傳送具有相互 不同的相位的兩個時鐘信號CK,和CK2中的特定一個的時鐘供給線；
(A-3 )第一晶體管Tr,的柵極與第三晶體管Tr3的源極和漏極區(qū)中的特定 一個通過節(jié)點部分P,相互連4妻；
(B-l )第二晶體管Tr2的源極和漏極區(qū)中的另外一個連接至傳送被設置為 0V典型電勢的第一預定電壓Vss的第一電壓供給線PS,;
(C-l )第三晶體管Tr3的源極和漏極區(qū)中的另外一個連接到傳送提供至該自舉電路的輸入信號IN,的信號供給線；
(C-2)第三晶體管Tr3的柵極連接到傳送兩個時鐘信號CK!和CK2中的 另外一個的時鐘供給線；并且
當?shù)谌w管Ti'3進入截止狀態(tài)時，將第一晶體管Tr,的柵極和第三晶體 管Tr3的源極和漏極區(qū)中的特定一個相互連接的節(jié)點部分P,進入浮空狀態(tài)。
另夕卜，第二晶體管Tr2的柵極與傳送具有相互不同的相位的兩個時鐘信號 CK,和CK2中的另外一個的時鐘供給線相連接。(在根據(jù)本發(fā)明第 一實施例提 供的自舉電路的情況下，兩個時鐘信號CK!和CK2中的另外一個是如圖l的 電路圖中所示的時鐘信號CK2)。另外，電壓變化抑制電容器Cn連接在第一 子節(jié)點部分P，和第一電壓供給線PS,之間。
在根據(jù)本發(fā)明第一實施例提供的自舉電路的情況下，電壓變化抑制電容 器Cu被配置為采用兩個導電層，并且在該兩個導電層之間夾有絕緣層。注意， 如之前在具有標題"背景技術"的段落中說明的那樣，第一晶體管Tr,的柵極 與第一晶體管Tr,的源極和漏極區(qū)中的特定一個之間也連接著用作自舉電容 器Ca的電容器。像電壓變化抑制電容器Cu—樣，自舉電容器G也配置為采 用兩個導電層并且兩個導電層之間夾有絕緣層。
同樣值得注意的是，如之前在具有標題"背景技術"的段落中說明的那 樣，具有相互不同的相位的兩個時鐘信號CIQ和CK2以及輸入信號IN!中的 每一個的高電平是典型地設置為5V的第二電壓V加的電平。另一方面，這些 信號中的每一個的低電平是如上所述的典型地設置為0V的上述第一電壓Vss 的電平。另外，第三晶體管Tr3的閾值電壓由參考符號Vw表示。
首先，下面描述說明采用掃描電路101的有機EL顯示裝置的配置以及 該有機EL顯示裝置執(zhí)行的操作。如圖2A的概念方框圖中所示，有機EL顯 示裝置包含
(1 )掃描電路101;
(2) 信號輸出電路102;
(3) 用于形成由在第一方向中排列的N個陣列以及在不同于第一方向的 第二方向中排列的M個陣列所構成的二維矩陣而布置的N x M個上述的有機 EL器件10;
(4) M個掃描線SCL,其每一個均連^秦至掃描電^各101,并且每一個均 在第一方向中延伸；(5 ) N個數(shù)據(jù)線DTL，其每一個均連接至信號輸出電路102,并且每一 個在第二方向中延伸(具體地，在垂直于第一方向的方向中)；以及 (6)電源部分100。
注意，在圖2A的概念方框圖中，為了方便，示出僅由3x3有機EL器 件構成矩陣。也就是說，上述矩陣只是典型的矩陣。諸如掃描電路101、有 機EL器件10、掃描線SCL以及數(shù)據(jù)線DTL之類的組件構建在襯底上(其 未在圖2A的概念方框圖中示出)。襯底典型地由玻璃制成。
發(fā)光器件ELP設計為如下的公知配置和公知結構其典型地包含陽極、 空穴傳輸層、發(fā)光層、電子傳輸層和陰極。同樣，也可將信號輸出電路102、 掃描線SCL、數(shù)據(jù)線DTL和電源部分100都設計為7>知配置和公知結構。
如圖2B的概念方框圖中所示，除發(fā)光器件ELP之外，有機EL器件10 還采用包含驅動晶體管TrD、信號寫入晶體管Trw和信號保持電容器Ch的驅 動電路。注意，參考符號cel表示發(fā)光器件ELP的電容器。
驅動晶體管TYd和信號寫入晶體管Trw都是n溝道型的TFT (Thin Film Transistor,薄膜晶體管)。TFT具有源極和漏極區(qū)、溝道構建區(qū)以及柵極。馬區(qū) 動電路也構建在上述襯底(其未在圖2B的概念方框圖中示出)上。發(fā)光器件 ELP構建于同一襯底上的預定區(qū)域中以便于遍布(cover)該驅動電路。
以與驅動晶體管Tro和信號寫入晶體管Trw相同的方式，掃描電路101 中采用的第一晶體管Tn、第二晶體管Tr2和第三晶體管1>3均是具有源極和 漏極區(qū)、溝道構建區(qū)以及柵極的n溝道TFT。同樣，第一晶體管Tr,、第二晶 體管7>2和第三晶體管Tr3也構建于上述襯底(其未在圖2B的概念方框圖中 示出)上。另外，諸如將于稍后描述的其它實施例中采用的第四晶體管之類 的其它每一個元件也構建在同一襯底上。
驅動晶體管TrD的源極和漏極區(qū)中的特定一個與生成設置為典型高電平 20V的電壓Vcc的電源部分100相連接。驅動晶體管TrD的源極和漏極區(qū)中 的另外一個與發(fā)光器件ELP的陽極以及信號保持電容器Ch的特定一端相連 接。驅動晶體管TrD的柵極與信號寫入晶體管Trw的源極和漏極區(qū)中的另外一 個以及信號保持電容器ch的另外一端相連接。信號寫入晶體管Trw的源極和 漏極區(qū)中的特定一個與數(shù)據(jù)線DTL連接，而信號寫入晶體管Trw的柵極與掃 描線SCL連接。發(fā)光器件ELP的陰極與傳送設置為0V的典型低電平的電壓 VCat的電壓供給線相連接。通過如下的有源矩陣驅動方法的采用來驅動有機EL器件10。
例如，當由掃描電路101將如圖2A的概念方框圖中所示的掃描電路101 所驅動的頂部掃描線SCL設置為高電平時，連接至該掃描線SCL的每個有機 EL器件10中所采用的信號寫入晶體管Trw進入導通狀態(tài)，使得將信號輸出 電路102在數(shù)據(jù)線DTL上聲明(assert)的視頻信號提供給信號保持電容器CH 的另外一端。另一方面，當掃描電路101將頂部掃描線SCL設置為低電平時， 信號寫入晶體管Trw進入截止狀態(tài)。然而，隨著信號寫入晶體管Trw進入截 止狀態(tài)，信號保持電容器CH將驅動晶體管TrD的柵極與驅動晶體管Tro的源 極區(qū)之間的電勢差維持在相應于視頻信號的值。因此，相應于視頻信號的量 級的電流經由驅動晶體管Tro從電源部分100流向發(fā)光器件ELP，促使發(fā)光 器件ELP發(fā)光。
為了使得第一實施例的說明易于理解，以下描述說明背景技術中的自舉 電路通過考慮寄生電容器所執(zhí)行的操作。圖3A是示出背景技術中包含寄生 電容器的自舉電路的典型配置的電路圖，而圖3B是示出與背景技術中包含寄 生電容器的自舉電路所執(zhí)行的操作相關的信號的時序圖的模型的時序示意 圖。注意，為了幫助讀者輕松理解描述，不像圖26B的時序示意圖，在圖3B 的時序示意圖的情況下，具有在其期間將兩個時鐘信號CK,和CK2兩者均置 為低電平的時間段。
在圖3A的電路圖中，參考符號d表示第一晶體管Tn的柵極與第一晶 體管Tr,的源極和漏極區(qū)中的另外一個之間的寄生電容器，參考符號C2表示 第二晶體管Tr2的柵極與第二晶體管Tr2的源極和漏極區(qū)中的特定一個之間的 寄生電容器，而參考符號C3表示第三晶體管Tr3的柵極與第三晶體管1>3的源 極和漏極的特定一個之間的寄生電容器。
在圖3A的圖中所示的自舉電路中，當?shù)谌w管Tr3被置入截止狀態(tài)時， 節(jié)點部分P,進入(enter)浮空狀態(tài)。如前所述，第一晶體管Tr!的柵極是節(jié)點部 分P！的一部分，而第一時鐘信號CK,被提供給第一晶體管Tri的源極和漏極 區(qū)中的另外一個。第一晶體管Tr,的柵極與第一晶體管Tr,的源極和漏極的另 外一個通過寄生電容器C,電耦合。另一方面，將第二時鐘信號CK2提供給第 三晶體管Tr3的柵極，而第三晶體管的源極和漏極區(qū)中的特定一個是節(jié)點部分 P,的一部分。第三晶體管Tr3的柵極與第三晶體管Tr3的源極和漏極區(qū)中的特 定一個通過寄生電容器C3電耦合。當?shù)谝痪w管Tr,和第二晶體管Tr2兩者均進入截止狀態(tài)時，自舉電路的 輸出部分OUT,進入浮空狀態(tài)。同樣將第二時鐘信號CK2提供給第二晶體管 Tr2的柵極，而第二晶體管Tr2的源極和漏極區(qū)中的特定一個是輸出部分OUT, 的一部分。第二晶體管Ti"2的柵極與第二晶體管Tr2的源極和漏極區(qū)中的特定 一個通過寄生電容器(22電耦合。另一方面，如前所述，第一晶體管Tr，的柵 極是節(jié)點部分P,的一部分，而第一晶體管Tr,的源極和漏極區(qū)中的特定一個 是輸出部分OUT,的一部分。第一晶體管Tr,的柵極與第一晶體管的源極和漏 極區(qū)中的特定一個通過自舉電容器Ca電耦合。注意，事實上，第一晶體管Tr, 的柵極與第一晶體管Tr,的源極和漏極區(qū)中的特定一個之間還存在著未在圖 3A的電路圖中示出的寄生電容器。然而，由于與存在于第一晶體管Tr,的柵 極和第一晶體管Tr,的源極和漏極區(qū)中的特定一個之間的寄生電容器相比，自 舉電容器Ca所提供的電耦合是主要的，因而，為了方便，未考慮存在于第一 晶體管Tr,的柵極與第一晶體管的源極和漏極區(qū)中的特定一個之間的寄生電谷喬。
圖3B的時序示意圖中所示的時間段T, T6期間執(zhí)行的操作基本與之前 參考圖26B的時序示意圖所說明的操作(如在時間段T廣T6期間所執(zhí)行的操 作那樣)相類似。由于此原因，為了避免重復說明，未描述圖3A的圖中所示 的自舉電路執(zhí)行的基本操作。
如上所述，第一晶體管Tr,的柵極是節(jié)點部分P，的一部分，而第一時鐘 信號CK,被提供給第一晶體管Tr,的源極和漏極區(qū)中的另外一個。第一晶體 管Tr,的柵極與第一晶體管Tr!的源極和漏極區(qū)中的另外一個通過寄生電容器 d電耦合。另一方面，將第二時鐘信號CK2提供給第三晶體管Tr3的柵極，
而第三晶體管Tl"3的源極和漏極區(qū)中的特定一個是節(jié)點部分P,的一部分。第
三晶體管Tr3的柵極與第三晶體管Tr3的源極和漏極區(qū)中的特定一個通過寄生 電容器Q電耦合。因此，在第三晶體管Tr3進入截止狀態(tài)的情況下，出現(xiàn)在 節(jié)點部分P,上的電勢根據(jù)兩個時鐘信號CK,和CK2的上升和下降而變化。例 如，在圖3B的時序示意圖中所示的時間段丁2和T6中，其中第一晶體管Tr, 處于不確定狀態(tài)(如圖3B中三角形所示)，出現(xiàn)在節(jié)點部分P!上的電勢在第 一時鐘信號CKi的上升沿上升。如前所述，將第一時鐘信號CKJ是供給第一 晶體管Tr,的源極和漏極區(qū)中的另外一個。因此，如果出現(xiàn)在節(jié)點部分P,上 的電勢非期望地上升至使得泄漏電流能夠流經第一晶體管Tr,的量級的電平，那么第一時鐘信號CK,引起將出現(xiàn)在輸出部分OUT,上的電勢升高的泄漏電
流。結果，產生了如下的問題在如圖3B的時序示意圖中所示的時間段T2 和T6期間，不能夠把出現(xiàn)在輸出部分OUT^上的電勢維持為低電平。
圖4A是示出采用電壓變化抑制電容器C,,的掃描電路101的第一級所提 供的自舉電路的典型配置的電路圖，而圖4B是示出與采用電壓變化抑制電容 器Cn的自舉電路所執(zhí)行的操作相關的信號的時序圖的模型的時序示意圖。
如上所述，在根據(jù)第一實施例提供的自舉電路中，電壓變化抑制電容器 Cu連接至節(jié)點部分P,與第一電壓供給線PS,之間。當?shù)谌w管Tr3進入截 止狀態(tài)時，由于電壓變化抑制電容器Cu抑制出現(xiàn)在節(jié)點部分P,上的電勢的 變化，因此抑制了圖4B的時序示意圖中所示的每一個時間段T2和T6期間的 第一時鐘信號CK,的上升所導致的上升(如同出現(xiàn)在節(jié)點部分P,上的電勢的 上升)。因此，可以解決在如圖4B的時序示意圖中所示的時間段丁2和丁6期間 不能夠將出現(xiàn)在輸出部分OUT,上的電勢維持為低電平的問題。如上所述， 產生該問題的原因是由于出現(xiàn)在節(jié)點部分P,上的電勢非期望地上升至使得 泄漏電流能夠流經第一晶體管Tr,的量級的電平，從而提供至第一晶體管Tr, 的源極和漏極區(qū)中的另夕l、一個的第一時鐘信號CK,引起把出現(xiàn)在輸出部分 OUT,上的電勢升高的泄漏電流。
然而，注意，連接在節(jié)點部分P,與第一電壓供給線PS,之間的電壓變化 抑制電容器Cu降低了自舉增益gb。由下面給出的等式(1)表示根據(jù)第一實 施例提供的自舉電路的增益gb。在下面的等式中，參考符號Cw表示第一晶 體管Tr,的柵電容。
gbKC丁n+Ca+d)/(Cu+C3+Cw+Ca+d)……(1)
令參考符號VtM表示第一晶體管Tr!的閾值電壓。在圖4B的時序示意圖 中所示的時間段T4的起始，需要將出現(xiàn)在第一晶體管Tr,的柵極和源極之間 的電壓設置為大于第一晶體管Tr!的閾值電壓Vtw的電平。因此，要求電壓變 化抑制電容器Cu具有滿足該條件的電容。另夕卜，期望提供具有與自舉電容器 Ca相比充分大的電容的電壓變化抑制電容器C 。
順便提及，在用作圖1的電路圖中所示的掃描電路101的移位寄存器電 路中，將提供在特定級的自舉電路所輸出的信號供給后一級所提供的自舉電 路。例如，將第一級提供的自舉電路的輸出部分OUT,所輸出的信號作為輸 入信號IN2供給第二級所提供的自舉電路。圖5A是示出如下情況下的、與圖1中所示的掃描電路101執(zhí)行的操作
相關的信號的時序圖的模型的時序示意圖，所述情況為供給在特定級所提 供的自舉電路的信號具有比供給在該特定級之前一級提供的自舉電路的信號 的相位超前的相位。另一方面，圖5B是示出如下情況下的、與圖1中所示的 掃描電路101執(zhí)行的操作相關的信號的時序圖的模型的時序示意圖，所述情
級提供的自舉電路的信號的相位滯后的相位。在圖5A和圖5B的每一個時序 示意圖中，由參考符號INfOUT,表示供給在特定級提供的自舉電路的信號。 如圖5A的時序示意圖中所示，如果供給在特定級所提供的自舉電路的信號 具有比供給在該特定級之前一級所提供的自舉電路的信號的相位超前的相 位，那么在時間段丁3和T4中，在該特定級，自舉電路通常不執(zhí)行自舉操作。 另一方面，如圖5B的時序示意圖中所示，如果供給在特定級所提供的自舉電 路的信號具有比供給在該特定級之前一級所提供的自舉電路的信號的相位滯 后的相位，那么在時間段T3和T4中，在該特定級，自舉電路執(zhí)行自舉操作， 而不會產生問題。因此，為了使得提供在特定級的自舉電路所執(zhí)行的自舉操 作可靠，可以提供如下的配置其中經由如圖6A或6B的電路圖中所示的延 遲元件，將在特定級之前一級提供的自舉電路所輸出的信號供給在所述特定 級提供的自舉電路。根據(jù)掃描電路101的設計，可以適當?shù)剡x擇諸如緩沖器 電路、電容器或電阻器之類的一種元件來用作該延遲元件。該延遲元件也可 用在將于稍后描述的其它實施例中。
第二實施例
通過修改第一實施例得到第二實施例。以與第一實施例相同的方式，以 下描述說明第二實施例所執(zhí)行的用作掃描電路101的第一級的自舉電路的自 舉電路的配置，并說明該自舉電路所執(zhí)行的操作。由于第二實施例的有機EL 顯示裝置的配置以及該有機EL顯示裝置所執(zhí)行的操作基本與第一實施例中 的那些相同，為了避免重復描述，未說明第二實施例的有機EL顯示裝置的 配置以及該有機EL顯示裝置所執(zhí)行的操作。也就是說，僅說明第一和第二 實施例之間配置和操作的差異。同樣，在將于稍后描述的其它實施例的情況 下，除了這些差異，配置和操作的說明也將省略。
圖7A是示出第二實施例所執(zhí)行的用作掃描電路101的第一級的自舉電路的自舉電路的典型配置的電路圖，而圖7B是示出在考慮寄生電容器時，與 第二實施例所執(zhí)行的用作掃描電路101的第一級的自舉電路的自舉電路所執(zhí) 行的操作相關的信號的時序圖的模型的時序示意圖。
與根據(jù)第一實施例提供的自舉電路相比較，根據(jù)第二實施例提供的自舉
電路采用具有與第一晶體管Tr,至第三晶體管Tr3相同的導電類型的第四晶體 管Ti"24(即，第二實施例中的n溝道型)。在根據(jù)第二實施例提供的該自舉電 路中
(D-l)通過一結點將第四晶體管Tr24的源極和漏極區(qū)中的特定一個連接 至第一晶體管Tr,的柵極；
(D-2)通過另一節(jié)點將第四晶體管Tr24的源極和漏極區(qū)中的另外一個連 接至第三晶體管Tr3的源極和漏極區(qū)中的特定一個；以及
(D-3)第四晶體管Tr24的柵極連接至在本實施例中采用的、用于傳送第 二預定電壓Vdd的第二電壓供給線PS2。
在上述配置的情況下，可以在第一電壓供給線PS,與將第四晶體管Tr24 的源極和漏極區(qū)中的另外一個連接至第三晶體管Tr3的源極和漏極區(qū)中的特 定一個的另一連接點之間提供電壓變化抑制電容器C 。根據(jù)第二實施例提供 的自舉電路的其余配置與第一實施例中的配置相一致。
在根據(jù)第二實施例提供的自舉電路中，第四晶體管Tr24將通過參考圖4A 的電路圖而于之前說明的第一實施例中包含的節(jié)點部分P,分割為第 一子節(jié)點 部分P,A和第二子節(jié)點部分Pm。第一子節(jié)點部分P,A是接近于第一晶體管Tr,
的柵極的部分，而第二子節(jié)點部分P,B是接近于第三晶體管Tl"3的源極和漏極 區(qū)中的特定一個的部分。也就是說，第一子節(jié)點部分P,A是將第四晶體管Tr24 的源極和漏極去的特定一個連接至第一晶體管Tr!的柵極的結點，而第二子節(jié) 點部分Pm是將第四晶體管Tr24的源極和漏極區(qū)中的另外一個連接至第三晶 體管Tr3的源極和漏極區(qū)中的特定一個的結點。注意，參考符號(:24表示第四 晶體管1>24的柵極與第四晶體管Tr24的源極和漏極區(qū)中的特定一個之間的寄 生電容器。
在根據(jù)第二實施例提供的自舉電路中，當?shù)谒木w管Tr24處于導通狀態(tài) 時，電壓變化抑制電容器Cn與第一子節(jié)點部分P!A相連接，因而第一子節(jié)點 部分P,A和第二子節(jié)點部分Pm通過電壓變化抑制電容器Cn與傳送第一電壓 V^第一電壓供給線PS,電連接。由于在該狀態(tài)下電壓變化抑制電容器Cu提供的容性耦合效應，因此當?shù)谌w管Tr3進入截止狀態(tài)時，可以以與第一實 施例相同的方式來抑制出現(xiàn)在構成節(jié)點部分P,的第一子節(jié)點部分Pm和第二
子節(jié)點部分Pm的每一個上的電勢的變化。因此，在圖7B的時序示意圖中所 示的時間段T2和T6中，可以抑制由第一時鐘信號CK,的上升引起的上升(如
出現(xiàn)在第一子節(jié)點P,a和第二子節(jié)點P,b的每一個之上的電勢的上升)。
另一方面，在圖7B的時序示意圖中所示的時間段T4中，第四晶體管Tr24 處于截止狀態(tài)。也就是說，在自舉操作中，電壓變化抑制電容器Cn處于從第 一子節(jié)點部分P,a電斷開的狀態(tài)。因此，在第一實施例中看到的如同自舉增 益下降現(xiàn)象的現(xiàn)象不會出現(xiàn)在第二實施例中。結果，可以提供高于第一實施 例的自舉增益的自舉增益。根據(jù)第二實施例提供的自舉電路的自舉增益gb由 下面給出的等式(2)表示。在下面的等式中，參考符號Cw表示第一晶體管 Tr，的一冊電容。
<formula>formula see original document page 26</formula>第三實施例
第三實施例實現(xiàn)根據(jù)本發(fā)明第二模式提供的自舉電路。如上所述，掃描 電路101在每一級采用根據(jù)第三實施例提供的自舉電路。以下描述僅說明在 第一級提供的用以用作根據(jù)第三實施例提供的自舉電路的自舉電路的配置以 及由該自舉電路執(zhí)行的操作。
圖8A是示出第三實施例實現(xiàn)的用以用作掃描電路101的第一級的自舉 電路的自舉電路的典型配置的電路圖，而圖8B是示出與第三實施例實現(xiàn)的用 以用作掃描電路101的第一級的自舉電路的自舉電路所執(zhí)行的操作相關的信 號的時序圖的模型的時序示意圖。注意，時序圖示出具有彼此相反的相位并 且相位同步變化的兩個時鐘信號CK,和CK2。
以與根據(jù)前述的第一實施例提供的自舉電路相同的方式，根據(jù)第三實施
例提供的自舉電路采用具有相同導電類型的第一晶體管Tn、第二晶體管Tr2 和第三晶體管Tr3。同樣在第三實施例的情況下，導電類型是n溝道導電類型。 以與根據(jù)本發(fā)明第一實施例提供的自舉電路相同的方式，在根據(jù)第三實
施例提供的自舉電路中
(A-l )第一晶體管Tn的源極和漏極區(qū)中的特定一個與第二晶體管T&的 源極和漏極區(qū)中的特定一個通過自舉電路的輸出部分OUT,相互連接；(A-2 )第一晶體管Tr,的源極和漏極區(qū)中的另外一個連接至傳送具有相互 不同相位的兩個時鐘信號CKt和CK2中的特定一個的時鐘供給線(在根據(jù)本 發(fā)明第三實施例提供的自舉電路的情況下，如圖8A的電路圖中所示，兩個 時鐘信號CK,和CK2中的特定一個是時鐘信號CK,);
(A-3 )第一晶體管Tr,的柵極與第三晶體管Tr3的源極和漏極區(qū)中的特定 一個通過節(jié)點部分P,相互連^^妄；
(B-l )第二晶體管Tr2的源極和漏極區(qū)中的另外一個連接至傳送被設置為 0V的典型電勢的第一預定電壓Vss的第一電壓供給線PSr,
(C-l )第三晶體管Tr3的源極和漏極區(qū)中的另外一個連接到用于傳送被提 供至自舉電路的輸入信號IN,的信號供給線；
(C-2)第三晶體管Tr3的柵極連接至傳送兩個時鐘信號CK,和CK2中的 另外一個的時鐘供給線(在根據(jù)本發(fā)明第三實施例提供的自舉電路的情況下， 如圖8A的電路圖中所示，兩個時鐘信號CK,和CK2中的另外一個是時鐘信 號CK2);以及
當?shù)谌w管Tr3進入截止狀態(tài)時，將第一晶體管Tn的柵極與第三晶體 管Tr3的源極和漏極區(qū)中的特定一個相互連接的節(jié)點部分P,進入浮空狀態(tài)。
另夕卜，第二晶體管Tr2的柵極連接至傳送具有相互不同的相位的兩個時鐘 信號CK,和CK2中的另外一個的時鐘供給線。(在根據(jù)本發(fā)明的第三實施例 提供的自舉電路的情況下，如圖8A的電路圖所示，兩個時鐘信號CK,和CK2 中的另外一個是時鐘信號CK2)。另外，如圖l的電路圖中所示，替代在節(jié)點 部分P!和第一電壓供給線PS!之間連接的電壓變化抑制電容器C ,在節(jié)點 部分P,和第二晶體管Tr2的柵極之間連接電壓變化抑制電容器C31。
在根據(jù)第三實施例提供的自舉電路中，將電壓變化抑制電容器C31的電 容設置為使得第一時鐘信號CK,的電平突變和第二時鐘信號CK2的電平突變 相互抵消的值。也就是說，在圖8B的時序示意圖中所示的時間段T,和T6期 間，出現(xiàn)在節(jié)點部分P,上的電勢的變化降低。
根據(jù)第三實施例提供的自舉電路具體說明如下。第一時鐘信號CK,的電 平突變經由寄生電容器Q到達節(jié)點部分P,。另外，第二時鐘信號CK2的電平 突變不僅經由寄生電容器C3，而且經由寄生電容器C2以及用于自舉操作的自 舉電容器Ca而到達節(jié)點部分P,。
通過掃描電路101后級，輸出部分OUT，最終連接至負載(諸如具有大電容的掃描線SCL)。因此，通常將第一晶體管Tn設計為具有大尺寸(諸如， W (寬)為100并且L (長)為10)的晶體管。另一方面，為了使得正常執(zhí)
行自舉操作，需要抑制流過第三晶體管Tf3的泄漏電流。因此，通常將第三晶
體管Tr3設計為具有小尺寸(諸如，W為5并且L為10)的晶體管。第二晶 體管Tr2是用于維持作為第 一電壓Vss的電平的低電平的輔助晶體管。因此， 不需要將第二晶體管Tr2設計為具有大尺寸的晶體管。例如，將第二晶體管 Tr2的尺寸設置為W為10并且L為10。
令參考符號CSEL表示連接至輸出部分OUT,的最終負載的電容。負載 電容CSEL與寄生電容器C2相比非常大。因此，來源于第二時鐘信號CK2 的一些電平突變(如經由寄生電容器C2以及用于自舉操作的自舉電容器Ca而 傳播至節(jié)點部分P,的電平突變)對出現(xiàn)在節(jié)點部分Pi上的電勢幾乎沒有影響。 由于此原因，當考慮第二時鐘信號CK2的電平突變時，可以忽略經由寄生電
容器C2以及用于自舉操作的自舉電容器Ca而傳送至節(jié)點部分P,的電平突變。
如上所述，第一時鐘信號CK,的電平突變經由寄生電容器C,到達節(jié)點部 分Pi。另外，第二時鐘信號CK2的電平突變經由寄生電容器Q到達節(jié)點部分 Pi。由于兩個時鐘信號CK,和CK2具有相互相反的相位，因此來源于第一時
鐘信號C&的電平突變(如經由寄生電容器d傳播至節(jié)點部分P,的電平突變) 以與如下方向相反的方向改變出現(xiàn)在節(jié)點部分Pi上的電勢，所述如下方向是
來源于第二時鐘信號CK2的電平突變(如經由寄生電容器Q而傳播至節(jié)點部 分P,的電平突變)改變出現(xiàn)在節(jié)點部分P!上的電勢的方向。因此，如果寄生 電容器d的電容等于寄生電容器C3的電容，那么第一時鐘信號CK,的電平 突變的影響和第二時鐘信號CK2的電平突變的影響相互抵消。
然而，如上所述，由于第一晶體管Tr,的尺寸不同于第三晶體管Tr3的尺 寸，因此，寄生電容器C,的電容通常大于寄生電容器C3的電容。因此，第 一時鐘信號CK,的電平突變的影響不同于第二時鐘信號CK2的電平突變的影 響。結果，出現(xiàn)在節(jié)點部分P,上的電勢是變化的。
為了解決上述問題，根據(jù)第三實施例的自舉電路與寄生電容器C3并行地 配備有連接在第二晶體管Tr2及第三晶體管Tr3的柵極之間的電壓變化抑制電 容器C31，以便于降低第一時鐘信號CK,的電平突變的影響與第二時鐘信號 CK2的電平突變的影響之間的差異所引起的變化(如出現(xiàn)在節(jié)點部分P,上的電通常，通過測量出現(xiàn)在節(jié)點部分P,上的電勢的變化來確定電壓變化抑制電容 器C3,的電容。
第四實施例
第四實施例實現(xiàn)根據(jù)本發(fā)明第三模式提供的自舉電路。如上所述，掃描
電路101在每一級采用根據(jù)第四實施例提供的自舉電路。以下描述僅說明在
第一級提供的用以用作根據(jù)第四實施例提供的自舉電路的自舉電路的配置以 及該自舉電路執(zhí)行的操作。
圖9是示出第四實施例實現(xiàn)的用以用作掃描電路101的第一級的自舉電 路的自舉電路的典型配置的電路圖。以與根據(jù)前述的第一實施例提供的自舉 電路相同的方式，根據(jù)第四實施例提供的自舉電路采用具有相同導電類型的 第一晶體管Tr,、第二晶體管Tr2和第三晶體管Tr3。同樣在第四實施例的情況 下，導電類型是n溝道導電類型。
以與根據(jù)本發(fā)明第一實施例提供的自舉電路相同的方式，在根據(jù)第四實 施例提供的自舉電路中
(A-l )第一晶體管Tn的源極和漏極區(qū)中的特定一個與第二晶體管Tr2的 源極和漏極區(qū)中的特定一個通過自舉電^各的輸出部分OUT,相互連接；
(A-2 )第一晶體管Tr、的源極和漏極區(qū)中的另外一個連接至傳送具有相互 不同相位的兩個時鐘信號CK,和CK2中的特定一個的時鐘供給線(在根據(jù)本 發(fā)明第四實施例提供的自舉電路的情況下，如圖9的電路圖中所示，兩個時 鐘信號CK,和CK2中的特定一個是時鐘信號CK，)；
(A-3 )第一晶體管Tr,的柵極與第三晶體管Tr3的源極和漏極區(qū)中的特定 一個通過節(jié)點部分P!相互連接；
(B-l )第二晶體管Tr2的源極和漏極區(qū)中的另外一個連接至傳送被設置為 0V的典型電勢的第 一預定電壓Vss的第 一電壓供給線PS,;
(C-l )第三晶體管Tr3的源極和漏極區(qū)中的另外一個連接至傳送被提供至 自舉電路的輸入信號IN,的信號供給線；
(C-2)第三晶體管Tr3的柵極連接至傳送兩個時鐘信號CK!和CK2中的 另外一個的時鐘供給線(在根據(jù)本發(fā)明第四實施例提供的自舉電路的情況下， 如圖9的電路圖中所示，兩個時鐘信號CK,和CK2中的另外一個是時鐘信號 CK2);以及當?shù)谌w管Tr3進入截止狀態(tài)時，將第 一 晶體管Tn的柵極與第三晶體
管Tr3的源極和漏極區(qū)中的特定一個相互連接的節(jié)點部分進入浮空狀態(tài)。 根據(jù)本發(fā)明第四實施例提供的自舉電路還配有具有與第一至第三晶體管
相同導電類型的第四晶體管Tr44，并且在該自舉電路中
(E-l)第四晶體管Tr44的源極和漏極區(qū)中的特定一個通過輸入端結點連
接至反相電路B4I的輸入端，該反相電路B41的輸出端通過輸出端結點連接至
第二晶體管Tr2的柵極；
(E-2)第四晶體管1>44的源極和漏極區(qū)中的另外一個連接至輸入供給線；
并且
(E-3)第四晶體管Tr44的柵極連接至傳送所述兩個時鐘信號的另外一個 的時鐘供給線(如圖9的電路圖中所示，在根據(jù)本發(fā)明第四實施提供的自舉 電路的情況下，兩個時鐘信號CK,和CK2中的另外一個是時鐘信號CK2)。
如圖9的電路圖中所示，將第四晶體管Tf44的源極和漏極區(qū)中的特定一
個連接至反相電路B41的輸入端的輸入端結點稱為節(jié)點部分而將反相電 路B41的輸出端連接至第二晶體管Tr2的柵極的輸出端結點稱為節(jié)點部分R,。
圖10A是示出反相電路B4,的典型配置的電路圖，而圖IOB是示出與反 相電路B41執(zhí)行的操作相關的信號的時序圖的模型的時序示意圖。首先，以 下描述說明反相電路B41的配置以及反相電路B41執(zhí)行的操作。
作為反相電路B41的配置的圖10A的電路圖中所示的配置與日本專利特 許號2005-143068的圖5中所示的配置相一致。然而，注意，圖IOA的電路 圖中的參考符號和參考數(shù)字不同于日本專利特許號2005-143068的圖5中所 使用的那些。
如圖IOA的電路圖中所示，反相電路B^采用其每一個均構建為n溝道 型晶體管的四個反相晶體管(即，反相晶體管Tr的、Tr41、 Tr42和Tr43)以及 自舉電容器C，構建于襯底上(未在圖IOA的圖中示出)的每一個反相晶體管 Tr40、 Tr41、 Tr42和Tr43同樣是具有源極與漏極區(qū)、溝道構建區(qū)以及柵極的n 溝道TFT (薄膜晶體管)。以與諸如在第 一 實施例中采用的電壓變化抑制電容 器Cu與自舉電容器Ca之類的電容器相同的方式，自舉電容器Cap也配置為 采用兩個導電層并且該兩個導電層之間夾有絕緣層。
反相晶體管Tr4Q的源極和漏極區(qū)中的特定一個連接至反相晶體管T"的 源極和漏極區(qū)中的特定一個。反相晶體管Tr4。的源極和漏極區(qū)中的另外一個連接至傳送第一電壓Vss的第一電壓供給線。反相晶體管Tr4。的柵極連接至圖
9的電路圖中所示的自舉電路中所包含的用以用作將輸入信號INq,提供至反 相電路B4,的節(jié)點部分的節(jié)點部分Q,。將反相晶體管Tr4o的源極和漏極區(qū)中 的特定一個連接至反相晶體管Tr41的源極和漏極區(qū)中的特定一個的連接點將 反相輸出信號OUT^輸出至圖9的電路圖中所示的自舉電路的節(jié)點部分R,。 用作反相晶體管Tr4o的阻性負載的反相晶體管Tr41的源極和漏極區(qū)中的另外 一個連接至傳送第二電壓Vdd的第二電壓供給線。
自舉電容器Cap連接至反相晶體管Tr41的柵極與反相晶體管Tr41的源極和 漏極區(qū)中的特定一個之間，使得形成與反相晶體管Tr4,相結合的自舉電路。 反相晶體管Tr42的源極和漏極區(qū)中的特定一個連接至反相晶體管Tr,的柵極， 而反相晶體管Tr42的源極和漏極區(qū)中的另外一個連接至傳送第二電壓Vm的 第二電壓供給線。反相晶體管Tr42的柵極連接至傳送第一基準信號REF,的基 準信號線。將反相晶體管Tr42的源極和漏極區(qū)中的特定一個連接至反相晶體 管Tr41的柵極的的結點用作節(jié)點部分N。反相晶體管Tr"的源極和漏極區(qū)中 的特定一個連接至節(jié)點部分N，而反相晶體管1>43的源極和漏中的另外一個 連接至傳送第一電壓Vss的第一電壓供給線。反相晶體管Tr43的柵極連接至傳 送第二基準信號REF2的基準信號線。
圖10B的時序示意圖示出供給反相電路B4,的輸入信號INQ1、第一基準 信號REF,、第二基準信號REF2、出現(xiàn)在節(jié)點部分N上的電勢以及反相電路 B41生成的輸出信號OUTR1的時序圖。供給反相電路B41的輸入信號INQ1是來 自節(jié)點部分Q,的信號，而由反相電路B41生成的輸出信號OUTR1是供給節(jié)點 部分R,的信號。信號的時序圖示出信號的電平與電平的時序之間的關系。在 輸入信號IN(^的電平從高電平第二電壓Vdd變?yōu)榈碗娖降谝浑妷篤ss之前，或 者換言之，在緊接著輸入信號INQ1的高電平的末端之前的固定時間段期間， 第一基準信號REF,處于高電平。另一方面，在輸入信號INQ1的電平從低電 平變?yōu)楦唠娖街?，對于緊接著輸入信號INQ1的上升沿之后的固定時間段， 第二基準信號REF2處于高電平。
通過為反相電路B^提供用于在輸入信號INQ!從低電平變?yōu)楦唠娖綍r將 出現(xiàn)在反相晶體管Tr^柵極上的電勢復位至低電平的反相晶體管Tr43,在輸 入信號INQ,被設置為高電平之時，反相晶體管1￥41可進入完全截止狀態(tài)，使 得不允許穿透電流(penetrationcurrent)流動。注意，出現(xiàn)在反相晶體管Tr41的柵極上的電勢就是出現(xiàn)在節(jié)點部分N上的電勢。因此，出現(xiàn)在輸出信號OUTR1 上的電勢不會被穿透電流改變。結果，可以得到第一電壓Vss作為輸出信號
OUTR1的電勢的^氐電平。
另外，通過提供用于在輸入信號INQ—人高電平變?yōu)榈碗娖街皩⒊霈F(xiàn)在 反相晶體管Tr4,的柵極上的電勢(其為出現(xiàn)在節(jié)點部分N上的電勢)預充電 至高電平的反相晶體管Tr42,由于自舉電容器Cap提供的容性耦合效應，當輸 入信號INQ1變?yōu)榈碗娖綍r，出現(xiàn)在反相晶體管Tr41的柵極上的電勢在其正側 上進一步從反相晶體管Tr42所設置的預充電電平上升至甚至更高的電平。結 果，可以得到第二電壓Vdd作為輸出信號OU丁R,的電勢的高電平。
圖ll是示出與圖9的電路圖中所示的用作根據(jù)第四實施例提供的自舉電 路的自舉電路執(zhí)行的操作相關的信號的時序圖的模型的時序示意圖。在根據(jù) 第四實施例提供的該自舉電路中，由于反相電路B41執(zhí)行的操作，在時間段 T,的起始與時間段T3中的輸入信號IN,的上升沿之間的時間段期間，以及在 時間段Ts的第二時鐘信號CK2的上升沿與時間段T6的末端之間的時間段期 間，出現(xiàn)在節(jié)點部分R,上的電勢維持在高電平。在這些時間段期間，第一電 壓V^經由處于導通狀態(tài)的第二晶體管Tr2被提供給輸出部分OUT,。另外， 在時間段T3的特定時間段期間，處于低電平的第一時鐘信號CKi被提供給輸 出部分OUTV在時間段丁3中的特定時期是第二時鐘信號CK2與輸入信號IN! 中的每一個都處于高電平的時期。另外，同樣在時間段T4的第一時鐘信號 CK,的下降沿與時間段Ts的第二時鐘信號CK2的上升沿之間的時間段期間， 處于低電平的第一時鐘信號CK,被提供給輸出部分OUT,。
因此，在根據(jù)第四實施例提供的自舉電路中，處于低電平的第一電壓Vss 或第一時鐘信號CK,被供給輸出部分OUT,作為出現(xiàn)在輸出部分OUT,上的電 勢的低電平，使得防止了輸出部分OUT,進入浮空狀態(tài)。結果，出現(xiàn)在輸出 部分OUT，上的電勢不會由于通過自舉電容器Ca和/或寄生電容器C2所到達 的電平突變而變化。也就是說，可以減小電平突變的影響。
另外，也可以利用本發(fā)明的發(fā)明人在日本專利申請No. 2008-26742和 2008-26743中提出的各種反相電路中的任意之一作為反相電路B41來提供配 置。圖12A是示出反相電路110的典型配置的電路圖，而圖12B和12C中的 每一個是示出與圖12A的電路圖中所示的反相電路110執(zhí)行的其它操作相關 的信號的時序圖的模型的時序示意圖。首先，以下通過參考圖12A的電路圖說明反相電路110的配置。反相電 路110配置為采用具有相同導電類型(諸如n溝道型)的反相晶體管QnJ、 Qy和Qn—3。在反相電路110中
(A-l )晶體管QnJ的源極和漏極區(qū)中的特定一個與晶體管Qy的源極和
漏極區(qū)中的特定一個通過反相電路110的輸出部分OUT相互連接；
(B-l)晶體管Qn—2的源極和漏極區(qū)中的另外一個連接至第二電壓供給線
PS2;
(B-2)反相晶體管Qn—2的沖冊極連接至反相晶體管Qn—3的源極和漏極區(qū)中 的特定一個；以及
(C-l)反相晶體管Qn 3的柵極連接至反相晶體管Qn 3的源極和漏極區(qū)中 的另外一個。
反相電路110進一步采用具有與反相晶體管Qn—,、 Qn—2和Qn—3的導電類 型相同的導電類型的反相晶體管QnJ4。晶體管Qn一3的源極和漏極區(qū)中的另外 一個同樣連接至第二電壓供給線PS2。將反相晶體管Qn—2的柵極連接至反相 晶體管Qn_3的源極和漏極區(qū)中的特定一個的節(jié)點部分A接于反相晶體管QnJ4 的源極和漏極區(qū)中的特定一個。反相晶體管QnJ的源纟及和漏極區(qū)中的另外一 個以及反相晶體管Qn—14的源極和漏極區(qū)中的另外一個均連接至第一電壓供
給線PS,。反相晶體管Qnj和反相晶體管Qnj4的柵極均連接至傳送提供給反
相電路110的輸入信號IN的線。
反相電路110中采用的每個反相晶體管Qn—,、 Qn—2、 Qn—3和Qn—3同樣都是
具有源極和漏極區(qū)、溝道構建區(qū)以及柵極的n溝道TFT(薄膜晶體管)。這些 反相晶體管構建于襯底上(未在圖12A的電路圖中示出)。
注意，用作自舉電容器的電容器Cap連接至反相晶體管Qn—2的柵極與反
相晶體管Qn一2的源極和漏極區(qū)中的特定一個之間。例如，采用兩個導電層以 及在該兩個導電層之間所夾有的絕緣層來配置自舉電容器Cap。自舉電容器 Cap也構建于襯底上(未在圖12A的電路圖中示出)。
第二電壓供給線PS2傳送具有預先確定的高電平的第二電壓Vdd,而第一
電壓供給線PSi傳送具有預先確定的低電平的第一電壓Vss。輸入信號IN提 供給反相晶體管QnJ的柵極。在反相電路110的以下描述中，假設輸入信號 IN的低電平為第一電壓Vss的電平，而^i殳輸入信號IN的高電平為第二電壓 Vdd的電平。當將高電平的輸入信號IN提供給反相電路110時，反相晶體管QnJ與反
相晶體管Qn—14中的每一個均導通。因此，在圖12B的時序示意圖中所示的時
間段T2期間，出現(xiàn)在節(jié)點部分A上的電勢VA2處于第一電壓供給線PS,上所
聲明的第一電壓V^與電平(Vdd-Vth—3)之間的并且接近于第一電壓Vss的電 平。反相電路110在時間段T2期間生成的輸出信號OUT的低電平Vout2是由 用作連接至第 一 電壓供給線PS,和第二電壓供給線PS2之間的分壓計的、反相
晶體管Qnj的開啟電阻與反相晶體管Qn—2(通過作為低于電平(Vdd-Vth—3)的
電勢的、出現(xiàn)在連接至反相晶體管Qn—2的柵極的節(jié)點部分A的電勢VA2而進 入截止狀態(tài))的關斷電阻所構成的分壓比確定的。因而，時間段丁2期間的輸出 信號OUT的低電平V。uT2甚至更接近于第一電壓Vss。另一方面，在時間段
丁3期間，發(fā)生與先前在具有標題為"背景技術"的段落中描述的自舉操作相 同的自舉操作，使得出現(xiàn)在節(jié)點部分A上的電勢VA3超過作為設置為高電平
的電壓的第二電壓Vdd。如果將(VA3-Vdd)的差設置為大于反相晶體管Qn2 的閥值電壓Vth一2的值，那么在時間段T3期間反相電路110的輸出信號OUT
的高電平V0UT3達到作為設置為理想的高電平的電壓的第二電壓Vdd 。
注意，在反相電路110中，輸入信號IN用作反相晶體管Qn—t的柵極和源 極之間所施加的柵源電壓Vgs。即使輸入信號IN的高電平未達到第二電壓 Vdd,反相電路110仍然可工作。具體地，如果在如圖12C的時序示意圖中所 示的時間段T2期間輸入信號IN的電平高于反相晶體管QnJ的閾值電壓VthJ ， 那么反相電路110的輸出信號OUT的電壓從高電平變?yōu)榈碗娖?。因此，反?電路IIO也用作電平移位器。
第五實施例
通過修改第四實施得到第五實施例。如同到目前為止所給出的用作第一 至第四實施例的描述的描述一樣，以下描述說明根據(jù)第五實施例實現(xiàn)的、用 作在掃描電路101的第一級提供的自舉電路的自舉電路的配置以及該自舉電 路執(zhí)行的搡作。
圖n是示出根據(jù)第五實施例實現(xiàn)的、用作在掃描電路ioi的第一級提供 的自舉電路的自舉電路的典型配置的電路圖。除了在根據(jù)第五實施例的自舉
電路情況下第一電壓供給線PS，與將第四晶體管Tr44的源極和漏極區(qū)中的特 定一個連接至反相電路Bw的輸入側的結點之間接著電壓變化抑制電容器C51之外，根據(jù)如圖13的電路圖中所示的第五實施例實現(xiàn)的自舉電路的配置與根 據(jù)圖9的電路圖中所示的第四實施例實現(xiàn)的自舉電路的配置基本一致。
由于根據(jù)第五實施例實現(xiàn)的自舉電路執(zhí)行的操作與如之前參考圖11的 時序示意圖描述的根據(jù)第四實施例實現(xiàn)的自舉電路執(zhí)行的操作相一致，為了 避免重復描述，省略根據(jù)第五實施例的自舉電路執(zhí)行的操作的描述。電壓變
化抑制電容器C51用作用于吸收(absorb)出現(xiàn)在節(jié)點部分Q,上的電勢的變化的 電容器。因此，可以使反相電路B41執(zhí)行的搡作更加穩(wěn)定。結果，也可以使 自舉電路執(zhí)行的操作更穩(wěn)定。
第六實施例
同樣通過修改第四實施例得到第六實施例。如同到目前為止所給出的用 作第一至第五實施例的描述的描述一樣，以下描述說明根據(jù)第六實施例實現(xiàn) 的、用作在掃描電路101的第一級提供的自舉電路的自舉電路的配置以及該 自舉電路執(zhí)行的操作。
圖14是示出根據(jù)第六實施例實現(xiàn)的、用作在掃描電路IOI的第一級提供 的自舉電路的自舉電路的典型配置的電路圖。除了在根據(jù)第六實施例的自舉 電路情況下第一晶體管Tr、的源極和漏極區(qū)中的另外一個與將第四晶體管Tr44 的源極和漏極區(qū)中的特定一個連接至反相電路B41的輸入側的結點之間接著 旁路電容器Qu之外，根據(jù)如圖14的電路圖中所示的第六實施例實現(xiàn)的自舉 電路的配置與根據(jù)圖9的電路圖中所示的第四實施例實現(xiàn)的自舉電路的配置 基本一致。注意，參考符號C44表示第四晶體管Tr44的柵極與第四晶體管Tr44 的源極和漏極區(qū)中的特定一個之間的寄生電容器。
由于根據(jù)第六實施例實現(xiàn)的自舉電路執(zhí)行的操作與如之前參考圖11的 時序示意圖描述的根據(jù)第四實施例實現(xiàn)的自舉電路執(zhí)行的操作相一致，為了 避免重復描述，省略根據(jù)第六實施例的自舉電路執(zhí)行的操作的描述。旁路電 容器C61用作用于減小節(jié)點部分處生成的作為時鐘信號CK,和CK2的電平
突變之間的差異的差異的電容器。具體地，經由寄生電容器C44抵達節(jié)點部
分的時鐘信號CK2的電平突變與經由旁路電容器Q,抵達節(jié)點部分Q,的 時鐘信號CK,的電平突變相互抵消。結果，可以使自舉電路執(zhí)行的操作更穩(wěn) 定。第七實施例
第七實施例實現(xiàn)根據(jù)本發(fā)明第四模式提供的自舉電路。如同到目前為止 所給出的用作第一至第六實施例的描述的描述一樣，以下描述說明根據(jù)第七 實施例實現(xiàn)的、用作在掃描電路101的第一級提供的自舉電路的自舉電路的 配置以及該自舉電路執(zhí)行的操作。
圖15是示出根據(jù)第七實施例實現(xiàn)的、用作在掃描電路101的第一級提供
的自舉電路的自舉電路的典型配置的電路圖。以與根據(jù)之前描述的第一實施 例提供的自舉電路相同的方式，根據(jù)第七實施例提供的自舉電路采用具有相
同導電類型的第一晶體管Tr,、第二晶體管Tr2以及第三晶體管Tr3。同樣在第 七實施例的情況下，導電類型是n溝道導電類型。圖16是示出與圖15的電 路圖中所示自舉電路執(zhí)行的操作相關的信號的時序圖的模型的時序示意圖。
以與根據(jù)之前描述的第一實施例提供的自舉電路相同的方式，在根據(jù)第 七實施例提供的自舉電路中
(A-l )第一晶體管Tr,的源極和漏極區(qū)中的特定一個與第二晶體管T&的 源極和漏極區(qū)中的特定一個通過自舉電路的輸出部分OUT,相互連接；
(A-2 )第一晶體管Tr,的源極和漏極區(qū)中的另外一個連接至傳送具有相互 不同的相位的兩個時鐘信號CK,和CK2中的特定一個的時鐘供給線(如圖15 的電路圖中所示，在根據(jù)本發(fā)明第七實施例提供的自舉電路的情況下，兩個 時鐘信號CK,和CK2中的特定一個是時鐘信號CKj);
(A-3 )第一晶體管Tr,的柵極與第三晶體管Tr3的源極和漏極區(qū)中的特定 一個通過節(jié)點部分P,相互連接；
(B-l )第二晶體管Tr2的源極和漏極區(qū)中的另外一個連接至傳送第一預定 電壓Vss (其被設置為0V的典型電勢)的第一電壓供給線PS，；
(C-l )第三晶體管Tr3的源極和漏極區(qū)中的另外一個連接至傳送提供至該 自舉電路的輸入信號IN,的信號供給線；
(C-2)第三晶體管Tr3的柵極連接至傳送兩個時鐘信號CK,和CK2中的 另外一個的時鐘供給線(如圖15的電路圖中所示，在才艮據(jù)本發(fā)明的第七實施 例提供的自舉電路的情況下，兩個時鐘信號CK,和CK2中的另外一個是時鐘 信號CK。；以及
當?shù)谌w管Tr3進入截止狀態(tài)時，將第一晶體管Tr,的柵極與第三晶體 管Tr3的源極和漏極區(qū)中的特定一個相互連接的節(jié)點部分P,進入浮空狀態(tài)。在根據(jù)本發(fā)明第七實施例提供的自舉電路中
第二晶體管Tr2的柵極連接至傳送具有相互不同的相位的兩個時鐘信號CK,和CK2中的另外一個(在該情況下其為時鐘信號CK2)的時鐘供給線；
自舉電路配有至少一個如下的電路部分所述電^各部分為其每一個均采
用具有與第一晶體管Tn至第三晶體管Tr3相同的導電類型的第四晶體管Tr74
和第五晶體管Tr75 (在根據(jù)本發(fā)明第七實施例提供的自舉電路的情況下，第
一晶體管Tr,至第三晶體管Tr3、第四晶體管1>74和第五晶體管Tr"的導電類
型都是n溝道導電類型)；
在每一個所述電路部分中
(F-l )第四晶體管Tr74的柵極通過節(jié)點部分Q!連接至第五晶體管Tr"的源極和漏極區(qū)中的特定一個；以及
(F-2)第五晶體管Tr75的源極和漏極區(qū)中的另外一個連接至傳送輸入信號IN,的信號供給線；以及
具有相互不同的相位的兩個時鐘信號中的特定一個(在該情況下其為時鐘信號CK,)經由在提供兩個時鐘信號中的特定一個的時鐘供給線與第一晶體管Tr!的源極和漏極區(qū)中的另外一個之間串聯(lián)地第四晶體管Tr4而被提供至第一晶體管Tr,的源極和漏極區(qū)中的另外一個。根據(jù)本發(fā)明的第七實施例提供的自舉電路可配置為包含接在輸出部分OUT,與將第四晶體管Tr74的柵極連接至第五晶體管Tr"的源極和漏極區(qū)中的特定一個的節(jié)點部分Q,之間的、用作自舉輔助電容器的電容器Cb。
如從圖15的電路圖中顯而易見的那樣，根據(jù)自舉電路的配置，同樣在采用了第四晶體管1>74和第五晶體管Tr"的電路部分中發(fā)生了自舉操作。第四晶體管Tr74的柵極與第五晶體管Tr75的源極和漏極區(qū)中的特定一個共同形成節(jié)點部分Q,，所述節(jié)點部分Q,在第五晶體管Tr75被置于截止狀態(tài)時進入浮空狀態(tài)。第四晶體管Tr74的源極和漏極區(qū)之一通過節(jié)點部分R,連接至第一晶體管Tr,的源極和漏極區(qū)中的另外一個。第四晶體管丁1"74的源極和漏極區(qū)中的另外一個連接至傳送第一時鐘信號CId的第一時鐘供給線。節(jié)點部分R^容易受第一時鐘信號CK,影響。因此，為了防止自舉輔助電容器Cb容易受到除了自舉操作之外的操作的影響，自舉輔助電容器Cb連接至輸出部分OUTV而不是連接至節(jié)點部分R,。如上所述，根據(jù)第七實施例提供的自舉電路具有包含在其每一個之中均發(fā)生自舉操作的、并連的多個這種電路部分的配置。參考符號C 4表示第四晶體管Tr74的柵極與第四晶體管Tr74中包含的源極和漏極區(qū)中的另外一個(作為連接至傳送第一時鐘信號CK,的第一時鐘供給線的區(qū))之
間的寄生電容器。另一方面，參考符號C75表示第五晶體管Tr75的柵極與第五
晶體管Tr75的源極和漏極區(qū)中的特定一個之間的寄生電容器。
在第一實施例的描述中，通過參考圖3A和3B的圖考慮背景技術中的自舉電路中包含的寄生電容器說明了背景技術中的自舉電路執(zhí)行的操作。如前所述，在圖3A的電路圖中所示的自舉電路中，第一晶體管Tr,的柵極是節(jié)點部分P,的一部分，而第一時鐘信號CK,被提供給第一晶體管Tr,的源極和漏極區(qū)中的另外一個。第一晶體管Tr,的柵極通過寄生電容器C,電耦合于第一晶體管Tr,的源極和漏極區(qū)中的另外一個。例如，在圖3B的時序圖中所示的時間段丁2和T6中，出現(xiàn)在節(jié)點部分P,上的電勢在第一時鐘信號CK,的上升沿上升。如上所述，第一時鐘信號CK,被提供給第一晶體管Tr!的源極和漏極區(qū)中的另外一個。因此，如果出現(xiàn)在節(jié)點部分P,上的電勢非期望地上升至使得泄漏電流能夠流經第一晶體管Tr,的量級的電平，那么第一時鐘信號CK,引起將出現(xiàn)在輸出部分OUT,上的電勢升高的泄漏電流。結果，產生了如下的問題在如圖3B的時序示意圖中所示的時間段T2和T6期間，不能夠把出現(xiàn)在輸出部分OUT,上的電勢維持為低電平
在圖15的電路圖所示的自舉電路中，對于節(jié)點部分Q,，發(fā)生與之前參考圖3A的電路圖說明的現(xiàn)象(如對于節(jié)點部分P,發(fā)生的現(xiàn)象)相同的現(xiàn)象。在圖15的電路圖中所示的自舉電路的情況下，第四晶體管7>74的柵極是節(jié)點部分Q,的一部分，而第一時鐘信號CK,被提供給第四晶體管丁1"74的源極和漏極區(qū)之一 。第四晶體管Tr74的柵極通過寄生電容器C74電耦合于第四晶體管Tr74的源極和漏極區(qū)的所述之一。例如，在圖16的時序示意圖所示的時間段T2和T6中，出現(xiàn)在節(jié)點部分Q,上的電勢在第一時鐘信號CK,的上升沿上升。
然而，在圖15的電路圖中所示的自舉電路中，與第一時鐘信號CK,的波動相比較，除了自舉操作期間之外，出現(xiàn)在節(jié)點部分R,上的電勢的波動相對較小。因此，由于出現(xiàn)在節(jié)點部分R,上的電勢的波動所引起的傳播至節(jié)點部分P,的電平突變同樣也較小，因而與抑制出現(xiàn)在圖3A的電路圖中所示的自舉電路的節(jié)點部分P,上的電勢的變化相比，可以更好地抑制出現(xiàn)在圖15的電路圖中所示的自舉電路的節(jié)點部分P,上的電勢的變化。
如上所述，也可以提供包含兩個或更多個如下電^各部分的配置每一個所述電路部分均采用具有與第一晶體管Tr,、第二晶體管Tr2和第三晶體管Tr3相同的導電類型(諸如，n溝道導電類型)的第四晶體管Tr74和第五晶體管Tr75。在這種配置中，甚至可以更好地抑制出現(xiàn)在圖15的電路圖中所示的自舉電路的節(jié)點部分P,上的電勢的變化。
圖17是示出通過將采用第四晶體管Tr74A和第五晶體管Tr75A的電路部分添加至已包含采用如圖15的電路圖中所示的第四晶體管1>74和第五晶體管Tr"的電路部分的配置中而得到的配置。在圖17的電^各圖中所示的配置中，具有相同不同的相位的兩個時鐘信號CK,和CK2中的特定一個經由相互串連的第四晶體管丁1"7仏和第五晶體管Tr"A而被提供至第一晶體管Tr,的源極和漏極區(qū)中的另外一個。注意，為了簡單，圖17的電路圖以及隨后的圖未示出寄生電容器。
同樣值得注意，根據(jù)第七實施例的自舉電路的配置可進一步配有除了根據(jù)圖4A的電路圖中所示的第一實施例的自舉電路中采用的電壓變化抑制電容器Cu之外的電壓變化抑制電容器，或者進一步配有除了根據(jù)圖8A的電路圖中所示的第三實施例的自舉電路中釆用的電壓變化抑制電容器C31之外的電壓變化抑制電容器。圖18A是示出如下配置的電路圖所述配置包含添加至根據(jù)圖15的電路圖中所示的第七實施例的自舉電路的、用作除了與根據(jù)圖4A的電路圖中所示的第 一 實施例提供的自舉電路中采用的電壓變化抑制電容器Cu相對應的電壓變化抑制電容器Cn之外的電容器的另外的電壓變化抑制電容器CnA,而圖18B是示出如下配置的電路圖所述配置包含添加至根據(jù)圖15的電路圖中所示的第七實施例的自舉電路的、用作除了與根據(jù)圖8A
C31相對應的電壓變化抑制電容器C31之外的電容器的另外的電壓變化抑制電
六3 /"<合奮匕31A。
目前為止已經描述了本發(fā)明的優(yōu)選的第一至第七實施例。然而，本發(fā)明
的范圍決不受限于這些實施例。每一個均根據(jù)第 一至第七實施例之一提供的每一個自舉電路的結構和配置僅僅是典型的并且因此可做適當?shù)匦薷摹D19
是示出通過適當?shù)亟M合第 一至第七實施例的配置的特征而得到的自舉電路的典型配置的電路圖。
如上所述，第一至第七實施例的每一個之中所采用的每個晶體管都是n溝道型晶體管。然而，每個晶體管不必須是n溝道型晶體管。也就是說，每個晶體管都可以是p溝道型晶體管。如果在自舉電路的配置中每個晶體管都是p溝道型晶體管，那么在第一至第七實施例的每一個之中，基本上均需要改變配置以使得第一電壓供給線PS!用于傳送第二電壓Vdd,而第二電壓供給線PS2用于傳送第一電壓Vss。
圖20A是示出由每一個均構建為p溝道型晶體管的晶體管所構成的、用作與根據(jù)第一實施例在如圖4A的電路圖中所示的掃描電路101的第一級提供的自舉電路相對應的自舉電路的自舉電路的典型配置的電路圖。圖20B是示出由每一個均構建為p溝道型晶體管的晶體管所構成的、用作與根據(jù)如圖7A的電路圖中所示的第二實施例提供的自舉電路相對應的自舉電路的自舉電路的典型配置的電路圖。圖20C是示出由每一個均構建為p溝道型晶體管的晶體管所構成的、用作與根據(jù)如圖8A的電路圖中所示的第三實施例提供的自舉電路相對應的自舉電路的自舉電路的典型配置的電路圖。
圖21A是示出由每一個均構建為p溝道型晶體管的晶體管所構成的、用作與根據(jù)如圖9的電路圖中所示的第四實施例提供的自舉電路相對應的自舉電路的自舉電路的典型配置的電路圖。圖21B是示出由每一個均構建為p溝道型晶體管的晶體管所構成的、用作與根據(jù)如圖13的電路圖中所示的第五實
21C是示出由每一個均構建為p溝道型晶體管的晶體管所構成的、用作與根據(jù)如圖14的電路圖中所示的第六實施例提供的自舉電路相對應的自舉電路的自舉電路的典型配置的電路圖。
圖22A是示出由每一個均構建為p溝道型晶體管的晶體管所構成的、用作與根據(jù)如圖15的電路圖中所示的第七實施例提供的自舉電路相對應的自舉電路的自舉電路的典型配置的電路圖。圖22B是示出由每一個均構建為p溝道型晶體管的晶體管所構成的、同樣用作與根據(jù)如圖17的電路圖中所示的
^。 、、 、；、 、 、 、
圖23A是示出由每一個均構建為p溝道型晶體管的晶體管所構成的、用作與根據(jù)如圖18A的電路圖中所示的第七實施例提供的自舉電路相對應的自舉電路的自舉電路的典型配置的電路圖。圖23B是示出由每一個均構建為p溝道型晶體管的晶體管所構成的、同樣用作與根據(jù)如圖18B的電路圖中所示的第七實施例提供的自舉電路相對應的自舉電路的自舉電路的典型配置的電路圖。
圖24是示出由每一個均構建為p溝道型晶體管的晶體管所構成的、用作與根據(jù)如圖19的電路圖中所示的第七實施例提供的自舉電路相對應的自舉電路的自舉電路的典型配置的電路圖。
另外，本領域技術人員應當理解，依據(jù)設計的需要以及其它因素，只要其在所附權利要求書或其等效物的范圍之內，可以發(fā)生各種修改、組合、子組分以及變更。
權利要求
1、一種被配置為采用相同的導電類型的第一、第二和第三晶體管的自舉電路，其中(A-1)所述第一晶體管的源極和漏極區(qū)中的特定一個與所述第二晶體管的源極和漏極區(qū)中的特定一個通過所述自舉電路的輸出部分相互連接；(A-2)所述第一晶體管的源極和漏極區(qū)中的另外一個連接到傳送具有彼此不同相位的兩個時鐘信號中的特定一個的時鐘供給線；(A-3)所述第一晶體管的柵極與所述第三晶體管的源極和漏極區(qū)中的特定一個通過節(jié)點部分相互連接；(B-1)所述第二晶體管的所述源極和漏極區(qū)中的另外一個連接至傳送第一預定電壓的第一電壓供給線；(C-1)所述第三晶體管的所述源極和漏極區(qū)中的另外一個與傳送供給所述自舉電路的輸入信號的信號供給線相連接；(C-2)所述第三晶體管的柵極連接至傳送所述兩個時鐘信號中的另外一個的時鐘供給線；當所述第三晶體管進入截止狀態(tài)時，將所述第一晶體管的所述柵極與所述第三晶體管的所述源極和漏極區(qū)中的所述特定一個彼此連接的所述節(jié)點部分進入浮空狀態(tài)；所述第二晶體管的柵極連接至傳送所述兩個時鐘信號中的所述另外一個的所述時鐘供給線；以及在所述節(jié)點部分和所述第一電壓供給線之間提供電壓變化抑制電容器。
2、 根據(jù)權利要求1所述的自舉電路，所述自舉電路進一步配有具有與所 述第一至第三晶體管相同的導電類型的第四晶體管，其中(D-l )所述第四晶體管的源極和漏極區(qū)中的特定一個連接至所述第一晶 體管的所述柵極；(D-2 )所述第四晶體管的源極和漏極區(qū)中的另外一個通過結點連接至所 述第三晶體管的所述源極和漏極區(qū)中的所述特定一個；(D-3 )所述第四晶體管的柵極連接至傳送第二預定電壓的第二電壓供給 線；以及在所述第一電壓供給線與將所述第四晶體管的源極和漏極區(qū)的所述另外一個連接至所述第三晶體管的所述源極和漏極區(qū)中的所述特定一個的所述結 點之間提供所述電壓變化抑制電容器。
3、 一種被配置為采用具有相同的導電類型的第一、第二和第三晶體管的自舉電路，其中(A-l )所述第一晶體管的源極和漏極區(qū)中的特定一個與所述第二晶體管 的源極和漏極區(qū)中的特定一個通過所述自舉電路的輸出部分相互連接；(A-2 )所述第一晶體管的所述源極和漏極區(qū)中的另外一個連接至傳送具 有彼此不同相位的兩個時鐘信號中的特定一個的時鐘供給線；(A-3 )所述第一晶體管的柵極與所述第三晶體管的源極和漏極區(qū)中的特 定一個通過節(jié)點部分相互連接；(B-l )所述第二晶體管的所述源極和漏極區(qū)中的另外一個連接至傳送第 一預定電壓的第一電壓供給線；(C-l )所述第三晶體管的所述源極和漏極區(qū)中的另外一個與傳送供給所 述自舉電路的輸入信號的信號供給線相連接；(C-2)所述第三晶體管的柵極連接至傳送所述兩個時鐘信號中的另外一 個的時鐘供給線；當所述第三晶體管進入截止狀態(tài)時，將所述第一晶體管的所述柵極與所 述第三晶體管的所述源極和漏極區(qū)中的所述特定一個相互連接的所述節(jié)點部 分進入浮空狀態(tài)；(B-2)所述第二晶體管的柵極連接至傳送所述兩個時鐘信號中的所述另 外一個的所述時鐘供給線；以及在所述節(jié)點部分和所述第二晶體管的所述柵極之間提供電壓變化抑制電谷6。
4、 一種被配置為采用具有相同的導電類型的第一、第二、第三和第四晶 體管的自舉電路，其中(A-l )所述第一晶體管的源極和漏極區(qū)中的特定一個與所述第二晶體管 的源極和漏極區(qū)中的特定一個通過所述自舉電路的輸出部分相互連接；(A-2 )所述第一晶體管的源極和漏極區(qū)中的另外一個連接到傳送具有彼 此不同相位的兩個時鐘信號中的特定一個的時鐘供給線；(A-3 )所述第一晶體管的柵極與所述第三晶體管的源極和漏極區(qū)中的特 定一個通過節(jié)點部分相互連接；(B-l )所述第二晶體管的所述源極和漏極區(qū)中的另外一個連接至傳送第一預定電壓的第一電壓供給線；(C-1)所述第三晶體管的所述源極和漏極區(qū)中的另外 一個與傳送供給所 述自舉電路的輸入信號的信號供給線相連接；(C-2)所述第三晶體管的柵極連接至傳送所述兩個時鐘信號中的另外一 個的時鐘供給線；當所述第三晶體管進入截止狀態(tài)時，將所述第 一晶體管的所述柵極與所 述第三晶體管的所述源極和漏極區(qū)中的所述特定一個彼此連接的所述節(jié)點部 分進入浮空狀態(tài)；(E-l)所述第四晶體管的源極和漏極區(qū)中的特定一個通過結點連接至反 相電路的輸入側，該反相電路的輸出側連接至所述第二晶體管的所述柵極；(E-2)所述第四晶體管的所述源極和漏極區(qū)中的另外一個連接至所述輸 入供給線；以及(E-3 )所述第四晶體管的柵極連接至傳送兩個時鐘信號中的所述另外一 個的所述時鐘供給線。
5、 根據(jù)權利要求4所述的自舉電路，其中，在所述第一電壓供給線與將 所述第四晶體管的源極和漏極區(qū)的所述特定一個連接至所述反相電路的所述 輸入側的所述結點之間提供電壓變化抑制電容器。
6、 根據(jù)權利要求4所述的自舉電路，其中，在所述第一晶體管的所述源 極和漏極區(qū)的所述另外一個與將所述第四晶體管的所述源極和漏極區(qū)的所述 特定一個連接至所述反相電路的所述輸入側的所述結點之間提供電壓變化抑 制電容器。
7、 一種被配置為使用具有相同的導電類型的第一、第二和第三晶體管的 自舉電路，其中(A-1 )所述第一晶體管的源極和漏極區(qū)中的特定一個與所述第二晶體管 的源極和漏極區(qū)中的特定一個通過所述自舉電路的輸出部分相互連接；(A-2 )所述第一晶體管的源極和漏極區(qū)中的另外一個連接到傳送具有彼 此不同相位的兩個時鐘信號中的特定一個的時鐘供給線；(A-3 )所述第 一晶體管的柵極與所述第三晶體管的源極和漏極區(qū)中的特 定一個通過節(jié)點部分相互連接；(B-l )所述第二晶體管的所述源極和漏極區(qū)中的另外一個連接至傳送第一預定電壓的第一電壓供給線；(C-l)所述第三晶體管的所述源極和漏極區(qū)中的另外一個與傳送供給所 述自舉電路的輸入信號的信號供給線相連接；(C-2 )所述第三晶體管的柵極連接至傳送所述兩個時鐘信號中的另外一 個的時鐘供給線；當所述第三晶體管進入截止狀態(tài)時，將所述第一晶體管的所述柵極與所 述第三晶體管的所述源極和漏極區(qū)中的所述特定一個彼此連接的所述節(jié)點部 分進入浮空狀態(tài)；所述第二晶體管的柵極連接至傳送所述兩個時鐘信號中的所述另外一個 的所述時鐘供給線；該自舉電路被配置為進一步采用至少一個如下的電路部分所述電路部 分的均采用具有與第一至第三晶體管相同的導電類型的第四晶體管和第五晶 體管，在每個該電路部分中(F-l)用于任意一個所述電路部分中的所述第四晶體管的柵極通過結點 連接至用于同一電路部分中的所述第五晶體管的源極和漏極區(qū)中的特定一 個；(F-2 )所述第五晶體管的源極和漏極區(qū)中的另外一個連接至傳送所述輸 入信號的所述信號供給線；經由串連在提供所述兩個時鐘信號中的所述特定一個的所述時鐘供給線 與所述第一晶體管的所述源極和漏極區(qū)中的所述另外一個的所述第四晶體 管，所述兩個時鐘信號中的所述特定一個凈皮-提供至所述第一晶體管的所述源 極和漏極區(qū)中的所述另外一個；以及的所述時鐘供給線。
8、根據(jù)權利要求7所述的自舉電路，其中，自舉電容器接在所述輸出部 分與將所述第四晶體管的所述柵極連接至所述第五晶體管的所述源極和漏極 區(qū)中的所述特定一個的所述結點之間。
全文摘要
此處公開的是被配置為采用相同的導電類型的第一、第二和第三晶體管的自舉電路，其中當?shù)谌w管進入截止狀態(tài)時，將第一晶體管的柵極與第三晶體管的源極和漏極區(qū)中的特定一個相互連接的節(jié)點部分進入浮空狀態(tài)；第二晶體管的柵極連接至傳送兩個時鐘信號中的另外一個的時鐘供給線；以及在所述節(jié)點部分與第一電壓供給線之間提供電壓變化抑制電容器。
文檔編號H03K19/094GK101527560SQ20091013872
公開日2009年9月9日 申請日期2009年2月9日 優(yōu)先權日2008年2月8日
發(fā)明者甚田誠一郎 申請人:索尼株式會社