專利名稱：環(huán)形振蕩器與其雙電源反向器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種反向器，特別是關(guān)于一種雙電源(dualsupply)反向器與利用雙電源反向器實(shí)現(xiàn)電壓控制振蕩器的方法與裝置。
背景技術(shù)：
環(huán)形振蕩器被廣泛使用于實(shí)施電壓控制振蕩器(VCO)的場合，如圖1A顯示一種習(xí)知三級環(huán)形振蕩器的示意圖。該三級環(huán)形振蕩器100包含有設(shè)置為環(huán)形結(jié)構(gòu)的三個反向級(inverter stage)101-103。每一反向級由一共同的電源電壓VDD所供電，由于其反轉(zhuǎn)(inversion)的功能，每一反向級具有180度相位偏移，以及由于電路延遲的關(guān)系，每一反向級也包含額外的相位偏移。在穩(wěn)態(tài)的情況下，當(dāng)額外的相位偏移等于60度時，由于此電路延遲的關(guān)系，振蕩將持續(xù)進(jìn)行。在此種情況下，該三反向級(即101、 102與103)分別的輸出(如VOl、 V02與V03)具有周期為T的相同周期波形，且每一信號間具有均勻的間隔長度T/3，如圖1B所示。因?yàn)樵撝芷诹縏對應(yīng)相位偏移360度，所以該額外60度的相位偏移的電路延遲量為T/6。熟悉本領(lǐng)域的技術(shù)者應(yīng)了解反向級(即101-103 )由一個CMOS(complementary metal-oxidesemiconductor)反向器所實(shí)施，因此在此不再贅述。反向器的電路延遲為電源電壓VDD電平功能之一，較大的電源電壓使得電路延遲較小，也因此周期波形的周期較小而能產(chǎn)生較高的振蕩頻率。以電源電壓VDD作為控制電壓，調(diào)整電源電壓VDD的電平，即能調(diào)整圖1A的三級環(huán)形振蕩器100的振蕩頻率。該環(huán)形振蕩器IOO即為電壓控制振蕩器。
習(xí)知的環(huán)形振蕩器IOO有一缺點(diǎn)，即振蕩頻率對于控制電壓(即VDD)的電平是非常敏感的。如果稍微改變控制電壓電平，通常會造成振蕩頻率相當(dāng)大的改變。例如，由0.13um CMOS的加工過程所設(shè)計(jì)的三級環(huán)形振蕩器中，當(dāng)該控制電壓的電平分別為I.IV、 1.2V與1.3V時，該振蕩頻率分別為4.80GHz、 5.46GHz與6.08GHz。環(huán)形振蕩器對于控制電壓的噪音高敏感度并不符合需求。說明書第2/6頁

發(fā)明內(nèi)容
本發(fā)明的目的之一在于提供一種具有針對控制電壓相對電路延遲具有較低敏感度的反向器。
本發(fā)明的目的之一在于提供一種具有針對控制電壓相對電路延遲具有較低敏感度的振蕩器。
本發(fā)明實(shí)施例提供了 一種雙電源反向器，包含有第 一反向器與第二反向器。第一反向器耦接第一電源電壓。而第二反向器耦接第二電源電壓。其中，第一反向器并聯(lián)第二反向器，且第一反向器與第二反向器共用同一輸入節(jié)點(diǎn)與同一輸出節(jié)點(diǎn)。
本發(fā)明實(shí)施例提供了 一種降低可變電源電壓湘對-電路延遲的敏感度的
方法，該方法包含有下列步驟首先，合并第一電路與第二電路的輸入節(jié)點(diǎn)；合并第一電路與第二電路的輸出節(jié)點(diǎn)；接著，使第一電路由輸入節(jié)點(diǎn)接收輸入信號，并傳輸?shù)谝惠敵鲂盘栔凛敵龉?jié)點(diǎn)；以及使第二電路由輸入節(jié)點(diǎn)接收輸入信號，并傳輸相異的第二輸出信號至輸出節(jié)點(diǎn)；其中第一電路由具有可變電平的第一電源電壓供電，第二電路由具有固定電平的第二電源電壓所供電。
本發(fā)明實(shí)施例提供了一種環(huán)形振蕩器，包含有多個設(shè)置于環(huán)形結(jié)構(gòu)的反向級，其中至少一個反向級由具有可變電平的第一電源電壓所供電、及由具有固定電平的第二電源電壓所供電。


圖1A顯示習(xí)知三級的環(huán)形振蕩器。
圖1B顯示圖1A習(xí)知三級的環(huán)形振蕩器的時序圖。
圖2顯示本發(fā)明一實(shí)施例的雙電源反向器。
圖3顯示本發(fā)明一實(shí)施例的使用雙電源反向器的環(huán)形振蕩器。
圖4A顯示本發(fā)明一實(shí)施例的偽差動雙電源反向級。
圖4B顯示圖4A偽差動雙電源反向級的鎖定電路。
圖5顯示本發(fā)明一實(shí)施例的偽差動環(huán)形振蕩器。主要元件符號說明
100、 300、 500 振蕩器101-103 反向級
200、 201、 202、 301~303、 401、 402、 400、 501~509 反向器403、 404 閂鎖電路Ml、 M2 電晶體510極性反轉(zhuǎn)單元
具體實(shí)施例方式
本發(fā)明是關(guān)于一種關(guān)于環(huán)形振蕩器的方法與裝置，該環(huán)形振蕩器包含有雙電源電壓。本發(fā)明中，揭露了數(shù)個特定的詳細(xì)說明的范例，以令讀者充分了解整個發(fā)明的實(shí)施例。然而，熟悉本領(lǐng)域的技術(shù)人員將了解本發(fā)明并不限制于這些實(shí)施例，只要不脫離本發(fā)明的要旨，本領(lǐng)域技術(shù)人員可進(jìn)行各種變形或變更。
一種具有電路延遲功能的反向器，其電路延遲可由電源電壓所控制。雖然變更電源電壓的大小可改變反向器的延遲長度，然而該種反相器的缺點(diǎn)是延遲長度可能會對于電源電壓過于敏感。
圖2顯示本發(fā)明一實(shí)施例的雙電源反向器200的示意圖。該雙電源反向器200包含相互并聯(lián)的第一反向器201及第二反向器202。即，該兩個反向器共用同一輸入與同一輸出。當(dāng)?shù)诙聪蚱?02由第二電源電壓VDD2接收電源時，第一反向器201將由第一電源電壓VDD1接收電源。若該兩個反向器不共用相同的輸出節(jié)點(diǎn)，第一反向器201應(yīng)具有第一電路延遲，第二反向器202應(yīng)具有第二電路延遲，該些電路延遲的長度應(yīng)視其分別電路元件(如PMOS與NMOS)的規(guī)格、尺寸A/或電源電壓電平而定。而反向器201與202共用輸出節(jié)點(diǎn)時，整個電路200的總電路延遲長度將介于第一電路延遲長度與第二電路延遲長度之間。例如，若兩反向器201與202為相同的電路，則總電路延遲長度大約是第一電路延遲長度與第二電路延遲長度的平均值。在這種情況下，變更第一電源電壓VDD1仍可改變其總電路延遲長度，但是第 一電源電壓的總電路延遲的敏感度將會是第 一電源電壓的第 一電路延遲的敏感度的一半左右。也即，利用固定第二電源電壓VDD2且只改變第一電源電壓VDDl,總電路延遲相對控制電壓(如第一電源電壓)的敏感度將會降低。
須注意，反向器201與202的相對強(qiáng)度(Relative strength)可決定敏感度的減低量。若是反向器201與202具有相等的強(qiáng)度(即兩者為相同的電路),則該敏感度降低底約為50% (即1/(1+1))。若第二反向器202的強(qiáng)度是第一反向器201三倍大，該敏感度降低約為75%(即3/(3+1))。反向器(如CMOS)的強(qiáng)度是由其內(nèi)部元件(如PMOS與NMOS)的尺寸所決定的，也即相對的強(qiáng)度由該相對的元件尺寸所決定，電路設(shè)計(jì)者可任意選擇相對強(qiáng)度，以得到所須其所需的電路敏感度。
圖3顯示本發(fā)明一實(shí)施例的電壓控制震蕩器(Voltage Control Oscillator,VCO) 300的示意圖。VCO 300包含有三個設(shè)置于環(huán)形結(jié)構(gòu)的雙電源反向級301-303。每一雙電源反向級接收具可變電平的第一電源電壓VDD1與具固定電平的第二電源電壓VDD2。雙電源反向級301-303可由如圖2所示的雙電源反向器200所實(shí)施。利用改變控制電壓(即第一電源電壓VDD1)的電平，即可控制每一雙電源反向級的電路延遲以及VCO 300的振蕩頻率。由于雙電源反向級控制電壓相對電路延遲敏感度已降低，因此相較于習(xí)知技術(shù)的情況如圖1A的單電源VCOIOO，振蕩頻率相對控制電壓的敏感度也因此被降低。
本發(fā)明的原理可應(yīng)用于其他各種實(shí)施例，只要不脫離本發(fā)明的要旨，該行業(yè)者可進(jìn)行各種變形或變更，例如
1. 該反向級的級段數(shù)目不局限于3,只要是大于1的奇數(shù)即可。
2. 環(huán)形振蕩器中，并非所有的反向級均必須使用雙電源反向器。如圖3所示，雙電源反向器301-302中，任一反相器都可由習(xí)知的單電源反向器所取代，該單電源反向器可通過VDD1、 VDD2、或另一電源電壓供電。只要該環(huán)形振蕩器包含至少一雙電源反向級，各種實(shí)施的可能方式均落入本發(fā)明的范疇內(nèi)。
3. 只要不脫離本發(fā)明的范疇，除了 CMOS反向器之外，任何可實(shí)現(xiàn)雙電源反向級功能的反向器結(jié)構(gòu)都可使用。各種可能的電路節(jié)構(gòu)中的任兩個反向器電路都可采用相互并聯(lián)的方式設(shè)置，其中該兩反向器電路可共用輸入與輸出以實(shí)現(xiàn)本發(fā)明的雙電源供應(yīng)。只要該兩個反向器電路由其分別的電源器所供電，其中該兩電源的其中之一具有可變的電壓電平，而另一電源則具有固定的電壓電平。
4. 可選擇使用三個或三個以上的反向器以接收三個或三個以上的固定電平或可變電平的電源電壓，且該些反向器應(yīng)以并聯(lián)的方式設(shè)置。只要采用具有至少一個固定電平的電源與至少一個可變電平的電源來實(shí)施的技術(shù)，即落入本發(fā)明的范疇內(nèi)。
圖4A顯示本發(fā)明另一實(shí)施例的偽差動(Pseudo-differential, PD)雙電源反向器400的示意圖。雙電源反向級也可在偽差動結(jié)構(gòu)中實(shí)施。偽差動雙電源反向器400包含第一雙電源反向器401、第二雙電源反向器402、以及閂鎖電路403。
第一雙電源反向器401用以通過輸入正端接收正輸入(即輸入+)且通過輸出負(fù)端輸出負(fù)輸出(即輸出-)。第二雙電源(dual supply)反向器402用以通過輸入負(fù)端接收負(fù)輸入(即輸入-)且通過輸出正端輸出正輸出(即輸出+)。閂鎖電路403耦接正輸出與負(fù)輸出。該兩個雙電源反向器(即401與402)接收具有可變電平的第一電源電壓VDD1以及具有固定電平的第二電源電壓VDD2。雙電源反向器401-402可由圖2的200所實(shí)施。閂鎖電路403可由圖4B的電路404實(shí)施。其中，404包含有交互耦接的NMOS電晶體M1-M2。熟悉本領(lǐng)域的技術(shù)者應(yīng)了解閂鎖電路如404的方法與原則，因?yàn)樵诖瞬辉儋樖觥ｋ娐吩O(shè)計(jì)者也可依據(jù)需求使用各種閂鎖電路來設(shè)計(jì)。
本發(fā)明也可應(yīng)用于偽差動(Pseudo-differential, PD)環(huán)形振蕩器，如圖5所示的PD環(huán)形振蕩器500。 PD環(huán)形振蕩器500包含有以環(huán)形方式設(shè)置的多個PD反向器。其中第一PD反向器501與最后一個PD反向器509系利用一個極性反轉(zhuǎn)單元(Polarity inversion) 510來相互輛才妻,即該P(yáng)D反向器509返回至第一PD反向器501時，PD反向器509的正輸出耦接PD反向器501的負(fù)輸入；PD反向器509的負(fù)輸出耦接PD反向器501的正輸入而PD反向器501、 502、 ...509、…等之中，每一反向器都由具可變電平的第一電源VDD1與具固定電平的第二電源VDD2所供電，且可由如圖4APD雙電源反向器400來實(shí)施。PD反向級的反向級數(shù)沒有限制，只要反向級的數(shù)目大于1即可。(即兩級也可實(shí)施，僅需要移除PD反向器502以及將最后的PD反向器509接在第一PD反向器501之后即可)。此外，并非每一PD反
向級都需要使用雙電源級，即任一PD反向級(501, 502， 509，......等等)都
可由單電源的PD反向器所取代。該單電源的PD反向器相較于圖4A的PD雙電源反向器400,除了 PD反向器401與402由兩個具任何電平、固定電平、或可變電平都可的單端反向器所取代外，該單電源的PD反向器相同于圖4A的PD雙電源反向器400。換言之，只要任何一個PD反向器有使用雙電源電壓，即為本發(fā)明的實(shí)施原則范疇內(nèi)。
除了反向器外，本發(fā)明也可被延伸至其他電路?？勺冸娫措妷旱目傠娐费舆t敏感度也可利用使用相互并聯(lián)的第一電路與第二電路而減低。其中，該第一電路由具可變電平的第一電源電壓所供電，該第二電路由具固定電平的第二電源電壓所供電，且該第一電路與第二電路共用輸入節(jié)點(diǎn)與共用輸出節(jié)點(diǎn)。
本發(fā)明中，揭露了數(shù)個特定的詳細(xì)說明的方法與裝置，以令讀者充分了解整個發(fā)明的實(shí)施例。然而，熟悉本領(lǐng)域的技術(shù)人員將了解本發(fā)明并不限制于該些實(shí)施例，只要不脫離本發(fā)明的要旨，該行業(yè)者可進(jìn)行各種變形或變更。
權(quán)利要求
1.一種雙電源反向器，包含有第一反向器，耦接第一電源電壓；以及第二反向器，耦接第二電源電壓；其中，該第一反向器并聯(lián)該第二反向器，且該第一反向器與該第二反向器共用同一輸入節(jié)點(diǎn)與同一輸出節(jié)點(diǎn)。
2. 如權(quán)利要求1所述的雙電源反向器，其中該第一電源電壓具有可變電 壓電平，且該第二電源電壓具有固定電壓電平。
3. 如權(quán)利要求1所述的雙電源反向器，其中該第一反向器與該第二反向 器分別的延遲長度，依據(jù)該兩反向器電路元件的規(guī)格及/或該第一與該第二電 源電壓分別的電壓電平而定。
4. 如權(quán)利要求1所述的雙電源反向器，其中該第一反向器與該第二反向 器的相對強(qiáng)度用以決定該雙電源反向器敏感度的減低量。
5. —種降低電路敏感度的方法，該方法包含有 合并第一電路與第二電路的輸入節(jié)點(diǎn)； 合并該第一電路與該第二電路的輸出節(jié)點(diǎn)；使該第 一電路由該輸入節(jié)點(diǎn)接收輸入信號，并傳輸?shù)?一輸出信號至該輸 出節(jié)點(diǎn)；以及使該第二電路由該輸入節(jié)點(diǎn)接收該輸入信號，并傳輸相異的第二輸出信 號至該輸出節(jié)點(diǎn)；其中該第一電路由第一電源電壓供電，該第二電路由第二電源電壓所供電。
6. 如權(quán)利要求5所述的方法，其中該第一電源電壓具有可變電壓電平， 且該第二電源電壓具有固定電壓電平。
7. 如權(quán)利要求5所述的方法，其中該第一電路與該第二電路的延遲長度， 依據(jù)該兩反向器電路元件的規(guī)格及/或該第一與該第二電源電壓分別的電壓 電平而定。
8. —種環(huán)形振蕩器，包含有多個設(shè)置于環(huán)形結(jié)構(gòu)的反向級；其中至少一個反向級由第一電源電壓及第二電源電壓所供電。
9. 如權(quán)利要求8所述的環(huán)形振蕩器，其中該至少一個反向級包含有第一雙電源反向器，耦接該第一電源電壓與該第二電源電壓，且包含有輸入正端與輸出負(fù)端；以及第二雙電源反向器，耦接該第一電源電壓與該第二電源電壓，且包含有輸入負(fù)端與輸出正端。
10. 如權(quán)利要求9所述的環(huán)形振蕩器，其中該一反向級還包含有一閂鎖電路，該閂鎖電路一端耦接該第一雙電源反向器的輸出負(fù)端、另一端耦接該第二雙電源反向器的輸出正端。
11. 如權(quán)利要求9所述的環(huán)形振蕩器，其中，該第一雙電源反向器包含有第一反向器，耦接該第一電源電壓；以及第二反向器，耦接該第二電源電壓；其中，該第一反向器并聯(lián)該第二反向器，且該第一反向器與該第二反向器共用同 一輸入節(jié)點(diǎn)與同 一輸出節(jié)點(diǎn)。
12. 如權(quán)利要求11所述的環(huán)形振蕩器，其中該第一電源電壓具有可變電壓電平，且該第二電源電壓具有固定電壓電平。
13. 如權(quán)利要求11所述的環(huán)形振蕩器，其中該第一反向器與該第二反向器分別的延遲長度，依據(jù)該兩反向器電路元件的規(guī)格A/或該第 一與該第二電源電壓分別的電壓電平而定。
14. 如權(quán)利要求8所述的環(huán)形振蕩器，其中該第一電源電壓具有可變電壓電平，且該第二電源電壓具有固定電壓電平。
全文摘要
本發(fā)明實(shí)施例提供了一種雙電源(dual supply)反向器，該雙電源反向器包含了二個相互并聯(lián)的第一反向器與第二反向器。第一反向器耦接第一電源電壓，第一電源電壓具有可變電平。第二反向器耦接第二電源電壓，第二電源電壓具有固定電平。其中第一反向器與第二反向器共用同一輸入節(jié)點(diǎn)與同一輸出節(jié)點(diǎn)。
文檔編號H03K19/003GK101567683SQ20091013923
公開日2009年10月28日 申請日期2009年4月27日 優(yōu)先權(quán)日2008年4月27日
發(fā)明者林嘉亮 申請人:瑞昱半導(dǎo)體股份有限公司