專利名稱：具有低功耗的rc振蕩器的制作方法
技術領域：
本發(fā)明涉及一種CMOS集成電路中的振蕩器，尤其涉及一種具有低功耗的RC振蕩 器，可產生內部電路所需要的占空比精度提高的時鐘控制信號。
背景技術：
常用振蕩器通常分為三種RC振蕩器(S卩，阻容振蕩器)、環(huán)形振蕩器和晶體振蕩 器。RC振蕩器具有啟動時間短、頻率容易調節(jié)、易于使用普通CMOS集成電路工藝設計制造 等優(yōu)點。圖1和圖2示出了現(xiàn)有技術的RC振蕩器的原理圖。如圖1和圖2所示，該RC振蕩器包括偏置電路、兩個比較器COMPl和C0MP2、RS觸
發(fā)器和一些數(shù)字邏輯。該RC振蕩器中的偏置電路包括一個電阻器R和一個二級管連接的NMOS管附(即， 該NMOS管m的柵極G與漏極D連接)，該偏置電路產生基準電流(即，偏置電流)，通過電 流鏡(兩個NMOS管N2和N3)將偏置電流分別鏡像給電容器Cl和C2，可對電容Cl和C2進 行穩(wěn)定的放電，其放電的電流等于從電流鏡鏡像過來的電流的大小。因此，可通過調節(jié)電容 器Cl和C2及鏡像的電流的大小來改變輸出的時鐘信號的頻率f。當電容器Cl和C2充電 超過基準電壓(即，偏置電壓)VREF時，比較器COMPl和C0MP2會發(fā)生翻轉，驅動后面的RS 觸發(fā)器產生時鐘信號，此RS觸發(fā)器為下降沿觸發(fā)電路。由于RS觸發(fā)器的輸入為兩路完全 對稱的電路，因此兩個比較器COMPl和C0MP2的輸出恰好使此RS觸發(fā)器產生占空比為50% 的時鐘信號。下面對該RC振蕩器的原理進行具體說明。對于NMOS管m和N2，由于電荷Q = C1XV = Id2X ( /2) = I2/(2^)；電壓 V = VDD-VREF = IlXR;I1A2 = S1Z^S2, (S1 = W1Zl1, S2 = ff2/L2}；Q = C1XI1XR = I2/(2^)；(C1XRXS1VS2 = l/(2f1)；因此，=S2/ (2RC! X S1)；如果S1 = S2,則 fi = 1/2RC10其中，I1為流經匪OS管m的電流，Id2 = I2為流經匪OS管N2的電流，Sl為匪OS 管m的溝道寬長比，W1為NMOS管m的溝道寬度，L1為NMOS管附的溝道長度，S2為NMOS 管N2的溝道寬長比，W2為NMOS管N2的溝道寬度，L2為NMOS管N2的溝道長度，T1為NMOS 管N2所在的振蕩回路產生的信號的周期，為該振蕩回路產生的信號的周期，C1為電容器 Cl的電容大小。同理，對于匪OS管m和N3，由于電荷Q = C2XV = Id3X (T2/2) = I3/(2f2)；
電壓 V = VDD-VREF = I1XR;I1A3 = S1Z^S3, (S1 = W1Zl1, S3 = ff3/L3}；Q = C2XI1XR = I3/(2f2)；(C2XRXS1)ZS3 = l/(2f2)；因此，f2 = S3/(2RC2XS1)；如果S1 = S3，則 f2 = 1/2RC2。其中，Id3 = I3,為流經匪OS管N3的電流，S3為匪OS管N3的溝道寬長比，W3為 NMOS管N3的溝道寬度，L3為NMOS管N3的溝道長度，T2為NMOS管N3所在的振蕩回路產生 的信號的周期，f2為該振蕩回路產生的信號的周期，C2為電容器Cl的電容大小。如果C1 = C2,則 H fo這樣，由于RS觸發(fā)器的輸入為兩路完全對稱的電路，因此兩個比較器COMPl和 C0MP2的輸出恰好使此RS觸發(fā)器產生占空比為50%的時鐘信號。然而，上述現(xiàn)有技術的RC振蕩器存在以下問題。第一，比較器COMPl和C0MP2消耗了較多的電流，使得電路的功耗增加。在該RC振蕩器中，通過電容器充電，當充電的電壓超過基準電壓VREF時，比較器 COMPl和C0MP2就會產生翻轉從而產生時鐘信號輸出，當充電的電壓低于偏置電壓VREF時， 比較器COMPl和C0MP2的輸出為低。即，在振蕩器電路正常工作的所有情況下，比較器COMPl 和C0MP2均要消耗較大的電流，以保證時鐘信號的正常產生。第二，由于節(jié)點FEED和FEEDB兩處的寄生電容不同，使得該RC振蕩器的占空比性 能下降。節(jié)點FEED的寄生電容為與其相連的兩個反相器的寄生電容(結合圖1和圖2，這 兩個反相器為節(jié)點FEED和LEVELB之間的反相器以及節(jié)點FEEDB和FEED之間的反相器)， 而raEDB節(jié)點的寄生電容為與之相連的RS觸發(fā)器中的兩個與非門以及非門的寄生電容。這 兩個節(jié)點FEED和FEEDB寄生電容的差別，也會降低振蕩器占空比的性能，在頻率越高的情 況下，將越顯著。第三，在該RC振蕩器中，在節(jié)點FEED和FEEDB之間插入了一個反相器，則這兩個 信號之間存在一個反相器的延遲，改變了原本完全對稱的電路，也使得占空比下降。

發(fā)明內容
針對現(xiàn)有技術中的上述問題，提供一種具有低功耗的RC振蕩器，可產生內部電路 所需要的占空比精度提高的時鐘控制信號。根據(jù)本發(fā)明的一方面，提供一種RC振蕩器，該RC振蕩器包括偏置偏置電路，產生 偏置電流，并且包括電阻器和第一 NMOS管，電阻器串聯(lián)連接在電源和第一 NMOS管的漏極之 間，第一 NMOS管的漏極與柵極連接，偏置電壓施加到第一 NMOS管的柵極，第一 NMOS管的源 極接地；第一反相器、第二 NMOS管和第一電容器，第一反相器連接在電源和第二 NMOS管的 漏極之間，所述偏置電壓施加到第二 NMOS管的柵極，第二 NMOS管的源極接地，第一電容器 串聯(lián)連接在第一反相器的輸出端和第二 NMOS管的源極之間；第二反相器、第三NMOS管和 第二電容器，第二反相器連接在電源和第三NMOS管的漏極之間，所述偏置電壓施加到第三 NMOS管的柵極，第三NMOS管的源極接地，第二電容器串聯(lián)連接在第二反相器的輸出端和第 三NMOS管的源極之間；第三反相器至第六反相器以及RS觸發(fā)器，第三反相器的輸入端連接到第二反相器的輸出端，第三反相器的輸出端連接到第四反相器的輸入端，第四反相器的 輸入端連接到RS觸發(fā)器的第一輸入端；第五反相器的輸入端連接到第一反相器的輸出端， 第五反相器的輸出端連接到第六反相器的輸入端，第六反相器的輸入端連接到RS觸發(fā)器 的第二輸入端，RS觸發(fā)器的第一輸出端連接到第一反相器的輸入端，RS觸發(fā)器的第二輸出 端連接到第二反相器的輸入端，RS觸發(fā)器的第一輸出端輸出的信號經過串聯(lián)的第七反相器 和第八反相器之后作為時鐘信號輸出；或非門和第四NMOS管，RS觸發(fā)器的第一輸入端和第 二輸入端分別連接到或非門的第一輸入端和第二輸入端，或非門的輸出端連接到第四NMOS 管的柵極，RS觸發(fā)器的第一輸出端連接到第四NMOS管的漏極，第四NMOS管的源極接地。


通過結合附圖，從下面的實施例的描述中，本發(fā)明這些和/或其它方面及優(yōu)點將 會變得清楚，并且更易于理解，其中圖1和圖2示出了現(xiàn)有技術的RC振蕩器的原理圖；圖3和圖4示出了根據(jù)本發(fā)明的RC振蕩器的原理圖；圖5示出了圖3中的第一反相器和第二反相器的內部結構圖。
具體實施例方式以下，參照附圖來詳細說明本發(fā)明的實施例。圖3和圖4示出了根據(jù)本發(fā)明的RC振蕩器的原理圖，圖5示出了圖3中的反相器 的內部結構圖。圖3與現(xiàn)有技術的圖1基本相同，不同之處在于，反饋到圖3中的節(jié)點FEED的信 號與圖1中所示的情況不同。參照圖3和圖4，根據(jù)本發(fā)明的RC振蕩器包括偏置電路、RS觸發(fā)器和一些數(shù)字邏輯。具體地，RC振蕩器中包括偏置電路，包括電阻器R和第一 NMOS管附；第一反相 器INV1、第二 NMOS管N2和第一電容器Cl ；第二反相器INV2、第三NMOS管N3和第二電容 器C2 ；第三反相器INV3至第六反相器INV6以及RS觸發(fā)器。電阻器R串聯(lián)連接在電源VDD和第一 NMOS管附的漏極D之間，第一 NMOS管附 的漏極D與柵極G連接(形成二極管連接)，偏置電壓VREF施加到第一 NMOS管附的柵極 G，第一 NMOS管附的源極S接地。第一反相器INVl連接在電源VDD和第二 NMOS管N2的漏極D之間，偏置電壓VREF 施加到第二 NMOS管N2的柵極G，第二 NMOS管N2的源極S接地，第一電容器Cl串聯(lián)連接在 第一反相器INVl的輸出端和第二 NMOS管N2的源極S之間。類似地，第二反相器INV2連接在電源VDD和第三NMOS管N3的漏極D之間，偏置 電壓VREF施加到第三NMOS管N3的柵極G，第三NMOS管N3的源極S接地，第二電容器C2 串聯(lián)連接在第二反相器INV2的輸出端和第三NMOS管N3的源極S之間。第三反相器INV3的輸入端連接到第二反相器INV2的輸出端(參見節(jié)點LEVEL)， 第三反相器INV3的輸出端連接到第四反相器INV4的輸入端，第四反相器INV4的輸入端連 接到RS觸發(fā)器的第一輸入端；第五反相器INV5的輸入端連接到第一反相器INVl的輸出端(參見節(jié)點LEVELB)，第五反相器INV5的輸出端連接到第六反相器INV6的輸入端，第六 反相器INV6的輸入端連接到RS觸發(fā)器的第二輸入端，RS觸發(fā)器的第一輸出端連接到第一 反相器INVl的輸入端(參見節(jié)點FEED)，RS觸發(fā)器的第二輸出端連接到第二反相器INV2 的輸入端(參見節(jié)點FEEDB)。RS觸發(fā)器的第一輸出端輸出的信號經過串聯(lián)的第七反相器 INV7和第八反相器INV8之后作為時鐘信號輸出。RS觸發(fā)器可包括第一與非門NANDl和第二與非門NAND2。第四反相器INV4的輸入 端連接到第一與非門NANDl的第一輸入端，第一與非門NANDl的第二輸入端連接到第二與 非門NAND2的輸出端，第六反相器INV6的輸入端連接到第二與非門NAND2的第一輸入端， 第二與非門NAND2的第二輸入端連接到第一與非門NANDl的輸出端。為了得到占空比良好的時鐘信號，第一 NMOS管附、第二 NMOS管N2和第三NMOS管 N3的溝道寬長比彼此相等，第一電容器Cl和第二電容器C2的電容彼此相等。因此，第二 NMOS管N2和第三NMOS管N3對于第一 NMOS管附可作為電流鏡偏置電路產生基準電流(即，偏置電流)，通過電流鏡(第二 NMOS管N2和第三 NMOS管N3)將偏置電流分別鏡像給第一電容器Cl和第二電容器C2，可對第一電容器Cl和 第二電容器C2進行穩(wěn)定的放電，其放電的電流等于從電流鏡鏡像過來的電流的大小。因 此，可通過調節(jié)第一電容器Cl和第二電容器C2及鏡像的電流的大小來改變輸出的時鐘信 號的頻率f。與圖2所示的現(xiàn)有技術的電路比較，圖2中的比較器COMPl和C0MP2被第三反相 器INV3至第六反相器INV6所取代，只有當電容Cl充電的電壓值超過了第五反相器INV5 的閾值時，第五反相器INV5才開始翻轉，而消耗電流，當電容Cl的充電電壓值保持為高電 平時，第五反相器INV5保持輸出電平為低，而不消耗電流。同理，只有當電容C2充電的電 壓值超過了第三反相器INV3的閾值時，第三反相器INV3才開始翻轉，而消耗電流，當電容 C3的充電電壓值保持為高電平時，第三反相器INV3保持輸出電平為低，而不消耗電流。因 此，在RC振蕩器正常工作的期間，所消耗的功耗大大降低。參照圖4，RC振蕩器還可包括或非門NOR和第四NMOS管N4。RS觸發(fā)器的第一輸 入端和第二輸入端分別連接到或非門NOR的第一輸入端和第二輸入端，或非門NOR的輸出 端連接到第四NMOS管N4的柵極G，RS觸發(fā)器的第一輸出端連接到第四NMOS管N4的漏極 D，第四NMOS管N4的源極S接地。如前文所述，在圖1和圖2所示的傳統(tǒng)RC振蕩器中，由于節(jié)點FEED和FEEDB兩處 的寄生電容不同，使得該RC振蕩器的占空比性能下降。節(jié)點FEED的寄生電容為與其相連 的兩個反相器的寄生電容(結合圖1和圖2，這兩個反相器為節(jié)點FEED和LEVELB之間的 反相器以及節(jié)點FEEDB和FEED之間的反相器)，而FEEDB節(jié)點的寄生電容為與之相連的RS 觸發(fā)器中的與非門以及非門的寄生電容。這兩個節(jié)點FEED和FEEDB寄生電容的差別，也會 降低振蕩器占空比的性能，在頻率越高的情況下，將越顯著。而在根據(jù)本發(fā)明的RC振蕩器中，將FEED節(jié)點的位置放在了第一與非門NANDl的 輸出端，與FEED節(jié)點的位置相對應。在RS觸發(fā)器的輸出端，兩路電路保持完全的對稱，使 得FEED節(jié)點和FEEDB節(jié)點的寄生電容幾乎相同，唯一的差別就是FEED節(jié)點多了第四NMOS 管N4的漏極D的電容，但此電容很小，可以忽略不計。另外，為了防止RS觸發(fā)器出現(xiàn)鎖死的狀態(tài)，在RS觸發(fā)器的第一輸入端和第二輸入
7端的輸入端連接了或非門NOR和第四NMOS管N4，當?shù)谝慌c非門NANDl和第二與非門NAND2 的輸入均為低電平時，或非門NOR將輸出高電平，使第四NMOS管N4導通，而將FEED節(jié)點拉 低，F(xiàn)EEDB節(jié)點此時仍為高。通過反饋，可改變RS觸發(fā)器的第一輸入端和第二輸入端兩者 同時為低電平這種狀態(tài)，使RS觸發(fā)器的一個輸入端為高電平，離開被鎖定的狀態(tài)。因此RS 觸發(fā)器在所有輸入狀態(tài)下都能正常工作。當RS觸發(fā)器的第一輸入端和第二輸入端至少有 一個為高電平時，或非門NOR會輸出低電平，使得與之相連的第四NMOS管N4截止，不影響 RC振蕩器的正常工作。參照圖3，RC振蕩器還可包括第一 PMOS管P1、第二 PMOS管P2和第三PMOS管P3。第一 PMOS管Pl的漏極D連接到電阻器R，第一 PMOS管Pl的源極S連接到電源 VDD,使得第一 PMOS管Pl與電阻器R串聯(lián)，第一 PMOS管Pl的柵極G被施加外部控制信號 PD。第二 PMOS管P2的漏極D連接到第一反相器INVl，第二 PMOS管P2的源極S連接到電 源VDD，使得第二 PMOS管P2與第一反相器INVl串聯(lián)，第二 PMOS管P2的柵極G被施加外部 控制信號PD。第三PMOS管P3的漏極D連接到第二反相器INV2，第三PMOS管P3的源極S 連接到電源VDD，使得第三PMOS管P3與第二反相器INV2串聯(lián)，第三PMOS管P3的柵極G被 施加外部控制信號PD。外部控制信號PD的電平高低變化可控制第一 PMOS管P1、第二 PMOS 管P2和第三PMOS管P3的導通和截止，從而控制RC振蕩器的操作狀態(tài)。S卩，當外部控制信 號PD的電平為高電平時，使得第一 PMOS管P1、第二 PMOS管P2和第三PMOS管P3導通，從 而使得RC振蕩器正常操作。當外部控制信號PD的電平為低電平時，使得第一 PMOS管Pl、 第二 PMOS管P2和第三PMOS管P3截止，由此關閉RC振蕩器。圖5是圖3中的第一反相器INVl和第二反相器INV2的具體結構。參照圖5中的(a)，第一反相器INVl包括第五NMOS管N5和第四PMOS管P4。第 五NMOS管N5的柵極G與第四PMOS管P4的柵極G連接在一起作為第一反相器INVl的輸入 端，第五NMOS管N5的漏極D與第四PMOS管P4的漏極D連接在一起作為第一反相器INVl 的輸出端，第五NMOS管N5的源極S連接到第二 NMOS管N2的漏極D，第四PMOS管P4的源 極S連接到第二 PMOS管P2的漏極D。類似地，參照圖5中的(b)，第二反相器INV2包括第六NMOS管N6和第五PMOS管 P5。第六NMOS管N6的柵極G與第五PMOS管P5的柵極G連接在一起作為第二反相器INV2 的輸入端，第六NMOS管N6的漏極D與第五PMOS管P5的漏極D連接在一起作為第二反相 器INV2的輸出端，第六NMOS管N6的源極S連接到第三NMOS管N3的漏極D，第五PMOS管 P5的源極S連接到第三PMOS管P3的漏極D。根據(jù)本發(fā)明的RC振蕩器作為一種完整的時鐘電路，可獲得功耗低、占空比良好的 時鐘信號。因此，該RC振蕩器可以直接在各種嵌入式芯片中使用。表1為傳統(tǒng)RC振蕩器與根據(jù)傳統(tǒng)RC振蕩器在65nm工藝條件下的仿真結果比較。表 權利要求
1.一種具有低功耗的RC振蕩器，包括偏置電路，產生偏置電流，并且包括電阻器和第一 NMOS管，電阻器串聯(lián)連接在電源和 第一 NMOS管的漏極之間，第一 NMOS管的漏極與柵極連接，偏置電壓施加到第一 NMOS管的 柵極，第一 NMOS管的源極接地；第一反相器、第二 NMOS管和第一電容器，第一反相器連接在電源和第二 NMOS管的漏極 之間，所述偏置電壓施加到第二 NMOS管的柵極，第二 NMOS管的源極接地，第一電容器串聯(lián) 連接在第一反相器的輸出端和第二 NMOS管的源極之間；第二反相器、第三NMOS管和第二電容器，第二反相器連接在電源和第三NMOS管的漏極 之間，所述偏置電壓施加到第三NMOS管的柵極，第三NMOS管的源極接地，第二電容器串聯(lián) 連接在第二反相器的輸出端和第三NMOS管的源極之間；第三反相器至第六反相器以及RS觸發(fā)器，第三反相器的輸入端連接到第二反相器的 輸出端，第三反相器的輸出端連接到第四反相器的輸入端，第四反相器的輸入端連接到RS 觸發(fā)器的第一輸入端；第五反相器的輸入端連接到第一反相器的輸出端，第五反相器的輸 出端連接到第六反相器的輸入端，第六反相器的輸入端連接到RS觸發(fā)器的第二輸入端，RS 觸發(fā)器的第一輸出端連接到第一反相器的輸入端，RS觸發(fā)器的第二輸出端連接到第二反相 器的輸入端，RS觸發(fā)器的第一輸出端輸出的信號經過串聯(lián)的第七反相器和第八反相器之后 作為時鐘信號輸出；或非門和第四NMOS管，RS觸發(fā)器的第一輸入端和第二輸入端分別連接到或非門的第 一輸入端和第二輸入端，或非門的輸出端連接到第四NMOS管的柵極，RS觸發(fā)器的第一輸出 端連接到第四NMOS管的漏極，第四NMOS管的源極接地。
2.根據(jù)權利要求1所述的RC振蕩器，其中，第一NMOS管、第二 NMOS管和第三NMOS管 的溝道寬長比彼此相等，第一電容器和第二電容器的電容彼此相等。
3.根據(jù)權利要求2所述的RC振蕩器，其中，偏置電路產生的偏置電流通過第二NMOS管 和第三NMOS管分別被鏡像給第一電容器和第二電容器，對第一電容器和第二電容器進行 穩(wěn)定的放電，放電的電流等于鏡像的電流的大小。
4.根據(jù)權利要求3所述的RC振蕩器，其中，當?shù)谝浑娙萜魃系碾妷撼^第五反相器的 閾值時，第五反相器翻轉；當?shù)诙娙萜魃系碾妷撼^第三反相器的閾值時，第三反相器翻 轉，由此使得RS觸發(fā)器產生時鐘信號。
5.根據(jù)權利要求4所述的RC振蕩器，其中，當RS觸發(fā)器的第一輸入端和第二輸入端同 時為低電平時，或非門輸出高電平，使得第四NMOS管導通，將RS觸發(fā)器的第一輸出端拉為 低電平，從而使得RS觸發(fā)器離開被鎖死的狀態(tài)。
6.根據(jù)權利要求4所述的RC振蕩器，還包括第一 PMOS管，第一 PMOS管的漏極連接到電阻器，第一 PMOS管的源極連接到電源，使得 第一 PMOS管與電阻器串聯(lián)，第一 PMOS管的柵極被施加外部控制信號；第二 PMOS管，第二 PMOS管的漏極連接到第一反相器，第二 PMOS管的源極連接到電源， 使得第二 PMOS管與第一反相器串聯(lián)，第二 PMOS管的柵極被施加外部控制信號；第三PMOS管，第三PMOS管的漏極連接到第二反相器，第三PMOS管的源極連接到電源， 使得第三PMOS管與第二反相器串聯(lián)，第三PMOS管的柵極被施加外部控制信號。
7.根據(jù)權利要求6所述的RC振蕩器、其中，當外部控制信號的電平為高電平時，使得第一 PMOS管、第二 PMOS管和第三PMOS管導通，從而使得RC振蕩器正常操作；當外部控制信 號的電平為低電平時，使得第一 PMOS管、第二 PMOS管和第三PMOS管截止，由此關閉RC振蕩器。
全文摘要
本發(fā)明提供一種具有低功耗的RC振蕩器，可產生內部電路所需要的占空比精度提高的時鐘控制信號。該RC振蕩器包括偏置電路，包括電阻器和第一NMOS管；第一反相器、第二NMOS管和第一電容器；第二反相器、第三NMOS管和第二電容器；第三反相器至第六反相器以及RS觸發(fā)器；或非門和第四NMOS管，RS觸發(fā)器的第一輸入端和第二輸入端分別連接到或非門的第一輸入端和第二輸入端，或非門的輸出端連接到第四NMOS管的柵極，RS觸發(fā)器的第一輸出端連接到第四NMOS管的漏極，第四NMOS管的源極接地。
文檔編號H03K3/02GK101997520SQ20091016744
公開日2011年3月30日 申請日期2009年8月21日 優(yōu)先權日2009年8月21日
發(fā)明者由玉哲 申請人:三星半導體(中國)研究開發(fā)有限公司;三星電子株式會社