專(zhuān)利名稱(chēng)：turbo譯碼方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信領(lǐng)域，具體而言，涉及一種turbo譯碼方法和裝置。
背景技術(shù)：
turbo譯碼將多個(gè)子碼通過(guò)交織器進(jìn)行并行級(jí)聯(lián)(PCC)或串行級(jí)聯(lián)(SCC)，然后進(jìn) 行迭代譯碼，從而獲得卓越的糾錯(cuò)性能。交織器是實(shí)現(xiàn)turbo編譯碼的一個(gè)重要環(huán)節(jié)，它的 主要作用就是將原始數(shù)據(jù)序列打亂，使交織后的數(shù)據(jù)序列的相關(guān)性減弱，從而大大降低數(shù) 據(jù)突發(fā)錯(cuò)誤的影響，進(jìn)一步提高抗干擾性能。
針對(duì)不同的通信訊標(biāo)準(zhǔn)，相關(guān)技術(shù)對(duì)其中交織器的實(shí)現(xiàn)方案都有具體闡述基于 IMT 2000 3GPP TS25. 212標(biāo)準(zhǔn)提出了 turbo交織方案；針對(duì)WCDMA系統(tǒng)提出了 turbo交織 /解交織方案；針對(duì)CDMA2000中LCS turbo交織提出了相應(yīng)的方案，并設(shè)計(jì)成前向/反向移動(dòng)。
發(fā)明人發(fā)現(xiàn)現(xiàn)有的turbo譯碼吞吐量較低，不能滿(mǎn)足LTEO^ngI^rm Evolution, 長(zhǎng)期演進(jìn))高速率傳輸數(shù)據(jù)的要求。發(fā)明內(nèi)容
本發(fā)明旨在提供一種turbo譯碼方法和裝置，以解決現(xiàn)有的turbo譯碼吞吐量較 低，不能滿(mǎn)足LTE高速率傳輸數(shù)據(jù)的要求的問(wèn)題。
根據(jù)本發(fā)明的一個(gè)方面，提供了一種turbo譯碼方法，包括以下步驟根據(jù)交織參 數(shù)f\、f2計(jì)算交織地址Π (i) = (f"i+f2.i2)mod K，并存儲(chǔ)到RAM中，其中i取0，1，2，···， Δ-1, Δ = Κ/Ρ，P為并行路數(shù)，K為待交織數(shù)據(jù)的長(zhǎng)度；對(duì)讀取的交織地址Π (i)進(jìn)行解析 得到對(duì)應(yīng)的RAM編號(hào)和訪問(wèn)地址，并根據(jù)并行各路交織地址間的塊偏移量adcLdelta和半 碼塊偏移標(biāo)識(shí)half_CB計(jì)算并行各路交織地址對(duì)應(yīng)的RAM編號(hào)；根據(jù)并行各路交織地址對(duì) 應(yīng)的RAM編號(hào)對(duì)待交織數(shù)據(jù)進(jìn)行重新排序，得到交織后的數(shù)據(jù)。
可選地，在上述的turbo譯碼方法中，還包括根據(jù)K確定讀地址；從讀地址中讀 取參數(shù) f” f2、add_delta 和 half_CB。
可選地，在上述的turbo譯碼方法中，根據(jù)K確定讀地址具體包括若40 < K<512，讀地址為(K-40)/8 ；若 512 彡 K < 1024，讀地址為(K-512)/16+59 ；若 1024 彡 K<2048，讀地址為(K-1024)/32+91 ；若 2048 ^ K ^ 6144，讀地址為(K-2048)/64+123。
可選地，在上述的turbo譯碼方法中，參數(shù)f\、f2、add_delta和half_CB分別存儲(chǔ) 在四個(gè)獨(dú)立的存儲(chǔ)器中，從讀地址中讀取參數(shù)fpf^adcLdelta和half_CB具體包括從四 個(gè)獨(dú)立的存儲(chǔ)器中并行地讀取參數(shù)f\、f2、add_delta和half_CB。
可選地，在上述的turbo譯碼方法中，四個(gè)獨(dú)立的存儲(chǔ)器是4個(gè)深度為188的ROM存儲(chǔ)器。
可選地，在上述的turbo譯碼方法中，根據(jù)交織參數(shù)f\、f2計(jì)算原始順序地 址i對(duì)應(yīng)的交織地址Π⑴=· i+f2 · i2)mod K具體包括遞推地計(jì)算Π⑴=(Π (i-l) + (f!+^) + (1-1) ‘ 2f2)mod K，其中Π (0) =0。
可選地，在上述的turbo譯碼方法中，RAM采用雙口 RAM，且RAM的深度大于等于兩 個(gè)滑窗的長(zhǎng)度和。
可選地，在上述的turbo譯碼方法中，對(duì)讀取的交織地址Π (i)進(jìn)行解析得到對(duì)應(yīng) 的RAM編號(hào)和訪問(wèn)地址具體包括根據(jù)叫=[_Π(0/(Κ/Ρ)」得出mQ，mQ代表對(duì)應(yīng)的RAM編號(hào)； 計(jì)算訪問(wèn)地址為mod( Π (i)，Κ/Ρ)。
可選地，在上述的turbo譯碼方法中，根據(jù)并行各路交織地址間的塊偏移量 add_de 1 ta和半碼塊偏移標(biāo)識(shí)half_CB計(jì)算并行各路交織地址對(duì)應(yīng)的RAM編號(hào)具體 包括在同一時(shí)刻i，計(jì)算并行相鄰各路交織地址對(duì)應(yīng)RAM編號(hào)間的偏移數(shù)η = (add_ delta+i
· half_CB · P/2)mod P。
可選地，在上述任一項(xiàng)的turbo譯碼方法中，待交織數(shù)據(jù)是LTE系統(tǒng)的信息數(shù)據(jù)。
根據(jù)本發(fā)明的另一方面，提供了一種turbo譯碼裝置，包括讀地址產(chǎn)生模塊，用 于根據(jù)待交織數(shù)據(jù)長(zhǎng)度K確定讀地址；4個(gè)獨(dú)立的存儲(chǔ)器，分別用于在讀地址存儲(chǔ)交織參數(shù) f\、f2、以及并行各路交織地址間的塊偏移量adcLdelta和半碼塊偏移標(biāo)識(shí)half_CB ；交織 地址產(chǎn)生模塊，其包括交織控制模塊，用于負(fù)責(zé)啟動(dòng)/停止交織地址計(jì)算；交織地址計(jì)算 模塊，用于根據(jù)交織參數(shù)f\、f2計(jì)算交織地址Π (i) = · i+f2 · i2)mod K，其中i取0，1， 2，...，K/P-1，P為并行路數(shù)；RAM，用于存儲(chǔ)計(jì)算的交織地址Π (i)；數(shù)據(jù)交織模塊，其包括 交織地址解析模塊，用于以前向/反向計(jì)算信息比特的原始順序地址作為i，從計(jì)算的交織 地址Π (i)中讀取相應(yīng)的交織地址Π (i)；以及對(duì)讀取的交織地址Π (i)進(jìn)行解析得到對(duì) 應(yīng)的RAM編號(hào)和訪問(wèn)地址，并根據(jù)參數(shù)adcLdelta和half_CB計(jì)算得到并行各路交織地址 對(duì)應(yīng)的RAM編號(hào)；數(shù)據(jù)重排模塊，用于根據(jù)并行各路交織地址對(duì)應(yīng)的RAM編號(hào)對(duì)待交織數(shù)據(jù) 進(jìn)行重新排序，得到交織后的數(shù)據(jù)。
可選地，在上述的turbo譯碼裝置中，待譯碼是LTE系統(tǒng)的信息數(shù)據(jù)。
在上述實(shí)施例中，因?yàn)椴捎貌⑿薪豢椀膖urbo譯碼方法，所以克服了現(xiàn)有技術(shù) 中turbo譯碼吞吐量較低，不能滿(mǎn)足LTE高速率傳輸數(shù)據(jù)的要求的問(wèn)題，進(jìn)而達(dá)到了提高 turbo譯碼性能的效果。


此處所說(shuō)明的附圖用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，本發(fā) 明的示意性實(shí)施例及其說(shuō)明用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的不當(dāng)限定。在附圖中
圖1示出了根據(jù)本發(fā)明一實(shí)施例的turbo譯碼方法流程圖2示出了根據(jù)本發(fā)明另一實(shí)施例的turbo譯碼方法流程圖3示出了根據(jù)本發(fā)明一實(shí)施例的turbo譯碼裝置的方框圖4示出了根據(jù)本發(fā)明一實(shí)施例的turbo譯碼器的原理框圖5示出了圖4的turbo譯碼器中的交織器的框圖。
具體實(shí)施方式
下面將參考附圖并結(jié)合實(shí)施例，來(lái)詳細(xì)說(shuō)明本發(fā)明。
如圖1所示，根據(jù)本發(fā)明實(shí)施例的turbo譯碼方法包括以下步驟
步驟S10，根據(jù)交織參數(shù)f\、f2計(jì)算交織地址Π (i) = · i+f2 · i2)mod K，并存 儲(chǔ)到RAM中，其中i取0，1，2，...，Δ-1, Δ = Κ/Ρ，P為并行路數(shù)，K為待交織數(shù)據(jù)的長(zhǎng)度；
步驟S20，對(duì)讀取的交織地址Π (i)進(jìn)行解析得到對(duì)應(yīng)的RAM編號(hào)和訪問(wèn)地址，并 根據(jù)并行各路交織地址間的塊偏移量adcLdelta和半碼塊偏移標(biāo)識(shí)half_CB計(jì)算并行各路 交織地址對(duì)應(yīng)的RAM編號(hào)；
步驟S30，根據(jù)并行各路交織地址對(duì)應(yīng)的RAM編號(hào)對(duì)待交織數(shù)據(jù)進(jìn)行重新排序，得 到交織后的數(shù)據(jù)。
在本實(shí)施例的turbo譯碼方法中，因?yàn)椴捎貌⑿薪豢椀膖urbo譯碼方法，并行譯碼 具有較高的效率，從而克服了現(xiàn)有技術(shù)中turbo譯碼吞吐量較低，不能滿(mǎn)足LTE高速率傳輸 數(shù)據(jù)的要求的問(wèn)題，進(jìn)而達(dá)到了提高turbo譯碼性能的效果。
圖2示出了根據(jù)本發(fā)明另一實(shí)施例的turbo譯碼方法流程圖，在步驟SlO之前還 包括以下步驟
步驟S2，根據(jù)K確定讀地址；
步驟S4，從讀地址中讀取參數(shù)f\、f2、add_delta和half_CB。
只要預(yù)先設(shè)置并存儲(chǔ)好參數(shù)f^f^adcLdelta和half_CB，就可以很容易地實(shí)現(xiàn)上 述參數(shù)的讀取，從而加快譯碼過(guò)程。
可選地，在上述的turbo譯碼方法中，步驟S2具體包括若40 < K < 512，讀地址 為(K-40)/8 ；若 512 < K < 1024，讀地址為(Κ-512)/16+59 ；若 10 < K < 2048，讀地址為 (K-1024)/32+91 ；若2048彡K彡6144，讀地址為(K-2048)/64+123。采用該實(shí)施例，可以預(yù) 先設(shè)置確定算法，提高確定讀地址的速度。
可選的，在上述的turbo譯碼方法中，參數(shù)fpf^adcLdelta和half_CB分別存儲(chǔ) 在四個(gè)獨(dú)立的存儲(chǔ)器中，步驟S4具體包括從四個(gè)獨(dú)立的存儲(chǔ)器中并行地讀取參數(shù)f\、f2、 add_delta和half_CB。該實(shí)施例因?yàn)槭褂昧舜鎯?chǔ)器保存事先計(jì)算得到的參數(shù)add_delta 和half_CB，從而提高了速度。
可選的，在上述的turbo譯碼方法中，四個(gè)獨(dú)立的存儲(chǔ)器是4個(gè)深度為188的ROM 存儲(chǔ)器。根據(jù)發(fā)明人的實(shí)踐，發(fā)現(xiàn)深度為188足以保存這些參數(shù)，并且能夠節(jié)省硬件成本。
可選的，在上述的turbo譯碼方法中，步驟SlO具體包括遞推地計(jì)算Π (i)= (Π (1-1) + (^2) + (1-1) ^f^mod K，其中Π (0) =O0該實(shí)施例采用遞推思想實(shí)現(xiàn)，將乘 法、求模運(yùn)算轉(zhuǎn)化成加減運(yùn)算操作，降低了運(yùn)算復(fù)雜度。
可選的，在上述的turbo譯碼方法中，RAM采用雙口 RAM，且RAM的深度大于等于兩 個(gè)滑窗的長(zhǎng)度和，使得下一個(gè)滑窗的反向計(jì)算和前一滑窗的前向計(jì)算可以同時(shí)進(jìn)行，降低 了處理延時(shí)。
可選的，在上述的turbo譯碼方法中，步驟S20中，對(duì)讀取的交織地址Π (i)進(jìn)行 解析得到對(duì)應(yīng)的RAM編號(hào)和訪問(wèn)地址具體包括根據(jù)％ 二 |_Π /(Ι/Ρ)」得出ην m0代表對(duì) 應(yīng)的RAM編號(hào)；計(jì)算訪問(wèn)地址為mod( Π (i)，K/P)。采用多個(gè)RAM分段保存待譯碼數(shù)據(jù)，各 個(gè)RAM的訪問(wèn)地址相同，從而可以并行地讀取數(shù)據(jù)進(jìn)行并行譯碼。
可選地，在上述的turbo譯碼方法中，步驟S20中，根據(jù)并行各路交織地址間的塊 偏移量adcLdelta和半碼塊偏移標(biāo)識(shí)half_CB計(jì)算并行各路交織地址對(duì)應(yīng)的RAM編號(hào)具 體包括在同一時(shí)刻i，計(jì)算并行相鄰各路交織地址對(duì)應(yīng)RAM編號(hào)間的偏移數(shù)η = (add_delta+i
· half_CB · P/2)mod P。該計(jì)算過(guò)程簡(jiǎn)單易行。
可選的，在上述的turbo譯碼方法中，待交織數(shù)據(jù)是LTE系統(tǒng)的信息數(shù)據(jù)，以滿(mǎn)足 LTE turbo譯碼高速率傳輸數(shù)據(jù)的要求。
在上述的實(shí)施例中，通過(guò)采用并行譯碼以及交織地址雙口 RAM，提高了 turbo譯碼 性能，降低了處理延時(shí)，計(jì)算量小，控制簡(jiǎn)單，且節(jié)約RAM資源。
根據(jù)本發(fā)明的實(shí)施例，提供了一種turbo譯碼裝置，如圖3所示，包括
讀地址產(chǎn)生模塊202 用于根據(jù)待交織數(shù)據(jù)長(zhǎng)度K確定讀地址。
4個(gè)獨(dú)立的存儲(chǔ)器204，分別用于在讀地址存儲(chǔ)交織參數(shù)f\、f2、以及并行各路交織 地址間的塊偏移量add_delta和半碼塊偏移標(biāo)識(shí)half_CB ；
交織地址產(chǎn)生模塊206，其包括
交織控制模塊，用于負(fù)責(zé)啟動(dòng)/停止交織地址計(jì)算；
交織地址計(jì)算模塊，用于根據(jù)交織參數(shù)f\、f2計(jì)算交織地址Π (i) = -i+f2 -i2) mod K，其中i取0，1，2，. . .，K/P-l，P為并行路數(shù)；
RAM，用于存儲(chǔ)計(jì)算的交織地址Π (i)；
數(shù)據(jù)交織模塊208，其包括
交織地址解析，用于以前向/反向計(jì)算信息比特的原始順序地址作為i，從計(jì)算的 交織地址Π (i)中讀取相應(yīng)的交織地址Π (i)；以及對(duì)讀取的交織地址Π (i)進(jìn)行解析得 到對(duì)應(yīng)的RAM編號(hào)和訪問(wèn)地址，并根據(jù)參數(shù)adcLdelta和half_CB計(jì)算得到并行各路交織 地址對(duì)應(yīng)的RAM編號(hào)；
數(shù)據(jù)重排模塊，用于根據(jù)并行各路交織地址對(duì)應(yīng)的RAM編號(hào)對(duì)待交織數(shù)據(jù)進(jìn)行重 新排序，得到交織后的數(shù)據(jù)。
在本實(shí)施例的turbo譯碼裝置中，因?yàn)椴捎貌⑿薪豢椀膖urbo譯碼方法，并行譯碼 具有較高的效率，從而克服了現(xiàn)有技術(shù)中turbo譯碼吞吐量較低，不能滿(mǎn)足LTE高速率傳輸 數(shù)據(jù)的要求的問(wèn)題，進(jìn)而達(dá)到了提高turbo譯碼性能的效果。
該實(shí)施例包括4個(gè)深度為188的ROM存儲(chǔ)器，分別存儲(chǔ)交織參數(shù)f\、f2(見(jiàn)協(xié)議 3GPP TS 36. 212 V8. 3. 0中Table 5. 1. 3-3，f”f2為turbo碼內(nèi)交織參數(shù)，取決于碼塊長(zhǎng)度 K)，以及并行各路交織地址間的塊偏移量add_delta和半碼塊偏移標(biāo)識(shí)half_CB。將表達(dá) 式Π (i+Δ)- Π (i) = ((fi · Δ+ 2 · Δ2)mod K+(2 · f2 · i · Δ)mod K)mod K 拆分成兩項(xiàng) 進(jìn)行計(jì)算，其中，Δ =Κ/Ρ，Ρ 表示并行度，取 2、4、8，記 adcLdelta = ((f" Δ· Δ2)mod θ若2·Λ/戶(hù)為整數(shù)K)/A,half_CB = l若2 ^^戶(hù)不為整數(shù)。對(duì)給定的碼塊長(zhǎng)度K，add_delta和half_CB是一固定值。
交織地址產(chǎn)生模塊206包括交織控制、交織地址計(jì)算和交織地址存儲(chǔ)三個(gè)子模 塊。交織控制模塊負(fù)責(zé)啟動(dòng)/停止交織地址計(jì)算，主要是為了減少計(jì)算量和節(jié)約RAM資源。 交織地址計(jì)算模塊采用遞推思想Π (i) = (Π (1-1) + (^2) + (1-1) ·2 >0(1 K根據(jù)讀出 的參數(shù)f\、f2計(jì)算并行第一路交織地址，并將計(jì)算得到的交織地址寫(xiě)入交織地址RAM中。由 于交織地址RAM的存在，使得交織地址的產(chǎn)生與前向/反向迭代計(jì)算無(wú)關(guān)，計(jì)算量小，控制 簡(jiǎn)單。另外，這里采用了雙口 RAM，且RAM深度可根據(jù)滑窗大小(窗長(zhǎng)+overlap)設(shè)定，至少 是兩個(gè)滑窗的長(zhǎng)度，使得下一個(gè)滑窗的反向計(jì)算和前一滑窗的前向計(jì)算可以同時(shí)進(jìn)行，降低了處理延時(shí)。窗長(zhǎng)大小經(jīng)驗(yàn)值為128，overlap為32，overlap是兩個(gè)滑窗的重疊部分長(zhǎng)度。
數(shù)據(jù)交織模塊208包括交織地址解析和數(shù)據(jù)重排兩個(gè)子模塊。其中交織解析模塊 根據(jù)碼塊長(zhǎng)度K確定從交織地址產(chǎn)生模塊206中讀出的第一路交織地址對(duì)應(yīng)的RAM編號(hào)和 訪問(wèn)地址，進(jìn)而根據(jù)參數(shù)adcLdelta和half_CB計(jì)算并行各路交織地址對(duì)應(yīng)的RAM編號(hào)，訪 問(wèn)地址與第一路交織地址對(duì)應(yīng)的訪問(wèn)地址相同，因此不需要再進(jìn)行計(jì)算。
可選的，在上述的turbo譯碼裝置中，待譯碼是LTE系統(tǒng)的信息數(shù)據(jù)。以滿(mǎn)足LTE turbo譯碼高速率傳輸數(shù)據(jù)的要求。
在上述實(shí)施例中，通過(guò)采用交織地址RAM，實(shí)現(xiàn)并行交織的turbo譯碼方法，從而 克服了現(xiàn)有技術(shù)中turbo譯碼吞吐量較低，不能滿(mǎn)足LTE高速率傳輸數(shù)據(jù)的要求的問(wèn)題，進(jìn) 而達(dá)到了提高turbo譯碼性能的效果。
圖4示出了根據(jù)本發(fā)明一實(shí)施例的turbo譯碼器的原理框圖，包括譯碼器 MAP (最大后驗(yàn)概率maximum a posteriori) 1、MAP2、交織器/解交織器和硬判決器。其中 xk、ylk、ya分別表示輸入的系統(tǒng)信息、校驗(yàn)信息、交織的校驗(yàn)信息，Ale(dk), A2e(dk)表示譯 碼器計(jì)算得到的先驗(yàn)信息，人(式)、人表示經(jīng)過(guò)交織/解交織后的先驗(yàn)信息。系統(tǒng) 比特和MAPI計(jì)算的先驗(yàn)信息需交織后送給MAP2，而MAP2計(jì)算的先驗(yàn)信息需解交織后送給 MAPI。對(duì)于解交織器，我們通過(guò)將MAP2計(jì)算的先驗(yàn)信息數(shù)據(jù)按交織地址寫(xiě)入，按順序地址 讀出來(lái)實(shí)現(xiàn)。
圖5示出了圖4的turbo譯碼器中的交織器的框圖，包括交織參數(shù)讀地址產(chǎn)生、 交織參數(shù)ROM、交織地址產(chǎn)生、數(shù)據(jù)交織四大模塊。
下面是根據(jù)本發(fā)明一個(gè)實(shí)施例的實(shí)現(xiàn)turbo譯碼的詳細(xì)步驟描述
以待譯碼塊長(zhǎng)度K = 4160，并行度P = 8，滑動(dòng)窗長(zhǎng)1 ，overlap大小32為例，Δ =Κ/Ρ。
第一步2048彡K彡6144，則交織參數(shù)讀地址為(K-2048)/64+123 = 156。
第二步查找ROM 表得到如下參數(shù)值f\ = 33、f2 = 130、add_delta = l、half_CB =1。
第三步交織地址Π (i) = · i+f2 · i2)mod K的計(jì)算采用遞推思想實(shí)現(xiàn)，思路 為Π (i) = (Π (i-1) +(Vf2)+ (i-1) · 2f2)mod K，并將乘法、求模運(yùn)算轉(zhuǎn)化成加減運(yùn)算操 作，降低了運(yùn)算復(fù)雜度。
Π (0) = 0，存儲(chǔ)地址為0 ；
Π (1) = ( Π (0) + (^+^) + (1-1) · 2f2)mod K = 163，存儲(chǔ)地址為 1 ；
Π (2) = ( Π (1) + (^+^) + (2-1) · 2f2)mod K = 586，存儲(chǔ)地址為 2 ；......
第四步設(shè)前向/反向計(jì)算的順序地址為2，則讀出交織地址Π (i)為586。
第五步根據(jù)交織地址解析公式^\U{i)l(KIP)\ ,將π (i)代入公式就可以得 出mQ，其中mQ代表交織地址Π (i)所要訪問(wèn)的RAM的編號(hào)，再計(jì)算訪問(wèn)地址為mod(n (i)， K/P)。例如交織地址為586，％=|_5^/(Χ/Ρ)」= 1，即訪問(wèn)的RAM編號(hào)為1，訪問(wèn)地址為 mod(586,K/P) = 66。在同一時(shí)刻i，并行相鄰各路交織地址對(duì)應(yīng)RAM編號(hào)間的偏移數(shù)η符 合如下規(guī)律，η = (add_delta+i
· half_CB · P/2)mod P，有 m1+1 = 1%+n，(1 = 0，1，…， P-l)。這里，當(dāng)i為偶數(shù)時(shí)，該偏移數(shù)為1 ；當(dāng)i為奇數(shù)時(shí)，該偏移數(shù)為5。因此，當(dāng)i為偶數(shù)時(shí)，并行8路的交織地址對(duì)應(yīng)的RAM編號(hào)m0, Hi1, m2，m3，m4, m5，m6，m7分別為1，2，3，4，5，6，7， 0 ；當(dāng)i為奇數(shù)時(shí)，并行8路的交織地址對(duì)應(yīng)的RAM編號(hào)m0, Hi1, m2，m3，m4, m5, m6, m7分別為1， 6，3，0，5，2，7，4。
第六步將待交織并行8路數(shù)據(jù)為Cltl，Cl1, d2，d3，d4，d5，d6，d7，則按照并行8路對(duì)應(yīng) 的RAM編號(hào)重新排序就得到了交織后的數(shù)據(jù)。當(dāng)i為偶數(shù)時(shí)，交織后的并行8路對(duì)應(yīng)的數(shù) 據(jù)仍然為Cl1, d2，d3，d4，d5，d6，d7，d0 ；當(dāng)i為奇數(shù)時(shí)，交織后的并行8路對(duì)應(yīng)的數(shù)據(jù)為Cl1, d6，dg ？ d〇？(！已？ d_2 ？ (！了 ？ d_4 〇
流程部分的處理步驟如下
交織控制部分的流程在一次turbo譯碼迭代過(guò)程中，交織控制模塊在turbo譯碼 啟動(dòng)MAPI的同時(shí)啟動(dòng)交織器的交織地址計(jì)算，在MAPI計(jì)算完兩個(gè)滑窗后停止交織器的交 織地址計(jì)算。在MAP2計(jì)算完一個(gè)滑窗后再次啟動(dòng)交織器的交織地址計(jì)算，為MAP2的下一 個(gè)滑窗計(jì)算準(zhǔn)備交織地址。
從以上的描述中，可以看出，本發(fā)明實(shí)現(xiàn)了如下技術(shù)效果提高了 turbo譯碼性 能，降低了處理延時(shí)，計(jì)算量小，控制簡(jiǎn)單，且節(jié)約RAM資源。
顯然，本領(lǐng)域的技術(shù)人員應(yīng)該明白，上述的本發(fā)明的各模塊或各步驟可以用通用 的計(jì)算裝置來(lái)實(shí)現(xiàn)，它們可以集中在單個(gè)的計(jì)算裝置上，或者分布在多個(gè)計(jì)算裝置所組成 的網(wǎng)絡(luò)上，可選地，它們可以用計(jì)算裝置可執(zhí)行的程序代碼來(lái)實(shí)現(xiàn)，從而，可以將它們存儲(chǔ) 在存儲(chǔ)裝置中由計(jì)算裝置來(lái)執(zhí)行，或者將它們分別制作成各個(gè)集成電路模塊，或者將它們 中的多個(gè)模塊或步驟制作成單個(gè)集成電路模塊來(lái)實(shí)現(xiàn)。這樣，本發(fā)明不限制于任何特定的 硬件和軟件結(jié)合。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技 術(shù)人員來(lái)說(shuō)，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修 改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種turbo譯碼方法，其特征在于，包括以下步驟根據(jù)交織參數(shù)f\、f2計(jì)算交織地址Π (i) = · i+f2 · i2)mod K，并存儲(chǔ)到RAM中，其 中i取0，1，2，...，Δ-1，Δ =K/P，P為并行路數(shù)，K為待交織數(shù)據(jù)的長(zhǎng)度；對(duì)讀取的交織地址Π (i)進(jìn)行解析得到對(duì)應(yīng)的RAM編號(hào)和訪問(wèn)地址，并根據(jù)并行各路 交織地址間的塊偏移量adcLdelta和半碼塊偏移標(biāo)識(shí)half_CB計(jì)算并行各路交織地址對(duì)應(yīng) 的RAM編號(hào)；根據(jù)并行各路交織地址對(duì)應(yīng)的MM編號(hào)對(duì)待交織數(shù)據(jù)進(jìn)行重新排序，得到交織后的數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的turbo譯碼方法，其特征在于，還包括 根據(jù)K確定讀地址；從所述讀地址中讀取參數(shù)f\、f2、add_delta和half_CB。
3.根據(jù)權(quán)利要求2所述的turbo譯碼方法，其特征在于，根據(jù)K確定讀地址具體包括 若 40 彡 K < 512，讀地址為(K-40)/8 ；若 512 彡 K < 1024，讀地址為(Κ-512)/16+59 ；若 1024 ^ K < 2048，讀地址為(Κ-1024)/32+91 ；若 2048 ^ K ^ 6144，讀地址為 (Κ-2048)/64+123。
4.根據(jù)權(quán)利要求2所述的turbo譯碼方法，其特征在于，參數(shù)fpf^adcLdelta和half_ CB分別存儲(chǔ)在四個(gè)獨(dú)立的存儲(chǔ)器中，從所述讀地址中讀取參數(shù)f\、f2、adcLdelta和half_ CB具體包括從所述四個(gè)獨(dú)立的存儲(chǔ)器中并行地讀取參數(shù)f\、f2、adcLdelta和half_CB。
5.根據(jù)權(quán)利要求4所述的turbo譯碼方法，其特征在于，所述四個(gè)獨(dú)立的存儲(chǔ)器是4個(gè) 深度為188的ROM存儲(chǔ)器。
6.根據(jù)權(quán)利要求1所述的turbo譯碼方法，其特征在于，根據(jù)交織參數(shù)f\、f2計(jì)算原始 順序地址i對(duì)應(yīng)的交織地址Π (i) = · i+f2 · i2)mod K具體包括遞推地計(jì)算Π ⑴=(Π (i-l) + (f!+^) + (1-1) · 2f2)mod K，其中Π (0) =0。
7.根據(jù)權(quán)利要求1所述的turbo譯碼方法，其特征在于，RAM采用雙口RAM，且RAM的 深度大于等于兩個(gè)滑窗的長(zhǎng)度和。
8.根據(jù)權(quán)利要求1所述的turbo譯碼方法，其特征在于，對(duì)讀取的交織地址Π(i)進(jìn)行 解析得到對(duì)應(yīng)的RAM編號(hào)和訪問(wèn)地址具體包括根據(jù)mQ =|_Π(0/(夂/乃」得出mQ，m0代表所述對(duì)應(yīng)的RAM編號(hào)； 計(jì)算訪問(wèn)地址為mod( Π (i)，Κ/Ρ)。
9.根據(jù)權(quán)利要求8所述的turbo譯碼方法，其特征在于，根據(jù)并行各路交織地址間的塊 偏移量adcLdelta和半碼塊偏移標(biāo)識(shí)half_CB計(jì)算并行各路交織地址對(duì)應(yīng)的RAM編號(hào)具體 包括在同一時(shí)刻i，計(jì)算并行相鄰各路交織地址對(duì)應(yīng)RAM編號(hào)間的偏移數(shù)η = (add_ delta+i
· half_CB · P/2)mod P。
10.根據(jù)權(quán)利要求1至9中任一項(xiàng)所述的turbo譯碼方法，其特征在于，所述待交織數(shù) 據(jù)是LTE系統(tǒng)的信息數(shù)據(jù)。
11.一種turbo譯碼裝置，其特征在于，包括讀地址產(chǎn)生模塊，用于根據(jù)待交織數(shù)據(jù)長(zhǎng)度K確定讀地址；4個(gè)獨(dú)立的存儲(chǔ)器，分別用于在所述讀地址存儲(chǔ)交織參數(shù)f\、f2、以及并行各路交織地 址間的塊偏移量add_delta和半碼塊偏移標(biāo)識(shí)half_CB ； 交織地址產(chǎn)生模塊，其包括 交織控制模塊，用于負(fù)責(zé)啟動(dòng)/停止交織地址計(jì)算；交織地址計(jì)算模塊，用于根據(jù)交織參數(shù)f\、f2計(jì)算交織地址Π (i) = (f^i+f^i^mod K，其中i取0，1，2，. . .，K/P-l，P為并行路數(shù)； RAM，用于存儲(chǔ)計(jì)算的交織地址Π (i)； 數(shù)據(jù)交織模塊，其包括交織地址解析模塊，用于以前向/反向計(jì)算信息比特的原始順序地址作為i，從計(jì)算的 交織地址Π (i)中讀取相應(yīng)的交織地址Π (i)；以及對(duì)讀取的交織地址Π (i)進(jìn)行解析得 到對(duì)應(yīng)的RAM編號(hào)和訪問(wèn)地址，并根據(jù)參數(shù)adcLdelta和half_CB計(jì)算得到并行各路交織 地址對(duì)應(yīng)的RAM編號(hào)；數(shù)據(jù)重排模塊，用于根據(jù)并行各路交織地址對(duì)應(yīng)的RAM編號(hào)對(duì)待交織數(shù)據(jù)進(jìn)行重新排 序，得到交織后的數(shù)據(jù)。
12.根據(jù)權(quán)利要求11所述的turbo譯碼裝置，其特征在于，所述待譯碼是LTE系統(tǒng)的信 息數(shù)據(jù)。
全文摘要
本發(fā)明提供了一種turbo譯碼方法和裝置，方法包括以下步驟根據(jù)交織參數(shù)f1、f2計(jì)算交織地址∏(i)＝(f1·i+f2·i2)mod K，并存儲(chǔ)到RAM中，其中i取0，1，2，...，Δ-1，Δ＝K/P，P為并行路數(shù)，K為待交織數(shù)據(jù)的長(zhǎng)度；對(duì)讀取的交織地址∏(i)進(jìn)行解析得到對(duì)應(yīng)的RAM編號(hào)和訪問(wèn)地址，并根據(jù)并行各路交織地址間的塊偏移量add_delta和半碼塊偏移標(biāo)識(shí)half_CB計(jì)算并行各路交織地址對(duì)應(yīng)的RAM編號(hào)；根據(jù)并行各路交織地址對(duì)應(yīng)的RAM編號(hào)對(duì)待交織數(shù)據(jù)進(jìn)行重新排序，得到交織后的數(shù)據(jù)。本發(fā)明提高了turbo譯碼性能。
文檔編號(hào)H03M13/29GK102035558SQ20091017882
公開(kāi)日2011年4月27日 申請(qǐng)日期2009年9月27日 優(yōu)先權(quán)日2009年9月27日
發(fā)明者王引弟, 陳曉華 申請(qǐng)人:中興通訊股份有限公司